JP3035403B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3035403B2
JP3035403B2 JP4050941A JP5094192A JP3035403B2 JP 3035403 B2 JP3035403 B2 JP 3035403B2 JP 4050941 A JP4050941 A JP 4050941A JP 5094192 A JP5094192 A JP 5094192A JP 3035403 B2 JP3035403 B2 JP 3035403B2
Authority
JP
Japan
Prior art keywords
resin package
semiconductor device
circuit board
support means
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4050941A
Other languages
English (en)
Other versions
JPH05259311A (ja
Inventor
光孝 佐藤
正則 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4050941A priority Critical patent/JP3035403B2/ja
Priority to US08/026,809 priority patent/US5446317A/en
Publication of JPH05259311A publication Critical patent/JPH05259311A/ja
Priority to US08/441,595 priority patent/US5728601A/en
Application granted granted Critical
Publication of JP3035403B2 publication Critical patent/JP3035403B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10606—Permanent holder for component or auxiliary PCB mounted on a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
シングル・インライン・パッケージ構造を有する半導体
装置に関する。
【０００２】近年、半導体装置の回路基板への実装方法
として、回路基板に半導体装置を実装するための特殊加
工をすることなく、半導体装置を回路基板上に実装する
サーフェイス・マウント・パッケージが広く用いられる
ようになってきている。
【０００３】また、実装密度を向上しうるパッケージの
構造としてシングル・インライン・パッケージが知られ
ている。
【０００４】以上の理由によって、サーフェイス・マウ
ント・パッケージの利点及びシングル・インライン・パ
ッケージの利点を合わせ持つパッケージの実現が望まれ
ている。
【０００５】
【従来の技術】従来、サーフェイス・マウント・パッケ
ージの利点及びシングル・インライン・パッケージの利
点を合わせ持つパッケージ構造として、本出願人は先に
特願平３−１１３４８３号にて、図５に示す半導体装置
１を提案しており、同図（Ａ）は正面図、同図（Ｂ）は
側面図を示す。
【０００６】同図中、２は樹脂製パッケージであり、複
数の接続リード３が樹脂製パッケージ２の外部に延出し
ている。また、各接続リード３の先端所定部分は所定の
方向に折曲されている。そして、樹脂製パッケージ２の
両側部分には、接続リード３よりも長い複数の支持リー
ド４が樹脂製パッケージ２に対して異なる２側方向に延
出するように設置されている。
【０００７】上記構成の半導体装置１を実装するときに
は、回路基板上に特殊加工をすることなく、上記支持リ
ード４によって樹脂製パッケージ２を回路基板上に直立
させることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記本
出願人の提案になる半導体装置１を、従来のインライン
型実装機によって回路基板上に実装しようとすると、樹
脂製パッケージ２の側方に長く突出した支持リード４が
障害物となって十分に支持することが困難となった。そ
の結果、生産歩留りが悪くなる現象が多発し、専用の実
装機が必要とされるに到った。
【０００９】本発明は、上述の点に鑑みてなされたもの
であり、特願平３−１１３４８３になる半導体装置を改
善し、従来のインライン型実装機による生産歩留りを維
持し、生産性の高い実装作業が可能な半導体装置を提供
することを目的とする。
【課題を解決するための手段】上記の問題点を解決する
ために請求項１記載の発明では、内部にリードフレーム
に保持された半導体チップが封入された樹脂製パッケー
ジと、前記樹脂製パッケージの接合縁部に延出した接続
リードとを具備し、前記接合縁部側を回路基板上に立設
させる表面実装タイプの半導体装置において、回路基板
上に予め固定された支持手段に嵌合することにより前記
樹脂製パッケージを前記回路基板に対して立設状態に保
持させる被支持部を前記樹脂製パッケージの前記接合縁
部に設け、前記被支持部の形状を凹型の構成とし、前記
支持手段の形状を凸型の構成とした。
【００１０】また、請求項２記載の発明では、前記被支
持部の前記支持手段を嵌入する嵌入口に面取り構造を設
ける構成とした。
【００１１】また、請求項３記載の発明では、前記被支
持部の形状を谷溝形状の構成とし、前記支持手段の形状
を山峰形状の構成とした。
【００１２】また、請求項４記載の発明では、複数の前
記樹脂製パッケージを単数組の前記支持手段にて回路基
板上に立設する構成とした。
【００１３】また、請求項５記載の発明では、前記樹脂
製パッケージによって封入された前記半導体チップを保
持する前記リードフレームにおける前記被支持部を形成
してなる部分を外部に露出させる構成とし、前記支持手
段を熱伝導性を有する素材にて構成した。
【００１４】また、請求項６記載の発明では、前記嵌合
された前記被支持部と前記支持手段とを熱伝導性と導電
性を有する接着部材又はかしめによって定着させる構成
とした。
【００１５】
【作用】上記請求項１記載の構成によれば、樹脂製パッ
ケージは予め固定された支持手段に嵌合して回路基板上
に立設される。したがって、予め設計された位置あるい
は方向に確実に樹脂製パッケージを実装できる。また、
樹脂製パッケージの外側に延出するのは接続リードのみ
である。したがって、実装工程の障害物となるものはな
い。
【００１６】また、請求項２記載の構成によれば、被支
持部の嵌入口は嵌入奥部より少し広くなっている。した
がって、実装機の動作に多少の位置ずれがあっても樹脂
製パッケージや回路基板を傷つけることなく嵌入作業を
実施できる。
【００１７】また、請求項３記載の構成によれば、支持
手段の形状は比較的単純なものとすることができる。し
たがって、支持手段として使用する部材の生産は容易で
ある。
【００１８】また、請求項４記載の構成によれば、１組
の支持手段に多数の樹脂製パッケージを保持させること
ができる。したがって、使用する部材と作業工程は少な
くなる。
【００１９】また、請求項５記載の構成によれば、半導
体チップを支持しているリードフレームは熱伝導性を有
する支持手段に対して直接に接触する。したがって、半
導体チップの発した熱はリードフレームと支持手段を介
して外部に放散される。
【００２０】また、請求項６記載の構成によれば、樹脂
製パッケージの立設位置は固定され、さらに熱と電気の
伝導経路も固定される。したがって、半導体装置を含む
回路基板上の回路は物理的かつ電気的に固定しない場合
よりも安定する。
【００２１】
【実施例】図１は、本発明になる半導体装置１０の概略
構造を示す図であり、同図（Ａ），（Ｂ）はそれぞれ正
面図および側面図を示す。同図中、１１は樹脂製パッケ
ージであり、複数の接続リード１２が樹脂製パッケージ
１１の接合縁部１１ａ（回路基板と向かい合う側）から
延出している。また、各接続リード１２の先端所定部分
は所定の方向に折曲されている。
【００２２】樹脂製パッケージ１１の接合縁部１１ａに
は、接続リード１２の両側２ヶ所に被支持部１３が設け
られている。また、半導体装置１０を立設しようとする
回路基板上には、予め支持手段１４が固定されている。
回路基板上への半導体装置１０の立設は、上記支持手段
１４に対して樹脂製パッケージ１１の被支持部１３を嵌
入させることによって行われる。
【００２３】同図（Ｂ）の（ｉ）は、被支持部１３およ
び支持手段１４を、それぞれ窪穴形状および棒形突起形
状にて構成した例である。この例では、予め回路基板上
に固定された支持手段１４の棒形突起部分に、樹脂製パ
ッケージ１１の窪穴形状の被支持部１３を差し込むこと
によって、半導体装置１０の本体を回路基板上に立設さ
せる。
【００２４】上記被支持部１３および支持手段１４を、
それぞれ窪穴形状および棒形突起形状にて構成した例に
おいては、支持手段１４を回路基板上にどのように固定
するかによって、半導体装置１０の立設位置および立設
方向は規定される。
【００２５】同図（Ｂ）の（ii）は、被支持部１３およ
び支持手段１４を、それぞれ谷溝形状および山峰形状に
て構成した例である。この例では、予め回路基板上に固
定された支持手段１４の山峰形状部分に、樹脂製パッケ
ージ１１の谷溝形状の被支持部１３を差し込むことによ
って、半導体装置１０の本体を回路基板上に立設させ
る。
【００２６】上記被支持部１３および支持手段１４を、
それぞれ谷溝形状および山峰形状にて構成した例におい
ては、支持手段１４を回路基板上にどのように固定する
かは半導体装置１０の被支持部１３によって規定される
が、それによって半導体装置１０の立設位置および立設
方向は規定されない。したがって、この例は先述の被支
持部１３および支持手段１４を、それぞれ窪穴形状およ
び棒形突起形状にて構成した例よりも汎用性が高い。さ
らに、１組の支持手段１４によって多数の半導体装置１
０を実装することも可能である。
【００２７】上述のどちらの例においても、被支持部１
３の嵌入口に面取り構造を設けることにより、半導体装
置１０本体を回路基板上に実装する実装機の動作に多少
の位置ずれがあっても樹脂製パッケージや回路基板を傷
つけることなく嵌入作業を実施できる。また、被支持部
１３を形成するリードフレーム部分を外部に露出させて
熱伝導性を有する素材で作られた支持手段１４と嵌合さ
せれば、半導体チップの発した熱をリードフレームと支
持手段を介して外部に放散させることができる。
【００２８】図２は、本発明になる半導体装置の被支持
部１３の詳細構造例を示す。同図（Ａ）は、図１（Ｂ）
の（ii）にて示した例であり、図２（Ｂ）は谷溝形状に
て構成した変形例である。また、図２（Ｃ）は図１
（Ｂ）の（ｉ）にて示した例である。図２（Ｄ）は嵌入
口を面取り構造にて構成した様子を示す拡大図である。
【００２９】図２（Ａ）の（ｉ），（ii）はそれぞれ底
面図および正面図である。同図中、嵌入部分では比較的
広い面積のリードフレームが外部に露出しているので、
先述の放熱効果が高い。このタイプは一般的な環境条件
での使用を想定しており、先述のように実装時の自由度
も高い。
【００３０】図２（Ｂ）は樹脂製パッケージ１１の角隅
部分の接合縁部１１ａに被支持部１３を設ける場合の変
形例の正面図である。このタイプは前述の特徴を備えて
いるほか、狭い空間に高密度で回路を詰め込む必要があ
る条件での使用を想定している。
【００３１】図２（Ｃ）は樹脂製パッケージ１１の角隅
より離れた接合縁部１１ａの辺部分に外部からリードフ
レームが見えないように窪穴形状にて構成した場合の例
であり、同図（ｉ），（ii）はそれぞれ底面図および正
面図である。同図中、被支持部１３の周囲は嵌合に必要
な空間を残して樹脂製パッケージ１１に覆われている。
そこで、被支持部１３は回路基板上の支持手段１４に確
実に定着し、定着後は嵌合したリードフレームは外気に
触れにくい構造となる。このタイプは外部環境が厳し
い、振動が激しいなど、環境条件が厳しい場合に使用さ
れることを想定している。
【００３２】図３は本発明になる半導体装置の支持手段
１４の詳細構造例を示す図である。この例はすべて、谷
溝形状にて構成される被支持部１３に嵌合する山峰形状
の支持手段１４の例を示し、（Ａ），（Ｂ），（Ｃ）は
それぞれ、Ｌ字形，逆Ｔ字形およびＩ字形の素材で構成
されている。
【００３３】それぞれ、一般的な条件ではＬ字形の支持
手段１４を、特に支持強度を要する条件では逆Ｔ字形の
支持手段１４を、回路基板の大きさに余裕がない条件で
はＩ字形の支持手段１４を使用することを想定してい
る。
【００３４】図４は本発明になる半導体装置の使用形態
例を示し、同図（Ａ）は１組の短いＬ字形平板状突起に
よって単一の樹脂製パッケージ１１を保持する例、同図
（Ｂ）は長い１組のＬ字形平板状突起によって複数の樹
脂製パッケージ１１を保持する例を示す。
【００３５】上記のどちらの例においても、予め回路基
板上に固定されたＬ字形（山峰形状）の支持手段１４
に、谷溝形状の被支持部１３を嵌合させてから、嵌合部
をかしめまたは接着部材によって定着させ、接続リード
１２を回路基板上の所定位置にはんだづけする。このと
き、嵌合部とともに前記かしめまたは接着部材を熱伝導
性を有する素材にて構成すれば、半導体チップによる熱
の放散効果をより高めることができる。
【００３６】
【発明の効果】上述の如く、請求項１記載の発明によれ
ば、樹脂製パッケージは予め固定された支持手段に嵌合
して回路基板上に立設されるため、予め設計された位置
あるいは方向に確実に樹脂製パッケージを実装できると
いう特長がある。また、樹脂製パッケージの外側に延出
するのは接続リードのみであるため、実装工程の障害物
となるものはなく、従来のインライン型実装機にて生産
歩留りの高い生産ができるという特長がある。
【００３７】また、請求項２記載の発明によれば、被支
持部の嵌入口は嵌入奥部より少し広くなっているため、
実装機の動作に多少の位置ずれがあっても樹脂製パッケ
ージや回路基板を傷つけることなく嵌入作業を実施でき
るという特長がある。
【００３８】また、請求項３記載の発明によれば、支持
手段の形状は比較的単純であるため、支持手段として使
用する部材の生産および入手は容易であり、生産コスト
を安くできるという特長がある。
【００３９】また、請求項４記載の発明によれば、１組
の支持手段に多数の樹脂製パッケージを保持させること
ができるため、使用する部材と作業工程が少なくなって
生産コストが下がり、さらに、各樹脂製パッケージの立
設位置および方向などをパッケージの実装時に決めるこ
とができるという特長がある。
【００４０】また、請求項５記載の発明によれば、半導
体チップを支持しているリードフレームは熱伝導性を有
する支持手段に直接に接触するため、半導体チップの発
した熱はリードフレームと支持手段を介して外部に放散
され、他の放熱手段を設けることなく効果的に半導体チ
ップを冷却できるという特長がある。
【００４１】また、請求項６記載の発明によれば、樹脂
製パッケージの立設位置は固定され、さらに熱と電気の
伝導経路も固定されるため、半導体装置を含む回路基板
上の回路は物理的かつ電気的に安定して、信頼性が増大
するという特長がある。
【図面の簡単な説明】
【図１】本発明になる半導体装置の概略構造を示す図で
ある。
【図２】本発明になる半導体装置の被支持部の詳細構造
例を示す図である。
【図３】本発明になる半導体装置の支持手段の詳細構造
例を示す図である。
【図４】本発明になる半導体装置の使用形態例を示す図
である。
【図５】本出願人の提案になる半導体装置の概略構造を
示す図である。
【符号の説明】
１０ 半導体装置 １１ 樹脂製パッケージ １１ａ 接合縁部 １２ 接続リード １３ 被支持部 １４ 支持手段
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/28 H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 内部にリードフレームに保持された半導
    体チップが封入された樹脂製パッケージと、 前記樹脂製パッケージの接合縁部に延出した接続リード
    とを具備し、 前記接合縁部側を回路基板上に立設させる表面実装タイ
    プの半導体装置において、 回路基板上に予め固定された支持手段に嵌合することに
    より前記樹脂製パッケージを前記回路基板に対して立設
    状態に保持させる被支持部を前記樹脂製パッケージの前
    記接合縁部に設け、 前記被支持部の形状を凹型の構成とし、前記支持手段の
    形状を凸型の構成とした ことを特徴とする半導体装置。
  2. 【請求項２】 前記被支持部の前記支持手段を嵌入する
    嵌入口に面取り構造を設ける構成としたことを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】 内部にリードフレームに保持された半導
    体チップが封入された樹脂製パッケージと、 前記樹脂製パッケージの接合縁部に延出した接続リード
    とを具備し、 前記接合縁部側を回路基板上に立設させる表面実装タイ
    プの半導体装置において、 回路基板上に予め固定された支持手段に嵌合することに
    より前記樹脂製パッケージを前記回路基板に対して立設
    状態に保持させる被支持部を前記樹脂製パッケージの前
    記接合縁部に設け、 前記被支持部の形状を谷溝形状の構成とし、前記支持手
    段の形状を山峰形状の構成としたことを特徴とする半導
    体装置。
  4. 【請求項４】 複数の前記樹脂製パッケージを単数組の
    前記支持手段にて回路基板上に立設する構成としたこと
    を特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 前記樹脂製パッケージによって封入され
    た前記半導体チップを保持する前記リードフレームにお
    ける前記被支持部を形成してなる部分を外部 に露出させ
    る構成とし、前記支持手段を熱伝導性を有する素材にて
    構成したことを特徴とする請求項１乃至４のいずれか一
    項記載の半導体装置。
  6. 【請求項６】 前記嵌合された前記被支持部と前記支持
    手段とを熱伝導性と導電性を有する接着部材又はかしめ
    によって定着させる構成としたことを特徴とする請求項
    ５記載の半導体装置。
JP4050941A 1992-03-09 1992-03-09 半導体装置 Expired - Fee Related JP3035403B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4050941A JP3035403B2 (ja) 1992-03-09 1992-03-09 半導体装置
US08/026,809 US5446317A (en) 1992-03-09 1993-03-05 Single in-line package for surface mounting
US08/441,595 US5728601A (en) 1992-03-09 1995-05-15 Process for manufacturing a single in-line package for surface mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4050941A JP3035403B2 (ja) 1992-03-09 1992-03-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH05259311A JPH05259311A (ja) 1993-10-08
JP3035403B2 true JP3035403B2 (ja) 2000-04-24

Family

ID=12872853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4050941A Expired - Fee Related JP3035403B2 (ja) 1992-03-09 1992-03-09 半導体装置

Country Status (2)

Country Link
US (2) US5446317A (ja)
JP (1) JP3035403B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads
US5777849A (en) * 1996-02-06 1998-07-07 Asea Brown Boveri Ag Power semiconductor module having elongate plug contacts
US6310782B1 (en) 1996-10-31 2001-10-30 Compaq Computer Corporation Apparatus for maximizing memory density within existing computer system form factors
US6048744A (en) * 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
EP1026741A4 (en) * 1997-10-07 2001-02-21 Mitsubishi Electric Corp SEMICONDUCTOR DEVICE
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6021048A (en) * 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
KR100265566B1 (ko) * 1998-05-12 2000-09-15 김영환 칩 스택 패키지
JP2000113920A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp モジュール
US6991960B2 (en) * 2001-08-30 2006-01-31 Micron Technology, Inc. Method of semiconductor device package alignment and method of testing
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
US20070117268A1 (en) * 2005-11-23 2007-05-24 Baker Hughes, Inc. Ball grid attachment
US20070126445A1 (en) * 2005-11-30 2007-06-07 Micron Technology, Inc. Integrated circuit package testing devices and methods of making and using same
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US8207455B2 (en) 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2734151A (en) * 1956-02-07 jacobs
JPS61174656A (ja) * 1985-01-29 1986-08-06 Nec Corp 集積回路装置
JPS6276659A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 樹脂封止型半導体装置
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JPH01166545A (ja) * 1987-12-22 1989-06-30 Nec Corp ジグザグ型ｉｃ
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4975763A (en) * 1988-03-14 1990-12-04 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
JP3253765B2 (ja) * 1993-06-25 2002-02-04 富士通株式会社 半導体装置
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads

Also Published As

Publication number Publication date
US5728601A (en) 1998-03-17
JPH05259311A (ja) 1993-10-08
US5446317A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
JP3035403B2 (ja) 半導体装置
EP0550013B1 (en) Semiconductor device and method of producing the same
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
JP2560974B2 (ja) 半導体装置
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
KR950014123B1 (ko) 반도체 패키지
JP2593702B2 (ja) 半導体装置の製造方法
JPH0637217A (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JPH02266557A (ja) 半導体装置
JP2890621B2 (ja) 混成集積回路装置
JPH0710498Y2 (ja) 半導体装置
JP2880878B2 (ja) 縦型表面実装樹脂封止型半導体装置
JPS6379361A (ja) 立設実装形半導体装置
JPH02163954A (ja) 半導体装置
JP2859057B2 (ja) リードフレーム
JP2001135767A (ja) 半導体装置およびその製造方法
JPH11297876A (ja) ボール・グリッド・アレイの実装構造
JPH02265265A (ja) 集積回路装置
JP2816496B2 (ja) 電子部品搭載用基板
JP2000340732A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置
JPH0714021B2 (ja) 樹脂封止型半導体装置
JP3599566B2 (ja) 半導体装置の製造方法
KR100321149B1 (ko) 칩사이즈 패키지
JP2577640Y2 (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000208

LAPS Cancellation because of no payment of annual fees