JP3033805B2 - 厚膜ｉｃのバイアホールの形成方法 - Google Patents
厚膜ｉｃのバイアホールの形成方法Info
- Publication number
- JP3033805B2 JP3033805B2 JP23370893A JP23370893A JP3033805B2 JP 3033805 B2 JP3033805 B2 JP 3033805B2 JP 23370893 A JP23370893 A JP 23370893A JP 23370893 A JP23370893 A JP 23370893A JP 3033805 B2 JP3033805 B2 JP 3033805B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- forming
- film
- frame
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は厚膜ＩＣのバイアホール
の形成方法に関する。
の形成方法に関する。
【０００２】
【従来の技術】従来、スクリーン印刷によって基板上に
多層配線回路を形成する場合は、図３（Ａ）に示すよう
に、基板１上に下部導体膜２を形成し、次に図３（Ｂ）
に示すように上部導体膜５との連結部分となるバイアホ
ール３となる部分以外の部分に絶縁膜４を形成し、図３
（Ｃ）に示すように、前記バイアホール３に図示しない
導体を埋設し、その上に上部導体膜５を形成していた。
しかしながら、上記の方法においては、絶縁膜４を形成
する際に、絶縁ペーストの粘度が小さいためにバイアホ
ール３の内部に絶縁ペーストが流れこんでバイアホール
３を埋めてしまったり、バイアホール３の穴径を狭くし
てしまうなどの問題をもつものであった。
多層配線回路を形成する場合は、図３（Ａ）に示すよう
に、基板１上に下部導体膜２を形成し、次に図３（Ｂ）
に示すように上部導体膜５との連結部分となるバイアホ
ール３となる部分以外の部分に絶縁膜４を形成し、図３
（Ｃ）に示すように、前記バイアホール３に図示しない
導体を埋設し、その上に上部導体膜５を形成していた。
しかしながら、上記の方法においては、絶縁膜４を形成
する際に、絶縁ペーストの粘度が小さいためにバイアホ
ール３の内部に絶縁ペーストが流れこんでバイアホール
３を埋めてしまったり、バイアホール３の穴径を狭くし
てしまうなどの問題をもつものであった。
【０００３】
【発明が解決しようとする課題】本発明は、上記の問題
を解決するためバイアホールの内部に絶縁ペーストが流
れこまず、バイアホールの穴径が狭くならない厚膜ＩＣ
のバイアホールの形成方法を提供することにある。
を解決するためバイアホールの内部に絶縁ペーストが流
れこまず、バイアホールの穴径が狭くならない厚膜ＩＣ
のバイアホールの形成方法を提供することにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、基板の上に下部導体膜を形成し、次にバイ
アホールとなる部分の外周部に枠状の絶縁パターンを形
成し、次に前記枠状の絶縁パターンと、この枠状の絶縁
パターンによって囲まれたバイアホール部以外の部分に
絶縁膜を形成した後、バイアホールに導体を埋設し、こ
の上に上部導体を形成するようにした。
決するため、基板の上に下部導体膜を形成し、次にバイ
アホールとなる部分の外周部に枠状の絶縁パターンを形
成し、次に前記枠状の絶縁パターンと、この枠状の絶縁
パターンによって囲まれたバイアホール部以外の部分に
絶縁膜を形成した後、バイアホールに導体を埋設し、こ
の上に上部導体を形成するようにした。
【０００５】
【作用】以上のように構成したので、本発明によるバイ
アホールの形成方法においては、基板の上に下部導体膜
を形成し、次に、バイアホールとなる部分の外周部に予
めマドとなる枠状の絶縁パターンを形成し、その後に前
記絶縁パターンと、同絶縁パターンによって囲まれたバ
イアホール部以外の部分に絶縁膜を形成するようにした
ので、このような部分的に印刷したペーストが通過でき
る程度の小さな枠状の絶縁パターンが存在する場合は、
その後に形成する絶縁膜に、ニジミやダレの発生する率
は小さくなり、バイアホールに与える影響は少なくなる
のでバイアホールが絶縁ペーストによって埋まらなくな
る。
アホールの形成方法においては、基板の上に下部導体膜
を形成し、次に、バイアホールとなる部分の外周部に予
めマドとなる枠状の絶縁パターンを形成し、その後に前
記絶縁パターンと、同絶縁パターンによって囲まれたバ
イアホール部以外の部分に絶縁膜を形成するようにした
ので、このような部分的に印刷したペーストが通過でき
る程度の小さな枠状の絶縁パターンが存在する場合は、
その後に形成する絶縁膜に、ニジミやダレの発生する率
は小さくなり、バイアホールに与える影響は少なくなる
のでバイアホールが絶縁ペーストによって埋まらなくな
る。
【０００６】
【実施例】以下図面に基づいて本発明による厚膜ＩＣの
バイアホールの形成方法を詳細に説明する。 図１は本
発明における厚膜ＩＣのバイアホールの形成方法により
形成したバイアホールの構造を示す要部平断面図、図２
は本発明における厚膜ＩＣのバイアホールの形成方法に
より形成したバイアホールの構造を示す要部側断面図で
ある。 図に示すように基板１の上にスクリーン印刷によ
って下部導体膜２を形成し、次にスクリーン印刷によっ
てバイアホール３となる部分の外周部にマドとなる枠状
の絶縁パターン６を形成し、次にこの枠状の絶縁パター
ン６と、この枠状の絶縁パターン６によって囲まれたバ
イアホール３部以外の部分にスクリーン印刷によって絶
縁膜４を形成する。次に、このようにして形成した前記
バイアホール３に導体を埋設し、その上にスクリーン印
刷によって上部導体膜５を形成する。
バイアホールの形成方法を詳細に説明する。 図１は本
発明における厚膜ＩＣのバイアホールの形成方法により
形成したバイアホールの構造を示す要部平断面図、図２
は本発明における厚膜ＩＣのバイアホールの形成方法に
より形成したバイアホールの構造を示す要部側断面図で
ある。 図に示すように基板１の上にスクリーン印刷によ
って下部導体膜２を形成し、次にスクリーン印刷によっ
てバイアホール３となる部分の外周部にマドとなる枠状
の絶縁パターン６を形成し、次にこの枠状の絶縁パター
ン６と、この枠状の絶縁パターン６によって囲まれたバ
イアホール３部以外の部分にスクリーン印刷によって絶
縁膜４を形成する。次に、このようにして形成した前記
バイアホール３に導体を埋設し、その上にスクリーン印
刷によって上部導体膜５を形成する。
【０００７】このようにすれば、従来の絶縁膜のペース
トが前記バイアホール内にニジミ出ようとしても、前記
マドとなる枠状の絶縁パターンによって、これを阻止
し、バイアホールの内部が埋まることを防止できる。以
下に上記のバイアホールの形成方法と従来のバイアホー
ルの形成方法とを比較する。厚膜ＩＣのスクリーン印刷
は、従来のバイアホールの形成方法のように、バイアホ
ールのように部分的に印刷しない部分が存在する場合に
は、メッシュが基板に密着し、過多の印刷ペーストが転
写されると、前記バイアホールのような印刷しない部分
に前記印刷ペーストが拡散する。この拡散する量は膜厚
が厚いほど印刷ペーストのダレ性も加わって多くなる
が、本発明における枠状の絶縁パターンのように部分的
に小さなパターンを印刷する場合は、印刷ペーストのニ
ジミやダレの発生する率は小さくバイアホールに与える
影響は少なくなる。この枠状の絶縁パターンの周囲に同
じスクリーン印刷によって絶縁膜４を形成した場合は、
この枠状の絶縁パターンにより印刷ペーストの拡散を防
ぐことができる。 従って、従来の技術ではバイアホール
を小さくすると（特に200 ×200 ミクロン以下）バイア
ホールの周辺部分からの絶縁ペーストのニジミが多くな
り、このためバイアホールが埋もれてしまうようなこと
があったのでバイアホールの大きさとして300 ×300 ミ
クロン以下が標準とされていたが、本発明の技術のよう
に、前記マドとなる枠状の絶縁パターンを印刷する場合
は、150 ×150 ないしは200 ×200 ミクロンのバイアホ
ールを形成することができ、従来の１／２以下の大きさ
のバイアホールが形成可能となる。
トが前記バイアホール内にニジミ出ようとしても、前記
マドとなる枠状の絶縁パターンによって、これを阻止
し、バイアホールの内部が埋まることを防止できる。以
下に上記のバイアホールの形成方法と従来のバイアホー
ルの形成方法とを比較する。厚膜ＩＣのスクリーン印刷
は、従来のバイアホールの形成方法のように、バイアホ
ールのように部分的に印刷しない部分が存在する場合に
は、メッシュが基板に密着し、過多の印刷ペーストが転
写されると、前記バイアホールのような印刷しない部分
に前記印刷ペーストが拡散する。この拡散する量は膜厚
が厚いほど印刷ペーストのダレ性も加わって多くなる
が、本発明における枠状の絶縁パターンのように部分的
に小さなパターンを印刷する場合は、印刷ペーストのニ
ジミやダレの発生する率は小さくバイアホールに与える
影響は少なくなる。この枠状の絶縁パターンの周囲に同
じスクリーン印刷によって絶縁膜４を形成した場合は、
この枠状の絶縁パターンにより印刷ペーストの拡散を防
ぐことができる。 従って、従来の技術ではバイアホール
を小さくすると（特に200 ×200 ミクロン以下）バイア
ホールの周辺部分からの絶縁ペーストのニジミが多くな
り、このためバイアホールが埋もれてしまうようなこと
があったのでバイアホールの大きさとして300 ×300 ミ
クロン以下が標準とされていたが、本発明の技術のよう
に、前記マドとなる枠状の絶縁パターンを印刷する場合
は、150 ×150 ないしは200 ×200 ミクロンのバイアホ
ールを形成することができ、従来の１／２以下の大きさ
のバイアホールが形成可能となる。
【０００８】
【発明の効果】以上に説明したように、本発明によるバ
イアホールの形成方法によれば、バイアホールの内部に
絶縁ペーストが流れこまず、バイアホールの穴径が狭く
ならないので、従来の１／２以下の大きさのバイアホー
ルを形成することが可能となるという効果がある。
イアホールの形成方法によれば、バイアホールの内部に
絶縁ペーストが流れこまず、バイアホールの穴径が狭く
ならないので、従来の１／２以下の大きさのバイアホー
ルを形成することが可能となるという効果がある。
【図１】本発明による厚膜ＩＣのバイアホールの形成方
法により形成したバイアホールの構造を示す要部平断面
図である。
法により形成したバイアホールの構造を示す要部平断面
図である。
【図２】本発明による厚膜ＩＣのバイアホールの形成方
法により形成したバイアホールの構造を示す要部側断面
図である。
法により形成したバイアホールの構造を示す要部側断面
図である。
【図３】従来の厚膜ＩＣのバイアホールの形成方法を示
す一部分解要部側断面図である。
す一部分解要部側断面図である。
１ 基板 ２ 下部導体膜 ３ バイアホール ４ 絶縁膜 ５ 上部導体膜 ６ 枠状の絶縁パターン
Claims (1)
- 【請求項１】 基板上に下部導体膜を形成し、この下部
導体膜上にバイアホールを有する絶縁膜を形成し、前記
バイアホールに導体を埋設し、この上に上部導体パター
ンを形成する厚膜ＩＣのバイアホールの形成方法におい
て、前記下部導体膜上に前記バイアホールとなる部分の
外周部に枠状の絶縁パターンを形成し、その後に前記枠
状の絶縁パターンと、同枠状の絶縁パターンによって囲
まれたバイアホール部以外の部分に絶縁膜を形成するよ
うにしたことを特徴とする厚膜ＩＣのバイアホールの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23370893A JP3033805B2 (ja) | 1993-09-20 | 1993-09-20 | 厚膜ｉｃのバイアホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23370893A JP3033805B2 (ja) | 1993-09-20 | 1993-09-20 | 厚膜ｉｃのバイアホールの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0794676A JPH0794676A (ja) | 1995-04-07 |
| JP3033805B2 true JP3033805B2 (ja) | 2000-04-17 |
Family
ID=16959311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23370893A Expired - Fee Related JP3033805B2 (ja) | 1993-09-20 | 1993-09-20 | 厚膜ｉｃのバイアホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033805B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8180188B2 (en) | 2000-03-16 | 2012-05-15 | Steyphi Services De Llc | Multimode planar waveguide spectral filter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7615481B2 (en) * | 2006-11-17 | 2009-11-10 | Ricoh Company, Ltd. | Method of manufacturing multilevel interconnect structure and multilevel interconnect structure |
-
1993
- 1993-09-20 JP JP23370893A patent/JP3033805B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8180188B2 (en) | 2000-03-16 | 2012-05-15 | Steyphi Services De Llc | Multimode planar waveguide spectral filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0794676A (ja) | 1995-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0480991A (ja) | プリント配線板の製造方法 | |
| JP3033805B2 (ja) | 厚膜ｉｃのバイアホールの形成方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JP2507064Y2 (ja) | プリント配線板 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| KR20010065115A (ko) | 인쇄회로기판 제조방법 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JPH01220895A (ja) | 厚膜導体パターン設計方法 | |
| JP2710492B2 (ja) | 多層印刷配線基板の製造方法 | |
| JPH033292A (ja) | 回路基板及びそれを用いたイメージセンサ | |
| JP3855303B2 (ja) | プリント配線板の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH02288395A (ja) | 多層印刷配線板 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPS6323395A (ja) | 厚膜回路基板 | |
| JPH05327189A (ja) | プリント配線基板の製造方法 | |
| JPS63107086A (ja) | 両面印刷配線板の製造方法 | |
| JPS60201694A (ja) | プリント基板の製造方法 | |
| JPH06244557A (ja) | 多層プリント配線板の製造方法 | |
| JP2000323837A (ja) | 多層印刷配線基板の製造方法 | |
| JPH0832210A (ja) | プリント配線基板の半田ランド形成方法 | |
| JPH01217994A (ja) | 印刷配線板 | |
| JPH08148812A (ja) | プリント配線板及びその製造方法 | |
| JPS59951A (ja) | チツプキヤリア搭載基板の２層配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100218 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110218 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110218 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |