JP3032503B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3032503B2
JP3032503B2 JP10195312A JP19531298A JP3032503B2 JP 3032503 B2 JP3032503 B2 JP 3032503B2 JP 10195312 A JP10195312 A JP 10195312A JP 19531298 A JP19531298 A JP 19531298A JP 3032503 B2 JP3032503 B2 JP 3032503B2
Authority
JP
Japan
Prior art keywords
copper
metal
plating
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10195312A
Other languages
Japanese (ja)
Other versions
JP2000031095A (en
Inventor
義樹 村上
弘幸 徳舛
伸 橋本
秀美 縄舟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP10195312A priority Critical patent/JP3032503B2/en
Publication of JP2000031095A publication Critical patent/JP2000031095A/en
Application granted granted Critical
Publication of JP3032503B2 publication Critical patent/JP3032503B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、金属の無電解メ
ッキ工程を含む半導体装置の製造方法、詳しくは、
るいは銅より標準電位の基な金属の無電解メッキ工程で
ガスの発生なく、半導体装置へ金属をメッキする方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electroless metal
Method of manufacturing a semiconductor device comprising the Tsu key step, particularly, copper Oh
Also, the present invention relates to a method of plating a metal on a semiconductor device without generating gas in an electroless plating step of a metal having a standard potential higher than that of copper .

【0002】[0002]

【従来の技術】従来の銅の無電解メッキ方法について
は、エレクトロニクス実装学会誌Vol.1No.2(1998)P
P138に記載されている。この方法によれば硫酸銅を
含む溶液に銅の還元剤としてホルムアルデヒドを加えた
ものをメッキとし、このメッキを用いて銅メッキを
行っていた。銅の析出過程は以下の化学反応式により表
される。
2. Description of the Related Art A conventional electroless plating method for copper is described in Journal of the Institute of Electronics Packaging, Vol. 1 No. 2 (1998), p.
P138. The plus formaldehyde as copper reducing agent to a solution containing copper sulfate and plating bath according to this method has been performed a copper plating using this plating bath. The copper deposition process is represented by the following chemical reaction formula.

【0003】 Cu2++2HCHO+4OH-→Cu+2HCOO-+H2+2H2O……式1 この式によりメッキ中のCu 2+ からCuが基板上に析
出することがわかる。すなわち、2価の銅イオンがホル
ムアルデヒドによって還元されて銅が析出するとともに
水素ガス、水が生成される。
Cu 2+ + 2HCHO + 4OH → Cu + 2HCOO + H 2 + 2H 2 O Equation 1 It can be seen from this equation that Cu is deposited on the substrate from Cu 2+ in the plating bath . That is, divalent copper ions are reduced by formaldehyde to precipitate copper, and hydrogen gas and water are generated.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
メッキ方法には以下のような問題があった。 (1)メッキが不安定 従来のメッキ方法では式1により銅Cuが基板上に
析出することを説明したが、銅の析出反応には次の副反
応も起こる。
However, the conventional plating method has the following problems. (1) Unstable Plating Bath In the conventional plating method, it has been described that copper ( Cu ) is deposited on a substrate according to Equation 1, but the following side reaction also occurs in the copper deposition reaction.

【0005】 2Cu2++HCHO+5OH-→Cu2O+HCOO-+3H2O……式2 Cu2O+H2O→Cu+Cu2++2OH-……式3 式2からわかるように2価の銅イオンCu2+から1価の
銅イオンCu+をもつ亜酸化銅Cu2Oが生成する。この
亜酸化銅は安定ではなく、式3に示す反応式により、さ
らに銅と銅イオンになり(不均化反応)、メッキ溶液中
に銅が析出してしまい、メッキ浴の安定性が悪くなって
しまう。そのため、基板上への銅メッキが安定して行え
ない。 (2)水素ガスの発生 式1からわかるように銅メッキ時に水素ガスH2が発生
する。そのため、基板上にメッキされた銅の中に、メッ
キ中に気泡(水素ガス)がとり込まれてしまい、メッキ
の品質(材質)が良くならない。特に、LSIのコンタ
クトホールのような、たとえば1.0μm以下の微細な
径のホール(以下、溝と総称する)をメッキにより埋め
ようとすると問題になる。 (3)ホルムアルデヒドHCHOの使用 ホルムアルデヒドを銅イオンの還元剤として用いてい
る。このホルムアルデヒドは蒸気圧が高く、環境や人体
に悪影響を及ぼすとの指摘もあり、作業環境や衛生上の
観点からも課題を残している
2Cu 2+ + HCHO + 5OH → Cu 2 O + HCOO + 3H 2 O Formula 2 Cu 2 O + H 2 O → Cu + Cu 2+ + 2OH Formula 3 As can be seen from Formula 2, from divalent copper ion Cu 2+ Cuprous oxide Cu 2 O having monovalent copper ions Cu + is generated. The cuprous oxide is not stable, and further becomes copper and copper ions (disproportionation reaction) according to the reaction formula shown in Equation 3, and copper is deposited in the plating solution, and the stability of the plating bath is deteriorated. Would. Therefore, copper plating on the substrate cannot be performed stably. (2) Generation of hydrogen gas As can be seen from Equation 1, hydrogen gas H 2 is generated during copper plating. Therefore, bubbles (hydrogen gas) are taken into the copper plated on the substrate during the plating, and the quality (material) of the plating is not improved. In particular, a problem arises when a hole having a fine diameter of, for example, 1.0 μm or less (hereinafter, collectively referred to as a groove) such as a contact hole of an LSI is filled by plating. (3) Use of formaldehyde HCHO Formaldehyde is used as a reducing agent for copper ions. It has been pointed out that formaldehyde has a high vapor pressure and adversely affects the environment and the human body. Therefore, there remains a problem from the viewpoint of working environment and hygiene.

【0006】以上に鑑み、本発明は、ガス発生
い,安定した銅の無電解メッキ方法を提供することを目
的とする。
[0006] In view of the above, the present invention is, Do not generate a gas
There, it is an object to provide an electroless plating method of a stable copper.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明は半導体基板に無電解メッキにより金属
形成する方法であって、メッキ浴には2価の金属イオ
ン、前記2価の金属イオンを1価の金属イオンに還元す
る第1の還元剤及び前記1価の金属イオンを前記金属に
還元する第2の還元剤を有しており、前記各金属イオン
の還元過程により前記半導体基板上に前記金属を形成す
ことにより、ガスの発生を抑えて、あるいは銅より
標準電位の貴な金属の無電解メッキが可能となる。
To achieve the above object of the Invention The present onset Ming, a method of forming a metal by electroless plating on a semiconductor substrate, a divalent metal in the plating bath Io
Reduces the divalent metal ion to a monovalent metal ion.
The first reducing agent and the monovalent metal ions has a second reducing agent to be reduced to the metal, each metal ion that
Forming the metal on the semiconductor substrate by a reduction process of
By that, by suppressing the generation of gas, copper or copper
Electroless plating of a noble metal with a standard potential becomes possible.

【0008】また、本発明は半導体装置に形成された
溝に無電解メッキにより金属を形成する方法であって、
メッキ浴には2価の金属イオン、前記2価の金属イオン
を1価の金属イオンに還元する第1の還元剤及び前記1
価の金属イオンを前記金属に還元する第2の還元剤を有
しており、前記各金属イオンの還元過程により前記溝に
前記金属を形成する。この方法により、ガス発生を抑え
て、あるいは銅より標準電位の貴な金属の無電解メッ
キにより前記溝の埋め込みを実現できる。
[0008] The present onset Ming, a method of forming a metal by electroless plating <br/> groove formed in the semiconductor device,
The plating bath includes a divalent metal ion, a first reducing agent that reduces the divalent metal ion to a monovalent metal ion, and
A second reducing agent for reducing a valence metal ion to the metal , wherein the reduction process of each metal ion causes
Form the metal. In this way, reducing the gas generation
Of copper or a noble metal with a standard potential
The groove can be embedded by the key .

【0009】本発明によると、ホール直径が1.0μm
以下でありアスペクト比が3以上コンタクトホール
微細な溝も埋め込むことができる。
According to the present invention, the hole diameter is 1.0 μm
Or less and an aspect ratio of 3 or more of the contact hole or the like
Can be embedded also fine grooves.

【0010】本発明は、さらに、メッキ中に1価の
属イオンを安定にする安定剤を加えることにより、金属
の不均化反応を防止し、安定したメッキ液を形成できる
ので、均質な銅あるいは銅より標準電位の貴な金属の無
電解メッキを実現できる。
[0010] The present invention further provides a method for preparing a monovalent gold in a plating bath.
By adding a stabilizer to stabilize the genus ions to prevent disproportionation reaction of the metal <br/>, stable since the plating solution can be formed, homogeneous copper or standard potential than copper metal nobler free of
Electroplating can be realized.

【0011】また、本発明によると、コンタクトホール
等の微細な溝側壁の絶縁膜に、核形成の処理を行うこと
により、核が金属の無電解メッキ反応を促進するので、
絶縁膜に覆われていても銅あるいは銅より標準電位の貴
な金属の埋め込みが可能となる。
According to the present invention, a contact hole is provided.
By performing a nucleation process on the insulating film on the fine groove side wall such as the nucleus , the nucleus promotes the electroless plating reaction of the metal ,
Even if covered with an insulating film, copper or a noble metal with a standard potential higher than copper
Metal can be embedded.

【0012】さらに、メッキ浴には1価の銅イオンと、
前記1価の銅イオンを銅に還元する還元剤とを有してお
り、無電解メッキにより前記1価の銅イオンが銅に還元
されることにより前記溝の側壁に銅を形成する工程と、
前記銅をシード層とした電解メッキにより、前記溝中に
銅を埋め込む工程とを有するメッキ方法とすることによ
り、埋め込みにかかるメッキ処理時間を短縮できる。
Further, the plating bath contains monovalent copper ions,
A reducing agent for reducing the monovalent copper ions to copper, and forming copper on the side walls of the groove by reducing the monovalent copper ions to copper by electroless plating;
By electrolytic plating using the seed layer the copper, by a plating method and a step of embedding the copper into the groove can be shortened plating time required for implantation.

【0013】[0013]

【発明の実施の形態】この発明に係る実施の形態につい
て図面を用いて詳細に説明する。
Embodiments of the present invention will be described in detail with reference to the drawings.

【0014】(実施の形態1) この実施形態では、銅の無電解メッキにより、ホール
径0.5μm、ホール深さ2.0μm、アスペクト比4
の微細なコンタクトホールに銅を埋め込む方法を述べ
る。図1に示すようにトランジスタ(不図示)が作りこ
まれたシリコン基板10上に第1の絶縁膜11となるS
iO2 が1μm形成されている。この第1の絶縁膜中に
は銅の埋め込み配線14が形成されている。この銅配線
は電解メッキとCMP(化学的機械研磨方法)により第
1の絶縁膜11中に形成される。さらにこの第1の絶縁
膜11上には第2の絶縁膜12となるSiO2 が2μm
形成されている。この第2の絶縁膜12上にレジストパ
ターンを形成し、ドライエッチングにより、コンタクト
直径0.5μmのコンタクトホール13を形成する。深
さは膜厚と同じ2.0μmである。ホールの底部は、銅
配線14が露出された状態となっている。
(Embodiment 1) This embodimentofIn the form, the hole is formed by electroless plating of copper.
Diameter 0.5μm, hole depth 2.0μm, aspect ratio 4
To bury copper in fine contact holesStates
You. As shown in FIG. 1, a transistor (not shown)
S to be the first insulating film 11 on the silicon substrate 10
iOTwoIs formed at 1 μm. In this first insulating film
Is formed with a copper embedded wiring 14. This copper wiring
Is the first by electrolytic plating and CMP (chemical mechanical polishing method)
One insulating film 11 is formed. Furthermore, this first insulation
SiO 2 serving as a second insulating film 12 is formed on the film 11TwoIs 2 μm
Is formed. A resist pattern is formed on the second insulating film 12.
Turns are formed and contact is made by dry etching
A contact hole 13 having a diameter of 0.5 μm is formed. Deep
The thickness is 2.0 μm, which is the same as the film thickness. The bottom of the hole is copper
Wiring 14Is exposedIt has become.

【0015】ここで、図2に示すように、メッキ槽に入
れられたメッキ浴を用いた無電解メッキ法によりアスペ
クト4の微細なコンタクトホール13を埋め込む。埋め
込みは図10に示すようなステップで進行する。図10
(a)のように、コンタクトホール1003以外をレジ
スト1009で覆ってある。この後、無電解メッキによ
り銅1007は埋め込み銅配線1004の部分から析出
し、析出は1007a〜1007dのように進行するこ
とでコンタクトホール1003は埋め込まれる。図10
(d)が埋め込み後の状態である。コンタクトホール1
003部以外はレジストで覆ってあるので、銅は絶縁膜
1002の表面には広がっていかない。また、コンタク
トホール1003から上にはみ出した銅は、レジスト1
009を除去した後、CMPにより研磨され平坦化され
る。
Here, as shown in FIG. 2, fine contact holes 13 of aspect 4 are filled by an electroless plating method using a plating bath placed in a plating bath. Embedding proceeds in steps as shown in FIG. FIG.
As shown in (a), the area other than the contact hole 1003 is covered with a resist 1009. Thereafter, the copper 1007 is deposited from the portion of the buried copper wiring 1004 by electroless plating, and the deposition proceeds as shown by 1007a to 1007d to fill the contact hole 1003. FIG.
(D) is the state after embedding. Contact hole 1
Since the portions other than 003 are covered with the resist, the copper does not spread on the surface of the insulating film 1002. The copper protruding from the contact hole 1003 is the resist 1
After removing 009, it is polished and flattened by CMP.

【0016】メッキ浴の組成を図3に示す。銅イオンC
2+はCuCl2で供給している。このメッキ中に
図1のコンタクトホール13を有するシリコン基板1
00を浸し、メッキ浴の温度を50℃に保つ。する
、メッキ浴中の銅イオンCu2+が還元されて銅
になりコンタクトホール13中に銅が埋め込まれ
ていく。このとき、従来のような水素ガスの発生はな
い。よってコンタクトホール13中にもガスがとり込ま
れず、ボイドの発生がなく、均質に銅によって埋め込ま
れた。浸時間とメッキによる銅の析出時間との関係は
図4の通りである。
FIG. 3 shows the composition of the plating bath. Copper ion C
u 2+ is supplied with CuCl 2 . In this plating bath ,
Having a contact hole 13 in FIG. 1, the silicon substrate 1
Immersed the 00, keep the temperature of the plating bath to 50 ℃. Then, the copper ion Cu2 + in the plating bath is reduced to copper ( C).
u ) , and copper is buried in the contact hole 13. At this time, there is no generation of hydrogen gas as in the related art. Therefore, no gas was taken into the contact hole 13 and no void was generated, and the contact hole 13 was uniformly filled with copper. Relationship between deposition time of copper by zuke time and plating immersion are shown in Figure 4.

【0017】このように微細なコンタクトホールであっ
てもメッキ浴からのガス発生がなく均質に銅を埋め
込むことのできるメカニズムについて説明する。
[0017] Even with such a fine contact hole, there is no gas generation from the plating bath, homogeneously described mechanism can be embedded copper.

【0018】Cu2+→Cu+……式4 Cu+ →Cu……式5 銅イオンの還元は、それぞれ、式4、式5のように進行
する。すなわち、従来のメッキ方法のようにCu2+
Cuと、2価の銅イオン(Cu 2+ )を一気に金属(C
u)に還元するのではなく、ここではいったん価の銅
イオンCu+ にしたあと、式5により金属(C
u)にしているところがポイントである。価の銅イオ
Cu2+ 価の銅イオンCu+ にするため
に、この実施の形態ではアスコルビン酸(Ascorbic Aci
d)0.01mol/Lをメッキの組成に加えている。アス
コルビン酸は、従来の無電解メッキで用いていたホルム
アルデヒドよりも還元力は小さく、2価の銅イオン
2+ を一気に金属Cu)にまで還元する力はほと
んどない。つまり、この場合、ゆるやかな還元力によ
、2価の銅イオン(Cu2+ 価の銅イオンCu
+ )にまで還元する。
Cu 2+ → Cu + ... Equation 4 Cu + → Cu... Equation 5 The reduction of copper ions proceeds as in Equations 4 and 5 , respectively . That is, as in the conventional plating method , Cu 2+
Cu and divalent copper ions (Cu 2+ ) are converted into metallic copper (C
rather than reduced to u), After once monovalent copper ions (Cu +) here, metallic copper by Formula 5 (C
The point in u) is the point. Divalent copper ions (Cu 2+) to the monovalent copper ion (Cu +), in this embodiment ascorbic acid (Ascorbic Aci
d) 0.01 mol / L is added to the composition of the plating bath . Ascorbic acid has a lower reducing power than formaldehyde used in conventional electroless plating, and has a divalent copper ion ( C
u 2+ ) has little power to reduce it to metallic copper ( Cu ) at once. That is, in this case, by a gradual reduction power, divalent copper ions (Cu 2+) 1 monovalent copper ions (Cu
+ ) .

【0019】さらに、ここでは、1価の銅イオンCu
+ 金属Cuに還元するためには、別の金属イ
オン(ここではコバルトイオン)を用いた還元方法がと
られている。
Further, here, monovalent copper ions ( Cu
+) In order to reduce to metallic copper (Cu) is reduced method Gato In another metal ion (here using the cobalt ions)
Have been.

【0020】コバルト(Coメッキ中では,そ
pHにも依存するが,3価イオン(Co3+)が安定で
あり、 Co2+→Co3+……式6 上記式6により2価のコバルトイオンCo2+ は3価
のコバルトイオンCo3+ になる。このときに価の
銅イオンCu+ を還元して金属Cuにするた
め、この銅がコンタクトホール底部の銅配線の表面から
成長していき、微細なコンタクトホールを埋め込むこと
ができる。
[0020] cobalt (Co), in the plating bath, its
Although it depends on the pH , the trivalent ion (Co 3+ ) is stable, and Co 2+ → Co 3+ ... Equation 6 According to the above equation 6, the divalent cobalt ion ( Co 2+ ) is It becomes cobalt ion ( Co 3+ ) . To this time monovalent copper ions (Cu +) reduced to metallic copper (Cu), the copper grows from the surface of the copper wiring of the contact hole bottom, to embed the fine contact hole it can.

【0021】このようにここでは2種の還元剤、すなわ
ちCu2+をCu+にするためのアスコルビン酸、及び
+をCuにするための,2価のコバルトイオンCo
2+ )生成用の,硝酸コバルト(Co(NO 3 2 を用い
ているので、銅の還元時にガスの発生なく、微細な径
のコンタクトホールであってもボイドの発生なしに,
銅を埋め込むことができる。この方法を用いればLSI
に使われているコンタクトホール、たとえば、1μm以
下の微細なホール(アスペクト比3以上)であっても、
きれいに埋め込むことが可能であり、半導体プロセスへ
の応用もできる。また、このメッキ用いた還元剤の
アスコルビン酸、及び硝酸コバルト(Co(NO32
は環境への影響もない。
Thus, here two reducing agents, namely ascorbic acid for converting Cu 2+ to Cu + , and C
Divalent cobalt ions ( Co to convert u + to Cu)
2+) for generating, because of the use of cobalt nitrate (Co (NO 3) 2) , no gas evolution during copper reduction, even a contact hole of microscopic size, without the occurrence of voids,
Copper can be embedded. If this method is used, LSI
For example, even if the contact hole is a fine hole (aspect ratio 3 or more) of 1 μm or less,
It can be embedded cleanly and can be applied to semiconductor processes. Further, <br/> ascorbic acid reducing agent used in the plating baths of this, and cobalt nitrate (Co (NO 3) 2)
Not name the impact on the environment, etc..

【0022】1価の銅イオン(Cu+ は不安定であ
り、亜酸化銅Cu2のように形成されても不均化
反応により(たとえば式3)CuとCu2+とに分解して
しまう。ここでは、Cu2+→Cu+→Cuの流れによ
り、銅を還元するため1価の銅イオン(Cu+ を安定
させることが必要である。そこでメッキにはα、α′
−ジピリジル(Dipyridyl)を20ppm加えている。
ジピリジルを加えている理由は、ジピリジルは1価の銅
イオンと安定な錯体を形成するからである。これによ
り、1価の銅イオン(Cu+ を安定に溶液中に存在さ
せることができるようになる。したがって2価のコバル
トイオンCo2+ を用いて容易にCu+をCuへ
還元することができる。ジピリジル以外にもシアン
化合物、チオ尿素誘導体を用いることができる。要は1
価の銅イオンと安定な錯体を形成するものであればよ
い。
Monovalent copper ions ( Cu + ) are unstable, and even if they are formed like cuprous oxide ( Cu 2 O ) , they are converted into Cu and Cu 2+ by a disproportionation reaction (for example, formula 3). Will be disassembled. Here, it is necessary to stabilize monovalent copper ions ( Cu + ) to reduce copper by the flow of Cu 2+ → Cu + → Cu. Therefore, the plating bath α, α '
-20 ppm of dipyridyl is added.
The reason for adding dipyridyl is that dipyridyl forms a stable complex with monovalent copper ions. Thereby, monovalent copper ions ( Cu + ) can be stably present in the solution. Accordingly easily with divalent cobalt ions (Co 2+), and the Cu + to Cu, it can be reduced. In addition to dipyridyl, cyanide and thiourea derivatives can be used. The point is 1
Any material that forms a stable complex with a valent copper ion may be used.

【0023】無電解メッキにより金属銅(Cuを形成
した後、200℃で30分アニールをする。これにより
メッキ直後での銅の粒径は0.5μm程度であったもの
を1.0μm程度にまで大きくでき、空孔のない質の高
金属銅にすることができる。
After copper metal ( Cu ) is formed by electroless plating, annealing is performed at 200 ° C. for 30 minutes. As a result, the particle diameter of copper immediately after plating is about 0.5 μm, but can be increased to about 1.0 μm, and high-quality metallic copper without voids can be obtained.

【0024】実際に実施の形態1でコンタクトホールを
埋め込んだあとのSEM(走査型電子顕微鏡)で写真を
撮影した。このSEM写真からコンタクトホールは金属
銅によりきれいに埋め込まれていることがわかった。
A photograph was taken with an SEM (scanning electron microscope) after the contact hole was actually buried in the first embodiment. From this SEM photograph, it was found that the contact holes were finely filled with metallic copper.

【0025】この実施形態では、コンタクトホールの
埋め込みを行ったが、トレンチの埋め込みであっても同
様に行うことができる。同じくSEM写真から幅1μm
のトレンチもきれいに埋め込まれていた。
[0025] In this embodiment has been buried in the contact hole can be performed in the same manner even buried trench. Also 1μm width from SEM photograph
Trenches were also neatly buried.

【0026】この明細書では、コンタクトホール、トレ
ンチ(素子分離溝)、配線用の溝をすべて総括して溝と
表記している。
In this specification, all contact holes, trenches (element isolation grooves), and wiring grooves are collectively referred to as grooves.

【0027】(実施の形態2) 実施の形態1で述べた,ホール径0.5μm、ホール深
さ2.0μm、アスペクト比4の微細なコンタクトホー
ルを形成したのち、無電解メッキにより金属銅でコンタ
クトホールを埋め込む前に、コンタクトホールの側壁の
処理を行う。図5(a)に示すようにスパッタ方法によ
りコンタクトホール53中にコンタクトホールの側壁に
チタンTi55と窒化チタンTiN56を形成
する。コンタクトホールの底部には埋込銅配線54が形
成されている。なお、図中では符号で、50はシリコン
基板、51は第1の絶縁膜(SiO2)、52は第2の
絶縁膜(SiO2を示すものである。
(Embodiment 2) The hole diameter is 0.5 μm and the hole depth is as described in Embodiment 1.
After a fine contact hole having a thickness of 2.0 μm and an aspect ratio of 4 is formed, a sidewall treatment of the contact hole is performed before the contact hole is filled with metal copper by electroless plating. As shown in FIG. 5A, titanium ( Ti ) 55 and titanium nitride ( TiN ) 56 are formed in the contact holes 53 in the contact holes 53 by a sputtering method. An embedded copper wiring 54 is formed at the bottom of the contact hole. In the drawings, reference numerals 50 and 50 denote a silicon substrate, 51 denotes a first insulating film (SiO 2 ), and 52 denotes a second insulating film (SiO 2 ).

【0028】このあと、コンタクトホール53の中のT
iN56表面をパラジウム処理する。具体的にはコンタ
クトホール中に塩化パラジウム(PdCl2 )含有の溶
液を塗布する。するとTiN56の表面にパラジウム
Pd57の粒子が形成される。このPdは触媒とし
て機能する。すなわち、コンタクトホール中のPd粒子
にCu+とCo2+が近づくと、PdはCu+ + e-
Cuなる反応の活性化エネルギーを下げる働きをする
とともに、Co2+→ Co3++ e- なる反応も起こ
くなる。したがって、Pd粒子を核としてその上にC
uが析出していく。
Thereafter, T in contact hole 53 is removed.
The surface of iN56 is treated with palladium. Specifically, a solution containing palladium chloride ( PdCl 2 ) is applied to the contact holes. Then palladium on the surface of TiN 56
( Pd ) 57 particles are formed. This Pd functions as a catalyst. That is, when Cu + and Co 2+ approach Pd particles in the contact hole, Pd becomes Cu + + e
As well as acts to lower the activation energy of Cu becomes reactive, Co 2+ → Co 3+ + e - consisting reactions Oko Ri
Ease of Kunar. Therefore, Pd particles are used as nuclei and C
u precipitates out.

【0029】これにより図5(b)のようにPd57が
付着しているところからCuが析出していくことにな
る。析出の過程は後の実施形態で説明するが、図9と
同じである。バリア層としてTiN56を用いてPd処
理をした後、無電解メッキによりCuを埋め込んでい
る。Pd処理は、均一にメッキするためには施しておく
のが好ましい。またバリア層もTiN以外にもTaN、
Ta、WN、Nbを用いることができる。これらは、い
ずれも絶縁膜52(SiO2)中の酸素が拡散によりC
uの中へ動いていくのをストップする働きがあるととも
に、表面にCuメッキするので、表面には酸化被膜を形
成しない。まとめると、バリア層は,(1)バリア性があ
、(2)表面に酸化被膜を形成しない、(3)Cu+に電
子を与えやすい、という機能のものであればよい。上記
(3)の機能についてはPd処理することによりこの性質
をもたせることができる。
As a result, as shown in FIG. 5B, Cu is deposited from the portion where Pd 57 is attached. Process of deposition are described in the embodiments of the later, it is the same as FIG. After Pd processing using TiN56 as a barrier layer, Cu is embedded by electroless plating. Pd process to plate evenly one is preferably keep facilities. The barrier layer is made of TaN or TiN in addition to TiN.
Ta, WN, Nb can be used. In any of these, oxygen in the insulating film 52 (SiO 2 ) is
It has the function of stopping the movement into u, and the surface is plated with Cu, so that no oxide film is formed on the surface. In summary, the barrier layer (1) barrier properties there
That, (2) does not form an oxide film on the surface, as long as the (3) Cu + to easily donate electrons, called function. the above
The function (3) can be provided with this property by performing Pd processing.

【0030】またパラジウム処理も塩化パラジウム
PdCl2 を用いているがこれにさらにPdの
還元剤として4価の錫イオン(Sn4+ を加えてもよ
い。するとPdCl2+Sn4+→Pd+SnCl2とな
Sn4+は還元剤として働き、表面にCu生成の核と
なるPdが形成できる。Pd処理は基板表面だけに対
して行い、裏面にはつかないようにしている。
[0030] In addition, palladium processing also palladium chloride
Although using (PdCl 2), in which, further as a reducing agent for Pd, may be added tetravalent tin ions (Sn 4+). Then, PdCl 2 + Sn 4+ → Pd + SnCl 2 and Ri Do <br/>, Sn 4+ acts as a reducing agent, Pd at the core of Cu formed on the surface can be formed. The Pd treatment is performed only on the front surface of the substrate , and is not applied to the back surface.

【0031】このようにコンタクトホールにTi/Ti
Nを形成することにより、銅がSiO2中へと拡散しな
いし、SiO2中の酸素が銅中へと拡散して酸化銅を形
成することもない。酸化銅が形成されると導通する面
積が狭くなりコンタクト抵抗高くなってしまう
、これによると、それを防止できる。またチタンの形
成により密着性も高くなり、信頼性もよくなる。
As described above, Ti / Ti
By forming the N, copper do not diffuse into SiO 2 during, nor oxygen in SiO 2 is diffused to form a copper oxide into the copper. When copper oxide is formed, the area that conduct is narrowed, although the contact resistance resulting in Tsu a high, according to this, can prevent it. In addition, the formation of titanium improves the adhesion and improves the reliability.

【0032】(実施の形態3) 図6に示すように半導体集積回路で用いられるデュアル
ダマシンとよばれている配線とコンタクトホールに銅を
形成するものにつき述べる
(Embodiment 3) As shown in FIG. 6, a dual damascene used in a semiconductor integrated circuit for forming copper in a wiring and a contact hole will be described .

【0033】第1の絶縁膜61となるSiO2絶縁膜中
に銅配線64が形成されている。第2の絶縁膜(SiO
2)62には、配線64と電気的な接続ができるよう
コンタクトホール63が形成されている。さらにこ
のコンタクトホール63と整合する配線用溝65が形成
されている。このあと、スパッタ方法によりコンタクト
ホール63及び配線用溝65内にTiN66を形成す
る。実施形態2で述べたパラジウム処理のあと、実施
形態1の無電解メッキによりコンタクトホール63
及び配線用溝65内を配線用銅67で埋め込むことがで
きる。
A copper wiring 64 is formed in an SiO 2 insulating film serving as a first insulating film 61. Second insulating film (SiO
The 2) 62, to allow electrical connection with the copper wiring 64, a contact hole 63 is formed. Further, a wiring groove 65 matching this contact hole 63 is formed. Thereafter, TiN 66 is formed in the contact hole 63 and the wiring groove 65 by a sputtering method. After the palladium treatment described in Embodiment 2,
The contact hole 63 is formed by the electroless plating of the first embodiment.
Further, the inside of the wiring groove 65 can be buried with the wiring copper 67.

【0034】この方法により半導体装置の配線プロセス
で用いられている、配線溝とコンタクトホールとが整合
した溝にも無電解メッキにより銅を埋め込むことができ
る。
According to this method, copper can be buried by electroless plating in a groove used in a wiring process of a semiconductor device where a wiring groove and a contact hole are aligned.

【0035】(実施の形態4) この実施の形態は絶縁膜(絶縁体)中の溝に無電解メッ
キにより銅を埋め込む場合の適用方法である。
(Embodiment 4) This embodiment is an application method when copper is buried in a groove in an insulating film (insulator) by electroless plating.

【0036】実施の形態1ではコンタクトホールの底部
に銅配線の表面が露出するように形成されていたが、こ
の実施の形態では溝の底部に銅配線は形成されていな
い。
In the first embodiment, the copper wiring is formed so that the surface of the copper wiring is exposed at the bottom of the contact hole. However, in this embodiment, no copper wiring is formed at the bottom of the groove .

【0037】図7(a)に示すようにシリコン基板71
上に第1の絶縁膜(SiO2)72が形成されている。
この絶縁膜72中にホール73が形成され、このホール
の回りはすべて絶縁膜で覆われており、導体部分は露出
していない。このような場合であっても銅の埋め込みは
可能である。実施の形態1で説明した無電解メッキ方法
を行う前に、ホール中の絶縁膜72表面に核の形成を
行う。具体的には実施の形態2と同様、無電解メッキ
前に塩化パラジウム(PdCl2 による処理を行
う。
As shown in FIG. 7A, the silicon substrate 71
A first insulating film (SiO 2 ) 72 is formed thereon.
The insulating film halls 73 during 72 is formed around the hole are all covered with an insulating film, conductive portions are not exposed. Even in such a case, copper can be embedded. Before performing the electroless plating method described in the first embodiment, nuclei are formed on the surface of the insulating film 72 in the holes. Specifically, similarly to the second embodiment, the electroless plating process is performed.
Performing processing by palladium chloride (PdCl 2) before sense.

【0038】すると図7(b)のようにホール中に
パラジウムPdの核が形成される。この後、実施の
形態1で説明した条件により、無電解メッキを行い
を埋め込む。
[0038] Then, as shown in FIG. 7 (b), the nuclei of palladium (Pd) is formed in the hole. Thereafter, electroless plating is performed under the conditions described in the first embodiment , and copper is embedded.

【0039】詳しくは、図9(a)〜(d)のように
銅は埋め込まれていく。すなわち、ホール93中のPd
97を核にして銅が符号95a〜95cで示される
うに成長することで埋め込まれる。
Specifically, as shown in FIGS. 9A to 9D ,
Copper is buried. That, Pd in halls 93
With the nucleus 97 as the nucleus , copper is embedded by growing as indicated by reference numerals 95a to 95c.

【0040】この方法によれば、ホール中は絶縁膜で覆
われていても、絶縁膜のPd97が銅生成の核となる
ため溝内部に金属部が露出していない,微細なホール
であっても埋め込むことができる。
According to this method, during the hole be covered with an insulating film, since the Pd 97 on the insulating film becomes a nucleus of copper product, it has not metal portion exposed inside the groove, a fine Even holes can be embedded.

【0041】SiO2絶縁膜中への銅の埋め込みであっ
たが、絶縁膜以外にもプラスチック等の絶縁体を用いた
場合でも同様に銅を埋め込むことができる。
Although copper is buried in the SiO 2 insulating film, copper can be buried similarly when an insulator such as plastic is used in addition to the insulating film.

【0042】(実施の形態5) この実施の形態は無電解メッキにより薄く銅を析出させ
たあと、この銅をシード層として電解メッキによりさら
に銅を析出させる場合の適用方法である。すなわち、
電解メッキと電解メッキとの組み合わせにより、銅を埋
め込む方法である。無電解メッキはメッキ浴中に浸すだ
けでよく電源が不要であり、装置構成簡単ではあるも
ののメッキ堆積レートが電解メッキよりも遅い。そこ
無電解メッキにより電解メッキに必要なシード層(電
解メッキの種)を形成し、そのあとは電解メッキにより
大きな堆積レート(メッキ速度)でもって銅の埋め込み
を行う。これにより、スループットが大きく量産に向く
プロセスを確立することができる。
(Embodiment 5) This embodiment is an application method in a case where copper is thinly deposited by electroless plating and then copper is further deposited by electrolytic plating using this copper as a seed layer. That is, this is a method of embedding copper by a combination of electroless plating and electrolytic plating. Electroless plating requires only a dipping in a plating bath and does not require a power source. Although the apparatus configuration is simple , the plating deposition rate is slower than that of electrolytic plating. Therefore by electroless plating to form a seed layer (electrolytic plating species) required electrolytic plating, the rest is to embed copper with a large deposition rate (plating rate) by electrolytic plating. As a result, it is possible to establish a process having a large throughput and suitable for mass production.

【0043】実施の形態2により形成した銅を、この後
に行う電解メッキのシード層(種層)として用いる。こ
のシード層が形成された基板を、電解メッキ装置のメッ
キ槽に浸する。銅のシード層を陰極とし、陽極には銅
電極を用いる。電解メッキ装置のメッキ槽中のメッキ浴
の組成は、図8に示した通りである。電圧を印加するこ
とにより、メッキ浴中の銅イオンが銅のシード層上に析
出してコンタクトホールが埋め込まれる。
The copper formed according to the second embodiment is used as a seed layer (seed layer) for the subsequent electrolytic plating. The substrate, on which the seed layer is formed is immersed in the plating bath of the electroplating apparatus. A copper seed layer is used as a cathode, and a copper electrode is used as an anode. The composition of the plating bath in the plating tank of the electrolytic plating apparatus is as shown in FIG. By applying a voltage, copper ions in the plating bath are deposited on the copper seed layer and the contact holes are buried.

【0044】以上の実施形態では、コンタクトホール
に銅を埋め込む場合について説明したが、必ずしもコン
タクトホールでなくてもよい。たとえば図11に示すよ
うに、銅のシード1102に銅を析出させることも可能
である。図11(a)に示すように、シリコン基板11
00上にシリコン酸化膜1101が形成されている。シ
リコン酸化膜1101には開口部1103が形成されて
おり、この開口部1103には銅のシード層1102が
形成されている。この状態で、実施形態1で説明した
ように、無電解メッキを行うことにより、図11(b)
のように銅1104をシード層1102上に析出させる
ことができる。
In the above embodiment, the case where copper is buried in the contact hole has been described, but the contact hole is not necessarily required. For example, as shown in FIG. 11, copper can be deposited on a copper seed 1102. As shown in FIG.
On top of this, a silicon oxide film 1101 is formed. An opening 1103 is formed in the silicon oxide film 1101, and a copper seed layer 1102 is formed in the opening 1103. In this state, as described in the first embodiment, by performing electroless plating, and FIG. 11 (b)
The copper 1104 can be deposited on the seed layer 1102 as shown in FIG.

【0045】また以上の実施形態では銅の無電解メ
ッキについて説明したが、銅以外にも銅よりも標準電
位が貴なもの、すなわち、金、銀、白金、パラジウムの
メッキ工程にも応用できる。さらに、還元イオン種とし
て2価のコバルトイオン(Co2+)を用いたが、それ以
外にもメッキ液中で酸化状態の方が安定な還元種、たと
えば、2価の鉄イオンから3価の鉄イオンへ(Fe2+
Fe3+)、あるいは2価の錫イオンから4価の錫イオン
(Sn2+→Sn4+のそれぞれのイオン化反応を用い
ることもできる。
Further in the above embodiment has been described the electroless plating of copper, in addition to copper, as the standard potential is nobler than copper, i.e., gold, silver, platinum, and palladium plating process Can be applied. Furthermore, although divalent cobalt ions (Co 2+ ) were used as reducing ion species, other reducing species whose oxidation state is more stable in the plating solution, for example, from trivalent iron ions to trivalent cobalt ions (Co 2+ ) . To iron ion (Fe 2+
Fe 3+ ) or divalent tin ions to tetravalent tin ions
Each ionization reactions to (Sn 2+ → Sn 4+) can also be used.

【0046】[0046]

【発明の効果】以上のように本発明では以下の効果が得
られる。 (1)メッキ浴中での不均化反応による銅の析出がな
く、安定したメッキ浴を用いて銅の無電解メッキを実現
できる。 (2)水素ガスの発生がなく、埋め込み中にガスがメッ
キ層に取り込まれることがなく、微細な溝へ均質な埋め
込み可能となる。 (3)環境等への悪影響の還元剤を使用しないので、環
境への影響がない。 (4)無電解メッキと電解メッキとの2ステップメッキ
への適用により、無電解メッキでのレートの低さを電
解メッキ法によりカバーでき、量産に向く方法となる。 (5)絶縁物質であっても核形成処理により、埋め込み
が可能である。
As described above, the present invention has the following effects. (1) no deposition of copper by disproportionation reaction in the plating bath, an electroless plating of copper can be realized by using a stable plating bath. (2) There is no generation of hydrogen gas, no gas is taken into the plating layer during filling, and uniform filling into fine grooves is possible. (3) Since no reducing agent is used, which has an adverse effect on the environment, there is no effect on the environment. (4) by application to the two-step plating method of electroless plating and electrolytic plating, the low rate of electroless plating to cover by an electrolytic plating method, a method directed to mass production. (5) Even an insulating material can be embedded by a nucleation process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る無電解メッキ
によるコンタクトホールの埋め込み工程断面図
Figure 1 is a cross-sectional view as embedding seen Engineering of the contact holes by electroless plating according to the first embodiment of the present invention

【図2】無電解メッキを行う装置構成図FIG. 2 is a configuration diagram of an apparatus for performing electroless plating.

【図3】無電解メッキの浴組成とメッキ条件を示す図FIG. 3 is a diagram showing a bath composition and plating conditions of electroless plating.

【図4】浸時間とメッキ厚さとの関係を示す特性図Characteristic diagram showing the relationship between [4] immersion time and plating thickness

【図5】本発明の第2の実施形態に係るTi/TiN
層をコンタクトホールに形成した場合の構成断面図
Ti / TiN according to the second embodiment of the present invention; FIG
Configuration sectional view when a layer is formed in a contact hole

【図6】コンタクトホールと溝配線とに無電解メッキに
より銅を埋め込む工程断面図
FIG. 6 is a sectional view showing a step of embedding copper in contact holes and trench wirings by electroless plating.

【図7】絶縁膜中にパラジウム処理により銅を埋め込む
工程断面図
FIG. 7 is a sectional view showing a step of embedding copper in the insulating film by palladium treatment.

【図8】電解メッキの浴組成を示す図FIG. 8 is a view showing a bath composition of electrolytic plating.

【図9】第2の実施形態の銅の析出過程を示す工程断
面図
[9] a process sectional view showing a process deposition of copper in the second embodiment

【図10】第1の実施形態の銅の析出過程を示す工程
断面図
FIG. 10 is a sectional view showing a process of depositing copper according to the first embodiment ;

【図11】シード層上に無電解メッキにより銅を形成す
るときの工程断面図
FIG. 11 is a process cross-sectional view when copper is formed on a seed layer by electroless plating.

【符号の説明】[Explanation of symbols]

11 第1の絶縁膜 12 第2の絶縁膜 13 コンタクトホール 14 銅配線 15 埋め込まれた銅 51 第1の絶縁膜 52 第2の絶縁膜 53 コンタクトホール 54 銅配線 55 チタン(Ti) 56 窒化チタン(TiN) 57 パラジウム(Pd) 61 第1の絶縁膜 62 第2の絶縁膜 63 コンタクトホール64 銅配線 65 配線用溝 67 埋め込まれた銅 68 レジスト 71 第1の絶縁膜 72 第2の絶縁膜 73 コンタクトホール 75 埋め込まれた銅 92 第2の絶縁膜 93 コンタクトホール 95a、95b、95c 銅 1007a、1007b、1007c、1007d 銅 1100 シリコン基板 1101 絶縁膜 1102 銅シード層 1103 開口部 1104 埋め込まれた銅DESCRIPTION OF SYMBOLS 11 1st insulating film 12 2nd insulating film 13 contact hole 14 copper wiring 15 buried copper 51 1st insulating film 52 2nd insulating film 53 contact hole 54 copper wiring 55 titanium (Ti) 56 titanium nitride ( TiN) 57 Palladium (Pd) 61 First insulating film 62 Second insulating film 63 Contact hole 64 Copper wiring 65 Wiring groove 67 Embedded copper 68 Resist 71 First insulating film 72 Second insulating film 73 Contact Hole 75 embedded copper 92 second insulating film 93 contact hole 95a, 95b, 95c copper 1007a, 1007b, 1007c, 1007d copper 1100 silicon substrate 1101 insulating film 1102 copper seed layer 1103 opening 1104 embedded copper

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 伸 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 縄舟 秀美 大阪府高槻市真上町5−38−34 (56)参考文献 特開 平5−55429(JP,A) 特開 昭53−111372(JP,A) 特開 昭50−85528(JP,A) 特開 平5−331653(JP,A) 特開 平7−193214(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/288 H01L 21/768 WPI(DIALOG)──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Shin Hashimoto 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Hidemi Nawabune 5-38-34, Mamiuecho, Takatsuki City, Osaka (56 JP-A-5-55429 (JP, A) JP-A-53-111372 (JP, A) JP-A-50-85528 (JP, A) JP-A-5-3311653 (JP, A) 7-193214 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/288 H01L 21/768 WPI (DIALOG)

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板に無電解メッキにより金属を形
成する方法であって、メッキ浴には2価の金属イオン、
前記2価の金属イオンを1価の金属イオンに還元する第
1の還元剤及び前記1価の金属イオンを前記金属に還元
する第2の還元剤を有しており、前記金属イオン
過程により前記半導体基板上前記金属を形成する半
導体装置の製造方法。
1. A method for forming a metal on a semiconductor substrate by electroless plating, wherein a plating bath contains divalent metal ions,
A second step of reducing the divalent metal ion to a monovalent metal ion
1 of the reducing agent and the monovalent metal ions has a second reducing agent to reduce the metal, forming the metal on the semiconductor substrate by changing <br/> original course of the respective metal ions Semiconductor device manufacturing method.
【請求項2】半導体装置に形成された溝に無電解メッキ
により金属を形成する方法であって、メッキ浴には2価
の金属イオン、前記2価の金属イオンを1価の金属イオ
ンに還元する第1の還元剤及び前記1価の金属イオンを
前記金属に還元する第2の還元剤を有しており、前記
金属イオンの還元過程により前記溝に前記金属を形成す
る半導体装置の製造方法。
2. A method for forming a metal in a groove formed in a semiconductor device by electroless plating, wherein a divalent metal ion is reduced to a plating bath and the divalent metal ion is reduced to a monovalent metal ion. The first reducing agent and the monovalent metal ion
A method for manufacturing a semiconductor device, comprising a second reducing agent for reducing the metal, wherein the metal is formed in the trench by a reduction process of each metal ion.
【請求項3】前記溝がコンタクトホールであり、前記コ
ンタクトホールはホール直径が1.0μm以下でありア
スペクト比が3以上である、請求項2に記載の半導体装
置の製造方法。
Wherein said groove is a contact hole, the contact hole is has an aspect ratio of 3 or more in hole diameter 1.0μm or less, a method of manufacturing a semiconductor device according to Motomeko 2.
【請求項4】前記1価の金属イオンを安定にする安定剤
を含む、請求項1〜3の1つに記載の半導体装置の製造
方法。
4. A comprises a stabilizing agent to stabilize the monovalent metal ions, a method of manufacturing a semiconductor device according to one of claims 1 to 3.
【請求項5】前記安定剤は1価の金属イオンと錯体をつ
くるものである請求項4に記載の半導体装置の製造方
法。
Wherein said stabilizer is intended to create a monovalent metal ion and complex method of manufacturing a semiconductor device according to claim 4.
【請求項6】前記溝は絶縁膜に形成されており、前記溝
の側壁に金属析出のための核形成の処理を行う請求項
2または請求項3に記載の半導体装置の製造方法。
Wherein said groove is formed in the insulating film, the process of nucleation for metal deposition on the side wall of the groove, claim
The method of manufacturing a semiconductor device according to claim 2 or 3 .
【請求項7】半導体基板上に形成された絶縁膜にコンタ
クトホールを形成する工程と、前記コンタクトホール
側壁に金属析出のための核形成の処理を行い、次いで前
記金属による無電解メッキにより前記コンタクトホール
を埋め込む工程と、前記金属をアニール処理する工程と
を備えた半導体装置の製造方法。
7. A process for forming a contact hole in an insulating film formed on a semiconductor substrate, the contact hole
The nucleation process for metal deposition is performed on the side wall, and then
A step of electroless plating by serial metal filling the contact hole <br/>, a method of manufacturing a semiconductor device having a pre-Symbol metal and annealing process.
【請求項8】前記金属が銅または銅より標準電位の貴な
金属である、請求項1〜7の1つに記載の半導体装置の
製造方法。
8. The method according to claim 1, wherein said metal is copper or a noble metal having a standard potential higher than copper.
The method for manufacturing a semiconductor device according to claim 1, wherein the method is a metal .
JP10195312A 1998-07-10 1998-07-10 Method for manufacturing semiconductor device Expired - Fee Related JP3032503B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10195312A JP3032503B2 (en) 1998-07-10 1998-07-10 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10195312A JP3032503B2 (en) 1998-07-10 1998-07-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2000031095A JP2000031095A (en) 2000-01-28
JP3032503B2 true JP3032503B2 (en) 2000-04-17

Family

ID=16339072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10195312A Expired - Fee Related JP3032503B2 (en) 1998-07-10 1998-07-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3032503B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4573445B2 (en) * 2001-02-16 2010-11-04 吉野電化工業株式会社 Electroless copper plating solution composition and electroless copper plating method
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US20050067295A1 (en) * 2003-09-25 2005-03-31 Dory Thomas S. Deep via seed repair using electroless plating chemistry
JP4663243B2 (en) * 2004-01-13 2011-04-06 上村工業株式会社 Electroless copper plating bath
US9439293B2 (en) * 2007-11-21 2016-09-06 Xerox Corporation Galvanic process for making printed conductive metal markings for chipless RFID applications
JP5663886B2 (en) 2010-02-08 2015-02-04 三菱電機株式会社 Manufacturing method of semiconductor device
JP6253854B1 (en) * 2016-03-30 2017-12-27 三菱電機株式会社 Semiconductor device, method for manufacturing the same, and power conversion device

Also Published As

Publication number Publication date
JP2000031095A (en) 2000-01-28

Similar Documents

Publication Publication Date Title
JP3116897B2 (en) Fine wiring formation method
US5308796A (en) Fabrication of electronic devices by electroless plating of copper onto a metal silicide
US6605549B2 (en) Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US5380560A (en) Palladium sulfate solution for the selective seeding of the metal interconnections on polyimide dielectrics for electroless metal deposition
JP5203602B2 (en) Method for direct electroplating of copper onto a non-copper plateable layer
JP4055319B2 (en) Manufacturing method of semiconductor device
Shacham-Diamand et al. Electroless copper deposition for ULSI
US6436816B1 (en) Method of electroless plating copper on nitride barrier
JP3388230B2 (en) Electroless copper plating on titanium-containing surface
KR100711526B1 (en) Process for the fabrication of a semiconductor device having copper interconnects
US20030116439A1 (en) Method for forming encapsulated metal interconnect structures in semiconductor integrated circuit devices
TWI443224B (en) Method of forming a metal layer over a patterned dielectric by wet chemical deposition including an electroless and a powered phase
Fritz et al. Electroless deposition of copper on organic and inorganic substrates using a Sn/Ag catalyst
US20050029662A1 (en) Semiconductor production method
JP3032503B2 (en) Method for manufacturing semiconductor device
TWI332999B (en) Cobalt-based alloy electroless plating solution and electroless plating method using the same
KR101652134B1 (en) Plating solutions for electroless deposition of ruthenium
KR100389101B1 (en) Process for plating metal in submicron structures, process for forming a semiconductor device structure using the same and semiconductor device structures
JP3820329B2 (en) Semiconductor substrate plating method
KR100788279B1 (en) Leveling method in cu electroless plating
JP2023534558A (en) Deposition of copper barrier layers in electrolytes and damascene processes
Kiang et al. Planarized copper interconnects by selective electroless plating
JP3944437B2 (en) Electroless plating method, method for forming embedded wiring, and embedded wiring
JP3441374B2 (en) Film formation method
TW512185B (en) Method of electroless plating metal lines on nitride barrier

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees