JP3031042B2 - 表面実装用プリント配線板 - Google Patents

表面実装用プリント配線板

Info

Publication number
JP3031042B2
JP3031042B2 JP4059935A JP5993592A JP3031042B2 JP 3031042 B2 JP3031042 B2 JP 3031042B2 JP 4059935 A JP4059935 A JP 4059935A JP 5993592 A JP5993592 A JP 5993592A JP 3031042 B2 JP3031042 B2 JP 3031042B2
Authority
JP
Japan
Prior art keywords
solder resist
printed wiring
wiring board
recognition mark
surface mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4059935A
Other languages
English (en)
Other versions
JPH05267802A (ja
Inventor
章子 辻井
一智 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP4059935A priority Critical patent/JP3031042B2/ja
Publication of JPH05267802A publication Critical patent/JPH05267802A/ja
Application granted granted Critical
Publication of JP3031042B2 publication Critical patent/JP3031042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Structure Of Printed Boards (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパーソナルコンピュータ
やワードプロセッサなどの各種電子機器等に使用される
表面実装用プリント配線板に関するものである。
【0002】
【従来の技術】近年、各種電子機器などに数多く使用さ
れているプリント配線板は、電子機器の小型・軽量化や
多機能化に伴い、配線の高密度化や表面実装用電子部品
の採用増加が著しく、電子部品はほぼ自動部品実装機に
より実装されるようになってきている。そのため、プリ
ント配線板には高い信頼性が要求され、特に自動実装用
の表面実装用プリント配線板においては、確実に電子部
品を所定位置に実装できるよう種々の自動実装機の画像
処理用の認識用マークがプリント配線板に設けられるよ
うになってきている。
【0003】以下に従来の表面実装用プリント配線板に
ついて説明する。図4は、従来の表面実装用プリント配
線板の認識用マーク領域および形状を、図5(a)〜
(f)は、従来の表面実装用プリント配線板の認識用マ
ーク領域におけるソルダレジスト形成の製造過程を示す
ものである。図において、1は絶縁基板、2aは導体パ
ターン、2bは認識用マーク、3aは写真現像用ソルダ
レジストインキ、3bは形成されたソルダレジスト、4
はソルダレジスト形成用のマスクフィルム、5は露光用
の紫外光、6は現像後のソルダレジスト残留である。
【0004】以上のように構成された表面実装用プリン
ト配線板の認識用マーク領域のソルダレジストの形成に
ついて、以下にその動作について説明する。
【0005】まず、ガラス布基材エポキシ樹脂積層板に
銅はくをラミネートした銅張積層板(図示せず)にスク
リーン印刷法や写真現像法などにより、エッチングレジ
ストを形成した後、塩化第2銅などの溶液を用いてエッ
チングを行い、図5(a)に示すように導体パターン2
aおよび認識用マーク2bを形成し、エッチングレジス
トを剥離する。ついで、図5(b)に示すように導体パ
ターン2aおよび認識用マーク12bが形成された絶縁
基板1上に写真現像用ソルダレジストインキ3aを塗布
し、熱風などにより指触乾燥を行う。次に、図5(c)
示すようにソルダレジスト形成用のマスクフィルム4を
指触乾燥させた写真現像用ソルダレジストインキ3a表
面に密着させ、紫外光5により露光した後、図5(d)
に示すように未露光部を所定の現像液で現像し、熱風な
どで硬化を促進させ、ソルダレジスト3bを形成してい
る。
【0006】その後、ロードマップ形成や外形加工など
の加工工程を経て完成した表面実装用プリント配線板
は、電子部品実装工程へ搬送され、クリームはんだ塗布
の後、自動部品実装機により絶縁基板1上に形成された
認識用マーク2bが画像処理され、位置補正された後、
所定位置に表面実装用電子部品が装着されている。
【0007】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、写真現像用ソルダレジストインキ3aが
高感度タイプの場合や広範囲に導体パターン2aが形成
されない部分でのソルダレジスト3の形成、すなわち導
体パターン2aの禁止領域が設定されている認識用マー
ク2b領域において、指触乾燥された写真現像用ソルダ
レジストインキ3aの紫外光5による露光の際、図5
(d)に示すようにソルダレジスト形成用のマスクフィ
ルム4を介して入射した紫外光5が、写真現像用ソルダ
レジストインキ3aを透過、絶縁基板1のエッチングさ
れ、最大約5μm程度の凹凸を有する表面部分で乱反射
を起こし、ソルダレジスト非形成部の写真現像用ソルダ
レジストインキ3aを重合させ(以下、ハレーションと
称す)、図5(e)および図5(f)に示すように現像
後の認識用マーク2b領域内のソルダレジスト非形成部
にソルダレジスト残留6を発生させる。このソルダレジ
スト残留6は、ソルダレジスト形成用のマスクフィルム
4のソルダレジスト非形成部に対応する遮光部分が四角
形にもかかわらず遮光部分の四角形コーナ部分では入射
した紫外光5が集中するため、図5(f)に示すように
中空円形に近い形状になる傾向を示す。このソルダレジ
スト残留6程度によっては表面実装用プリント配線板の
自動部品実装機による認識用マーク2bの画像処理が不
安定となり、位置補正および表面実装用電子部品の装着
に不具合をもたらす認識エラー発生を誘発させ、電子機
器製造工程の生産性を著しく阻害させるなどの問題点を
有していた。
【0008】本発明は、上記従来の問題点を解決するも
ので、表面実装用プリント配線板の認識用マーク領域
におけるハレーションによるソルダレジスト残留をなく
し、自動部品実装機の認識エラーを解消させ、電子機器
製造工程の生産を向上させる表面実装用プリント配線
の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】この目的を達成するため
に本発明は、画像処理用の認識用マークの周囲の所定領
域に、前記認識用マークを囲みかつ独立した導体パター
ンを絶縁基板上に形成する工程と、絶縁基板上の略全面
に感光性ソルダレジストを塗布する工程と、認識用マー
クおよび認識用マーク周囲の所定領域が遮光部として描
画されたマスクフィルムを用いて露光する工程と、遮光
部直下の感光性ソルダレジストを現像・除去する工程を
有するプリント配線板の製造方法を用いて表面実装用の
プリント配線板を製造するものである。
【0010】
【作用】この構成によって、プリント配線板上に塗布、
指触乾燥された写真現像用ソルダレジストインキを紫外
線露光する際、ソルダレジスト形成部すなわちマスクフ
ィルム非遮光部と遮光部の境界より入射した光は、写真
現像用ソルダレジストインキを透過し、絶縁基板の表面
部分で反射するが、認識用マーク周囲に形成された導体
パターンにより遮断され、紫外光が認識用マーク領域の
ソルダレジスト非形成部に到達することを阻害すること
が可能となり、ソルダレジスト非形成部の写真現像用ソ
ルダレジストインキの重合を妨げることができる。
【0011】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1は本発明の実施例における認識
用マークの領域および形状を、図2(a)〜(c)は本
発明の実施例における表面実装用プリント配線板の認識
用マーク領域におけるソルダレジスト形成の製造過程を
示すものであり、図3(a)、(b)は他の実施例にお
ける認識用マークの領域および形状を示すものである。
【0012】図において、11は絶縁基板、12aは導
体パターン、12bは認識用マーク、13aは写真現像
用ソルダレジストインキ、13bは形成されたソルダレ
ジスト、14はソルダレジスト形成用のマスクフィル
ム、15は露光用の紫外光である。
【0013】まず、表面実装用プリント配線板の製造に
先立ち、回路図、部品位置、外形や実装基準位置などの
寸法図や部品リストなどの情報より導体パターン、ソル
ダレジストなどの製造用マスタフィルムを設計する。導
体パターン12a用の製造用マスタフィルム作製の際、
電子部品自動実装用の認識用マーク12bを所定位置に
付与、同時に認識用マーク12b領域の周囲に認識用マ
ーク12bと独立した導体パターン12aを図1に示す
ように外形が四角形、中空内形が円形の形状に付与す
る。併せて、図1に示すようにソルダレジスト13b形
成用のマスクフィルム14に導体パターン12a形成用
のマスクフィルムの認識用マーク12b周囲の円形中空
四角形の導体パターン12aに接したソルダレジストパ
ターンを付与しておく。
【0014】次に、銅張積層板(図示せず)に従来と同
様の方法で導体パターン12aを形成し、図2(a)に
示すように導体パターン12aが形成された絶縁基板1
1上にアルカリ現像型の写真現像用ソルダレジストイン
キ13aをスクリーン印刷、ロールコータやカーテンコ
ータなどの手段を用いて塗布し、熱風循環炉などで温度
60〜80℃、時間15〜30分程度の条件で指触乾燥
を行う。
【0015】次に、図2(b)に示すようにソルダレジ
スト形成用のマスクフィルム14を密着させ、紫外光1
5を照射し、光量約300〜700mJ/cm2 で露光す
る。露光時において、マスクフィルム14非遮光部と遮
光部の境界より入射した紫外光15は、写真現像用ソル
ダレジストインキ13aを透過し、絶縁基板11の表面
部分で反射するが、導体パターン12aにより遮断さ
れ、またマスクフィルム14のソルダレジスト非形成部
分の遮光部コーナ部分で集中した紫外光15も同様に導
体パターン12aにより遮断され、紫外光15が認識用
マーク12b領域のソルダレジスト13b非形成部に到
達することはない。
【0016】ついで、図2(c)に示すように炭酸ナト
リウムを主成分とする現像液で未露光部を現像・除去す
る。その後、形成されたソルダレジスト13bの塗膜特
性を向上させるため、熱風循環炉などで温度130〜1
60℃、時間30〜60分程度の条件で加熱する。
【0017】その後、ロードマップ形成や外形加工など
の加工工程を経て完成した表面実装用プリント配線板
は、電子部品実装工程へ搬送され、クリームはんだ塗布
の後、自動部品実装機により絶縁基板11上に形成され
た認識用マーク12bが画像処理され、位置補正の後、
所定位置に表面実装用電子部品が装着される。
【0018】本発明の実施例による表面実装用プリント
配線板では、現像後の認識用マーク12b領域のソルダ
レジスト非形成部におけるハレーションによるソルダレ
ジスト残留の発生は皆無となり、また本発明の実施例に
よる表面実装用プリント配線板と従来の表面実装用プリ
ント配線板を比較すると、自動部品実装機における認識
エラーは従来数パーセント発生していたものが、本発明
の表面実装用プリント配線板では全く認められなかっ
た。
【0019】なお、本発明の実施例において、写真現像
用ソルダレジストインキ13aは、アルカリ現像型とし
たが、写真現像用ソルダレジストインキ13aは溶剤現
像型としてもよい。また、認識用マーク12bの周囲の
認識用マーク12bと独立した導体パターン12aは外
形が四角形、中空内形が円形のものを付与したが、図2
(a)に示すように中空内形がコーナを削除した四角
形、また認識用マーク12bの形状が三角形の場合、図
2(b)のように外形および中空内形が三角形の相似形
としてもよく、また表面実装用プリント配線板は片面プ
リント配線板としたが、両面や多層プリント配線板でも
よいことは言うまでもない。
【0020】
【発明の効果】以上のように本発明は、自動部品実装機
の画像処理用の導体パターンで構成された認識用マーク
の周囲の所定領域に認識用マークを囲み、認識用マーク
と独立した導体パターンを設けることにより、表面実装
プリント配線板の認識用マーク領域におけるハレー
ションによるソルダレジスト残留をなくし、自動部品実
装機の認識エラーを解消させ、電子機器製造工程の生産
を向上させることのできる優れた表面実装用プリント
配線板を実現できるものである。
【図面の簡単な説明】
【図1】本発明の一実施例における表面実装用プリント
配線板の認識用マーク領域および形状の平面図
【図2】(a)〜(c)は同じく表面実装用プリント配
線板のソルダレジスト形成の製造過程を示す要部工程の
断面図
【図3】(a)、(b)は本発明の他の実施例における
表面実装用プリント配線板の認識用マーク領域および形
状の平面図
【図4】従来の表面実装用プリント配線板の認識用マー
ク領域および形状の平面図
【図5】(a)〜(f)は従来の表面実装用プリント配
線板のソルダレジスト形成の製造過程および動作説明の
ための要部工程の断面図および平面図
【符号の説明】
11 絶縁基板 12a 導体パターン 12b 認識用マーク 13a 写真現像用ソルダレジストインキ 13b ソルダレジスト 14 マスクフィルム 15 紫外光
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 1/02 H05K 3/00

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 画像処理用の認識用マークの周囲の所定
    領域に、前記認識用マークを囲みかつ独立した導体パタ
    ーンを絶縁基板上に形成する工程と、絶縁基板上の略全
    面に感光性ソルダレジストを塗布する工程と、認識用マ
    ークおよび認識用マーク周囲の所定領域が遮光部として
    描画されたマスクフィルムを用いて露光する工程と、遮
    光部直下の感光性ソルダレジストを現像・除去する工程
    を有するプリント配線板の製造方法。
JP4059935A 1992-03-17 1992-03-17 表面実装用プリント配線板 Expired - Fee Related JP3031042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4059935A JP3031042B2 (ja) 1992-03-17 1992-03-17 表面実装用プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4059935A JP3031042B2 (ja) 1992-03-17 1992-03-17 表面実装用プリント配線板

Publications (2)

Publication Number Publication Date
JPH05267802A JPH05267802A (ja) 1993-10-15
JP3031042B2 true JP3031042B2 (ja) 2000-04-10

Family

ID=13127492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4059935A Expired - Fee Related JP3031042B2 (ja) 1992-03-17 1992-03-17 表面実装用プリント配線板

Country Status (1)

Country Link
JP (1) JP3031042B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237669A (ja) * 2001-02-09 2002-08-23 Yamaichi Electronics Co Ltd Kgd用サブストレートへの認識マークの形成方法
JP4892835B2 (ja) * 2005-01-20 2012-03-07 凸版印刷株式会社 フォトマスク及びそれを用いた配線基板の製造方法
JP4326495B2 (ja) 2005-04-20 2009-09-09 山一電機株式会社 半導体基板用検査装置の組立方法
JP5121338B2 (ja) * 2007-07-19 2013-01-16 日本シイエムケイ株式会社 プリント配線板
JP5547594B2 (ja) 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN103249252B (zh) * 2013-05-13 2015-10-07 无锡江南计算技术研究所 一种阻焊油墨曝光精度控制方法
CN108322999B (zh) * 2018-03-30 2020-09-04 成都奕斯伟芯片设计有限公司 电路板、电路板阻焊层的形成方法以及芯片
TWI717886B (zh) * 2019-11-01 2021-02-01 頎邦科技股份有限公司 軟性線路板
TWI692278B (zh) * 2019-11-01 2020-04-21 頎邦科技股份有限公司 軟性線路板

Also Published As

Publication number Publication date
JPH05267802A (ja) 1993-10-15

Similar Documents

Publication Publication Date Title
US6004734A (en) Circuit board substrate for use in fabricating a circuit board on which is formed a light sensitive emulsion layer covering and in direct contact with photoresist
US3506441A (en) Double photoresist processing
JP3031042B2 (ja) 表面実装用プリント配線板
JP3019503B2 (ja) プリント配線板の製造方法
JP3395222B2 (ja) プリント配線板の製造方法
JP2910261B2 (ja) プリント配線板とその製造方法
JP3711569B2 (ja) プリント配線板及びその製造方法
JP2912114B2 (ja) 印刷配線板の製造方法
JP3533682B2 (ja) プリント配線板の製造方法
JP3010822B2 (ja) プリント配線板の製造方法
JP3010869B2 (ja) プリント配線板の製造方法
JP3019470B2 (ja) プリント配線板の製造方法
JP2900639B2 (ja) プリント配線板の製造方法
JP3019502B2 (ja) プリント配線板とその製造方法
JP3755193B2 (ja) プリント配線板の製造方法とその製造装置
JP2001332840A (ja) プリント配線基板の製造方法
JP2583365B2 (ja) 印刷配線板の製造方法
JP2546935B2 (ja) 印刷配線板の製造方法
JPH04277695A (ja) プリント配線板
JPH0645735A (ja) プリント配線板の製造方法とその製造装置
JP3395223B2 (ja) プリント配線板の製造方法
JPH01321683A (ja) 印刷配線板の製造方法
JP2002111225A (ja) プリント配線板、プリント配線板の製造方法および該製造方法に用いられるフォトマスク
JPS63200594A (ja) 印刷配線板およびその製造方法
JPH0738236A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees