JP3029128B2 - 電力制御回路 - Google Patents
電力制御回路Info
- Publication number
- JP3029128B2 JP3029128B2 JP3017558A JP1755891A JP3029128B2 JP 3029128 B2 JP3029128 B2 JP 3029128B2 JP 3017558 A JP3017558 A JP 3017558A JP 1755891 A JP1755891 A JP 1755891A JP 3029128 B2 JP3029128 B2 JP 3029128B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- counter
- circuit
- power
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Direct Current Motors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチを操作したと
きなどに発生する入力パルスの発生回数に応じて負荷へ
の供給電力を段階的に設定するようにした電力制御回路
に関するものである。
きなどに発生する入力パルスの発生回数に応じて負荷へ
の供給電力を段階的に設定するようにした電力制御回路
に関するものである。
【０００２】
【従来の技術】従来より、図４に示すように、スイッチ
ＳＷをオンにするたびに、負荷であるモータＭに直列接
続した電力制御用のスイッチング素子Ｑをオン、オフで
きるようにして、モータＭを回転、停止させるようにし
た回路が提供されている。この回路では、スイッチＳＷ
をオンにすると、スイッチＳＷに直列接続されたツェナ
ーダイオードＺＤの両端電圧（図５(a) 参照）がトリガ
パルス発生回路部１に入力され、図５(b) に示すような
一定期間だけＨレベルになるトリガパルスがトリガパル
ス発生回路部１から出力される。このトリガパルスによ
り、トランジスタＴＲ1 ，ＴＲ2 ，ＴＲ3 が一定期間だ
けオンになる。トランジスタＴＲ1 がオンになると電源
回路部１０から各回路部への給電が開始され、トランジ
スタＴＲ3 がオンになるとタイマ回路部２の限時動作が
開始される。また、タイマ回路部２の限時動作中には、
図５(d) のように、タイマ回路部２の出力端子OUT から
の出力がＬレベルになるから、トランジスタＴＲ1 はオ
ン状態に保持され、図５(c) のように、電源回路部１０
から各部への給電が継続される。こうして電源回路部１
０からの給電が継続されている間は、スイッチング素子
ＱがオンになりモータＭへの給電がなされるのである。
タイマ回路部２は限時動作が終了してタイムアップする
と出力をＨレベルにするから、トランジスタＴＲ1 がオ
フになって、スイッチング素子ＱがオフになりモータＭ
への給電が停止する。
ＳＷをオンにするたびに、負荷であるモータＭに直列接
続した電力制御用のスイッチング素子Ｑをオン、オフで
きるようにして、モータＭを回転、停止させるようにし
た回路が提供されている。この回路では、スイッチＳＷ
をオンにすると、スイッチＳＷに直列接続されたツェナ
ーダイオードＺＤの両端電圧（図５(a) 参照）がトリガ
パルス発生回路部１に入力され、図５(b) に示すような
一定期間だけＨレベルになるトリガパルスがトリガパル
ス発生回路部１から出力される。このトリガパルスによ
り、トランジスタＴＲ1 ，ＴＲ2 ，ＴＲ3 が一定期間だ
けオンになる。トランジスタＴＲ1 がオンになると電源
回路部１０から各回路部への給電が開始され、トランジ
スタＴＲ3 がオンになるとタイマ回路部２の限時動作が
開始される。また、タイマ回路部２の限時動作中には、
図５(d) のように、タイマ回路部２の出力端子OUT から
の出力がＬレベルになるから、トランジスタＴＲ1 はオ
ン状態に保持され、図５(c) のように、電源回路部１０
から各部への給電が継続される。こうして電源回路部１
０からの給電が継続されている間は、スイッチング素子
ＱがオンになりモータＭへの給電がなされるのである。
タイマ回路部２は限時動作が終了してタイムアップする
と出力をＨレベルにするから、トランジスタＴＲ1 がオ
フになって、スイッチング素子ＱがオフになりモータＭ
への給電が停止する。
【０００３】ところで、タイマ回路部２は、限時動作を
停止しているときに入力端子SET への入力がＬレベルに
なると限時動作を開始し、限時動作中に入力端子SET へ
の入力がＬレベルになると限時動作を停止するように構
成されている。入力端子SET にはトランジスタＴＲ3 を
介してトリガパルスが入力されるから、限時動作を停止
しているときにトリガパルスが発生すると限時動作を開
始してスイッチング素子Ｑをオンにし、限時動作中にト
リガパルスが発生すると限時動作を停止してスイッチン
グ素子Ｑをオフにするのである。
停止しているときに入力端子SET への入力がＬレベルに
なると限時動作を開始し、限時動作中に入力端子SET へ
の入力がＬレベルになると限時動作を停止するように構
成されている。入力端子SET にはトランジスタＴＲ3 を
介してトリガパルスが入力されるから、限時動作を停止
しているときにトリガパルスが発生すると限時動作を開
始してスイッチング素子Ｑをオンにし、限時動作中にト
リガパルスが発生すると限時動作を停止してスイッチン
グ素子Ｑをオフにするのである。
【０００４】以上のようにして、モータＭが停止してい
るときにスイッチＳＷをオンにするとモータＭが回転
し、モータＭの回転中にスイッチＳＷをもう一度オンに
するとモータＭが停止する。また、モータＭの回転が開
始されてからタイマ回路部２で設定された時間が経過す
ると、モータＭは自動的に停止する。この回路では、モ
ータＭが停止していると電源回路部２に電源から給電さ
れないようになっているから、モータＭの停止中に無駄
な電力消費がないという利点を有している。
るときにスイッチＳＷをオンにするとモータＭが回転
し、モータＭの回転中にスイッチＳＷをもう一度オンに
するとモータＭが停止する。また、モータＭの回転が開
始されてからタイマ回路部２で設定された時間が経過す
ると、モータＭは自動的に停止する。この回路では、モ
ータＭが停止していると電源回路部２に電源から給電さ
れないようになっているから、モータＭの停止中に無駄
な電力消費がないという利点を有している。
【０００５】ところで、上記構成では、スイッチＳＷの
操作によってモータＭの回転と停止とを指示するのみで
あるから、モータＭへの供給電力を調節してモータＭの
回転速度を変化させることはできないものである。これ
に対して、モータＭへの供給電力を制御するものとし
て、図６に示すような回路構成が考えられている。この
回路において図４と同じ番号を付した構成は図４と同等
のものである。この回路では、マイクロコンピュータ１
１を用いることにより、スイッチＳＷをオンにするたび
に、モータＭへの供給電力が段階的に変化するように構
成している。すなわち、モータＭの停止状態においてス
イッチＳＷをオンにすると小電力をモータＭに供給して
低速で回転させ、スイッチＳＷをもう一度オンにすると
前よりも大きな電力をモータＭに供給して高速で回転さ
せ、スイッチＳＷをさらにもう一度オンにするとモータ
Ｍへの給電を停止させるのである。
操作によってモータＭの回転と停止とを指示するのみで
あるから、モータＭへの供給電力を調節してモータＭの
回転速度を変化させることはできないものである。これ
に対して、モータＭへの供給電力を制御するものとし
て、図６に示すような回路構成が考えられている。この
回路において図４と同じ番号を付した構成は図４と同等
のものである。この回路では、マイクロコンピュータ１
１を用いることにより、スイッチＳＷをオンにするたび
に、モータＭへの供給電力が段階的に変化するように構
成している。すなわち、モータＭの停止状態においてス
イッチＳＷをオンにすると小電力をモータＭに供給して
低速で回転させ、スイッチＳＷをもう一度オンにすると
前よりも大きな電力をモータＭに供給して高速で回転さ
せ、スイッチＳＷをさらにもう一度オンにするとモータ
Ｍへの給電を停止させるのである。
【０００６】しかしながら、マイクロコンピュータ１１
を用いると、プログラムの開発に時間とコストとがかか
り、また、設計変更の際にプログラムの全体を見直す必
要があるから、変更が困難であるという問題が生じる。
そこで、マイクロコンピュータ１１の代わりにカウンタ
等の汎用の集積回路を組み合わせて同様の機能を持たせ
ることが考えられる。すなわち、トリガパルス発生回路
部１より出力されるトリガパルスをカウンタによって計
数し、カウンタの計数値に応じてモータへの供給電力を
段階的に設定するのである。また、カウンタの計数値が
計数可能な最大値に達しているときには、次にトリガパ
ルスが入力されたときに負荷への給電が停止するように
しておく。
を用いると、プログラムの開発に時間とコストとがかか
り、また、設計変更の際にプログラムの全体を見直す必
要があるから、変更が困難であるという問題が生じる。
そこで、マイクロコンピュータ１１の代わりにカウンタ
等の汎用の集積回路を組み合わせて同様の機能を持たせ
ることが考えられる。すなわち、トリガパルス発生回路
部１より出力されるトリガパルスをカウンタによって計
数し、カウンタの計数値に応じてモータへの供給電力を
段階的に設定するのである。また、カウンタの計数値が
計数可能な最大値に達しているときには、次にトリガパ
ルスが入力されたときに負荷への給電が停止するように
しておく。
【０００７】
【発明が解決しようとする課題】ところで、図４に示し
た回路構成のように、モータが停止している期間におけ
る無駄な電力消費を防止しようとすれば、スイッチがオ
ンになってから電源回路部への給電がなされるようにし
なければならない。したがって、スイッチがオンになっ
たときに、電源回路部からの給電を開始させると同時
に、スイッチがオンになったことをカウンタで計数する
ことが必要になる。ここに、カウンタは電源回路部から
給電されるから、カウンタに給電が開始された直後の動
作が不安定な期間にカウンタでの計数動作が開始される
ことになる。また、カウンタは給電開始後にリセットし
なければ出力値が保証されないから、電源回路部からの
給電を開始すると同時に計数を開始したのでは、出力値
が保証されないことになる。
た回路構成のように、モータが停止している期間におけ
る無駄な電力消費を防止しようとすれば、スイッチがオ
ンになってから電源回路部への給電がなされるようにし
なければならない。したがって、スイッチがオンになっ
たときに、電源回路部からの給電を開始させると同時
に、スイッチがオンになったことをカウンタで計数する
ことが必要になる。ここに、カウンタは電源回路部から
給電されるから、カウンタに給電が開始された直後の動
作が不安定な期間にカウンタでの計数動作が開始される
ことになる。また、カウンタは給電開始後にリセットし
なければ出力値が保証されないから、電源回路部からの
給電を開始すると同時に計数を開始したのでは、出力値
が保証されないことになる。
【０００８】すなわち、カウンタを用いた構成では、無
駄な電力消費を防止することと、カウンタの出力値を保
証することとを両立させるのが難しいという問題があ
る。本発明は上記問題点の解決を目的とするものであ
り、カウンタを用いることによって負荷への供給電力を
段階的に設定できるようにしながらも、無駄な電力消費
を防止し、かつ、カウンタを確実に動作させることがで
きるようにした電力制御回路を提供しようとするもので
ある。
駄な電力消費を防止することと、カウンタの出力値を保
証することとを両立させるのが難しいという問題があ
る。本発明は上記問題点の解決を目的とするものであ
り、カウンタを用いることによって負荷への供給電力を
段階的に設定できるようにしながらも、無駄な電力消費
を防止し、かつ、カウンタを確実に動作させることがで
きるようにした電力制御回路を提供しようとするもので
ある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、スイッチの操作中に電源から給電され一
定幅のトリガパルスを発生するトリガパルス発生回路
と、トリガパルス発生回路の出力を受けてオンになるス
イッチ要素を前記電源からの給電経路に備えた電源回路
部と、電源回路部を通して前記電源から給電が開始され
るとリセット信号を発生するリセット回路部と、前記ト
リガパルスの発生毎に前記トリガパルスを遅延させた遅
延パルスを生成する遅延回路部と、前記リセット信号に
よりリセットされた後に遅延パルスを計数するカウンタ
と、カウンタの計数値に応じて負荷への供給電力を複数
段階に設定するとともにカウンタの出力値が規定値に達
すると負荷への電力供給を停止する供給電力設定部と、
前記リセット信号により時限動作を開始して時限動作中
は前記スイッチ要素をオンに保ち時限動作の満了前にカ
ウンタの出力値が負荷への電力供給を停止する前記規定
値に達すると時限動作を終了して前記スイッチ要素をオ
フにするタイマ回路部とを備え、遅延回路部とカウンタ
と供給電力設定部とタイマ回路部とは前記スイッチ要素
がオンである期間に電源回路部を通して前記電源から給
電されるものである。
成するために、スイッチの操作中に電源から給電され一
定幅のトリガパルスを発生するトリガパルス発生回路
と、トリガパルス発生回路の出力を受けてオンになるス
イッチ要素を前記電源からの給電経路に備えた電源回路
部と、電源回路部を通して前記電源から給電が開始され
るとリセット信号を発生するリセット回路部と、前記ト
リガパルスの発生毎に前記トリガパルスを遅延させた遅
延パルスを生成する遅延回路部と、前記リセット信号に
よりリセットされた後に遅延パルスを計数するカウンタ
と、カウンタの計数値に応じて負荷への供給電力を複数
段階に設定するとともにカウンタの出力値が規定値に達
すると負荷への電力供給を停止する供給電力設定部と、
前記リセット信号により時限動作を開始して時限動作中
は前記スイッチ要素をオンに保ち時限動作の満了前にカ
ウンタの出力値が負荷への電力供給を停止する前記規定
値に達すると時限動作を終了して前記スイッチ要素をオ
フにするタイマ回路部とを備え、遅延回路部とカウンタ
と供給電力設定部とタイマ回路部とは前記スイッチ要素
がオンである期間に電源回路部を通して前記電源から給
電されるものである。
【００１０】
【作用】上記構成によれば、スイッチが操作されると電
源からトリガパルス発生回路に電源から給電されてトリ
ガパルスが発生し、このトリガパルスによって電源回路
部のスイッチ要素がオンになり、リセット回路部では電
源回路部を通して電源からの給電を受けてリセット信号
が発生する。リセット信号はタイマ回路部の時限動作を
開始させ、タイマ回路部の時限動作中は電源回路部のス
イッチ要素がオンに保たれる。一方、リセット信号はカ
ウンタをリセットし、カウンタはリセット後にトリガパ
ルスを遅延させた遅延パルスを計数するから、カウンタ
の動作が安定してから計数を開始することができ、スイ
ッチの操作回数をカウンタによって正確に計数すること
ができる。しかも、リセット回路部と遅延回路部とカウ
ンタと供給電力設定部とタイマ回路部とは電源回路部の
スイッチ要素がオンである期間に電源から給電されるの
であり、トリガパルス発生回路はスイッチの操作中に電
源から給電されるから、負荷への給電が停止していると
きには電源からの給電が停止して電力消費が生じないの
である。要するに、負荷が停止しているとスイッチが操
作されるまでは負荷だけではなく、トリガパルス発生回
路、リセット回路部、カウンタ、供給電力設定部、タイ
マ回路部のいずれへも給電が停止されて電力消費が抑制
され、スイッチの操作により各部への給電を開始し、給
電開始によってリセット信号を発生した後、カウンタに
遅延パルスを与えるのであって、電源回路部を通して電
源から給電が開始された直後の電圧の不安定な期間には
カウンタでの計数動作を行なわせないようにして、スイ
ッチの操作回数を正確に計数することができるのであ
る。
源からトリガパルス発生回路に電源から給電されてトリ
ガパルスが発生し、このトリガパルスによって電源回路
部のスイッチ要素がオンになり、リセット回路部では電
源回路部を通して電源からの給電を受けてリセット信号
が発生する。リセット信号はタイマ回路部の時限動作を
開始させ、タイマ回路部の時限動作中は電源回路部のス
イッチ要素がオンに保たれる。一方、リセット信号はカ
ウンタをリセットし、カウンタはリセット後にトリガパ
ルスを遅延させた遅延パルスを計数するから、カウンタ
の動作が安定してから計数を開始することができ、スイ
ッチの操作回数をカウンタによって正確に計数すること
ができる。しかも、リセット回路部と遅延回路部とカウ
ンタと供給電力設定部とタイマ回路部とは電源回路部の
スイッチ要素がオンである期間に電源から給電されるの
であり、トリガパルス発生回路はスイッチの操作中に電
源から給電されるから、負荷への給電が停止していると
きには電源からの給電が停止して電力消費が生じないの
である。要するに、負荷が停止しているとスイッチが操
作されるまでは負荷だけではなく、トリガパルス発生回
路、リセット回路部、カウンタ、供給電力設定部、タイ
マ回路部のいずれへも給電が停止されて電力消費が抑制
され、スイッチの操作により各部への給電を開始し、給
電開始によってリセット信号を発生した後、カウンタに
遅延パルスを与えるのであって、電源回路部を通して電
源から給電が開始された直後の電圧の不安定な期間には
カウンタでの計数動作を行なわせないようにして、スイ
ッチの操作回数を正確に計数することができるのであ
る。
【００１１】
【実施例】本実施例では、負荷がモータであって、モー
タへの供給電力を２段階に設定する例を示すが、負荷の
種類、供給電力の設定段数などは、必ずしもこれに限定
されるものではない。図１に示すように、負荷としての
モータＭに電界効果トランジスタよりなるスイッチング
素子Ｑが直列接続され、この直列回路が電源に接続され
る。モータＭへの供給電力は、スイッチング素子Ｑを連
続的にオンにするか断続的にオンにするかによって大小
２段階に設定され、スイッチング素子Ｑがオフになれば
モータＭは停止する。スイッチング素子Ｑが断続的にオ
ンになるときには、モータＭへの供給電力は小さいから
モータＭは低速で回転し、スイッチング素子Ｑが連続的
にオンになるときには、断続的にオンになる場合よりも
モータＭへの供給電力が大きくなるからモータＭは高速
で回転する。スイッチング素子Ｑが、オフになる状態
と、断続的にオンになる状態と、連続的にオンになる状
態とは、スイッチＳＷをオンにするたびに切り換えられ
るようになっている。
タへの供給電力を２段階に設定する例を示すが、負荷の
種類、供給電力の設定段数などは、必ずしもこれに限定
されるものではない。図１に示すように、負荷としての
モータＭに電界効果トランジスタよりなるスイッチング
素子Ｑが直列接続され、この直列回路が電源に接続され
る。モータＭへの供給電力は、スイッチング素子Ｑを連
続的にオンにするか断続的にオンにするかによって大小
２段階に設定され、スイッチング素子Ｑがオフになれば
モータＭは停止する。スイッチング素子Ｑが断続的にオ
ンになるときには、モータＭへの供給電力は小さいから
モータＭは低速で回転し、スイッチング素子Ｑが連続的
にオンになるときには、断続的にオンになる場合よりも
モータＭへの供給電力が大きくなるからモータＭは高速
で回転する。スイッチング素子Ｑが、オフになる状態
と、断続的にオンになる状態と、連続的にオンになる状
態とは、スイッチＳＷをオンにするたびに切り換えられ
るようになっている。
【００１２】スイッチＳＷとしては、押釦スイッチのよ
うに操作中にのみオンになるものが用いられる。スイッ
チＳＷは、抵抗Ｒ1 およびツェナーダイオードＺＤと直
列接続され、この直列回路が電源の両端間に接続され
る。抵抗Ｒ1 とツェナーダイオードＺＤとの接続点はト
リガパルス発生回路部１の入力端に接続され、トリガパ
ルス発生回路部１は、スイッチＳＷがオンになると一定
期間だけＨレベルになるトリガパルスを発生する。すな
わち、スイッチＳＷがオンである期間は一定しないが、
トリガパルス発生回路部１は、スイッチＳＷがオンにな
ると、抵抗Ｒ2 〜Ｒ4 およびコンデンサＣ1 により決定
される一定幅のトリガパルスを出力するのである。トリ
ガパルス発生回路部１はスイッチＳＷがオンである期間
にツェナーダイオードＺＤの両端より給電され、スイッ
チＳＷがオフである期間にはトリガパルス発生回路部１
での電力消費が生じないようにしてある。このようにし
て、トリガパルスが発生し、このトリガパルスが入力パ
ルスになるのである。
うに操作中にのみオンになるものが用いられる。スイッ
チＳＷは、抵抗Ｒ1 およびツェナーダイオードＺＤと直
列接続され、この直列回路が電源の両端間に接続され
る。抵抗Ｒ1 とツェナーダイオードＺＤとの接続点はト
リガパルス発生回路部１の入力端に接続され、トリガパ
ルス発生回路部１は、スイッチＳＷがオンになると一定
期間だけＨレベルになるトリガパルスを発生する。すな
わち、スイッチＳＷがオンである期間は一定しないが、
トリガパルス発生回路部１は、スイッチＳＷがオンにな
ると、抵抗Ｒ2 〜Ｒ4 およびコンデンサＣ1 により決定
される一定幅のトリガパルスを出力するのである。トリ
ガパルス発生回路部１はスイッチＳＷがオンである期間
にツェナーダイオードＺＤの両端より給電され、スイッ
チＳＷがオフである期間にはトリガパルス発生回路部１
での電力消費が生じないようにしてある。このようにし
て、トリガパルスが発生し、このトリガパルスが入力パ
ルスになるのである。
【００１３】トリガパルス発生回路１からトリガパルス
が発生すると、トリガパルスがＨレベルである期間中に
スイッチ要素であるトランジスタＴＲ１，ＴＲ２がオン
になる。トランジスタＴＲ１は電源と電源回路部１０と
の間に挿入されており、トランジスタＴＲ１がオンにな
ると電源回路部１０から各回路部への給電が開始され
る。電源回路部１０からの給電が開始されると、リセッ
ト回路部３からリセット信号が出力される。リセット回
路部３は、集積回路ＩＣ１に内蔵された２個の単安定マ
ルチバイブレータのうちの一方を用いて構成される。リ
セット回路部３は、電源回路部１０からの給電開始によ
ってトリガされ、抵抗Ｒ５とコンデンサＣ２とによって
決定された一定時間幅のパルスを出力端子ＯＡから出力
する。このパルスがリセット信号になり、カウンタ４の
リセット端子ＮＲに入力されてカウンタ４をリセットす
る。リセット信号は、トランジスタＴＲ３を介してタイ
マ回路部２のセット端子ＳＥＴにも入力され、リセット
信号が発生した時点からタイマ回路部２の時限動作が開
始される。
が発生すると、トリガパルスがＨレベルである期間中に
スイッチ要素であるトランジスタＴＲ１，ＴＲ２がオン
になる。トランジスタＴＲ１は電源と電源回路部１０と
の間に挿入されており、トランジスタＴＲ１がオンにな
ると電源回路部１０から各回路部への給電が開始され
る。電源回路部１０からの給電が開始されると、リセッ
ト回路部３からリセット信号が出力される。リセット回
路部３は、集積回路ＩＣ１に内蔵された２個の単安定マ
ルチバイブレータのうちの一方を用いて構成される。リ
セット回路部３は、電源回路部１０からの給電開始によ
ってトリガされ、抵抗Ｒ５とコンデンサＣ２とによって
決定された一定時間幅のパルスを出力端子ＯＡから出力
する。このパルスがリセット信号になり、カウンタ４の
リセット端子ＮＲに入力されてカウンタ４をリセットす
る。リセット信号は、トランジスタＴＲ３を介してタイ
マ回路部２のセット端子ＳＥＴにも入力され、リセット
信号が発生した時点からタイマ回路部２の時限動作が開
始される。
【００１４】タイマ回路部２は、集積回路ＩＣ2 を主構
成要素とするものであって、限時動作が停止していると
きにはセット端子SET への入力がＬレベルになると限時
動作を開始するように構成されている。したがって、リ
セット信号が立ち上がると、トランジスタＴＲ3 がオン
になってセット端子SET への入力がＬレベルになること
により、限時動作が開始されるのである。タイマ回路部
２での限時時間は、抵抗Ｒ6 ，Ｒ7 およびコンデンサＣ
3 により決定される。タイマ回路部２の出力端子OUT は
トランジスタＴＲ1 のベースに接続され、限時動作中に
はタイマ回路部２の出力端子OUT からの出力はＬレベル
になるから、タイマ回路部２の限時動作中にはトランジ
スタＴＲ1 がオン状態に保持されるのである。すなわ
ち、トリガパルスが発生してトランジスタＴＲ1 ，ＴＲ
2 がオンになった後、トリガパルスが立ち下がるとトラ
ンジスタＴＲ2 はオフになるが、タイマ回路部２が限時
動作を継続している間はトランジスタＴＲ1 はオン状態
に保たれるのである。したがって、トリガパルスによっ
て電源回路部１０から各回路部への給電が開始される
と、タイマ回路部２の限時動作が停止するまでの間は給
電が継続されるのである。タイマ回路部２は、限時時間
が経過すれば出力端子OUT からの出力がＨレベルになっ
てトランジスタＴＲ1 をオフにし、また、リセット端子
RES への入力がＬレベルになったときにも出力端子OUT
からの出力をＨレベルにしてトランジスタＴＲ1 をオフ
にする。
成要素とするものであって、限時動作が停止していると
きにはセット端子SET への入力がＬレベルになると限時
動作を開始するように構成されている。したがって、リ
セット信号が立ち上がると、トランジスタＴＲ3 がオン
になってセット端子SET への入力がＬレベルになること
により、限時動作が開始されるのである。タイマ回路部
２での限時時間は、抵抗Ｒ6 ，Ｒ7 およびコンデンサＣ
3 により決定される。タイマ回路部２の出力端子OUT は
トランジスタＴＲ1 のベースに接続され、限時動作中に
はタイマ回路部２の出力端子OUT からの出力はＬレベル
になるから、タイマ回路部２の限時動作中にはトランジ
スタＴＲ1 がオン状態に保持されるのである。すなわ
ち、トリガパルスが発生してトランジスタＴＲ1 ，ＴＲ
2 がオンになった後、トリガパルスが立ち下がるとトラ
ンジスタＴＲ2 はオフになるが、タイマ回路部２が限時
動作を継続している間はトランジスタＴＲ1 はオン状態
に保たれるのである。したがって、トリガパルスによっ
て電源回路部１０から各回路部への給電が開始される
と、タイマ回路部２の限時動作が停止するまでの間は給
電が継続されるのである。タイマ回路部２は、限時時間
が経過すれば出力端子OUT からの出力がＨレベルになっ
てトランジスタＴＲ1 をオフにし、また、リセット端子
RES への入力がＬレベルになったときにも出力端子OUT
からの出力をＨレベルにしてトランジスタＴＲ1 をオフ
にする。
【００１５】ところで、トリガパルス発生回路部１より
出力されるトリガパルスは、遅延回路部５にも入力され
る。遅延回路部５は、集積回路ＩＣ1 に内蔵された２個
の単安定マルチバイブレータの一方を用いて構成された
ものであって、抵抗Ｒ8 およびコンデンサＣ4 により設
定された時定数だけトリガパルスを遅延させた信号を入
力端子IBに入力されることによりトリガされ、抵抗Ｒ9
およびコンデンサＣ5 により設定された一定時間だけ非
反転出力端子OBの出力をＨレベルにする。すなわち、遅
延回路部５の非反転出力端OBからの出力は、トリガパル
スを一定時間だけ遅延させた遅延パルスになる。遅延パ
ルスはカウンタ４の反転入力端子NCP に入力される。
出力されるトリガパルスは、遅延回路部５にも入力され
る。遅延回路部５は、集積回路ＩＣ1 に内蔵された２個
の単安定マルチバイブレータの一方を用いて構成された
ものであって、抵抗Ｒ8 およびコンデンサＣ4 により設
定された時定数だけトリガパルスを遅延させた信号を入
力端子IBに入力されることによりトリガされ、抵抗Ｒ9
およびコンデンサＣ5 により設定された一定時間だけ非
反転出力端子OBの出力をＨレベルにする。すなわち、遅
延回路部５の非反転出力端OBからの出力は、トリガパル
スを一定時間だけ遅延させた遅延パルスになる。遅延パ
ルスはカウンタ４の反転入力端子NCP に入力される。
【００１６】カウンタ４はジョンソンカウンタよりな
り、３つの出力端子O1〜O3を備えていて、反転入力端子
NCP への入力が立ち上がるたびに各出力端子O1〜O3の出
力を順次選択的にＨレベルにするように構成されてい
る。すなわち、カウンタ４は、スイッチＳＷをオンにし
たことによって図３(a) のように電源回路部１０からの
給電が開始されると、図３(b) のようにリセット回路部
３より出力されたリセット信号によりリセットされて、
すべての出力端子O1〜O3の出力を一旦Ｌレベルに設定す
る。その後、図３(d) のように、トリガパルスを遅延し
た（図３(c) は抵抗Ｒ8 およびコンデンサＣ4 の接続点
の電位を示す）遅延パルスが入力され、遅延パルスの立
ち下がりによって図３(e)のようにカウンタ４の出力端
子O1の出力がＨレベルになるのである。ここにおいて、
遅延回路部５の非反転出力端子OBの出力をカウンタ４の
反転入力端子NCP に入力していることにより、遅延回路
部５による遅延時間と遅延パルスのパルス幅とを加算し
た時間を、カウンタ４のリセットに用いることができる
のであり、非反転入力端CPに遅延パルスを入力する場合
に比較して、カウンタ４を一層確実にリセットできるよ
うになっている。以後は、スイッチＳＷがオンになる
と、出力端子O2の出力、出力端子O3の出力が順次選択的
にＨレベルになる。カウンタ４の出力端子O1は他の回路
部には接続されていないが、出力端子O2は発振回路部６
の動作を制御するように接続され、出力端子O3はタイマ
回路部２の限時動作を制御するように接続されている。
り、３つの出力端子O1〜O3を備えていて、反転入力端子
NCP への入力が立ち上がるたびに各出力端子O1〜O3の出
力を順次選択的にＨレベルにするように構成されてい
る。すなわち、カウンタ４は、スイッチＳＷをオンにし
たことによって図３(a) のように電源回路部１０からの
給電が開始されると、図３(b) のようにリセット回路部
３より出力されたリセット信号によりリセットされて、
すべての出力端子O1〜O3の出力を一旦Ｌレベルに設定す
る。その後、図３(d) のように、トリガパルスを遅延し
た（図３(c) は抵抗Ｒ8 およびコンデンサＣ4 の接続点
の電位を示す）遅延パルスが入力され、遅延パルスの立
ち下がりによって図３(e)のようにカウンタ４の出力端
子O1の出力がＨレベルになるのである。ここにおいて、
遅延回路部５の非反転出力端子OBの出力をカウンタ４の
反転入力端子NCP に入力していることにより、遅延回路
部５による遅延時間と遅延パルスのパルス幅とを加算し
た時間を、カウンタ４のリセットに用いることができる
のであり、非反転入力端CPに遅延パルスを入力する場合
に比較して、カウンタ４を一層確実にリセットできるよ
うになっている。以後は、スイッチＳＷがオンになる
と、出力端子O2の出力、出力端子O3の出力が順次選択的
にＨレベルになる。カウンタ４の出力端子O1は他の回路
部には接続されていないが、出力端子O2は発振回路部６
の動作を制御するように接続され、出力端子O3はタイマ
回路部２の限時動作を制御するように接続されている。
【００１７】発振回路部６は、カウンタ４の出力端子O2
の出力がＨレベルになっているときには、発振動作を停
止して出力レベルをＨレベルにし、カウンタ４の出力端
子O2の出力レベルがＬレベルになっているときには、抵
抗Ｒ10, Ｒ11およびコンデンサＣ6 により決定される周
期およびデューティ比で発振動作を行うように構成され
ている。すなわち、スイッチＳＷがオンになって電源回
路部１０からの給電が開始され、カウンタ４の出力端子
O1の出力がＨレベルになったとき、出力端子O2の出力は
Ｌレベルであるから、このときには発振回路部６は一定
周期で発振動作を行う。スイッチＳＷがもう一度オンに
なると、カウンタ４の出力端子O2の出力がＨレベルにな
って発振動作が停止するのである。
の出力がＨレベルになっているときには、発振動作を停
止して出力レベルをＨレベルにし、カウンタ４の出力端
子O2の出力レベルがＬレベルになっているときには、抵
抗Ｒ10, Ｒ11およびコンデンサＣ6 により決定される周
期およびデューティ比で発振動作を行うように構成され
ている。すなわち、スイッチＳＷがオンになって電源回
路部１０からの給電が開始され、カウンタ４の出力端子
O1の出力がＨレベルになったとき、出力端子O2の出力は
Ｌレベルであるから、このときには発振回路部６は一定
周期で発振動作を行う。スイッチＳＷがもう一度オンに
なると、カウンタ４の出力端子O2の出力がＨレベルにな
って発振動作が停止するのである。
【００１８】発振回路部６の出力は、補償回路部９を介
してスイッチング素子Ｑの制御端子（ゲート）に入力さ
れる。この補償回路部９は、発振回路部６の出力を通過
させてスイッチング素子Ｑを発振回路部６の出力によっ
てオン、オフ制御するとともに、スイッチング素子Ｑが
オフになる際にスイッチング素子Ｑのターンオフ波形を
改善する。
してスイッチング素子Ｑの制御端子（ゲート）に入力さ
れる。この補償回路部９は、発振回路部６の出力を通過
させてスイッチング素子Ｑを発振回路部６の出力によっ
てオン、オフ制御するとともに、スイッチング素子Ｑが
オフになる際にスイッチング素子Ｑのターンオフ波形を
改善する。
【００１９】カウンタ４の出力端子O3には、一対の抵抗
Ｒ12, Ｒ13の直列回路が接続され、両抵抗Ｒ12, Ｒ13の
接続点は比較回路部７の反転入力端子に接続される。比
較回路部７の非反転入力端子には基準電圧発生回路部８
から出力される基準電圧が入力される。すなわち、カウ
ンタ４の出力端子O3の出力は抵抗Ｒ12, Ｒ13によって分
圧された後、比較回路部７に入力されるのであって、基
準電圧は、カウンタ４の出力端子O3の出力がＬレベルで
あるときに、比較回路部７の出力がＨレベルになり、出
力端子O3の出力がＨレベルであるときに、比較回路部７
の出力がＬレベルになるように設定されている。比較回
路部７の出力端子は、タイマ回路部２のリセット端子RE
S に接続されているから、タイマ回路部２が限時動作中
であるときに、カウンタ４の出力端子O3の出力がＨレベ
ルになれば、タイマ回路部２がリセットされて限時動作
が停止する。タイマ回路部２の限時動作が停止すれば、
タイマ回路部２の出力端子OUTの出力がＨレベルになっ
て、電源回路部１０から各回路部への給電が停止し、発
振回路部６の出力がなくなるから、スイッチング素子Ｑ
がオフになってモータＭが停止するのである。タイマ回
路部２のリセット端子RES は、抵抗Ｒ14およびコンデン
サＣ7 によってプルアップされており、カウンタ４の出
力端子O3の出力がＨレベルになるまでは限時動作が継続
されるようになっている。
Ｒ12, Ｒ13の直列回路が接続され、両抵抗Ｒ12, Ｒ13の
接続点は比較回路部７の反転入力端子に接続される。比
較回路部７の非反転入力端子には基準電圧発生回路部８
から出力される基準電圧が入力される。すなわち、カウ
ンタ４の出力端子O3の出力は抵抗Ｒ12, Ｒ13によって分
圧された後、比較回路部７に入力されるのであって、基
準電圧は、カウンタ４の出力端子O3の出力がＬレベルで
あるときに、比較回路部７の出力がＨレベルになり、出
力端子O3の出力がＨレベルであるときに、比較回路部７
の出力がＬレベルになるように設定されている。比較回
路部７の出力端子は、タイマ回路部２のリセット端子RE
S に接続されているから、タイマ回路部２が限時動作中
であるときに、カウンタ４の出力端子O3の出力がＨレベ
ルになれば、タイマ回路部２がリセットされて限時動作
が停止する。タイマ回路部２の限時動作が停止すれば、
タイマ回路部２の出力端子OUTの出力がＨレベルになっ
て、電源回路部１０から各回路部への給電が停止し、発
振回路部６の出力がなくなるから、スイッチング素子Ｑ
がオフになってモータＭが停止するのである。タイマ回
路部２のリセット端子RES は、抵抗Ｒ14およびコンデン
サＣ7 によってプルアップされており、カウンタ４の出
力端子O3の出力がＨレベルになるまでは限時動作が継続
されるようになっている。
【００２０】上記構成によれば、モータＭが停止してい
る状態で、図２(a)のように、スイッチＳＷをオンにす
ると、電源回路部１０からの給電が開始されて、図２
(d) のようにリセット信号が出力される。このリセット
信号によりカウンタ４がリセットされると同時に、タイ
マ回路部２が限時動作を開始する。その後、遅延回路部
５から出力される遅延パルスがカウンタ４に入力される
と、図２(e) のようにカウンタ４の出力端子O1の出力が
Ｈレベルになる。このとき、カウンタ４の出力端子O2の
出力はＬレベルであるから、図２(c) のように、発振回
路部６は発振動作を行い、スイッチング素子Ｑは断続的
にオンになる。すなわち、図２(b) のように、モータＭ
への供給電力は比較的小さい状態になる。
る状態で、図２(a)のように、スイッチＳＷをオンにす
ると、電源回路部１０からの給電が開始されて、図２
(d) のようにリセット信号が出力される。このリセット
信号によりカウンタ４がリセットされると同時に、タイ
マ回路部２が限時動作を開始する。その後、遅延回路部
５から出力される遅延パルスがカウンタ４に入力される
と、図２(e) のようにカウンタ４の出力端子O1の出力が
Ｈレベルになる。このとき、カウンタ４の出力端子O2の
出力はＬレベルであるから、図２(c) のように、発振回
路部６は発振動作を行い、スイッチング素子Ｑは断続的
にオンになる。すなわち、図２(b) のように、モータＭ
への供給電力は比較的小さい状態になる。
【００２１】タイマ回路部２が限時動作中であるとき
に、図２(a) のように、スイッチＳＷがオンになると、
図２(f) のように、カウンタ４の出力端子O2の出力がＨ
レベルになるから、図２(c) のように、発振回路部６は
発振動作を停止し、出力をＨレベルにする。その結果、
スイッチング素子Ｑは連続的にオンになり、図２(b) に
示すように、モータＭへの供給電力が大きくなる。
に、図２(a) のように、スイッチＳＷがオンになると、
図２(f) のように、カウンタ４の出力端子O2の出力がＨ
レベルになるから、図２(c) のように、発振回路部６は
発振動作を停止し、出力をＨレベルにする。その結果、
スイッチング素子Ｑは連続的にオンになり、図２(b) に
示すように、モータＭへの供給電力が大きくなる。
【００２２】さらに、図２(c) のようにスイッチＳＷを
もう一度オンにすると、図２(g) のように、カウンタ４
の出力端子O3の出力が一瞬Ｈレベルになり、比較回路部
７の出力がＬレベルになってタイマ回路部２の限時動作
が停止する。これによって、電源回路部１０から各回路
部への給電が停止するから、図２(c) のように発振回路
部５の出力がＬレベルになり、図２(b) のようにモータ
Ｍは停止する。
もう一度オンにすると、図２(g) のように、カウンタ４
の出力端子O3の出力が一瞬Ｈレベルになり、比較回路部
７の出力がＬレベルになってタイマ回路部２の限時動作
が停止する。これによって、電源回路部１０から各回路
部への給電が停止するから、図２(c) のように発振回路
部５の出力がＬレベルになり、図２(b) のようにモータ
Ｍは停止する。
【００２３】以上のようにして、スイッチＳＷをオンに
するたびに、モータＭへの供給電力の小さい状態→モー
タＭへの供給電力の大きい状態→モータＭが停止する状
態を順次繰り返すことになるのである。一方、モータＭ
が停止している状態で、スイッチＳＷをオンにしてモー
タＭが回転している間に、タイマ回路部２の限時動作が
終了したときには、図２の右半部のように、タイマ回路
部２の限時動作が終了した時点でモータＭが自動的に停
止する。
するたびに、モータＭへの供給電力の小さい状態→モー
タＭへの供給電力の大きい状態→モータＭが停止する状
態を順次繰り返すことになるのである。一方、モータＭ
が停止している状態で、スイッチＳＷをオンにしてモー
タＭが回転している間に、タイマ回路部２の限時動作が
終了したときには、図２の右半部のように、タイマ回路
部２の限時動作が終了した時点でモータＭが自動的に停
止する。
【００２４】
【発明の効果】本発明は上述のように、リセット信号が
カウンタをリセットし、カウンタはリセット後にトリガ
パルスを遅延させた遅延パルスを計数するから、カウン
タの動作が安定してから計数を開始することができ、ス
イッチの操作回数をカウンタによって正確に計数するこ
とができるという利点がある。しかも、リセット回路部
と遅延回路部とカウンタと供給電力設定部とタイマ回路
部とは電源回路部のスイッチ要素がオンである期間に電
源から給電され、トリガパルス発生回路はスイッチの操
作中に電源から給電されるから、負荷への給電が停止し
ているときには電源からの給電が停止して電力消費が生
じることがなく負荷に電力を供給していない間の電力消
費の無駄がないという利点がある。要するに、負荷が停
止しているとスイッチが操作されるまでは負荷だけでは
なく、トリガパルス発生回路、リセット回路部、カウン
タ、供給電力設定部、タイマ回路部のいずれへも給電が
停止されて電力消費が抑制され、スイッチの操作により
各部への給電を開始し、給電開始によってリセット信号
を発生した後、カウンタに遅延パルスを与えるのであっ
て、電源回路部を通して電源から給電が開始された直後
の電圧の不安定な期間にはカウンタでの計数動作を行な
わせないようにして、スイッチの操作回数を正確に計数
することができるという利点を有する。上述のように、
負荷が停止しているときに電力が無駄に消費されないよ
うにし、しかも、負荷が停止しているときのスイッチの
最初の１回の操作によって、給電を開始させる動作と、
カウンタのリセットと、カウンタに計数させる遅延パル
スの発生と、タイマ回路部の時限動作を開始させて電源
からの給電を保たせる動作との４動作を行なわせること
ができ、スイッチの操作回数を負荷の制御状態に正確に
反映させることができるという効果を奏する。
カウンタをリセットし、カウンタはリセット後にトリガ
パルスを遅延させた遅延パルスを計数するから、カウン
タの動作が安定してから計数を開始することができ、ス
イッチの操作回数をカウンタによって正確に計数するこ
とができるという利点がある。しかも、リセット回路部
と遅延回路部とカウンタと供給電力設定部とタイマ回路
部とは電源回路部のスイッチ要素がオンである期間に電
源から給電され、トリガパルス発生回路はスイッチの操
作中に電源から給電されるから、負荷への給電が停止し
ているときには電源からの給電が停止して電力消費が生
じることがなく負荷に電力を供給していない間の電力消
費の無駄がないという利点がある。要するに、負荷が停
止しているとスイッチが操作されるまでは負荷だけでは
なく、トリガパルス発生回路、リセット回路部、カウン
タ、供給電力設定部、タイマ回路部のいずれへも給電が
停止されて電力消費が抑制され、スイッチの操作により
各部への給電を開始し、給電開始によってリセット信号
を発生した後、カウンタに遅延パルスを与えるのであっ
て、電源回路部を通して電源から給電が開始された直後
の電圧の不安定な期間にはカウンタでの計数動作を行な
わせないようにして、スイッチの操作回数を正確に計数
することができるという利点を有する。上述のように、
負荷が停止しているときに電力が無駄に消費されないよ
うにし、しかも、負荷が停止しているときのスイッチの
最初の１回の操作によって、給電を開始させる動作と、
カウンタのリセットと、カウンタに計数させる遅延パル
スの発生と、タイマ回路部の時限動作を開始させて電源
からの給電を保たせる動作との４動作を行なわせること
ができ、スイッチの操作回数を負荷の制御状態に正確に
反映させることができるという効果を奏する。
【図１】実施例を示す回路図である。
【図２】実施例の動作説明図である。
【図３】実施例の動作説明図である。
【図４】従来例を示す回路図である。
【図５】従来例の動作説明図である。
【図６】他の従来例を示すブロック回路図である。
３ リセット回路部 ４ カウンタ ５ 遅延回路部 １０ 電源回路部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 7/00 H02P 5/00 G11C 7/00
Claims (1)
- 【請求項１】 スイッチの操作中に電源から給電され一
定幅のトリガパルスを発生するトリガパルス発生回路
と、トリガパルス発生回路の出力を受けてオンになるス
イッチ要素を前記電源からの給電経路に備えた電源回路
部と、電源回路部を通して前記電源から給電が開始され
るとリセット信号を発生するリセット回路部と、前記ト
リガパルスの発生毎に前記トリガパルスを遅延させた遅
延パルスを生成する遅延回路部と、前記リセット信号に
よりリセットされた後に遅延パルスを計数するカウンタ
と、カウンタの計数値に応じて負荷への供給電力を複数
段階に設定するとともにカウンタの出力値が規定値に達
すると負荷への電力供給を停止する供給電力設定部と、
前記リセット信号により時限動作を開始して時限動作中
は前記スイッチ要素をオンに保ち時限動作の満了前にカ
ウンタの出力値が負荷への電力供給を停止する前記規定
値に達すると時限動作を終了して前記スイッチ要素をオ
フにするタイマ回路部とを備え、遅延回路部とカウンタ
と供給電力設定部とタイマ回路部とは前記スイッチ要素
がオンである期間に電源回路部を通して前記電源から給
電されることを特徴とする電力制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017558A JP3029128B2 (ja) | 1991-02-08 | 1991-02-08 | 電力制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017558A JP3029128B2 (ja) | 1991-02-08 | 1991-02-08 | 電力制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255494A JPH04255494A (ja) | 1992-09-10 |
| JP3029128B2 true JP3029128B2 (ja) | 2000-04-04 |
Family
ID=11947244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017558A Expired - Lifetime JP3029128B2 (ja) | 1991-02-08 | 1991-02-08 | 電力制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029128B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342172B1 (ko) * | 1999-12-18 | 2002-06-27 | 김좌종 | 펄스 발생기를 이용한 유도전동기의 기동스위치 제어장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573591A (en) * | 1980-06-06 | 1982-01-09 | Ricoh Co Ltd | Controlling method for drive of motor of wire-driven scanning apparatus |
| JPH02206085A (ja) * | 1989-02-02 | 1990-08-15 | Mitsubishi Electric Corp | データ設定回路 |
-
1991
- 1991-02-08 JP JP3017558A patent/JP3029128B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04255494A (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4198563A (en) | Photodetector timer network | |
| US4533972A (en) | Electronic switching device having reduced power consumption | |
| US3662245A (en) | Control circuit for energizing the windings of multi-phase step motors including a two level supply voltage | |
| JPS5850758B2 (ja) | 電気洗たく機用タイマ装置 | |
| JP3029128B2 (ja) | 電力制御回路 | |
| JPH08331839A (ja) | 電源回路 | |
| JPS6130225B2 (ja) | ||
| US5475654A (en) | Intermittent operation circuit | |
| JPH041979B2 (ja) | ||
| JP2703656B2 (ja) | 電力制御回路 | |
| JP2664801B2 (ja) | 電力制御回路 | |
| JP2681394B2 (ja) | Ｐｗｍ制御装置 | |
| JPH06225557A (ja) | 小型モ−タの駆動回路 | |
| KR930008064Y1 (ko) | 마이컴의 리세트회로 | |
| JPS60204299A (ja) | ステツピングモータの駆動装置 | |
| JPH0351876Y2 (ja) | ||
| JPH0421151B2 (ja) | ||
| JPH01250890A (ja) | 電磁駆動回路 | |
| JPS6334435B2 (ja) | ||
| JPH0744709Y2 (ja) | 自動車用タイマ機構 | |
| KR890000391Y1 (ko) | 세탁 모우터의 정역 운전회로 | |
| JPS61214919A (ja) | 放電加工機 | |
| KR890005829Y1 (ko) | 카운터 ic를 이용한 플리커 타이머 | |
| JPH0677429B2 (ja) | タイムスイッチ | |
| JPH06121542A (ja) | インバータ用駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970826 |