JP3027269U - 電子部品用パッケージ - Google Patents

電子部品用パッケージ

Info

Publication number
JP3027269U
JP3027269U JP1994012738U JP1273894U JP3027269U JP 3027269 U JP3027269 U JP 3027269U JP 1994012738 U JP1994012738 U JP 1994012738U JP 1273894 U JP1273894 U JP 1273894U JP 3027269 U JP3027269 U JP 3027269U
Authority
JP
Japan
Prior art keywords
hole
package
plating
resin paste
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1994012738U
Other languages
English (en)
Inventor
隆次 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Micron Co Ltd
Original Assignee
Nihon Micron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Micron Co Ltd filed Critical Nihon Micron Co Ltd
Priority to JP1994012738U priority Critical patent/JP3027269U/ja
Application granted granted Critical
Publication of JP3027269U publication Critical patent/JP3027269U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 スルーホールを樹脂ペーストで充填し、該ス
ルーホール直下にバンプ用パッドを形成して、高多ピン
への対応を可能にするとともに、絶縁の信頼性の高い、
密封性に優れた電子部品用パッケージを提供する。 【構成】 基板への実装にバンプを用いて接続する電子
部品用パッケージにおいて、スルーホールを樹脂ペース
トで充填し、該スルーホール直下にバンプ用パッドを形
成したことを特徴とする。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体チップ等の電子部品を収容する電子部品用パッケージ、特に 基板への実装にバンプを用いて接続する電子部品用パッケージに関する。
【0002】
【従来の技術】
通常、電子部品用パッケージを基板に実装するには、PGAのようにピンを用 いるか、QFPのようにリードフレームを用いて接続する。 これに比して、基板への実装にバンプを用いて接続する電子部品用パッケージ は、一般に、図8および図9に示したように、ソルダー・ボールあるいは導通め っきを施したプラスチック・ボール等をパッケージに取り付け、このバンプによ って基板に接続している。この方法によれば、PGAに比して製造コストの低減 が可能であり、QFPに比して多ピンへの対応が容易であり、またパッケージの 製法上で簡便になり、その組立や基板への実装が容易になるなどの利点がある。
【0003】
【考案が解決しようとする課題】
しかしながら、上記パッケージにおいては、図8に示したように、パッケージ の外周部にスルーホールを設けて、ボンディング端子から外周部のスルーホール に回路を引き廻し、スルーホールを介して裏面に導通させて、そこから各バンプ 用パッドに回路を引き廻しているので、その引き廻される回路は不必要に長くな り、さらに形状によってはあまりバンプ数を多く配することはできない。さらに パッド間に多数の回路を引き廻す必要があるので、パッドを含む各回路間が狭く なる。結果、回路抵抗、クロストーク、インダクタンス等の電気物性が悪くなり さらに絶縁の信頼性も低下する。 また、図9および図10に示したように、各バンプ用パッドにスルーホールを 設けて導通をとる場合は、引き廻す回路は適切な長さになるが、パッドにはバン プを取り付ける部位とスルーホールを設ける部位を併設する必要があり、相応の 面積を必要とするので、高多ピンへの対応は困難になる。図11は、その状態の 一部を示したものである。また、パッドを含む各回路間が狭くなるので絶縁の信 頼性も低下する。さらにスルーホールは開放されているので密封性に劣る。 本考案はこのような問題点を鑑みてなされ、スルーホールを樹脂ペーストで充 填して、スルーホール直下にバンプ用パッドを配することにより、密封性に優れ た、高多ピンへの対応が可能で、絶縁の信頼性の高い電子部品用パッケージ(以 下、パッケージという)を提供することを目的としている。
【0004】
【課題を解決するための手段】
上記の目的を達成するために、本考案のパッケージは次の構成を備える。 すなわち、導通のためのスルーホール内部を樹脂ペーストで充填し、スルーホ ール直下にバンプ用パッドが形成されたことを特徴とする。 上記の樹脂ペーストは、導電性を有するものであっても良いし、電気的絶縁性 のものであっても良い。
【0005】
【作用】
本考案によれば、スルーホールは樹脂ペーストで充填されているので密封性を 確実にする。また、スルーホール直下にバンプを配することにより、パッドの面 積を最適にして、高多ピンへの対応を可能とする。図12は、その状態の一部を 示したものである。図11に示す従来のものと比較すると、その効果は明白であ る。また、回路の引き廻し距離を最適にして絶縁の信頼性を向上させることがで きる。
【0006】
【実施例】
以下、本考案に係るパッケージ及びその製造方法に関する好適な実施例につい て添付図面とともに説明する。図では説明上、一部のみ示す。 図1は、両面に銅箔15を被着形成した基板10に、穴明け加工を施してス ルーホール形成用の穴20を形成した状態を示す。この穴20は、基板に設ける バンプ用パッド70の平面配置に合わせて所定数形成する。 図2は、スルーホールめっき35により、穴の内壁面にめっき層を施してス ルーホール30を形成すとともに、銅箔15表面にめっき層を形成した状態を示 す。このめっき層は、基板10の上面に形成する配線パターンと、基板10の下 面に形成するバンプ用パッドとを電気的に導通させるためのものである。スルー ホールめっきは、無電解銅めっきを施した後、電解銅めっきを施して行う。 図3は、スルーホール30の内部に、導電性の樹脂ペースト40を充填し、 乾燥固化した後、その端面を研削して平坦化した状態を示す。 このとき、導電性の樹脂ペーストを使用する場合はスルーホールめっき35を 省略することも可能だが(図4)、電気的絶縁性の樹脂ペーストを使用する場合 はスルーホールめっき35は必須である。 つぎに、平坦化した樹脂ペースト40の表面にめっき層50を形成する。こ のめっき層50は、基板10の上面および下面の表面にも形成される。図5は、 その状態を示す。 このめっき層50は無電解銅めっきを施した後、電解銅めっきを施して行う。 このとき、無電解銅めっきのみ厚付けして、電解銅めっきを省略しても良い。 図6は、エッチングを施し、基板10の上面に配線パターンを、下面にバン プ用パッド70を形成した状態を示す。 つぎに、ニッケルめっき、金めっき等の保護めっき80を施す。保護めっき を施した場合は、防錆、密着性、耐湿性などを向上できる点で望ましい。 その後、ワイヤー・ボンディング等を行ってICチップ等の電子部品を搭載し た後、ソルダー・ボールあるいは導通めっきを施したプラスチック・ボールなど を取り付けてバンプを形成する(図7)。
【0007】
【考案の効果】
本考案によれば、スルーホールは樹脂ペーストで充填され、その上にめっき層 を形成し、さらに保護めっきを施すので、極めて高い密封性を有する。 また、スルーホール直下にバンプ用パッドを配することにより、パッドにスル ーホール部位の面積を必要とせず、バンプ取り付け部位の面積のみで良いので、 より多くのパッドを配することができるので、高多ピンへの対応を可能とする。 また、スルーホール直下にバンプ用パッドを配することにより、回路の引き廻 しを短距離にすることが可能なので、電気特性を向上させることができる。併せ て、バンプ間の距離を十分に確保することができるので、絶縁の信頼性を向上さ せることができる。
【図面の簡単な説明】
【図1】基板にスルーホール形成用の穴を形成した状態
の断面図。
【図2】スルーホールめっきした状態の断面図。
【図3】スルーホールに樹脂ペーストを充填した状態の
断面図。
【図4】スルーホールめっきを省略して、スルーホール
に導電性の樹脂ペーストを充填した状態の断面図。
【図5】樹脂表面および基板表面にめっき層を形成した
状態の断面図。
【図6】配線パターンおよびバンプ用パッドを形成した
状態の断面図。
【図7】保護めっきを施し、バンプを取り付けた様子を
示す断面図。
【図8】従来の、配線パターンの長いパッケージの様子
を示す断面図。
【図9】従来の、バンプ用パッド面積の大きいパッケー
ジの様子を示す断面図。
【図10】従来の、バンプ用パッド面積の大きいパッケ
ージの様子を示す低面図。
【図11】従来のバンプ用パッド面積の大きいパッケー
ジで、パッドを含む各回路間が狭くなる様子を示す一部
低面図。
【図12】本考案によるパッケージで、パッド面積を最
適にして各回路間が広くなる様子を示す一部低面図。
【符号の説明】
10 基板 15 銅箔 20 穴 30 スルーホール 35 スルーホールめっき 40 樹脂ペースト 50 めっき層 60 配線パターン 70 バンプ用パッド 80 保護めっき 90 バンプ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成7年1月10日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】実用新案登録請求の範囲
【補正方法】変更
【補正内容】
【実用新案登録請求の範囲】

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】基板への実装にバンプを用いて接続する電
    子部品用パッケージにおいて、 スルーホールを樹脂ペーストで充填し、該スルーホール
    直下にバンプ用パッドを形成したことを特徴とする電子
    部品用パッケージ。
  2. 【請求項2】請求項1記載の電子部品用パッケージの製
    造方法。
JP1994012738U 1994-09-08 1994-09-08 電子部品用パッケージ Expired - Lifetime JP3027269U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1994012738U JP3027269U (ja) 1994-09-08 1994-09-08 電子部品用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1994012738U JP3027269U (ja) 1994-09-08 1994-09-08 電子部品用パッケージ

Publications (1)

Publication Number Publication Date
JP3027269U true JP3027269U (ja) 1996-08-09

Family

ID=43162390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1994012738U Expired - Lifetime JP3027269U (ja) 1994-09-08 1994-09-08 電子部品用パッケージ

Country Status (1)

Country Link
JP (1) JP3027269U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1052517A (ja) * 1996-08-13 1998-02-24 Yasuyuki Suzuki ゴルフ練習用具
JP3427807B2 (ja) 1999-02-26 2003-07-22 株式会社日立製作所 半導体装置及びそれを用いた電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1052517A (ja) * 1996-08-13 1998-02-24 Yasuyuki Suzuki ゴルフ練習用具
JP3427807B2 (ja) 1999-02-26 2003-07-22 株式会社日立製作所 半導体装置及びそれを用いた電子機器

Similar Documents

Publication Publication Date Title
US7161239B2 (en) Ball grid array package enhanced with a thermal and electrical connector
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6891276B1 (en) Semiconductor package device
US7202559B2 (en) Method of assembling a ball grid array package with patterned stiffener layer
JP2917868B2 (ja) 半導体装置およびその製造方法
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
WO2002061832A1 (en) Unmolded package for a semiconductor device
EP1571706A1 (en) Electronic device
US6362438B1 (en) Enhanced plated-through hole and via contact design
JP3027269U (ja) 電子部品用パッケージ
JPH0823047A (ja) Bga型半導体装置
JP3297959B2 (ja) 半導体装置
JP2722451B2 (ja) 半導体装置
CN220155542U (zh) 一种贴片式igbt模块
CN220692001U (zh) 混合式内埋半导体封装结构
JPH06112395A (ja) 混成集積回路装置
JP3576228B2 (ja) 表面実装型半導体装置
JP3194034B2 (ja) 電子部品用パッケージ
KR100771873B1 (ko) 반도체 패키지 및 그 실장방법
JPH08107127A (ja) 半導体装置
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JP3166734B2 (ja) 半導体装置およびその製造方法
JPH05335364A (ja) 電子部品搭載用多層基板
JPH0810201Y2 (ja) 半導体装置用パッケージ
JPH0514391B2 (ja)