JPH08107127A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08107127A JPH08107127A JP23896394A JP23896394A JPH08107127A JP H08107127 A JPH08107127 A JP H08107127A JP 23896394 A JP23896394 A JP 23896394A JP 23896394 A JP23896394 A JP 23896394A JP H08107127 A JPH08107127 A JP H08107127A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- semiconductor device
- tab tape
- tab
- ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ＢＧＡパッケージとＴＡＢテープキャリアとを
組合わせることによって、高放熱性で、電気特性に優
れ、しかも小型化してＭＣＭへの組込みを可能にする。 【構成】ＬＳＩチップ６をＴＡＢ接続したＴＡＢテープ
キャリアに、導電性ビアホール９を設ける。ＬＳＩチッ
プを接続したＴＡＢテープキャリア面と反対側の裏面の
ビアホール９の端部に、はんだボール５を形成する。ハ
ンダボール５は、印刷リフロー法、あるいはボール振込
法によって形成する。必要に応じて、ＴＡＢテープキャ
リアの外周部に、機械強度及び平坦性を維持するための
方形の補強枠を設ける。
組合わせることによって、高放熱性で、電気特性に優
れ、しかも小型化してＭＣＭへの組込みを可能にする。 【構成】ＬＳＩチップ６をＴＡＢ接続したＴＡＢテープ
キャリアに、導電性ビアホール９を設ける。ＬＳＩチッ
プを接続したＴＡＢテープキャリア面と反対側の裏面の
ビアホール９の端部に、はんだボール５を形成する。ハ
ンダボール５は、印刷リフロー法、あるいはボール振込
法によって形成する。必要に応じて、ＴＡＢテープキャ
リアの外周部に、機械強度及び平坦性を維持するための
方形の補強枠を設ける。
Description
【０００１】
【産業上の利用分野】本発明は、高放熱性、優れた電気
特性をもち小型化を図った半導体装置に関する。
特性をもち小型化を図った半導体装置に関する。
【０００２】
【従来の技術】図５は従来構造のＢＧＡパッケージ型の
半導体装置である。ＢＧＡとはＢａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙの意であり、ＢＧＡパッケージは多数のボール
端子がパッケージの底面に並んだ構造となっている。す
なわちＬＳＩチップ６がボンディングワイヤ３により多
層配線基板４の配線パターン７に接続され、多層配線パ
ターン８を経て、ボール５に至る構造である。ボール５
はモールド樹脂２による封止の後に、ハンダペースト印
刷法やボール振込法などにより取り付けられている。こ
こで、ハンダペースト法とは、はんだペーストを印刷後
リフローしてボールを形成する方法であり、ボール振込
法とは予め作った球形はんだボールを位置決めしてはん
だ付けする方法である。
半導体装置である。ＢＧＡとはＢａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙの意であり、ＢＧＡパッケージは多数のボール
端子がパッケージの底面に並んだ構造となっている。す
なわちＬＳＩチップ６がボンディングワイヤ３により多
層配線基板４の配線パターン７に接続され、多層配線パ
ターン８を経て、ボール５に至る構造である。ボール５
はモールド樹脂２による封止の後に、ハンダペースト印
刷法やボール振込法などにより取り付けられている。こ
こで、ハンダペースト法とは、はんだペーストを印刷後
リフローしてボールを形成する方法であり、ボール振込
法とは予め作った球形はんだボールを位置決めしてはん
だ付けする方法である。
【０００３】ＢＧＡ型半導体装置は基本的には多層配線
基板（ガラスエポキシ板）を用いる考えから出発した。
というのは、ワイヤボンディング法のため、基板上の配
線パッドはＬＳＩチップの周辺にしか設けられず、この
ために周辺から中央のボール端子に配線するために、多
層の配線基板が必要となる。配線基板技術では０．３mm
ピッチの配線が限界であるため、微細な配線の引き回し
には、必然的に多層としなければならないためである。
基板（ガラスエポキシ板）を用いる考えから出発した。
というのは、ワイヤボンディング法のため、基板上の配
線パッドはＬＳＩチップの周辺にしか設けられず、この
ために周辺から中央のボール端子に配線するために、多
層の配線基板が必要となる。配線基板技術では０．３mm
ピッチの配線が限界であるため、微細な配線の引き回し
には、必然的に多層としなければならないためである。
【０００４】
【発明が解決しようとする課題】しかし、上述した従来
のＢＧＡ型半導体装置は、表面に浮いたワイヤを保護す
るために樹脂モールド封止が必要となったり、多層配線
基板を用いたりする必要等があるため、次のような多く
の欠点があった。
のＢＧＡ型半導体装置は、表面に浮いたワイヤを保護す
るために樹脂モールド封止が必要となったり、多層配線
基板を用いたりする必要等があるため、次のような多く
の欠点があった。
【０００５】（１）モールド樹脂、基板を含むために、
パッケージが厚くなってしまう。
パッケージが厚くなってしまう。
【０００６】（２）樹脂モールドのために、放熱性が極
めて悪い。
めて悪い。
【０００７】（３）基板にガラスエポキシ基板を用いる
ために、コストアップとなる。
ために、コストアップとなる。
【０００８】（４）チップとインナリードの接合はワイ
ヤボンディングのために、接合ピッチが広く、小型化の
障害となる。
ヤボンディングのために、接合ピッチが広く、小型化の
障害となる。
【０００９】（５）パッケージが大きいために、ＭＣＭ
（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）への組込が不
可能である。
（Ｍｕｌｔｉ Ｃｈｉｐ Ｍｏｄｕｌｅ）への組込が不
可能である。
【００１０】本発明の目的は、ＴＡＢテープキャリアを
用いることによって、上述した従来技術の欠点を解消し
て、高放熱性で、電気特性に優れ、しかも小型でＭＣＭ
への組込を可能とするた安価な半導体装置を提供するこ
とにある。また、本発明の目的は、機械強度及び平坦性
を維持できる半導体装置を提供することにある。
用いることによって、上述した従来技術の欠点を解消し
て、高放熱性で、電気特性に優れ、しかも小型でＭＣＭ
への組込を可能とするた安価な半導体装置を提供するこ
とにある。また、本発明の目的は、機械強度及び平坦性
を維持できる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
絶縁性フィルムの表面にリードを形成したＴＡＢテープ
キャリアに、上記リードと電気的に接続される導電性ビ
アホールを形成し、上記ＴＡＢテープキャリアのリード
に半導体チップをＴＡＢ接続し、ＴＡＢ接続された半導
体チップと反対側のＴＡＢテープキャリアの導電性ビア
ホール端部にはんだボールを形成したものである。
絶縁性フィルムの表面にリードを形成したＴＡＢテープ
キャリアに、上記リードと電気的に接続される導電性ビ
アホールを形成し、上記ＴＡＢテープキャリアのリード
に半導体チップをＴＡＢ接続し、ＴＡＢ接続された半導
体チップと反対側のＴＡＢテープキャリアの導電性ビア
ホール端部にはんだボールを形成したものである。
【００１２】また、本発明の半導体装置は、上記はんだ
ボールを、はんだペーストを印刷後リフローしてボール
を形成する印刷リフロー法、あるいは予め作った球形は
んだボールを位置決めしてはんだ付けするボール振込法
により設けたものである。
ボールを、はんだペーストを印刷後リフローしてボール
を形成する印刷リフロー法、あるいは予め作った球形は
んだボールを位置決めしてはんだ付けするボール振込法
により設けたものである。
【００１３】また、本発明の半導体装置は、上記絶縁性
フィルムの半導体チップよりはみ出す外周部に、これを
補強する補強体を設けたものである。
フィルムの半導体チップよりはみ出す外周部に、これを
補強する補強体を設けたものである。
【００１４】
【作用】半導体チップはベアチップのままなので、モー
ルド樹脂で封止する場合に比して放熱性が高く、またパ
ッケージ厚が薄くなる。また、半導体チップとの接続は
ワイヤボンディングではなく、ＴＡＢ接続によるので、
配線長が短くなり電気的特性に優れる。また、ＴＡＢ接
続によると、微細狭ピッチ接合が可能であり、リード配
線回りを縮小することができ、小型化が可能である。
ルド樹脂で封止する場合に比して放熱性が高く、またパ
ッケージ厚が薄くなる。また、半導体チップとの接続は
ワイヤボンディングではなく、ＴＡＢ接続によるので、
配線長が短くなり電気的特性に優れる。また、ＴＡＢ接
続によると、微細狭ピッチ接合が可能であり、リード配
線回りを縮小することができ、小型化が可能である。
【００１５】
【実施例】以下、本発明の半導体装置の実施例を図面を
用いて説明する。図１は本実施例のＴＡＢテープキャリ
アをベースとしたＢＧＡパッケージにＬＳＩチップを搭
載した半導体装置の側面図を示す。
用いて説明する。図１は本実施例のＴＡＢテープキャリ
アをベースとしたＢＧＡパッケージにＬＳＩチップを搭
載した半導体装置の側面図を示す。
【００１６】ＴＡＢテープキャリア１１は、絶縁性フィ
ルム１３の表面に銅箔からなる多数のリード１４が形成
されたものである。また、このＴＡＢテープキャリア１
１には、リード数に対応した数の導電性ビアホール９が
直接形成されている。この導電性ビアホール９は、図示
するように、ＬＳＩチップ６の搭載面を避けるように、
ＴＡＢテープキャリア１１の外周部に形成される。各導
電性ビアホール９には各リード１４の一端が導かれ、各
リード１４と電気的に接続されるようになっている。各
リード１４の他端はＬＳＩチップ６とＴＡＢ接続される
インナリード１０を構成する。
ルム１３の表面に銅箔からなる多数のリード１４が形成
されたものである。また、このＴＡＢテープキャリア１
１には、リード数に対応した数の導電性ビアホール９が
直接形成されている。この導電性ビアホール９は、図示
するように、ＬＳＩチップ６の搭載面を避けるように、
ＴＡＢテープキャリア１１の外周部に形成される。各導
電性ビアホール９には各リード１４の一端が導かれ、各
リード１４と電気的に接続されるようになっている。各
リード１４の他端はＬＳＩチップ６とＴＡＢ接続される
インナリード１０を構成する。
【００１７】各リード１４の他端であるインナリード１
０はＬＳＩチップ６とＴＡＢ接続されるが、このとき、
図１に示すように、ＬＳＩチップ６の接続部側を上向き
にしインナリード１０が上方に湾曲してその接続部がＬ
ＳＩチップ６に乗り上げるように接続しても、あるいは
図２に示すようにＬＳＩチップ６の接続部側をインナリ
ードと対向するように下向きにしてインナリード１０が
まっすぐのまま接続するようにしてもよい。
０はＬＳＩチップ６とＴＡＢ接続されるが、このとき、
図１に示すように、ＬＳＩチップ６の接続部側を上向き
にしインナリード１０が上方に湾曲してその接続部がＬ
ＳＩチップ６に乗り上げるように接続しても、あるいは
図２に示すようにＬＳＩチップ６の接続部側をインナリ
ードと対向するように下向きにしてインナリード１０が
まっすぐのまま接続するようにしてもよい。
【００１８】そして、ＴＡＢ接続されたＬＳＩチップ６
と反対側のＴＡＢテープキャリア１１の各導電性ビアホ
ール９の端部にはんだボール５が形成され、この各はん
だボール５は導電性ビアホール９を介して、対応する各
インナリード１０に電気的に導通するようになってい
る。はんだボール５は、印刷リフロー法、あるいはボー
ル振込法によって形成する。
と反対側のＴＡＢテープキャリア１１の各導電性ビアホ
ール９の端部にはんだボール５が形成され、この各はん
だボール５は導電性ビアホール９を介して、対応する各
インナリード１０に電気的に導通するようになってい
る。はんだボール５は、印刷リフロー法、あるいはボー
ル振込法によって形成する。
【００１９】このように本実施例は、ＬＳＩチップをイ
ンナリードと接続しているため、ワイヤボンディングに
よる接続に比較して配線長が短く電気特性に優れる。ま
た、ＬＳＩチップとリードとの接続がＴＡＢ接続のた
め、微細狭ピッチ接続が可能であり、インナリードの配
線周りの縮小化が可能となる。
ンナリードと接続しているため、ワイヤボンディングに
よる接続に比較して配線長が短く電気特性に優れる。ま
た、ＬＳＩチップとリードとの接続がＴＡＢ接続のた
め、微細狭ピッチ接続が可能であり、インナリードの配
線周りの縮小化が可能となる。
【００２０】また、ワイヤを保護するための樹脂モール
ド封止を必要とせず、ＬＳＩチップはベアチップのまま
でよいので放熱性が高い。また、樹脂モールド封止や多
層配線基板を用いる必要がないので、パッケージ厚さを
薄くできる、しかも、ＴＡＢテープキャリアに導電性ビ
アホールを直接設け、そのビアホール端部にはんだボー
ルを形成し、このはんだボールとインナリードとを導電
性ビアホールで電気的に接続するようにしているので小
型化が図れる。さらに、安価なＴＡＢの製造プロセスを
適用できるために、材料コスト及び組立てコストの大幅
な低減が可能となる。
ド封止を必要とせず、ＬＳＩチップはベアチップのまま
でよいので放熱性が高い。また、樹脂モールド封止や多
層配線基板を用いる必要がないので、パッケージ厚さを
薄くできる、しかも、ＴＡＢテープキャリアに導電性ビ
アホールを直接設け、そのビアホール端部にはんだボー
ルを形成し、このはんだボールとインナリードとを導電
性ビアホールで電気的に接続するようにしているので小
型化が図れる。さらに、安価なＴＡＢの製造プロセスを
適用できるために、材料コスト及び組立てコストの大幅
な低減が可能となる。
【００２１】次に上述したＴＡＢ−ＢＧＡパッケージ型
半導体装置の実施例をさらに具体的に説明する。
半導体装置の実施例をさらに具体的に説明する。
【００２２】（具体例）ＬＳＩチップ６は、１３×１３
mm角で０．４mm厚のものを用意した。このＬＳＩチップ
６の表面の周辺部には、０．１mmの間隔で０．０８mm角
のアルミニウムチップ電極を形成した。チップ電極の数
は４００パッドである。このチップ電極の上に、ニッケ
ル、さらにその上に金めっきを施した。
mm角で０．４mm厚のものを用意した。このＬＳＩチップ
６の表面の周辺部には、０．１mmの間隔で０．０８mm角
のアルミニウムチップ電極を形成した。チップ電極の数
は４００パッドである。このチップ電極の上に、ニッケ
ル、さらにその上に金めっきを施した。
【００２３】一方、ＴＡＢテープキャリアは次のように
製造した。エポキシ系の接着剤（１９μｍ厚）を付けた
ポリイミドフィルム（７５μｍ厚×３５mm幅）の片面
に、３５μｍ厚の銅箔を貼り合わせた。ついで銅箔に、
外部リードの数だけパンチングでビアホール９を穿ち、
ビアホール内部を無電界銅めっきで被覆した。そして、
銅箔に、ＬＳＩチップ６のチップ電極との接続のための
インナリード１０と、これをビアホール９につなぐリー
ド１４とをフォトエッチング法で形成した。
製造した。エポキシ系の接着剤（１９μｍ厚）を付けた
ポリイミドフィルム（７５μｍ厚×３５mm幅）の片面
に、３５μｍ厚の銅箔を貼り合わせた。ついで銅箔に、
外部リードの数だけパンチングでビアホール９を穿ち、
ビアホール内部を無電界銅めっきで被覆した。そして、
銅箔に、ＬＳＩチップ６のチップ電極との接続のための
インナリード１０と、これをビアホール９につなぐリー
ド１４とをフォトエッチング法で形成した。
【００２４】このＴＡＢテープキャリアのインナリード
１０に錫を約０．５μｍ無電界めっき法で設けた後、Ｌ
ＳＩチップの金めっきチップ電極と錫めっきインナリー
ドとを位置合せし、５００℃×２秒の加熱で金と錫を共
晶接合させた。
１０に錫を約０．５μｍ無電界めっき法で設けた後、Ｌ
ＳＩチップの金めっきチップ電極と錫めっきインナリー
ドとを位置合せし、５００℃×２秒の加熱で金と錫を共
晶接合させた。
【００２５】次にＬＳＩチップ６を接合させた面と反対
側のＴＡＢテープキャリア１１のビアホール９の端部
に、印刷法で共晶はんだペーストを塗布した後、リフロ
ーさせ、はんだボール５を作った。はんだボール５の径
は０．３mmφ、高さは０．２５mmである。
側のＴＡＢテープキャリア１１のビアホール９の端部
に、印刷法で共晶はんだペーストを塗布した後、リフロ
ーさせ、はんだボール５を作った。はんだボール５の径
は０．３mmφ、高さは０．２５mmである。
【００２６】（変形例）上記具体例で構成したＴＡＢ−
ＢＧＡパッケージ型半導体装置では、ＬＳＩチップが搭
載された部分の絶縁性フィルムについては、その部分は
ＬＳＩチップで補強されているので特に強度、平坦性が
問題になることはない。しかし、ＬＳＩチップからはみ
出した絶縁性フィルムの外周部については、強度上、平
坦性の問題が生じる場合がある。したがって、上記具体
例と同様の方法で作成したＴＡＢテープキャリアを搭載
したＢＧＡパッケージの外周部、すなわち絶縁性フィル
ムの外周部に、必要に応じて、図３及び図４に示すよう
に、金属製の方形上の補強体１２をポリイミド系接着剤
で貼り付けて半導体装置を構成する。このよう補強体１
２を貼り付けることにより、半導体装置の機械強度及び
平坦性を確実に維持できる。
ＢＧＡパッケージ型半導体装置では、ＬＳＩチップが搭
載された部分の絶縁性フィルムについては、その部分は
ＬＳＩチップで補強されているので特に強度、平坦性が
問題になることはない。しかし、ＬＳＩチップからはみ
出した絶縁性フィルムの外周部については、強度上、平
坦性の問題が生じる場合がある。したがって、上記具体
例と同様の方法で作成したＴＡＢテープキャリアを搭載
したＢＧＡパッケージの外周部、すなわち絶縁性フィル
ムの外周部に、必要に応じて、図３及び図４に示すよう
に、金属製の方形上の補強体１２をポリイミド系接着剤
で貼り付けて半導体装置を構成する。このよう補強体１
２を貼り付けることにより、半導体装置の機械強度及び
平坦性を確実に維持できる。
【００２７】
【発明の効果】請求項１に記載の発明によれば、半導体
チップを接続するＴＡＢテープフィルムに、導電性ビア
ホールを形成してＢＧＡパッケージを構成するようにし
たので、高い放熱性をもち、電気特性に優れ、しかも小
型であるためＭＣＭへの組込も可能となる。
チップを接続するＴＡＢテープフィルムに、導電性ビア
ホールを形成してＢＧＡパッケージを構成するようにし
たので、高い放熱性をもち、電気特性に優れ、しかも小
型であるためＭＣＭへの組込も可能となる。
【００２８】請求項２に記載の発明によれば、はんだボ
ールを印刷リフロー法、あるいはボール振込法によって
形成するので、はんだボールの形成が容易である。
ールを印刷リフロー法、あるいはボール振込法によって
形成するので、はんだボールの形成が容易である。
【００２９】請求項３に記載の発明によれば、絶縁性フ
ィルムのチップよりはみ出す外周部にこれを補強する補
強体を設けたので、機械強度及び平坦性を維持できる。
ィルムのチップよりはみ出す外周部にこれを補強する補
強体を設けたので、機械強度及び平坦性を維持できる。
【図１】本発明の半導体装置の実施例を説明するための
ＴＡＢ−ＢＧＡパッケージ型半導体装置の概略側面。
ＴＡＢ−ＢＧＡパッケージ型半導体装置の概略側面。
【図２】本実施例の変形例を説明するためのＴＡＢ−Ｂ
ＧＡパッケージ型半導体装置の概略断面図。
ＧＡパッケージ型半導体装置の概略断面図。
【図３】本発明の変形例を説明するためのＴＡＢ−ＢＧ
Ａパッケージ型半導体装置の斜視図。
Ａパッケージ型半導体装置の斜視図。
【図４】図３の側面図。
【図５】従来例のガラスエポキシ基板を使用したＢＧＡ
パッケージ型半導体装置の断面図。
パッケージ型半導体装置の断面図。
５ はんだボール ６ ＬＳＩチップ ９ 導電性ビアホール １０ インナリード １１ ＴＡＢテープキャリア １２ 補強体 １３ 絶縁性フィルム １４ リード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 勝 茨城県日立市助川町３丁目１番１号 日立 電線株式会社電線工場内
Claims (3)
- 【請求項１】絶縁性フィルムの表面にリードを形成した
ＴＡＢテープキャリアに、上記リードと電気的に接続さ
れる導電性ビアホールを形成し、上記ＴＡＢテープキャ
リアのリードに半導体チップをＴＡＢ接続し、ＴＡＢ接
続された半導体チップと反対側のＴＡＢテープキャリア
の導電性ビアホール端部にはんだボールを形成した半導
体装置。 - 【請求項２】上記はんだボールを、はんだペーストを印
刷後リフローしてボールを形成する印刷リフロー法、あ
るいは予め作った球形はんだボールを位置決めしてはん
だ付けするボール振込法により設ける請求項１に記載の
半導体装置。 - 【請求項３】上記絶縁性フィルムの半導体チップよりは
み出す外周部に、これを補強する補強体を設けた請求項
１または２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23896394A JPH08107127A (ja) | 1994-10-03 | 1994-10-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23896394A JPH08107127A (ja) | 1994-10-03 | 1994-10-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107127A true JPH08107127A (ja) | 1996-04-23 |
Family
ID=17037905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23896394A Pending JPH08107127A (ja) | 1994-10-03 | 1994-10-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107127A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040532A3 (en) * | 1996-04-24 | 1998-02-26 | Amkor Electronics Inc | Molded flex circuit ball grid array and method of making |
| US5852870A (en) * | 1996-04-24 | 1998-12-29 | Amkor Technology, Inc. | Method of making grid array assembly |
| WO1999048145A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication et structure de montage associes |
| CN110919118A (zh) * | 2019-10-31 | 2020-03-27 | 成都四威高科技产业园有限公司 | 一种焊接面具有空腔的焊接方法 |
-
1994
- 1994-10-03 JP JP23896394A patent/JPH08107127A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997040532A3 (en) * | 1996-04-24 | 1998-02-26 | Amkor Electronics Inc | Molded flex circuit ball grid array and method of making |
| US5852870A (en) * | 1996-04-24 | 1998-12-29 | Amkor Technology, Inc. | Method of making grid array assembly |
| US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
| US5985695A (en) * | 1996-04-24 | 1999-11-16 | Amkor Technology, Inc. | Method of making a molded flex circuit ball grid array |
| US6124637A (en) * | 1996-04-24 | 2000-09-26 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array and method of making |
| US6329606B1 (en) | 1996-04-24 | 2001-12-11 | Amkor Technology, Inc. | Grid array assembly of circuit boards with singulation grooves |
| WO1999048145A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication et structure de montage associes |
| CN110919118A (zh) * | 2019-10-31 | 2020-03-27 | 成都四威高科技产业园有限公司 | 一种焊接面具有空腔的焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970000214B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US5241133A (en) | Leadless pad array chip carrier | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| CN1085891C (zh) | 芯片载体及使用它的半导体装置 | |
| JP3066579B2 (ja) | 半導体パッケージ | |
| US8916958B2 (en) | Semiconductor package with multiple chips and substrate in metal cap | |
| KR100326822B1 (ko) | 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법 | |
| JP3506211B2 (ja) | 絶縁性配線基板及び樹脂封止型半導体装置 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| US7015591B2 (en) | Exposed pad module integrating a passive device therein | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| US6543676B2 (en) | Pin attachment by a surface mounting method for fabricating organic pin grid array packages | |
| KR19990069438A (ko) | 칩 스택 패키지 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH08107127A (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JP3230384B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP3030605B2 (ja) | 半導体装置 | |
| JP3600138B2 (ja) | 半導体装置 |