JP3024517B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3024517B2 JP3024517B2 JP7190868A JP19086895A JP3024517B2 JP 3024517 B2 JP3024517 B2 JP 3024517B2 JP 7190868 A JP7190868 A JP 7190868A JP 19086895 A JP19086895 A JP 19086895A JP 3024517 B2 JP3024517 B2 JP 3024517B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- recess
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
導体装置及びその製造方法に関するものである。
導体装置の一例について説明する。図は、チップサイズ
の半導体装置を母基板に実装した状態を示す断面図であ
る。但し、概略構成のみを図示することとし、詳細部分
は図示を省略する。図で、1は母基板、2は母基板上に
実装したチップサイズの半導体装置、3は回路(図示省
略)が形成された半導体チップ、4は半導体チップ3の
一方の面にシリコン等で形成されたインナーバンプ、5
は、半導体チップ3、及び、インナーバンプ4の側面部
を封止する樹脂、6は、インナーバンプ4の、樹脂5の
外側に露出した上面部分に接合されたアウターバンプで
ある。アウターバンプ6が母基板1上の配線パターン
(図示省略)に接合されることにより半導体装置2が母
基板1上に実装される。
導体装置の製造方法の一例について説明する。まず、
(a)に示すような、回路(図示省略)を形成した半導
体チップ3の一方の面上に、(b)に示すように、イン
ナーバンプ4を形成する。次に、(c)に示すように、
半導体チップ3及びインナーバンプ4を樹脂5にてモー
ルドする。このとき、インナーバンプ4の上面部分が樹
脂5の表面に露出するようにする。さらに、(d)に示
すように、インナーバンプ4の上面部分にアウターバン
プ6を接合して、超小型のチップサイズの半導体装置を
形成していた。
構造では、図5に示したように、バンプ形成工程として
は、インナーバンプ4を形成する工程と、アウターバン
プ6を形成する工程の2つの工程が必要なため、工程が
長くなるという問題点があった。また、半導体チップ3
及びインナーバンプ4をモールドするための成型金型が
必要であった。
で、その目的とするところは、工程削減が図れる超小型
の半導体装置の構造及びその製造方法を提供することに
ある。
め、請求項1記載の半導体装置は、半導体チップの一主
表面に形成された凹部と、その凹部内に形成された回路
と、その凹部内に形成され、その頭部が前記凹部の外側
に突出するように形成されたバンプと、前記凹部内を封
止する封止樹脂とを備えたことを特徴とするものであ
る。
半導体ウェハの一主表面に、その深さ寸法が、前記半導
体ウェハに形成されるバンプの高さ寸法より小さい凹部
を形成する工程と、その凹部内に回路を形成する工程
と、前記凹部内に前記バンプを形成する工程と、前記バ
ンプを形成した後、前記凹部内を封止する工程と、封止
工程後のダイシング工程とを備えたことを特徴とするも
のである。
は、請求項2記載の半導体装置の製造方法によれば、バ
ンプ形成工程が1度で済み、成型工程も不要であるた
め、工程削減が図れる。また、半導体装置を超小型に製
造することができるので、半導体チップの電極密度と同
等の密度の高密度実装が可能となる。
半導体装置の一実施形態について説明する。但し、概略
構成のみを図示することとし、詳細部分は図示を省略す
る。図で、半導体装置7は、半導体装置7のパッケージ
を兼ねる略平板状の半導体チップ8と、母基板との接続
のためのバンプ9と、半導体装置7の回路部分を封止す
る封止樹脂10とを備えている。
形成されており、その凹部8a内には回路11(詳細は
図示省略)が形成されている。また、凹部8a内の回路
11の電極部(図示省略)に、共晶半田等で構成される
バンプ9が形成されており、凹部8a内は封止樹脂10
によって封止されている。但し、バンプ9の頭部(上
部)が、封止樹脂10の表面に露出して、凹部8aの外
側に突出するように、バンプ9の形状及び凹部8aの深
さ寸法が設定されている。
ように、バンプ9を、母基板12(ガラエポ基板等)上
の配線パターン(図示省略)に接合されて母基板12上
に実装されている。この場合、凹部8aの深さ寸法を、
母基板12上に実装された状態のバンプ9の高さ寸法と
略等しい寸法に設定しておけば、半導体装置7のバンプ
9を形成した側の面を、母基板12の表面に当接させて
実装することによって、バンプ9の実装高さを所望の高
さに揃えることができ、母基板12への実装工程の接合
歩留りを向上させることができる。
導体装置の製造方法の一実施形態について説明する。
(a)は略平板状の半導体ウェハ13の断面図である。
まず、(b)に示すように、半導体ウェハ13の一主表
面に、回路11を形成するための凹部8aをエッチング
により複数形成する。次に、(c)に示すように、回路
11を各凹部8a内に形成した後、各回路11の電極部
(図示省略)にバンプ9を形成する。この場合、バンプ
9の頭部(上部)が、凹部8aの外側に突出するよう
に、凹部8aの深さ寸法及びバンプ9の形状を設定して
おく。さらに、(d)に示すように、各凹部8aの内部
に封止樹脂10を注入し、加熱して硬化させる。最後
に、(e)に示すように、半導体ウェハ13をダイシン
グ工程によって個々の半導体チップ8に切り離して半導
体装置7を完成させる。
求項2記載の半導体装置の製造方法によれば、バンプ形
成工程が1回で済み、成型工程も不要となるので、工程
削減が図れる。また、半導体装置を超小型に形成するこ
とができるので、半導体チップの電極密度と同等の密度
の高密度実装が可能となる。さらに、成型金型も不要と
なる。
である。
示す断面図である。
示す断面図である。
図である。
Claims (2)
- 【請求項1】 半導体チップの一主表面に形成された凹
部と、その凹部内に形成された回路と、その凹部内に形
成され、その頭部が前記凹部の外側に突出するように形
成されたバンプと、前記凹部内を封止する封止樹脂とを
備えたことを特徴とする半導体装置。 - 【請求項2】 半導体ウェハの一主表面に、その深さ寸
法が、前記半導体ウェハに形成されるバンプの高さ寸法
より小さい凹部を形成する工程と、その凹部内に回路を
形成する工程と、前記凹部内に前記バンプを形成する工
程と、前記バンプを形成した後、前記凹部内を封止する
工程と、封止工程後のダイシング工程とを備えたことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7190868A JP3024517B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7190868A JP3024517B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0945730A JPH0945730A (ja) | 1997-02-14 |
JP3024517B2 true JP3024517B2 (ja) | 2000-03-21 |
Family
ID=16265105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7190868A Expired - Fee Related JP3024517B2 (ja) | 1995-07-26 | 1995-07-26 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3024517B2 (ja) |
-
1995
- 1995-07-26 JP JP7190868A patent/JP3024517B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0945730A (ja) | 1997-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
US6376278B1 (en) | Methods for making a plurality of flip chip packages with a wafer scale resin sealing step | |
US6906408B2 (en) | Assemblies and packages including die-to-die connections | |
US6822324B2 (en) | Wafer-level package with a cavity and fabricating method thereof | |
JP2828021B2 (ja) | ベアチップ実装構造及び製造方法 | |
WO2001015223A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
US6677219B2 (en) | Method of forming a ball grid array package | |
JPH1154552A (ja) | 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法 | |
JPH06244360A (ja) | 半導体装置 | |
JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JP2002134651A (ja) | ベースレス半導体装置およびその製造方法 | |
JP3024517B2 (ja) | 半導体装置及びその製造方法 | |
JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
JPH1074887A (ja) | 電子部品及びその製造方法 | |
JP2003060117A (ja) | 半導体装置の製造方法 | |
JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2992460B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2000252409A (ja) | 半導体チップ | |
JPH05315540A (ja) | 半導体装置 | |
KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
KR100228336B1 (ko) | 플렉시블 멀티칩 모듈 반도체 장치 및 그의 형성방법 | |
KR100328835B1 (ko) | 팬아웃 타입 μ-BGA용 기판 및 팬아웃 타입 μ-BGA 제조 방법 | |
US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |