JP3024155B2 - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JP3024155B2 JP3024155B2 JP2034399A JP3439990A JP3024155B2 JP 3024155 B2 JP3024155 B2 JP 3024155B2 JP 2034399 A JP2034399 A JP 2034399A JP 3439990 A JP3439990 A JP 3439990A JP 3024155 B2 JP3024155 B2 JP 3024155B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- mos transistor
- inverter circuit
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Cookers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、インバータ回路に関し、特にMOSトランジ
スタを用いたインバータ回路に関する。
スタを用いたインバータ回路に関する。
従来のこの種のインバータ回路の一例を第３図に示
す。これは周知の相補形MOSインバータ回路で、例え
ば、半導体ハンドブック編集委員会編「半導体ハンドブ
ック（第２版）」（昭和52年11月、オーム社）の750ペ
ージに示されているものと同じものである。
す。これは周知の相補形MOSインバータ回路で、例え
ば、半導体ハンドブック編集委員会編「半導体ハンドブ
ック（第２版）」（昭和52年11月、オーム社）の750ペ
ージに示されているものと同じものである。
この種のインバータ回路は、ディジタルMOS集積回路
における基本論理回路として広く用いられている。
における基本論理回路として広く用いられている。
第３図において、互いに反対極性で動作するエンハン
スメント形MOSトランジスタを負荷とするもので、Ｐチ
ャンネルMOSトランジスタ12とＮチャンネルMOSトランジ
スタ13とが、電源と接地との間に縦接続続されている。
両トランジスタのゲートは共通接続され入力端子17とな
り、同様にドレインも共通接続されて出力端子18となっ
ていた。
スメント形MOSトランジスタを負荷とするもので、Ｐチ
ャンネルMOSトランジスタ12とＮチャンネルMOSトランジ
スタ13とが、電源と接地との間に縦接続続されている。
両トランジスタのゲートは共通接続され入力端子17とな
り、同様にドレインも共通接続されて出力端子18となっ
ていた。
入力端子17に、ローレベル電圧（接地電位）が加えら
れると、ＮチャンネルMOSトランジスタ13がオフの状態
となり、同時にＰチャンネルMOSトランジスタ12がオン
となる。このため出力端子18は電源電圧VDDと低インピ
ーダンスで接続され、また、接地との間は開放状態とな
り、出力電圧V0はハイレベルを出力することになる。入
力電圧がハイレベルのときは、MOSトランジスタ12と13
とのオン、オフがまったく逆の状態となり、出力電圧は
ローレベルとなる。
れると、ＮチャンネルMOSトランジスタ13がオフの状態
となり、同時にＰチャンネルMOSトランジスタ12がオン
となる。このため出力端子18は電源電圧VDDと低インピ
ーダンスで接続され、また、接地との間は開放状態とな
り、出力電圧V0はハイレベルを出力することになる。入
力電圧がハイレベルのときは、MOSトランジスタ12と13
とのオン、オフがまったく逆の状態となり、出力電圧は
ローレベルとなる。
上述した従来のインバータ回路は、温度が上昇すると
スイッチング速度が低下するという欠点がある。これ
は、MOSトランジスタのキャリヤである電子もしくは正
孔の移動度が負の温度係数を持っており、温度が上昇す
ると移動度が低下し、したがって、これに支配されるド
レイン電流が減少するため、負荷である容量を充放電す
る時間が増大するからである。
スイッチング速度が低下するという欠点がある。これ
は、MOSトランジスタのキャリヤである電子もしくは正
孔の移動度が負の温度係数を持っており、温度が上昇す
ると移動度が低下し、したがって、これに支配されるド
レイン電流が減少するため、負荷である容量を充放電す
る時間が増大するからである。
相補形MOSインバータ回路では、スイッチング速度
は、構成しているＰチャンネルおよびＮチャンネルMOS
トランジスタが、ターンオンする時間のみを考慮すれば
よい。簡単のため、MOSトランジスタの特性を、定電流
領域と抵抗領域の折線で近似すると、それぞれターンオ
ン時間の約1/2であるので、どちらか一方を計算し２倍
すれば、大まかな検討には充分といえる。
は、構成しているＰチャンネルおよびＮチャンネルMOS
トランジスタが、ターンオンする時間のみを考慮すれば
よい。簡単のため、MOSトランジスタの特性を、定電流
領域と抵抗領域の折線で近似すると、それぞれターンオ
ン時間の約1/2であるので、どちらか一方を計算し２倍
すれば、大まかな検討には充分といえる。
ここでは定電流領域について計算することにする。こ
の場合のインバータ回路のスイッチング時の出力電圧V0
は次式で示される。
の場合のインバータ回路のスイッチング時の出力電圧V0
は次式で示される。
V0＝IDt/C ここでIDはドレイン電流、ｔは定電流領域のスイッチン
グ時間、Ｃは負荷容量であり、ほぼドレイン容量と、次
段のゲート容量との和である。したがってスイッチング
時間ｔは次のようになる。
グ時間、Ｃは負荷容量であり、ほぼドレイン容量と、次
段のゲート容量との和である。したがってスイッチング
時間ｔは次のようになる。
ｔ＝CV0/ID 例えば、典型的なMOSトランジスタのパラメータとし
て、Ｃ＝0.4pF、V0＝3.0V、ID＝1.5mAと仮定すると、ｔ
は0.8nsとなる。従って、全スイッチング時間2tは1.6ns
となる。
て、Ｃ＝0.4pF、V0＝3.0V、ID＝1.5mAと仮定すると、ｔ
は0.8nsとなる。従って、全スイッチング時間2tは1.6ns
となる。
ある特定のMOSトランジスタでは、Ｃは一定であり、
電源電圧等の動作条件を特定すれば、スイッチング時間
ｔはドレイン電流IDに比例する。なお、相補形MOSイン
バータ回路では、スイッチング時のみドレイン電流が流
れるので、上述のIDは、MOSトランジスタの動作特性を
折線近似と仮定した定電流領域での値と考えてよい。若
しくは、ドレイン電流を供給し得る電流供給能力とも考
えてよい。
電源電圧等の動作条件を特定すれば、スイッチング時間
ｔはドレイン電流IDに比例する。なお、相補形MOSイン
バータ回路では、スイッチング時のみドレイン電流が流
れるので、上述のIDは、MOSトランジスタの動作特性を
折線近似と仮定した定電流領域での値と考えてよい。若
しくは、ドレイン電流を供給し得る電流供給能力とも考
えてよい。
ドレイン電流IDは次式で表される。
ID＝μＫ｛（VGS−VT）２ −（VGD−VT）２｝ ここでμはキャリアの移動度、ｋはトランジスタのチ
ャンネル幅と長さ等で決まる定数、VGSはゲート・ソー
ス間電圧、VGDはゲート・ドレイン間電圧である。
ャンネル幅と長さ等で決まる定数、VGSはゲート・ソー
ス間電圧、VGDはゲート・ドレイン間電圧である。
上式より明きらかなように、ある特定のトランジスタ
の特定動作条件では、ドレイン電流IDは、キャリア移動
度μに比例する。
の特定動作条件では、ドレイン電流IDは、キャリア移動
度μに比例する。
キャリア移動度μは、温度に依存し、ほぼマイナス3/
2乗特性を示すといわれる。一例をあげると、25℃のと
きのμは800Cm2/Vs程度であり、温度が70℃に上昇する
と、これが630Cm2/Vsに低下する。したがって、ドレイ
ン電流IDもこの割合で減少する。
2乗特性を示すといわれる。一例をあげると、25℃のと
きのμは800Cm2/Vs程度であり、温度が70℃に上昇する
と、これが630Cm2/Vsに低下する。したがって、ドレイ
ン電流IDもこの割合で減少する。
先に述べたように、全スイッチング時間2tはIDに反比
例するから、温度の上昇により、ｔが増大する、すなは
ちスイッチング速度が低下することになる。本例のイン
バータ回路では、常温の25℃のとき、2tは1.6nsであっ
たが、温度が上昇し70℃になると、2.0nsに増大すると
いう欠点があることになる。
例するから、温度の上昇により、ｔが増大する、すなは
ちスイッチング速度が低下することになる。本例のイン
バータ回路では、常温の25℃のとき、2tは1.6nsであっ
たが、温度が上昇し70℃になると、2.0nsに増大すると
いう欠点があることになる。
以上は、インバータ回路一段分のスイッチング時間に
ついての検討であるが、実際の論理回路では、多数段の
インバータ回路が縦続されて動作するので、スイッチン
グ時間の増大は、段数分だけ累積されることになり、無
視し得ない値となる。
ついての検討であるが、実際の論理回路では、多数段の
インバータ回路が縦続されて動作するので、スイッチン
グ時間の増大は、段数分だけ累積されることになり、無
視し得ない値となる。
本発明のインバータ回路は、MOSトランジスタで構成
され入力信号に対して反転された信号を出力するインバ
ータ手段と、前記インバータ手段と直列に接続された第
一のデプレッション形MOSトランジスタと、周囲温度の
変化に対応した直流電圧を前記デプレッション形MOSト
ランジスタのゲートに印加する温度検出手段とを備え、
前記直列接続されたインバータ回路と前記デプレッショ
ン形MOSトランジスタとが異なる電源端子間に接続され
ているインバータ回路において、前記温度検出手段が、
温度変化に対応して発振周波数が変化する発振回路と、
直列接続された２個のダイオードと、前記発振回路の出
力側及び前記２個のダイオードの共通接続点間に接続さ
れた容量素子とを備え、前記２個のダイオードの一方か
ら前記直流電圧を供給されることを特徴とするものであ
る。
され入力信号に対して反転された信号を出力するインバ
ータ手段と、前記インバータ手段と直列に接続された第
一のデプレッション形MOSトランジスタと、周囲温度の
変化に対応した直流電圧を前記デプレッション形MOSト
ランジスタのゲートに印加する温度検出手段とを備え、
前記直列接続されたインバータ回路と前記デプレッショ
ン形MOSトランジスタとが異なる電源端子間に接続され
ているインバータ回路において、前記温度検出手段が、
温度変化に対応して発振周波数が変化する発振回路と、
直列接続された２個のダイオードと、前記発振回路の出
力側及び前記２個のダイオードの共通接続点間に接続さ
れた容量素子とを備え、前記２個のダイオードの一方か
ら前記直流電圧を供給されることを特徴とするものであ
る。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例である。４個のMOSトラ
ンジスタ11、12、13、14、が図示のように、電源15と接
地16との間に従続接続され、インバータ回路を構成して
いる。ここで、MOSトランジスタ11はＰチャンネルデプ
レッション形、12はＰチャンネルエンハンスメント形、
13はＮチャンネルエンハンスメント形、そして14はＮチ
ャンネルデプレッション形である。２番目と３番目のMO
Sトランジスタ12と13のゲート端子は共通接続され入力
端子17となり、同じくドレイン端子が共通接続されて出
力端子17となっている。デプレッション形のトランジス
タ11のゲートには温度検出回路21が、14のゲートには温
度検出回路31が、それぞれ接続されている。
ンジスタ11、12、13、14、が図示のように、電源15と接
地16との間に従続接続され、インバータ回路を構成して
いる。ここで、MOSトランジスタ11はＰチャンネルデプ
レッション形、12はＰチャンネルエンハンスメント形、
13はＮチャンネルエンハンスメント形、そして14はＮチ
ャンネルデプレッション形である。２番目と３番目のMO
Sトランジスタ12と13のゲート端子は共通接続され入力
端子17となり、同じくドレイン端子が共通接続されて出
力端子17となっている。デプレッション形のトランジス
タ11のゲートには温度検出回路21が、14のゲートには温
度検出回路31が、それぞれ接続されている。
すなはち、エンハンスメント形の二つのMOSトランジ
スタ12と13とが、従来のインバータ回路と同様なインバ
ータ回路を構成し、その電源側と接地側に、温度検出回
路により制御されるデプレッション形MOSトランジスタ1
1および14がそれぞれ接続されている。
スタ12と13とが、従来のインバータ回路と同様なインバ
ータ回路を構成し、その電源側と接地側に、温度検出回
路により制御されるデプレッション形MOSトランジスタ1
1および14がそれぞれ接続されている。
第２図は、温度検出回路の一例である。
温度検出回路21の構成は、第２図（Ａ）に示すよう
に、電源15と出力端子22との間に、ソース側が電源15に
接続されるように２つのダイオード接続されたＮチャン
ネルMOSトランジスタ211及び212が縦続接続され、両者
の共通接続点213が、コンデンサ215によって発振回路21
4に接続されている。これは、周知の倍電圧整流回路を
構成する。
に、電源15と出力端子22との間に、ソース側が電源15に
接続されるように２つのダイオード接続されたＮチャン
ネルMOSトランジスタ211及び212が縦続接続され、両者
の共通接続点213が、コンデンサ215によって発振回路21
4に接続されている。これは、周知の倍電圧整流回路を
構成する。
発振回路214は、例えば、第３図に示したような従来
のインバータ回路数段からなり、その奇数段目の出力側
から初段の入力側へ帰還路を設けた構成となっている。
本例では、４段で構成され、３段目より初段へ帰還して
いる。
のインバータ回路数段からなり、その奇数段目の出力側
から初段の入力側へ帰還路を設けた構成となっている。
本例では、４段で構成され、３段目より初段へ帰還して
いる。
温度検出回路31は、第２図（Ｂ）に示すように、温度
検出回路21の逆極性回路であり、２つのダイオード接続
されたMOSトランジスタ311及び312が縦続接続され、311
のドレイン側が接地端子16に接続されている。
検出回路21の逆極性回路であり、２つのダイオード接続
されたMOSトランジスタ311及び312が縦続接続され、311
のドレイン側が接地端子16に接続されている。
次に、本実施例の動作について説明する。
周知のように、MOSトランジスタには、二つの導電極
性の異なるＮチャンネル形とＰチャンネル形とがある。
さらに、二つの導電モードの異なるエンハンスメント形
とデプレッション形がある。チャンネル極性については
よく知られているので、説明を省略する。導電モードの
エンハンメント形とは、しきい値電圧が基板電位に対し
て同極性である、すなはち、Ｎチャンネル形の場合、正
電位であり、これよりプラスのゲート電圧のとき、ドレ
イン電流が流れるものをいう。従って、ゲート電圧が0V
のときドレイン電流が０なので、飽和領域を使うスイッ
チング素子に適している。これに対して、デプレッショ
ン形とは、しきい値電圧が基板電位に対して反対極性、
すなはち、Ｎチャンネル形の場合、負電位であり、マイ
ナスのゲート電圧でドレイン電流の制御ができるものを
いう。このため、負バイアスにて非飽和領域を使う電流
制御用として使い易い。Ｐチャンネル形の場合、以上の
説明と、正負の関係が逆になるほかは、同じである。
性の異なるＮチャンネル形とＰチャンネル形とがある。
さらに、二つの導電モードの異なるエンハンスメント形
とデプレッション形がある。チャンネル極性については
よく知られているので、説明を省略する。導電モードの
エンハンメント形とは、しきい値電圧が基板電位に対し
て同極性である、すなはち、Ｎチャンネル形の場合、正
電位であり、これよりプラスのゲート電圧のとき、ドレ
イン電流が流れるものをいう。従って、ゲート電圧が0V
のときドレイン電流が０なので、飽和領域を使うスイッ
チング素子に適している。これに対して、デプレッショ
ン形とは、しきい値電圧が基板電位に対して反対極性、
すなはち、Ｎチャンネル形の場合、負電位であり、マイ
ナスのゲート電圧でドレイン電流の制御ができるものを
いう。このため、負バイアスにて非飽和領域を使う電流
制御用として使い易い。Ｐチャンネル形の場合、以上の
説明と、正負の関係が逆になるほかは、同じである。
第１図において、２個のデプレッション形MOSトラン
ジスタ11と14は、非飽和領域で動作し、常温時に、縦続
接続されている２個のエンハンスメント形MOSトランジ
ンスタ12と13とからなる基本インバータ回路に、充分な
ドレイン電流を供給し得るよう、温度検出回路21及び31
により適切なゲート電圧が加えられている。温度が上昇
し、エンハンスメント形MOSトランジスタ12と13とのド
レイン電流が低下してくると、温度検出回路21及び31
は、デプレッション形MOSトランジスタ11と14のゲート
電圧を上昇させ、12と13のドレイン電流を回復させるよ
う制御する。
ジスタ11と14は、非飽和領域で動作し、常温時に、縦続
接続されている２個のエンハンスメント形MOSトランジ
ンスタ12と13とからなる基本インバータ回路に、充分な
ドレイン電流を供給し得るよう、温度検出回路21及び31
により適切なゲート電圧が加えられている。温度が上昇
し、エンハンスメント形MOSトランジスタ12と13とのド
レイン電流が低下してくると、温度検出回路21及び31
は、デプレッション形MOSトランジスタ11と14のゲート
電圧を上昇させ、12と13のドレイン電流を回復させるよ
う制御する。
これまでの説明で理解できるように、温度検出回路21
及び31は、温度変化を検出し、温度が上昇すると、デプ
レッジョン形MOSトランジスタ11と14のゲート電圧を上
昇させるよう動作する。なお、温度検出回路31は、前述
のように、温度検出回路21の逆極性回路であり、電圧、
電流の極性が逆であるほかは、全く同じであるので、こ
こでは、温度検出回路21についてのみ説明する。
及び31は、温度変化を検出し、温度が上昇すると、デプ
レッジョン形MOSトランジスタ11と14のゲート電圧を上
昇させるよう動作する。なお、温度検出回路31は、前述
のように、温度検出回路21の逆極性回路であり、電圧、
電流の極性が逆であるほかは、全く同じであるので、こ
こでは、温度検出回路21についてのみ説明する。
温度検出回路21の発振回路214は、インバータ回路を
用いた帰還発振器であり、その発振周波数は帰還ループ
内のインバータ回路における遅延時間に反比例する。従
来の技術のところで説明したように、これらのインバー
タ回路は、温度が上昇するとスイッチング速度、すなは
ち、遅延時間が増大し、従って周波数が低下する。一例
を示すと、常温の25℃にて、発振周波数が3.6MHzとする
と、温度が70℃に上昇したとき、3MHzに低下する。
用いた帰還発振器であり、その発振周波数は帰還ループ
内のインバータ回路における遅延時間に反比例する。従
来の技術のところで説明したように、これらのインバー
タ回路は、温度が上昇するとスイッチング速度、すなは
ち、遅延時間が増大し、従って周波数が低下する。一例
を示すと、常温の25℃にて、発振周波数が3.6MHzとする
と、温度が70℃に上昇したとき、3MHzに低下する。
発振回路の出力は、コンデンサ215によりダイオード
接続されたMOSトランジスタ211、212により構成される
倍電圧整流回路に加えられる。発振回路の出力電圧は、
周波数とは無関係に一定であり、コンデンサ215の出力
端子、すなはち、整流回路の入力端子でもある213にお
ける電圧は、コンデンサ215のインピーダンスと端子213
から見た整流回路のインピーダンスとの比によって決ま
る。
接続されたMOSトランジスタ211、212により構成される
倍電圧整流回路に加えられる。発振回路の出力電圧は、
周波数とは無関係に一定であり、コンデンサ215の出力
端子、すなはち、整流回路の入力端子でもある213にお
ける電圧は、コンデンサ215のインピーダンスと端子213
から見た整流回路のインピーダンスとの比によって決ま
る。
コンデンサ215の値は一定なので、そのインピーダン
スは周波数に依存する。従って周波数が高いときはイン
ピーダンスは低く、周波数が低くなると、インピーダン
スは上昇する。
スは周波数に依存する。従って周波数が高いときはイン
ピーダンスは低く、周波数が低くなると、インピーダン
スは上昇する。
整流回路のインピーダンスは、主として、ダイオード
接続されたMOSトランジスタのリーク電流で決まり、こ
れは周波数とは無関係である。
接続されたMOSトランジスタのリーク電流で決まり、こ
れは周波数とは無関係である。
従って、端子213の電圧は、周波数が低下すると減少
する。ここで注意することは、この場合の電圧の基準点
は、電源側であることで、接地を基準とすると、逆にな
る。すなはち、周波数が低下すると、端子213の電圧は
増大することになる。この結果、温度検出回路21の出力
端子22における出力電圧は、増大することになる。
する。ここで注意することは、この場合の電圧の基準点
は、電源側であることで、接地を基準とすると、逆にな
る。すなはち、周波数が低下すると、端子213の電圧は
増大することになる。この結果、温度検出回路21の出力
端子22における出力電圧は、増大することになる。
以上を総括すると次のようになる。
温度が上昇して、発振回路214の発振周波数が低下
し、温度検出回路21の出力端子22の出力電圧、すなは
ち、デプレッション形MOSトランジスタ11のゲート電圧
が上昇して、ドレイン電流を増加させ、基本インバータ
回路を構成するエンハンスメント形MOSトランジスタ12
と13との、温度上昇によって減少したドレイン電流を回
復させるよう制御する。温度検出回路31も同様な動作を
し、逆極性のデプレッション形トランジスタ14のゲート
電圧を上昇させ本動作の負側を分担する。この結果、イ
ンバータ回路のスイッチング速度は低下せず常温時の性
能を維持する。
し、温度検出回路21の出力端子22の出力電圧、すなは
ち、デプレッション形MOSトランジスタ11のゲート電圧
が上昇して、ドレイン電流を増加させ、基本インバータ
回路を構成するエンハンスメント形MOSトランジスタ12
と13との、温度上昇によって減少したドレイン電流を回
復させるよう制御する。温度検出回路31も同様な動作を
し、逆極性のデプレッション形トランジスタ14のゲート
電圧を上昇させ本動作の負側を分担する。この結果、イ
ンバータ回路のスイッチング速度は低下せず常温時の性
能を維持する。
以上の説明より、明らかなように、MOSトランジスタ1
1、12、13、14の特性、及び温度検出回路21と31の回路
定数を適切に選ぶことにより、温度係数が一定、すなは
ち、スイッチング速度が温度に関係なく一定なインバー
タ回路が得られる。
1、12、13、14の特性、及び温度検出回路21と31の回路
定数を適切に選ぶことにより、温度係数が一定、すなは
ち、スイッチング速度が温度に関係なく一定なインバー
タ回路が得られる。
また本実施例のインバータ回路は、MOS集積回路装置
に、容易に適用出きることは明らかであり、この場合、
広い温度範囲において、動作速度が速くしかも一定なMO
S論理集積回路装置が得られる。
に、容易に適用出きることは明らかであり、この場合、
広い温度範囲において、動作速度が速くしかも一定なMO
S論理集積回路装置が得られる。
なお、以上の説明は、相補形MOSインバータ回路を例
として行ったが、シングルチャンネル形MOSインバータ
回路についても、本発明の主旨を逸脱しない限り適用出
きることは、勿論である。
として行ったが、シングルチャンネル形MOSインバータ
回路についても、本発明の主旨を逸脱しない限り適用出
きることは、勿論である。
さらに、温度検出回路として、インバータ回路を用い
た帰還発振器と倍電圧整流回路との組合せを例示してい
るが、本発明の主旨を逸脱しない限り、任意の形式のも
のが適用出きることは当然である。
た帰還発振器と倍電圧整流回路との組合せを例示してい
るが、本発明の主旨を逸脱しない限り、任意の形式のも
のが適用出きることは当然である。
以上説明したように本発明によれば、温度変化を検出
して、ドレイン電流の値を一定に保つよう制御すること
により、環境の温度が変化しても、スイッチング速度が
低下しないインバータ回路を提供出きる。
して、ドレイン電流の値を一定に保つよう制御すること
により、環境の温度が変化しても、スイッチング速度が
低下しないインバータ回路を提供出きる。
また、本インバータ回路を基本論理素子として用いる
ことにより、広い温度範囲で動作速度が速くしかも一定
なMOS論理集積回路装置が提供出きるという効果があ
る。
ことにより、広い温度範囲で動作速度が速くしかも一定
なMOS論理集積回路装置が提供出きるという効果があ
る。
第１図は本発明の一実施例を示す回路図、第２図（Ａ）
及び（Ｂ）は第１図に示した実施例における温度検出回
路21及び31を示す回路図、第３図は従来のインバータ回
路の一例を示す回路図である。 11……デプレッション形ＰチャンネルMOSトランジス
タ、12……エンハンスメント形ＰチャンネルMOSトラン
ジスタ、13……エンハンスメント形ＮチャンネルMOSト
ランジスタ、14……デプレッション形ＮチャンネルMOS
トランジスタ、15……電源端子、16……接地端子、17…
…入力端子、18……出力端子、21,31……温度検出回
路、22,32……温度検出回路の出力端子、211,212,311,3
12……ダイオード接続されたMOSトランシスタ、214,314
……発振回路、215,315……コンデンサ
及び（Ｂ）は第１図に示した実施例における温度検出回
路21及び31を示す回路図、第３図は従来のインバータ回
路の一例を示す回路図である。 11……デプレッション形ＰチャンネルMOSトランジス
タ、12……エンハンスメント形ＰチャンネルMOSトラン
ジスタ、13……エンハンスメント形ＮチャンネルMOSト
ランジスタ、14……デプレッション形ＮチャンネルMOS
トランジスタ、15……電源端子、16……接地端子、17…
…入力端子、18……出力端子、21,31……温度検出回
路、22,32……温度検出回路の出力端子、211,212,311,3
12……ダイオード接続されたMOSトランシスタ、214,314
……発振回路、215,315……コンデンサ
Claims (2)
- 【請求項１】MOSトランジスタで構成され入力信号に対
して反転された信号を出力するインバータ手段と、前記
インバータ手段と直列に接続された第一のデプレッショ
ン形MOSトランジスタと、周囲温度の変化に対応した直
流電圧を前記デプレッション形MOSトランジスタのゲー
トに印加する温度検出手段とを備え、前記直列接続され
たインバータ回路と前記デプレッション形MOSトランジ
スタとが異なる電源端子間に接続されているインバータ
回路において、 前記温度検出手段が、温度変化に対応して発振周波数が
変化する発振回路と、直列接続された２個のダイオード
と、 前記発振回路の出力側及び前記２個のダイオードの共通
接続点間に接続された容量素子とを備え、前記２個のダ
イオードの一方から前記直流電圧を供給されることを特
徴とするインバータ回路。 - 【請求項２】前記インバータ手段が互に相異なるチャン
ネル形の２個のMOSトランジスタで構成され、前記イン
バータ手段に対して前記第一のデプレッション形MOSト
ランジスタとは反対側に直列に接続された第二のデプレ
ッション形MOSトランジスタを備えたことを特徴とする
請求項１記載のインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034399A JP3024155B2 (ja) | 1990-02-14 | 1990-02-14 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034399A JP3024155B2 (ja) | 1990-02-14 | 1990-02-14 | インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03237818A JPH03237818A (ja) | 1991-10-23 |
| JP3024155B2 true JP3024155B2 (ja) | 2000-03-21 |
Family
ID=12413109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034399A Expired - Fee Related JP3024155B2 (ja) | 1990-02-14 | 1990-02-14 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024155B2 (ja) |
-
1990
- 1990-02-14 JP JP2034399A patent/JP3024155B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03237818A (ja) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473762A (en) | Semiconductor integrated circuit with a response time compensated with respect to temperature | |
| US4071783A (en) | Enhancement/depletion mode field effect transistor driver | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| US6407594B1 (en) | Zero bias current driver control circuit | |
| US4816705A (en) | Bi-CMOS logic circuit | |
| KR920006014B1 (ko) | 입력버퍼 및 임계전압 증가방법 | |
| US3961279A (en) | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors | |
| US5565795A (en) | Level converting circuit for reducing an on-quiescence current | |
| US4092548A (en) | Substrate bias modulation to improve mosfet circuit performance | |
| US4490632A (en) | Noninverting amplifier circuit for one propagation delay complex logic gates | |
| JPS62114325A (ja) | ゲ−ト回路 | |
| US4256974A (en) | Metal oxide semiconductor (MOS) input circuit with hysteresis | |
| EP0562719B1 (en) | An integrated circuit device made by compound semiconductor | |
| US4596939A (en) | Schmitt trigger input gate having delayed feedback for pulse width discrimination | |
| US4240039A (en) | MOS Differential amplifier | |
| JPH0786917A (ja) | インバータ回路 | |
| EP0403174B1 (en) | Differential amplifying circuit operable at high speed | |
| JPH0428226Y2 (ja) | ||
| US6501320B1 (en) | Self-powered, maximum-conductive, low turn-on voltage CMOS rectifier | |
| JP3024155B2 (ja) | インバータ回路 | |
| CN115167598A (zh) | 电源电压选择电路 | |
| US5361000A (en) | Reference potential generating circuit | |
| US4016595A (en) | Field effect transistor switching circuit | |
| KR940002771B1 (ko) | 반도체 회로장치 | |
| US5087836A (en) | Electronic circuit including a parallel combination of an E-FET and a D-FET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |