JP3022598B2 - 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造 - Google Patents
高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造Info
- Publication number
- JP3022598B2 JP3022598B2 JP7522678A JP52267895A JP3022598B2 JP 3022598 B2 JP3022598 B2 JP 3022598B2 JP 7522678 A JP7522678 A JP 7522678A JP 52267895 A JP52267895 A JP 52267895A JP 3022598 B2 JP3022598 B2 JP 3022598B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- base
- mis structure
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 40
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- 229910052796 boron Inorganic materials 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims 3
- 238000010276 construction Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000000370 acceptor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 この発明はMIS構造に関する。
MIS（金属−絶縁体−半導体）構造は一連の重要な半
導体デバイスの基礎を成すものである。MIS構造で特徴
のあるものは、絶縁体を介して電気的に絶縁されて半導
体の表面に配置されたゲート電極で、これに電界がかけ
られるとゲート電極の下にある半導体の表面近くの範囲
（チャネル）の電気抵抗が制御される。このような構造
はそれ故屡々IG（絶縁ゲート）構造とも称される。チャ
ネル領域はこれと異なる導電形にドープされた半導体の
２つの他の領域を接続する。チャネル領域の導電形に相
当した極性、即ちｎ形ドープの際には負、ｐ形ドープの
際には正の極性を持つゲート電圧は電気的に導電性の反
転層をチャネル領域に生成する。このようなMIS構造の
チャネル領域の制御性は印加されるゲート電圧、チャネ
ル領域のドーパント濃度及びまた絶縁体膜の厚さに依存
する。一般にMIS構造においてはドリフト領域と呼ばれ
る第一の半導体領域が設けられ、その表面にベースと呼
ばれる第二の半導体領域が拡散（DMOS技術）或いは注入
により形成される。このベースにソースと呼ばれる第三
の半導体領域が拡散或いは注入により形成される。ソー
スとドリフト領域とは同一の導電形、通常は正孔に比し
て電子の方が移動度が高いのでｎ導電形に選ばれてい
る。ソースは一般にドリフト領域よりも明らかに高くド
ープされる。これに対してベースは他の導電形、即ち通
常ｐ導電形に選ばれている。ソース領域とドリフト領域
とを接続するベースの表面に近い範囲はチャネル領域を
形成する。一般にチャネル領域以外の範囲においてベー
スとソースとはソース電極を介して電気的に短絡され、
即ち同一電位に置かれている。ドリフト領域は一般に例
えばエピタキシャル成長により半導体基板に生成されて
いる。
導体デバイスの基礎を成すものである。MIS構造で特徴
のあるものは、絶縁体を介して電気的に絶縁されて半導
体の表面に配置されたゲート電極で、これに電界がかけ
られるとゲート電極の下にある半導体の表面近くの範囲
（チャネル）の電気抵抗が制御される。このような構造
はそれ故屡々IG（絶縁ゲート）構造とも称される。チャ
ネル領域はこれと異なる導電形にドープされた半導体の
２つの他の領域を接続する。チャネル領域の導電形に相
当した極性、即ちｎ形ドープの際には負、ｐ形ドープの
際には正の極性を持つゲート電圧は電気的に導電性の反
転層をチャネル領域に生成する。このようなMIS構造の
チャネル領域の制御性は印加されるゲート電圧、チャネ
ル領域のドーパント濃度及びまた絶縁体膜の厚さに依存
する。一般にMIS構造においてはドリフト領域と呼ばれ
る第一の半導体領域が設けられ、その表面にベースと呼
ばれる第二の半導体領域が拡散（DMOS技術）或いは注入
により形成される。このベースにソースと呼ばれる第三
の半導体領域が拡散或いは注入により形成される。ソー
スとドリフト領域とは同一の導電形、通常は正孔に比し
て電子の方が移動度が高いのでｎ導電形に選ばれてい
る。ソースは一般にドリフト領域よりも明らかに高くド
ープされる。これに対してベースは他の導電形、即ち通
常ｐ導電形に選ばれている。ソース領域とドリフト領域
とを接続するベースの表面に近い範囲はチャネル領域を
形成する。一般にチャネル領域以外の範囲においてベー
スとソースとはソース電極を介して電気的に短絡され、
即ち同一電位に置かれている。ドリフト領域は一般に例
えばエピタキシャル成長により半導体基板に生成されて
いる。
このようなMIS構造は、ドレイン領域或いは単にドレ
インとも呼ばれる通常高くドープされたもう一つの半導
体領域を設け、これにドレイン電極を接続することによ
り、MISFET（金属−絶縁体−半導体−電界−効果−トラ
ンジスタ）またIGBT（絶縁−ゲート−バイポーラ−トラ
ンジスタ）に構成される。ソースとドレインとの間には
デバイスの動作電圧が印加される。ドレイン領域はドリ
フト領域のソースと同一側の表面に形成される（横型構
造）か、ドリフト領域或いは半導体基板の反対側に形成
される（縦型構造）。縦型構造は特に大電流、高電圧を
伴うパワーエレクトロニクスに適している。なぜならド
リフト領域の表面近くの水平範囲だけでなく、ドリフト
領域及び場合によっては半導体基板の全体が電流伝送及
び電圧降下に用立てられるからである。ドレイン領域を
ドリフト領域と同じ導電形、即ち通常ｎ導電形に選ぶ場
合、MISFETが得られる。これに対してドレイン領域をド
リフト領域と反対の導電形に選ぶ場合、ドレイン領域と
ドリフト領域との間に付加的なpn接合ができるのでバイ
ポーラデバイス、即ちIGBT（絶縁−ゲートバイポーラ−
トランジスタ）が得られる。この場合慣用的には、ソー
スはバイポーラトランジスタのエミッタ、またドレイン
はバイポーラトランジスタのコレクタと呼ばれる。
インとも呼ばれる通常高くドープされたもう一つの半導
体領域を設け、これにドレイン電極を接続することによ
り、MISFET（金属−絶縁体−半導体−電界−効果−トラ
ンジスタ）またIGBT（絶縁−ゲート−バイポーラ−トラ
ンジスタ）に構成される。ソースとドレインとの間には
デバイスの動作電圧が印加される。ドレイン領域はドリ
フト領域のソースと同一側の表面に形成される（横型構
造）か、ドリフト領域或いは半導体基板の反対側に形成
される（縦型構造）。縦型構造は特に大電流、高電圧を
伴うパワーエレクトロニクスに適している。なぜならド
リフト領域の表面近くの水平範囲だけでなく、ドリフト
領域及び場合によっては半導体基板の全体が電流伝送及
び電圧降下に用立てられるからである。ドレイン領域を
ドリフト領域と同じ導電形、即ち通常ｎ導電形に選ぶ場
合、MISFETが得られる。これに対してドレイン領域をド
リフト領域と反対の導電形に選ぶ場合、ドレイン領域と
ドリフト領域との間に付加的なpn接合ができるのでバイ
ポーラデバイス、即ちIGBT（絶縁−ゲートバイポーラ−
トランジスタ）が得られる。この場合慣用的には、ソー
スはバイポーラトランジスタのエミッタ、またドレイン
はバイポーラトランジスタのコレクタと呼ばれる。
MIS構造及びこれにより形成されたデバイスは一般に
半導体材料としてシリコン（Si）、絶縁体膜として二酸
化シリコン（SiO2）で形成されているので、MOS（金属
−酸化物−半導体）構造とも呼ばれる。しかしながら他
の半導体材料及び他の絶縁体膜を備えたMIS構造も公知
である。
半導体材料としてシリコン（Si）、絶縁体膜として二酸
化シリコン（SiO2）で形成されているので、MOS（金属
−酸化物−半導体）構造とも呼ばれる。しかしながら他
の半導体材料及び他の絶縁体膜を備えたMIS構造も公知
である。
半導体材料としての炭化ケイ素（SiC）に形成された
横型MOSFETは、SiC基板の表面にイオン注入により形成
されたソース領域と、その同一表面にソース領域に対し
て水平方向にずれて配置され、同様にイオン注入により
SiC基板に形成されたドレイン領域を含んでいる。しか
しながらベースは設けられていない。むしろSiC基板自
体がソース及びドレインとは反対の導電形にドープされ
ている。ソースとドレインとの間に配置されたチャネル
領域はSiC基板で作られ、二酸化シリコンからなる絶縁
体膜を介して電気的にSiC基板から絶縁されたゲート電
極により制御可能である。ソース及びドレイン領域はそ
れぞれソース並びにドレイン電極を介して接続されてい
る（国際特許出願公開第89/04056号明細書）。
横型MOSFETは、SiC基板の表面にイオン注入により形成
されたソース領域と、その同一表面にソース領域に対し
て水平方向にずれて配置され、同様にイオン注入により
SiC基板に形成されたドレイン領域を含んでいる。しか
しながらベースは設けられていない。むしろSiC基板自
体がソース及びドレインとは反対の導電形にドープされ
ている。ソースとドレインとの間に配置されたチャネル
領域はSiC基板で作られ、二酸化シリコンからなる絶縁
体膜を介して電気的にSiC基板から絶縁されたゲート電
極により制御可能である。ソース及びドレイン領域はそ
れぞれソース並びにドレイン電極を介して接続されてい
る（国際特許出願公開第89/04056号明細書）。
他の横型SiC−MOSFETは、シリコン基板の上にエピタ
キシャル成長により形成されたｎ導電形の第一のβSiC
層と、この第一のSiC層の上にエピタキシャル成長によ
り形成されボロンでｐ導電形にドープされた第二のSiC
層と、それぞれ第二のSiC層に窒素をイオン注入するこ
とにより作られる、従ってｎ導電形にドープされるソー
ス領域とドレイン領域とを含んでいる。ｐ導電形の第二
のSiC層の上にはソースとドレインとの間において酸化
膜が、その上にゲート電極が配置されている（日本国特
許英文抄録、第15巻、第165号（Ｅ−1061）、1991年４
月25日、特開平03−034573号）。
キシャル成長により形成されたｎ導電形の第一のβSiC
層と、この第一のSiC層の上にエピタキシャル成長によ
り形成されボロンでｐ導電形にドープされた第二のSiC
層と、それぞれ第二のSiC層に窒素をイオン注入するこ
とにより作られる、従ってｎ導電形にドープされるソー
ス領域とドレイン領域とを含んでいる。ｐ導電形の第二
のSiC層の上にはソースとドレインとの間において酸化
膜が、その上にゲート電極が配置されている（日本国特
許英文抄録、第15巻、第165号（Ｅ−1061）、1991年４
月25日、特開平03−034573号）。
公知の縦型SiCトレンチMOSFETは、ｎ導電形の基板の
上の第一のｎ導電形のSiCエピタキシャル層、ｎ導電形
のSiC膜の上に配置された第二のｐ導電形のSiCエピタキ
シャル層、この第二のｐ導電形のSiC層の表面にイオン
注入されたｎ導電形のソース領域を含む。ｎ導電形のソ
ース領域と第二のｐ導電形のSiC層を通して、第一のSiC
層の下にまで達する溝（トレンチ）がエッチングで形成
されている。この溝は酸化膜で覆われ、その後ゲート電
極で埋められている。ｎ導電形の基板のゲートと反対側
にはドレイン電極が配置されている。第二のｐ導電形の
SiC層はベース領域として設けられている（日本国特許
英文抄録、第17巻、第６号（Ｅ−1302）、1993年１月７
日、特開平04−239778号）。
上の第一のｎ導電形のSiCエピタキシャル層、ｎ導電形
のSiC膜の上に配置された第二のｐ導電形のSiCエピタキ
シャル層、この第二のｐ導電形のSiC層の表面にイオン
注入されたｎ導電形のソース領域を含む。ｎ導電形のソ
ース領域と第二のｐ導電形のSiC層を通して、第一のSiC
層の下にまで達する溝（トレンチ）がエッチングで形成
されている。この溝は酸化膜で覆われ、その後ゲート電
極で埋められている。ｎ導電形の基板のゲートと反対側
にはドレイン電極が配置されている。第二のｐ導電形の
SiC層はベース領域として設けられている（日本国特許
英文抄録、第17巻、第６号（Ｅ−1302）、1993年１月７
日、特開平04−239778号）。
同様に構成されたSiCベースの縦型トレンチMOSFETは
アメリカ合衆国特許第5170231号明細書により公知であ
る。この公知のSiCトレンチMOSFETにおいては、ベース
領域として設けられた第二のSiCエピタキシャル層はエ
ピタキシャル成長の間にアルミニウムでドープされてい
る。ｎ導電形の基板はSiCからなる。
アメリカ合衆国特許第5170231号明細書により公知であ
る。この公知のSiCトレンチMOSFETにおいては、ベース
領域として設けられた第二のSiCエピタキシャル層はエ
ピタキシャル成長の間にアルミニウムでドープされてい
る。ｎ導電形の基板はSiCからなる。
拡散によりベースを形成し、このベースにソースを拡
散により形成するMIS構造は、SiCでの拡散プロセスが不
可能或いは可能であったとしても非常に困難であるの
で、SiCでは実際上実現できない。
散により形成するMIS構造は、SiCでの拡散プロセスが不
可能或いは可能であったとしても非常に困難であるの
で、SiCでは実際上実現できない。
MIS構造の設計に際しては相互に影響し合う多数の相
異なる技術的及び物理的周辺条件を配慮しなければなら
ない。このような周辺条件は、特にソースとドレインと
の間の導通電圧ができるだけ低く調整可能であること、
即ち導通時に電流の流れるチャネル領域の抵抗ができる
だけ小さいこと、チャネル領域を制御するゲート電極に
おける閾値電圧ができるだけ低く調整可能であること、
そして少数キャリアによって惹起される寄生バイポーラ
効果が抑制されることである。さらにMIS構造を高電圧
において使用する場合には、MIS構造は阻止時における
高いブレークダウン耐性を持たなければならない。
異なる技術的及び物理的周辺条件を配慮しなければなら
ない。このような周辺条件は、特にソースとドレインと
の間の導通電圧ができるだけ低く調整可能であること、
即ち導通時に電流の流れるチャネル領域の抵抗ができる
だけ小さいこと、チャネル領域を制御するゲート電極に
おける閾値電圧ができるだけ低く調整可能であること、
そして少数キャリアによって惹起される寄生バイポーラ
効果が抑制されることである。さらにMIS構造を高電圧
において使用する場合には、MIS構造は阻止時における
高いブレークダウン耐性を持たなければならない。
特に問題なのは、寄生バイポーラ効果に属するいわゆ
るラッチアップ効果である。ラッチアップは、ソース、
ベース及びドリフト領域によってMIS構造内に形成され
たnpn或いはpnpトランジスタが制御され、ゲート電圧に
よるチャネル領域の電流の制御性がこれによって部分的
に或いは全く失われるときに、導通範囲における電流が
大き過ぎる際に（静的ラッチアップ）或いはソース・ド
レイン電圧のオン・オフの際に（動的ラッチアップ）起
こる。その場合ドリフト領域とベース領域との間のpn接
合からベースに接触しているソース電極に電流もしくは
前記オン・オフの際にはキャリアの移動が生ずる。この
場合このキャリアはベース領域における電気的バルク抵
抗に打ち勝たなければならないが、この抵抗はソース領
域全体の下側のベースの範囲を通って移動するキャリア
に対して最も大きい。従って、水平方向のバルク抵抗Ｒ
とキャリアの電流Ｉとの積に等しい電圧降下ΔＵ＝Ｒ・
Ｉもこのキャリアに対して最大となる。ラッチアップを
回避するためには、この電圧降下ΔＵがソースとベース
との間のpn接合の障壁電圧（ビルト・イン電圧）よりも
小さくなければならない。
るラッチアップ効果である。ラッチアップは、ソース、
ベース及びドリフト領域によってMIS構造内に形成され
たnpn或いはpnpトランジスタが制御され、ゲート電圧に
よるチャネル領域の電流の制御性がこれによって部分的
に或いは全く失われるときに、導通範囲における電流が
大き過ぎる際に（静的ラッチアップ）或いはソース・ド
レイン電圧のオン・オフの際に（動的ラッチアップ）起
こる。その場合ドリフト領域とベース領域との間のpn接
合からベースに接触しているソース電極に電流もしくは
前記オン・オフの際にはキャリアの移動が生ずる。この
場合このキャリアはベース領域における電気的バルク抵
抗に打ち勝たなければならないが、この抵抗はソース領
域全体の下側のベースの範囲を通って移動するキャリア
に対して最も大きい。従って、水平方向のバルク抵抗Ｒ
とキャリアの電流Ｉとの積に等しい電圧降下ΔＵ＝Ｒ・
Ｉもこのキャリアに対して最大となる。ラッチアップを
回避するためには、この電圧降下ΔＵがソースとベース
との間のpn接合の障壁電圧（ビルト・イン電圧）よりも
小さくなければならない。
ラッチアップ効果を回避するためにシリコンをベース
とするMIS構造においては、ｐ形にドープされたベース
領域をｎ形にドープされたソース領域の下側の部分領域
においてより強くドープすることが公知である。これに
よりベース領域のこのp+にドープされた部分領域におけ
る水平方向のバルク抵抗が低下する。この高くドープさ
れたベース部分領域を作る際には、ベースのチャネル領
域も高くドープされないようにして、ゲートにおける閾
値電圧を上げないようにすることが必要である。
とするMIS構造においては、ｐ形にドープされたベース
領域をｎ形にドープされたソース領域の下側の部分領域
においてより強くドープすることが公知である。これに
よりベース領域のこのp+にドープされた部分領域におけ
る水平方向のバルク抵抗が低下する。この高くドープさ
れたベース部分領域を作る際には、ベースのチャネル領
域も高くドープされないようにして、ゲートにおける閾
値電圧を上げないようにすることが必要である。
ドイツ連邦共和国特許第2703877号明細書、ヨーロッ
パ特許出願公開第0481153号明細書或いは日本国特許英
文抄録、第10巻、第42号（E382）、1986年２月19日、特
開昭60−196975号により公知の縦型シリコンMOSFET並び
にビー・ジェイ・バリガ著「最近のパワーデバイス」19
87年、ジョン・ウィリー・アンド・ソンズ（ニューヨー
ク）、368頁乃至371頁から公知の縦型シリコンIGBTにお
いてはベースの高くドープされたp+形部分領域がソース
の一部の下側にしか延びていない。上記２つのMSFETに
おいてはp+形の部分領域はイオン注入により作られてい
るが、最後に挙げたIGBTにおいてはこれに対して拡散に
より作られている。ベースのチャネル領域の反対側には
ソース領域とベースの高ドープp+部分領域とがソース電
極を介してそれぞれ短絡されている。さらにドイツ連邦
共和国特許第2703877号明細書により公知のシリコンMOS
FETにおいてはベース領域がドリフト領域への移行領域
において高くドープされている。この移行領域はソース
領域をウェル状に取り囲み、ある角度でドリフト領域の
表面に当接している。
パ特許出願公開第0481153号明細書或いは日本国特許英
文抄録、第10巻、第42号（E382）、1986年２月19日、特
開昭60−196975号により公知の縦型シリコンMOSFET並び
にビー・ジェイ・バリガ著「最近のパワーデバイス」19
87年、ジョン・ウィリー・アンド・ソンズ（ニューヨー
ク）、368頁乃至371頁から公知の縦型シリコンIGBTにお
いてはベースの高くドープされたp+形部分領域がソース
の一部の下側にしか延びていない。上記２つのMSFETに
おいてはp+形の部分領域はイオン注入により作られてい
るが、最後に挙げたIGBTにおいてはこれに対して拡散に
より作られている。ベースのチャネル領域の反対側には
ソース領域とベースの高ドープp+部分領域とがソース電
極を介してそれぞれ短絡されている。さらにドイツ連邦
共和国特許第2703877号明細書により公知のシリコンMOS
FETにおいてはベース領域がドリフト領域への移行領域
において高くドープされている。この移行領域はソース
領域をウェル状に取り囲み、ある角度でドリフト領域の
表面に当接している。
シリコンに形成された縦型MOSFET（フランス特許出願
公開第2559958号明細書、日本国特許英文抄録、第12
巻、第375号（Ｅ−666）、1988年10月７日、特開昭63−
122277号、「パワー半導体デバイス及びICに関する第３
回国際シンポジウム議事録」ISPSD '91、195頁乃至197
頁）及び縦型IGBT（日本国特許英文抄録、第17巻、第35
6号（Ｅ−1394）、1993年７月６日、特開平05−055583
号、「パワー半導体デバイス及びICに関する第３回国際
シンポジウム議事録」ISPSD '91、211頁乃至214頁）は
公知であり、これらにおいてはｐベースのボロンのイオ
ン注入により高くドープされたp+部分領域がソース領域
の全体の下側に延びている。
公開第2559958号明細書、日本国特許英文抄録、第12
巻、第375号（Ｅ−666）、1988年10月７日、特開昭63−
122277号、「パワー半導体デバイス及びICに関する第３
回国際シンポジウム議事録」ISPSD '91、195頁乃至197
頁）及び縦型IGBT（日本国特許英文抄録、第17巻、第35
6号（Ｅ−1394）、1993年７月６日、特開平05−055583
号、「パワー半導体デバイス及びICに関する第３回国際
シンポジウム議事録」ISPSD '91、211頁乃至214頁）は
公知であり、これらにおいてはｐベースのボロンのイオ
ン注入により高くドープされたp+部分領域がソース領域
の全体の下側に延びている。
さらに日本国特許英文抄録、第10巻、第158号（Ｅ−4
09）、1986年６月６日から同様にシリコンに形成された
縦型MOSFETが公知であり、これにおいてはｐ形ベース領
域がｎ形にドープされたドリフト領域への接合領域にお
いて高くドープされている。ベースの高くドープされた
p+接合領域によりMOSFETのブレークダウン耐圧が高めら
れる。
09）、1986年６月６日から同様にシリコンに形成された
縦型MOSFETが公知であり、これにおいてはｐ形ベース領
域がｎ形にドープされたドリフト領域への接合領域にお
いて高くドープされている。ベースの高くドープされた
p+接合領域によりMOSFETのブレークダウン耐圧が高めら
れる。
この発明の課題は、 （ｉ）定格運転時の静的及び動的損失電力が小さく、 （ii）少なくとも約200Vから少なくとも約5000Vまでの
阻止電圧に適合し、 （iii）高いラッチアップ耐性を持ち、 （iv）200℃或いはそれ以上の温度においても、特にチ
ャネル領域の導通及び阻止特性に関し充分な堅牢性を備
えた MIS構造を提供することにある。
阻止電圧に適合し、 （iii）高いラッチアップ耐性を持ち、 （iv）200℃或いはそれ以上の温度においても、特にチ
ャネル領域の導通及び阻止特性に関し充分な堅牢性を備
えた MIS構造を提供することにある。
この課題はこの発明によれば、請求項１に記載の特徴
事項により解決される。即ち、１つの導電形のベース領
域をこれと反対の導電形のドリフト領域の表面上に或い
は表面部分に設け、このベース領域にドリフト領域と同
じ導電形のソース領域が配置されている。ベース領域
は、少なくとも部分的にソース領域の下側にあって直接
ソース領域に接している部分領域において、ソース領域
とドリフト領域との間にあり絶縁体膜及びその上にチャ
ネル領域の抵抗を制御するゲート電極が設けられている
チャネル領域より高いキャリア濃度を持っている。ドリ
フト領域、ベース領域及びソース領域はそれぞれ炭化ケ
イ素（SiC）の半導体材料で作られている。
事項により解決される。即ち、１つの導電形のベース領
域をこれと反対の導電形のドリフト領域の表面上に或い
は表面部分に設け、このベース領域にドリフト領域と同
じ導電形のソース領域が配置されている。ベース領域
は、少なくとも部分的にソース領域の下側にあって直接
ソース領域に接している部分領域において、ソース領域
とドリフト領域との間にあり絶縁体膜及びその上にチャ
ネル領域の抵抗を制御するゲート電極が設けられている
チャネル領域より高いキャリア濃度を持っている。ドリ
フト領域、ベース領域及びソース領域はそれぞれ炭化ケ
イ素（SiC）の半導体材料で作られている。
MIS構造の半導体として炭化ケイ素を使用することに
よって定格運転中の損失電力をシリコンに比較して明ら
かに減少させることができ（部分課題（ｉ））、シリコ
ンの場合より同じ体積で阻止能力が高く（部分課題（i
i））、並びにシリコンをベースとするMIS構造がもはや
機能できない200℃或いはそれ以上の温度においても高
い堅牢性及び動作確実性（部分課題（iv））を達成する
ことができる。
よって定格運転中の損失電力をシリコンに比較して明ら
かに減少させることができ（部分課題（ｉ））、シリコ
ンの場合より同じ体積で阻止能力が高く（部分課題（i
i））、並びにシリコンをベースとするMIS構造がもはや
機能できない200℃或いはそれ以上の温度においても高
い堅牢性及び動作確実性（部分課題（iv））を達成する
ことができる。
ベース領域のソース領域の下側に高くドープされた部
分領域により高いラッチアップ耐性が保証される（部分
課題（iii））。
分領域により高いラッチアップ耐性が保証される（部分
課題（iii））。
この発明によるMIS構造の有利な構成及び改良は請求
項１の従属請求項に記載されている。
項１の従属請求項に記載されている。
以下、この発明を図面を参照して実施例について詳細
に説明する。なお、図面において、 図１は、ｎ形のドリフト領域にイオン注入により形成
されたｐ形のベース領域と、この領域にイオン注入によ
り形成されたn+形のソース領域の下側にp+形の部分領域
を備えたプレーナ型MIS構造を、 図２は、p+形にドープされｎ形のドリフト領域に接す
るベース領域の接合領域を備えたMIS構造を、 図３は、三重イオン注入により作られたドーピングプ
ロフィルを、 図４は、ベース領域としてエピタキシャル成長により
形成されたｐ層の備えたMIS構造を、 図５は、MISFET或いはIGBTとして構成されたMIS構造
を、 図６は、トレンチ−MIS構造をそれぞれ概略的に示
す。なお、各図においてMIS構造の互いに対応する部分
は同一の符号で示されている。
に説明する。なお、図面において、 図１は、ｎ形のドリフト領域にイオン注入により形成
されたｐ形のベース領域と、この領域にイオン注入によ
り形成されたn+形のソース領域の下側にp+形の部分領域
を備えたプレーナ型MIS構造を、 図２は、p+形にドープされｎ形のドリフト領域に接す
るベース領域の接合領域を備えたMIS構造を、 図３は、三重イオン注入により作られたドーピングプ
ロフィルを、 図４は、ベース領域としてエピタキシャル成長により
形成されたｐ層の備えたMIS構造を、 図５は、MISFET或いはIGBTとして構成されたMIS構造
を、 図６は、トレンチ−MIS構造をそれぞれ概略的に示
す。なお、各図においてMIS構造の互いに対応する部分
は同一の符号で示されている。
図１においてドリフト領域は１で、ドリフト領域の表
面は10で、ソース領域は２で、ソース領域の表面は20
で、ベース領域は３で、ベース領域の表面は30で、ベー
ス領域３のチャネル領域は32で、ベース領域３の部分領
域は33で、絶縁体領域は５で、ゲート電極はＧで、ソー
ス電極はＳで示されている。ドリフト領域１は炭化ケイ
素（SiC）からなるｎ導電形の半導体領域、好適にはエ
ピタキシャル成長により形成され例えば窒素（Ｎ）でド
ープされるSiC層である。ベース領域３はその２つの付
属する領域、即ちチャネル領域32と部分領域33と共にSi
Cからなるｐ導電形の半導体領域である。ソース領域２
は、好適にはドリフト領域１より高いキャリア濃度
（n+）を備えたSiCからなるｎ導電形の半導体領域であ
る。ｐ形のベース領域３はドリフト領域１の表面10の中
に配置され、好適にはドーパント原子をアクセプタとし
てドリフト領域１にイオン注入することによって作られ
る。n+形のソース領域２は好適にはドーパント原子をド
ナーとしてイオン注入することによりベース領域３に作
られ、ドリフト領域１からベース領域３によって完全に
隔てられている。ベース領域３の表面30に接して配置さ
れたチャネル領域32の上には、好適にはソース領域２の
表面20の一部の上にまで延びている絶縁体領域５が配置
されている。絶縁体領域５の上にはゲート電極Ｇがチャ
ネル領域32の電気抵抗の制御のために設けられている。
ソース電極Ｓは絶縁体領域５で覆われていないソース領
域２の自由表面の少なくとも一部の上及びベース領域３
が接する表面30の少なくとも自由部分の上に配置されて
いる。それ故ソース電極Ｓによってソース領域２とベー
ス領域３とは電気的に短絡されている。
面は10で、ソース領域は２で、ソース領域の表面は20
で、ベース領域は３で、ベース領域の表面は30で、ベー
ス領域３のチャネル領域は32で、ベース領域３の部分領
域は33で、絶縁体領域は５で、ゲート電極はＧで、ソー
ス電極はＳで示されている。ドリフト領域１は炭化ケイ
素（SiC）からなるｎ導電形の半導体領域、好適にはエ
ピタキシャル成長により形成され例えば窒素（Ｎ）でド
ープされるSiC層である。ベース領域３はその２つの付
属する領域、即ちチャネル領域32と部分領域33と共にSi
Cからなるｐ導電形の半導体領域である。ソース領域２
は、好適にはドリフト領域１より高いキャリア濃度
（n+）を備えたSiCからなるｎ導電形の半導体領域であ
る。ｐ形のベース領域３はドリフト領域１の表面10の中
に配置され、好適にはドーパント原子をアクセプタとし
てドリフト領域１にイオン注入することによって作られ
る。n+形のソース領域２は好適にはドーパント原子をド
ナーとしてイオン注入することによりベース領域３に作
られ、ドリフト領域１からベース領域３によって完全に
隔てられている。ベース領域３の表面30に接して配置さ
れたチャネル領域32の上には、好適にはソース領域２の
表面20の一部の上にまで延びている絶縁体領域５が配置
されている。絶縁体領域５の上にはゲート電極Ｇがチャ
ネル領域32の電気抵抗の制御のために設けられている。
ソース電極Ｓは絶縁体領域５で覆われていないソース領
域２の自由表面の少なくとも一部の上及びベース領域３
が接する表面30の少なくとも自由部分の上に配置されて
いる。それ故ソース電極Ｓによってソース領域２とベー
ス領域３とは電気的に短絡されている。
ソース領域２の表面20から見て、ソース領域２全体の
下側に直接ソース領域２に接して延びている部分領域33
においてベース領域３は、少なくともチャネル領域32よ
り高いもキャリア濃度（p+）に形成されている。これは
好ましくはソース領域２の下側のベース領域３のこの領
域部分33に追加的なドーパント原子（アクセプタ）をイ
オン注入することによって得られる。その場合イオンの
注入深度は、イオンエネルギーを適当に選択することに
よって、多数のイオンが部分領域33に達し、そこにアク
セプタとして正孔のキャリア濃度を高めるように調整さ
れる。図示のMIS構造の実施例においてはp+形の部分領
域33並びにn+形のソース領域２を作るための両方のイオ
ン注入に際してそれぞれ同一のマスクを使用して表面20
の範囲外にある表面部分を覆う。
下側に直接ソース領域２に接して延びている部分領域33
においてベース領域３は、少なくともチャネル領域32よ
り高いもキャリア濃度（p+）に形成されている。これは
好ましくはソース領域２の下側のベース領域３のこの領
域部分33に追加的なドーパント原子（アクセプタ）をイ
オン注入することによって得られる。その場合イオンの
注入深度は、イオンエネルギーを適当に選択することに
よって、多数のイオンが部分領域33に達し、そこにアク
セプタとして正孔のキャリア濃度を高めるように調整さ
れる。図示のMIS構造の実施例においてはp+形の部分領
域33並びにn+形のソース領域２を作るための両方のイオ
ン注入に際してそれぞれ同一のマスクを使用して表面20
の範囲外にある表面部分を覆う。
ソース領域２の下側の好適には注入されたp+形の部分
領域33によってこの臨界範囲におけるベース領域３のバ
ルク抵抗は低減されている。これによりMIS構造のより
高いラッチアップ耐性が得られる。p+形の部分領域33に
おけるドーパント濃度（即ちドーピング）は半導体材
料、ソース領域２のドーピング及びこれから生ずるソー
ス領域２とベース領域３との間のpn接合のビルト・イン
電圧に関係して、さらにベース領域３とドリフト領域１
との間のpn接合にMIS構造の阻止時に加わる電圧に関係
して選ばれ、好ましくはソース領域２のドーピングより
小さい。部分領域33はそのソース領域２と反対側でも直
接ドリフト領域１に接するように形成することができ
る。
領域33によってこの臨界範囲におけるベース領域３のバ
ルク抵抗は低減されている。これによりMIS構造のより
高いラッチアップ耐性が得られる。p+形の部分領域33に
おけるドーパント濃度（即ちドーピング）は半導体材
料、ソース領域２のドーピング及びこれから生ずるソー
ス領域２とベース領域３との間のpn接合のビルト・イン
電圧に関係して、さらにベース領域３とドリフト領域１
との間のpn接合にMIS構造の阻止時に加わる電圧に関係
して選ばれ、好ましくはソース領域２のドーピングより
小さい。部分領域33はそのソース領域２と反対側でも直
接ドリフト領域１に接するように形成することができ
る。
図２においては図１によるMIS構造の実施例の有利な
改良例を示す。ソース領域２の下側のp+形の部分領域33
の他にベース領域３は、直接ドリフト領域１に接し、接
合領域34として示される高くドープされた部分領域を備
える。接合領域34においてベース領域３はそのチャネル
領域32よりも強くｐ形（p+）に、好ましくはその部分領
域33よりも弱くｐ形にドープされている。ベース領域３
が接合領域34において高いキャリア濃度を持つことによ
り接合領域34とドリフト領域１との間のpn接合における
高いブレークダウン耐性が保証される。接合領域34のp+
形のドーピングは好ましくはアクセプタイオンをそれだ
け高いエネルギーでベース領域３の表面30に深くイオン
注入することにより作られる。接合領域34は適当に選ば
れたマスク技術によって、例えばその厚さが可変である
傾斜したマスクで、少なくともチャネル領域32から離れ
たベース領域３側においてベース領域３の表面30にまで
達するようにすることもできる。
改良例を示す。ソース領域２の下側のp+形の部分領域33
の他にベース領域３は、直接ドリフト領域１に接し、接
合領域34として示される高くドープされた部分領域を備
える。接合領域34においてベース領域３はそのチャネル
領域32よりも強くｐ形（p+）に、好ましくはその部分領
域33よりも弱くｐ形にドープされている。ベース領域３
が接合領域34において高いキャリア濃度を持つことによ
り接合領域34とドリフト領域１との間のpn接合における
高いブレークダウン耐性が保証される。接合領域34のp+
形のドーピングは好ましくはアクセプタイオンをそれだ
け高いエネルギーでベース領域３の表面30に深くイオン
注入することにより作られる。接合領域34は適当に選ば
れたマスク技術によって、例えばその厚さが可変である
傾斜したマスクで、少なくともチャネル領域32から離れ
たベース領域３側においてベース領域３の表面30にまで
達するようにすることもできる。
特に有利な実施例としてMIS構造は順次行われる三重
のイオン注入工程により作られる。第一のイオン注入工
程ではドリフト領域１の表面10のベース領域３の表面30
を規定する部分範囲にベース領域３が作られる。表面10
からの深度ｔに対するドーピング分布を適当に設定する
ことにより、ベース領域３は、好ましくはその表面30に
チャネル領域32として設けられる少なくとも１つの領域
に、そのドリフト領域１に対する接合領域34よりも低い
ドーピングを持つ領域が形成される。次に第二のイオン
注入工程においてソース領域２の表面20を規定するベー
ス領域３の表面30の部分範囲に部分領域33が作られる。
その場合イオンのドーピング濃度分布及びエネルギー
は、部分領域33がチャネル領域32より高くドープされる
ように設定される。最後に、第二のイオン注入工程と同
じ表面範囲に、第三のイオン注入工程でソース領域２が
表面20に作られる。この第三のイオン注入工程における
ドーピング分布は、ソース領域２が高いドープ濃度とな
るのが望ましいので、表面20にその最高値があり、その
下側にあるベース領域３の部分領域33に向かって順次低
下していくようにされる。第二及び第三のイオン注入工
程のドーピング分布は、高くドープされたソース領域２
が高くドープされた部分領域33に直接移行するように相
互に調整される。
のイオン注入工程により作られる。第一のイオン注入工
程ではドリフト領域１の表面10のベース領域３の表面30
を規定する部分範囲にベース領域３が作られる。表面10
からの深度ｔに対するドーピング分布を適当に設定する
ことにより、ベース領域３は、好ましくはその表面30に
チャネル領域32として設けられる少なくとも１つの領域
に、そのドリフト領域１に対する接合領域34よりも低い
ドーピングを持つ領域が形成される。次に第二のイオン
注入工程においてソース領域２の表面20を規定するベー
ス領域３の表面30の部分範囲に部分領域33が作られる。
その場合イオンのドーピング濃度分布及びエネルギー
は、部分領域33がチャネル領域32より高くドープされる
ように設定される。最後に、第二のイオン注入工程と同
じ表面範囲に、第三のイオン注入工程でソース領域２が
表面20に作られる。この第三のイオン注入工程における
ドーピング分布は、ソース領域２が高いドープ濃度とな
るのが望ましいので、表面20にその最高値があり、その
下側にあるベース領域３の部分領域33に向かって順次低
下していくようにされる。第二及び第三のイオン注入工
程のドーピング分布は、高くドープされたソース領域２
が高くドープされた部分領域33に直接移行するように相
互に調整される。
３つのイオン注入工程の順番は勿論任意に変えること
ができる。
ができる。
図３にはこのように３重にイオン注入された、図２の
実施例のMIS構造におけるドーピング分布の例を示す。
この図は、1cm3当たりのドーパント原子の数Ｎとドリフ
ト領域１の表面10から測定した深度ｔとの関係を、ソー
ス領域２、ベース領域３及びドリフト領域１を通り、表
面10、従って表面20に対して垂直な断面に沿って示して
いる。
実施例のMIS構造におけるドーピング分布の例を示す。
この図は、1cm3当たりのドーパント原子の数Ｎとドリフ
ト領域１の表面10から測定した深度ｔとの関係を、ソー
ス領域２、ベース領域３及びドリフト領域１を通り、表
面10、従って表面20に対して垂直な断面に沿って示して
いる。
ドリフト領域１のｎ形基礎ドープはn1で示され、深度
ｔ全体にわたってほぼ一定である。第一のイオン注入工
程で行われるベース領域３のｐ形ドープはp1で示されて
いる。深度ｔに関係したドーピングp1＝p1（ｔ）は深度
ｔ＝t33と深度ｔ＝t34との間で最高値（ピーク）を示
し、深度ｔ＝０とｔ＝t32との間において平坦である。
ｔ＝t32と最高値との間でドーピングp1（ｔ）は連続的
に上昇し、最高値と深度ｔ＝t34との間で比較的急激に
下降する。深度ｔ＝t34においてドーピングp1（ｔ）は
ドリフト領域１の基礎ドープn1を下回る。深度t34はそ
れ故にドリフト領域１に対するベース領域３の限界を規
定する。ドープ濃度p1（ｔ）の最高値付近の深度範囲に
よってベース領域３の高くドープされたp+形の接合領域
34が規定される。しかしながら図示された接合領域34或
いはまたベース領域３の部分領域33の限界はおよその限
界を表すに過ぎないことを指摘しておく。第二のイオン
注入工程において作られるベース領域３に対する他のｐ
形ドープはp2で表されている。深度ｔの関数p2（ｔ）と
してこのドープ濃度p2は深度ｔ＝t2深度t33との間で際
立った最高値を示す。深度t33においてドープp1とp2は
一致している、即ちp1（t33）＝p2（t33）であり、それ
より大きい深度ｔ＞t33で第二のドープp2は第一のドー
プp1より小さい。ソース領域２に対しては第三のイオン
注入工程でn2で表されているｎ形ドープが行われる。こ
の第三のドープ濃度n2（ｔ）はｔ＝０とｔ＝t2との間の
深度範囲において両ドープp1とp2の和よりも大きく、深
度ｔ＝t2においてドープp2と等しく、即ちn2（t2）＝p2
（t2）であり、それより大きい深度ｔ＞t2でさらに減少
する。従って深度t2の高ドープされたn+形のソース領域
２が生ずる。
ｔ全体にわたってほぼ一定である。第一のイオン注入工
程で行われるベース領域３のｐ形ドープはp1で示されて
いる。深度ｔに関係したドーピングp1＝p1（ｔ）は深度
ｔ＝t33と深度ｔ＝t34との間で最高値（ピーク）を示
し、深度ｔ＝０とｔ＝t32との間において平坦である。
ｔ＝t32と最高値との間でドーピングp1（ｔ）は連続的
に上昇し、最高値と深度ｔ＝t34との間で比較的急激に
下降する。深度ｔ＝t34においてドーピングp1（ｔ）は
ドリフト領域１の基礎ドープn1を下回る。深度t34はそ
れ故にドリフト領域１に対するベース領域３の限界を規
定する。ドープ濃度p1（ｔ）の最高値付近の深度範囲に
よってベース領域３の高くドープされたp+形の接合領域
34が規定される。しかしながら図示された接合領域34或
いはまたベース領域３の部分領域33の限界はおよその限
界を表すに過ぎないことを指摘しておく。第二のイオン
注入工程において作られるベース領域３に対する他のｐ
形ドープはp2で表されている。深度ｔの関数p2（ｔ）と
してこのドープ濃度p2は深度ｔ＝t2深度t33との間で際
立った最高値を示す。深度t33においてドープp1とp2は
一致している、即ちp1（t33）＝p2（t33）であり、それ
より大きい深度ｔ＞t33で第二のドープp2は第一のドー
プp1より小さい。ソース領域２に対しては第三のイオン
注入工程でn2で表されているｎ形ドープが行われる。こ
の第三のドープ濃度n2（ｔ）はｔ＝０とｔ＝t2との間の
深度範囲において両ドープp1とp2の和よりも大きく、深
度ｔ＝t2においてドープp2と等しく、即ちn2（t2）＝p2
（t2）であり、それより大きい深度ｔ＞t2でさらに減少
する。従って深度t2の高ドープされたn+形のソース領域
２が生ずる。
図２には示されていない、ベース領域３の表面30に対
して垂直にチャネル領域を通る断面において、この実施
例ではドリフト領域１の基礎ドープn1とさらになお第一
のｐ形ドープp1とからなるドーピング分布が生ずる。チ
ャネル領域32ではドープは好ましくはほぼ一定のドープ
p1によって定まり、０≦ｔ≦t32に対して好ましくは明
らかに基礎ドープn1より大きく設定されている。チャネ
ル領域32の設定されるべき深度t32はその場合ゲート電
極Ｇに加わるゲート電圧、絶縁体領域５の厚さ及びドー
プp1の大きさに関係する。
して垂直にチャネル領域を通る断面において、この実施
例ではドリフト領域１の基礎ドープn1とさらになお第一
のｐ形ドープp1とからなるドーピング分布が生ずる。チ
ャネル領域32ではドープは好ましくはほぼ一定のドープ
p1によって定まり、０≦ｔ≦t32に対して好ましくは明
らかに基礎ドープn1より大きく設定されている。チャネ
ル領域32の設定されるべき深度t32はその場合ゲート電
極Ｇに加わるゲート電圧、絶縁体領域５の厚さ及びドー
プp1の大きさに関係する。
個々のドープn1、n2、p1及びp2の最高値はMIS構造の
所望の特性に基づいて決まる。一般にはソース領域２に
対するドープn2の最高値はベース領域３に対する両ドー
プp1及びp2の最高値より大きく選ばれる。特に接合領域
34に対する第一のｐ形ドープp1の最高値もベース領域３
の部分領域33に対する第二のｐ形ドープp2の最高値より
も低く選ばれる。最高ドープの代表値はｎ形ドープn2に
対して1018cm-3と1021cm-3との間であり、第一のｐ形ド
ープp1に対して1016cm-3と1018cm-3との間であり、第二
のｐ形ドープp2に対して1017cm-3と1019cm-3との間であ
る。基礎ドープn1は一般に1013cm-3と５×1016cm-3との
間に設定される。チャネル領域32の深度t32は一般に0.1
μｍと１μｍとの間、ソース領域２の深度t2は一般に0.
5μｍ、部分領域33の深度t33は一般に0.5μｍと１μｍ
との間、接合領域34の深度t34は一般に１μｍと３μｍ
との間である。勿論それより小さい或いは大きい深度も
設定可能である。
所望の特性に基づいて決まる。一般にはソース領域２に
対するドープn2の最高値はベース領域３に対する両ドー
プp1及びp2の最高値より大きく選ばれる。特に接合領域
34に対する第一のｐ形ドープp1の最高値もベース領域３
の部分領域33に対する第二のｐ形ドープp2の最高値より
も低く選ばれる。最高ドープの代表値はｎ形ドープn2に
対して1018cm-3と1021cm-3との間であり、第一のｐ形ド
ープp1に対して1016cm-3と1018cm-3との間であり、第二
のｐ形ドープp2に対して1017cm-3と1019cm-3との間であ
る。基礎ドープn1は一般に1013cm-3と５×1016cm-3との
間に設定される。チャネル領域32の深度t32は一般に0.1
μｍと１μｍとの間、ソース領域２の深度t2は一般に0.
5μｍ、部分領域33の深度t33は一般に0.5μｍと１μｍ
との間、接合領域34の深度t34は一般に１μｍと３μｍ
との間である。勿論それより小さい或いは大きい深度も
設定可能である。
イオン注入のためのエネルギーは特に300keVと2MeVと
の間に設定される。
の間に設定される。
イオン注入はSiCのドープには特に適した方法であ
る。なぜならSiCの拡散プロセスは実質的に不可能であ
るからである。
る。なぜならSiCの拡散プロセスは実質的に不可能であ
るからである。
ベース領域３は他の実施例においてはドリフト領域１
にエピタキシャル成長させることもできる。このような
実施例は図４に示されている。エピタキシャル成長した
ベース領域３にイオン注入によりソース領域２及びその
下に部分領域33が形成されている。ソース領域２は好ま
しくは繋がっているが、その内部範囲にはエッチング工
程によりベース領域３の部分領域33にまで達するコンタ
クトホール９が形成されている。好ましくはソース領域
２は回転対称のリングとして形成されている。ソース領
域２とベース領域３の部分領域33とは、ソース領域２の
表面から好ましくはコンタクトホール９全体を通って延
びているソース電極Ｓを介して電気的に互いに接続され
ている。ベース領域３の高ドープの部分領域33はソース
電極Ｓにまで延びているので、MIS構造のこの実施例は
ベース領域３のバルク抵抗が特に小さく、特に高いラッ
チアップ耐性を持っている。好ましくはベース領域３は
ソース領域２の周りにおいて、その表面30がそこで少な
くも部分的にドリフト領域１に向かって傾斜するように
パターン化されている。ベース領域３の表面30の上には
絶縁体領域５及びゲート電極Ｇからなるゲート構造が配
置されている。ゲート電極Ｇにより制御される表面30の
この範囲の下にあるチャネル領域32は、その場合、同様
に少なくとも部分的に傾斜している。チャネル領域32の
長さはそれ故ベース領域３を形成するエピタキシャル層
の暑さにも関係する。
にエピタキシャル成長させることもできる。このような
実施例は図４に示されている。エピタキシャル成長した
ベース領域３にイオン注入によりソース領域２及びその
下に部分領域33が形成されている。ソース領域２は好ま
しくは繋がっているが、その内部範囲にはエッチング工
程によりベース領域３の部分領域33にまで達するコンタ
クトホール９が形成されている。好ましくはソース領域
２は回転対称のリングとして形成されている。ソース領
域２とベース領域３の部分領域33とは、ソース領域２の
表面から好ましくはコンタクトホール９全体を通って延
びているソース電極Ｓを介して電気的に互いに接続され
ている。ベース領域３の高ドープの部分領域33はソース
電極Ｓにまで延びているので、MIS構造のこの実施例は
ベース領域３のバルク抵抗が特に小さく、特に高いラッ
チアップ耐性を持っている。好ましくはベース領域３は
ソース領域２の周りにおいて、その表面30がそこで少な
くも部分的にドリフト領域１に向かって傾斜するように
パターン化されている。ベース領域３の表面30の上には
絶縁体領域５及びゲート電極Ｇからなるゲート構造が配
置されている。ゲート電極Ｇにより制御される表面30の
この範囲の下にあるチャネル領域32は、その場合、同様
に少なくとも部分的に傾斜している。チャネル領域32の
長さはそれ故ベース領域３を形成するエピタキシャル層
の暑さにも関係する。
図５はMIS構造をMISFET或いはIGBTに構成した実施例
を示す。ドリフト領域１の表面10に好ましくは多数のベ
ース領域３が配置され、その中にイオン注入により形成
されたソース領域２が設けられている。なお、図５では
多数のベース領域のうち２個だけが示されている。各ソ
ース領域２の下側にベース領域３の高ドープ部分領域33
が配置されている。各ソース領域２の中には部分領域33
にまで達するコンタクトホール９が形成されている。好
ましくはこのコンタクトホール９の深度tHはソース領域
２の深度t2より大きい。コンタクトホール９内に露出し
ているベース領域３の部分領域33の表面はソース電極Ｓ
を介してソース領域２の表面20と接触している。ソース
電極Ｓは分かり易くするために右側にあるソース領域２
についてのみ示されている。
を示す。ドリフト領域１の表面10に好ましくは多数のベ
ース領域３が配置され、その中にイオン注入により形成
されたソース領域２が設けられている。なお、図５では
多数のベース領域のうち２個だけが示されている。各ソ
ース領域２の下側にベース領域３の高ドープ部分領域33
が配置されている。各ソース領域２の中には部分領域33
にまで達するコンタクトホール９が形成されている。好
ましくはこのコンタクトホール９の深度tHはソース領域
２の深度t2より大きい。コンタクトホール９内に露出し
ているベース領域３の部分領域33の表面はソース電極Ｓ
を介してソース領域２の表面20と接触している。ソース
電極Ｓは分かり易くするために右側にあるソース領域２
についてのみ示されている。
唯一の連続したソース領域２の代わりに各ベース領域
３には、好ましくは２つの帯状のソース領域２をそれぞ
れ設けることもできる。この場合ソース領域２は好まし
くはコンタクトホール９によって互いに隔てられてい
る。ソース領域２とドリフト領域１とをそれぞれ接続し
ているチャネル領域32は、連続したリング状のソース領
域２の場合は特に同様にソース領域２の周りの連続した
領域であるのが良く、このチャネル領域32の絶縁体領域
５の上にはチャネル領域32の電気抵抗を制御するそれぞ
れ１つのゲート電極Ｇが配置されている。この場合直接
隣接する２つのベース領域３に好ましくは１つの共通の
ゲート電極Ｇが設けられている。ドリフト領域１は特に
エピタキシャル成長した層として基板８の上に配置され
ている。基板８は１つの好ましくはドリフト領域１と同
一の半導体材料で作られ、好ましくはドリフト領域１よ
り高くドープされている。
３には、好ましくは２つの帯状のソース領域２をそれぞ
れ設けることもできる。この場合ソース領域２は好まし
くはコンタクトホール９によって互いに隔てられてい
る。ソース領域２とドリフト領域１とをそれぞれ接続し
ているチャネル領域32は、連続したリング状のソース領
域２の場合は特に同様にソース領域２の周りの連続した
領域であるのが良く、このチャネル領域32の絶縁体領域
５の上にはチャネル領域32の電気抵抗を制御するそれぞ
れ１つのゲート電極Ｇが配置されている。この場合直接
隣接する２つのベース領域３に好ましくは１つの共通の
ゲート電極Ｇが設けられている。ドリフト領域１は特に
エピタキシャル成長した層として基板８の上に配置され
ている。基板８は１つの好ましくはドリフト領域１と同
一の半導体材料で作られ、好ましくはドリフト領域１よ
り高くドープされている。
ドリフト領域１の反対側の基板８の表面にはドレイン
電極Ｄが配置されている。このドレイン電極Ｄとソース
電極Ｓとの間にMISデバイスに対する動作電圧が印加さ
れる。動作中ほぼ縦方向にドリフト領域１及び基板８を
通って電流が流れるこのような縦型構造は、特に大電
流、高電圧のパワーエレクトロニクスにおいて適用する
のに適している。
電極Ｄが配置されている。このドレイン電極Ｄとソース
電極Ｓとの間にMISデバイスに対する動作電圧が印加さ
れる。動作中ほぼ縦方向にドリフト領域１及び基板８を
通って電流が流れるこのような縦型構造は、特に大電
流、高電圧のパワーエレクトロニクスにおいて適用する
のに適している。
MISFETとして構成されたMIS構造の実施例において
は、基板８はドリフト領域１と同一の導電形に、即ちｎ
導電形のドリフト領域１の場合はｎ導電形に、ｐ導電形
のドリフト領域１の場合はｐ導電形に選ばれている。
は、基板８はドリフト領域１と同一の導電形に、即ちｎ
導電形のドリフト領域１の場合はｎ導電形に、ｐ導電形
のドリフト領域１の場合はｐ導電形に選ばれている。
これに対してIGBTとして構成されたMIS構造の実施例
においては、基板８はドリフト領域１と反対の導電形
に、即ちｎ導電形のドリフト領域１の場合はｐ導電形
に、ｐ導電形のドリフト領域１の場合はｎ導電形に選ば
れている。この場合IGBTのコレクタとして設けられたド
レイン電極Ｄと、IGBTのエミッタとして設けられたソー
ス電極Ｓとの間には、このIGBTにおいては、MISFETの場
合のような２つだけのpn接合の代わりに３つのpn接合が
配置されている。これにより導通時の電流伝送に両方の
電荷キャリア、即ち正孔と電子が寄与する（バイポーラ
デバイス）。
においては、基板８はドリフト領域１と反対の導電形
に、即ちｎ導電形のドリフト領域１の場合はｐ導電形
に、ｐ導電形のドリフト領域１の場合はｎ導電形に選ば
れている。この場合IGBTのコレクタとして設けられたド
レイン電極Ｄと、IGBTのエミッタとして設けられたソー
ス電極Ｓとの間には、このIGBTにおいては、MISFETの場
合のような２つだけのpn接合の代わりに３つのpn接合が
配置されている。これにより導通時の電流伝送に両方の
電荷キャリア、即ち正孔と電子が寄与する（バイポーラ
デバイス）。
図示されてないが、MIS構造の他の実施例においては
ドリフト領域１として半導体基板を用いることができ
る。ドレイン電極はこの場合、ベース領域とソース領域
とを備えたドリフト領域の表面と反対側のドリフト領域
の表面に配置される。
ドリフト領域１として半導体基板を用いることができ
る。ドレイン電極はこの場合、ベース領域とソース領域
とを備えたドリフト領域の表面と反対側のドリフト領域
の表面に配置される。
ドレイン電極は、さらに別の同様に図示されてないMI
S構造の実施例においては、ドリフト領域のソース電極
と同一側の表面に配置することもできる。このようにす
れば互いに水平方向にずれて配置されたソースとドレイ
ンとを供えた横型構造が得られる。
S構造の実施例においては、ドリフト領域のソース電極
と同一側の表面に配置することもできる。このようにす
れば互いに水平方向にずれて配置されたソースとドレイ
ンとを供えた横型構造が得られる。
さらにまた有利な実施例においては、ドリフト領域１
であれ或いは基板８であれ、ドレイン電極と接触してい
る半導体領域が少なくともこのドレイン電極の下のドレ
イン領域において高くドープされている。このドレイン
領域は好ましくは同様に対応のドナー或いはアクセプタ
原子をイオン注入することによって作られる。ドレイン
領域の導電形を適当に選択することにより横型或いは縦
型のMISFET或いはIGBTを得ることができる。
であれ或いは基板８であれ、ドレイン電極と接触してい
る半導体領域が少なくともこのドレイン電極の下のドレ
イン領域において高くドープされている。このドレイン
領域は好ましくは同様に対応のドナー或いはアクセプタ
原子をイオン注入することによって作られる。ドレイン
領域の導電形を適当に選択することにより横型或いは縦
型のMISFET或いはIGBTを得ることができる。
図６にはトレンチ型のMIS構造の実施例が示されてい
る。ｎ形にドープされたドリフト領域１の表面10にｐ形
にドープされたベース領域３が配置されている。ドリフ
ト領域１はこの場合も好ましくはエピタキシャル層であ
る。ベース領域３は好ましくはドリフト領域１にエピタ
キシャル成長されるが、イオン注入により形成してもよ
い。ベース領域３には少なくとも１つのソース領域２が
注入されている。ソース領域２の下のベース領域３の高
くドープされた部分領域33は好ましくはソース領域２の
脇のベース領域３の表面30にまで延びている。ベース領
域３を通して切欠11が例えばイオンエッチングにより作
られ、これは下方でドリフト領域１にまで達している。
この切欠11の表面には絶縁体領域５として絶縁膜、特に
薄い熱酸化膜が配置され、これはソース領域２まで達し
ている。絶縁体領域５の上に、例えば金属或いはポリシ
リコンからなるゲート電極Ｇが配置されている。ゲート
電極Ｇは他の絶縁体膜６で覆われている（埋め込みゲー
ト）。この絶縁体膜６にはソース領域２の範囲において
窓が形成されている。この窓を通してソース領域２とベ
ース領域３の部分領域33とは絶縁体膜６の上に析出され
たソース電極Ｓを介して接触している。ベース領域３の
チャネル領域32は切欠11の側面側の壁に沿って形成され
ている。切欠11は特にＶ形或いはＵ形に形成される。
る。ｎ形にドープされたドリフト領域１の表面10にｐ形
にドープされたベース領域３が配置されている。ドリフ
ト領域１はこの場合も好ましくはエピタキシャル層であ
る。ベース領域３は好ましくはドリフト領域１にエピタ
キシャル成長されるが、イオン注入により形成してもよ
い。ベース領域３には少なくとも１つのソース領域２が
注入されている。ソース領域２の下のベース領域３の高
くドープされた部分領域33は好ましくはソース領域２の
脇のベース領域３の表面30にまで延びている。ベース領
域３を通して切欠11が例えばイオンエッチングにより作
られ、これは下方でドリフト領域１にまで達している。
この切欠11の表面には絶縁体領域５として絶縁膜、特に
薄い熱酸化膜が配置され、これはソース領域２まで達し
ている。絶縁体領域５の上に、例えば金属或いはポリシ
リコンからなるゲート電極Ｇが配置されている。ゲート
電極Ｇは他の絶縁体膜６で覆われている（埋め込みゲー
ト）。この絶縁体膜６にはソース領域２の範囲において
窓が形成されている。この窓を通してソース領域２とベ
ース領域３の部分領域33とは絶縁体膜６の上に析出され
たソース電極Ｓを介して接触している。ベース領域３の
チャネル領域32は切欠11の側面側の壁に沿って形成され
ている。切欠11は特にＶ形或いはＵ形に形成される。
上述のMIS構造の実施例とは異なりベース領域３の高
くドープされた部分領域33はまたソース領域２の一部の
下にだけ延びるようにすることもできる。ラッチアップ
耐性は、ベース領域３の高ドープ部分領域33がソース領
域２の下に部分的にしか配置されてない場合においても
向上する。部分領域33の寸法はその場合必要なラッチア
ップ耐性に合わせて選ばれる。
くドープされた部分領域33はまたソース領域２の一部の
下にだけ延びるようにすることもできる。ラッチアップ
耐性は、ベース領域３の高ドープ部分領域33がソース領
域２の下に部分的にしか配置されてない場合においても
向上する。部分領域33の寸法はその場合必要なラッチア
ップ耐性に合わせて選ばれる。
上述の全ての実施例においてMIS構造の個々の半導体
領域の導電形は交換可能な、即ちｎ形にドープされた領
域をｐ形にドープされた領域とし、ｐ形にドープされた
領域をｎ形にドープされた領域とすることができる。ド
ーピングの導電形は、その場合特にイオン注入による個
々のドープ工程においても前述の実施例に対して丁度補
完的になるように選ばれている。
領域の導電形は交換可能な、即ちｎ形にドープされた領
域をｐ形にドープされた領域とし、ｐ形にドープされた
領域をｎ形にドープされた領域とすることができる。ド
ーピングの導電形は、その場合特にイオン注入による個
々のドープ工程においても前述の実施例に対して丁度補
完的になるように選ばれている。
ドーパントとしては原理的には炭化ケイ素（SiC）に
適した全てのアクセプタ或いはドナー材料、例えばｐ形
ドープにはホウ素（Ｂ）或いはアルミニウム（Al）、ｎ
形ドープには窒素（Ｎ）が挙げられる。
適した全てのアクセプタ或いはドナー材料、例えばｐ形
ドープにはホウ素（Ｂ）或いはアルミニウム（Al）、ｎ
形ドープには窒素（Ｎ）が挙げられる。
ゲート電極Ｇ及び絶縁体領域５には原理的には現在使
われている全ての材料が適用可能である。しかしながら
好ましくは絶縁体領域５の絶縁体物質として、特に熱酸
化或いはまたCVDプロセスによって形成される二酸化シ
リコン（SiO2）が選ばれる。
われている全ての材料が適用可能である。しかしながら
好ましくは絶縁体領域５の絶縁体物質として、特に熱酸
化或いはまたCVDプロセスによって形成される二酸化シ
リコン（SiO2）が選ばれる。
ソース領域２の下のベース領域３のp+形の部分領域33
は特に良好な実施例においてはアルミニウム（Al）でド
ープされている。ベース領域３の部分領域33をアルミニ
ウムでドープすると、広い温度範囲にわたってソース領
域２の下のベース領域３の水平方向のバルク抵抗が僅少
となる。アルミニウムはSiCにおいてホウ素より平坦な
アクセプタレベルを有し、より強くイオン化されてい
る。アルミニウムをアクセプタとすることによりホウ素
の場合より約10倍高いSiCの導電性が得られる。ベース
領域３の高ドープ部分領域33がソース電極Ｓにまで延び
ている実施例においては、アルミニウムドープによりベ
ース領域３とソース電極Ｓとの間の特に良好な接触が作
られる。
は特に良好な実施例においてはアルミニウム（Al）でド
ープされている。ベース領域３の部分領域33をアルミニ
ウムでドープすると、広い温度範囲にわたってソース領
域２の下のベース領域３の水平方向のバルク抵抗が僅少
となる。アルミニウムはSiCにおいてホウ素より平坦な
アクセプタレベルを有し、より強くイオン化されてい
る。アルミニウムをアクセプタとすることによりホウ素
の場合より約10倍高いSiCの導電性が得られる。ベース
領域３の高ドープ部分領域33がソース電極Ｓにまで延び
ている実施例においては、アルミニウムドープによりベ
ース領域３とソース電極Ｓとの間の特に良好な接触が作
られる。
ベース領域３のチャネル領域32は特にホウ素（Ｂ）で
ｐ形にドープされる。この場合ドープ濃度は好ましくは
部分領域33よりも明らかに小さくする。チャネル領域32
の低ホウ素ドープによりMIS構造の低い閾値電圧が得ら
れる。ホウ素をチャネル領域32のドーパントとすること
により、ホウ素は絶縁体領域５の特に熱的に作られる酸
化物に対して化学的に協調性があるので、酸化物と化学
的な反応が起きないという特別な利点がある。ベース領
域３の高ドープ接合領域34を備えた実施例においてはこ
の接合領域34も特にホウ素でドープされる。SiC中のホ
ウ素の深いアクセプタレベルは接合領域34において阻止
時完全にイオン化されて、MIS構造の高い阻止能力を保
証する。
ｐ形にドープされる。この場合ドープ濃度は好ましくは
部分領域33よりも明らかに小さくする。チャネル領域32
の低ホウ素ドープによりMIS構造の低い閾値電圧が得ら
れる。ホウ素をチャネル領域32のドーパントとすること
により、ホウ素は絶縁体領域５の特に熱的に作られる酸
化物に対して化学的に協調性があるので、酸化物と化学
的な反応が起きないという特別な利点がある。ベース領
域３の高ドープ接合領域34を備えた実施例においてはこ
の接合領域34も特にホウ素でドープされる。SiC中のホ
ウ素の深いアクセプタレベルは接合領域34において阻止
時完全にイオン化されて、MIS構造の高い阻止能力を保
証する。
ソース領域２は好ましくは窒素（Ｎ）でドープされ
る。ソース領域２に対する特に大幅に均質で高い窒素ド
ープは、10-4Ωcm2以下の低いソース接触抵抗を、同時
にSiCにおける低いソースバルク抵抗を可能とする。
る。ソース領域２に対する特に大幅に均質で高い窒素ド
ープは、10-4Ωcm2以下の低いソース接触抵抗を、同時
にSiCにおける低いソースバルク抵抗を可能とする。
ベース領域３のホウ素ドープ、ベース領域３の部分領
域33のアルミニウムドープ、ソース領域２の窒素ドープ
は、特に良好な実施例においては好ましくは図３のよう
に設定されたドーピング分布を持つ三重イオン注入によ
り作られる。この場合、図３でn2で示されたドープは窒
素ドープに、p1で示されたドープはホウ素ドープに、そ
してp2で示されたドープはアルミニウムドープに対応す
る。
域33のアルミニウムドープ、ソース領域２の窒素ドープ
は、特に良好な実施例においては好ましくは図３のよう
に設定されたドーピング分布を持つ三重イオン注入によ
り作られる。この場合、図３でn2で示されたドープは窒
素ドープに、p1で示されたドープはホウ素ドープに、そ
してp2で示されたドープはアルミニウムドープに対応す
る。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チハニ、イエネ ドイツ連邦共和国 デー−85551 キル ヒハイム イザールヴエーク 13 (56)参考文献 特開 平５−259443（ＪＰ，Ａ) 特開 平３−214740（ＪＰ，Ａ) 特開 平３−136278（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336
Claims (15)
- 【請求項１】ａ）少なくとも１つのドリフト領域
（１）、 ｂ）ドリフト領域（１）の表面（10）に或いは中に配置
された少なくとも１つのベース領域（３）、 ｃ）ベース領域（３）によってドリフト領域（１）から
隔てられている少なくとも１つのソース領域（２）、 ｄ）ソース領域（２）とベース領域（３）とを電気的に
互いに接続する少なくとも１つのソース電極（Ｓ）、 ｅ）ソース領域（２）とドリフト領域（１）とを接続す
るベース領域（３）の少なくとも１つのチャネル領域
（32）、 ｆ）チャネル領域（32）の電気抵抗を制御し、チャネル
領域（32）とゲート電極（Ｇ）との間に配置された酸化
膜により形成された絶縁体領域（５）上にある少なくと
も１つのゲート電極（Ｇ）、 を備え、 ｇ）ドリフト領域（１）とソース領域（２）とはそれぞ
れｎ導電形の炭化ケイ素（SiC）で作られ、 ｈ）ベース領域（３）はｐ導電形の炭化ケイ素（SiC）
で作られ、少なくともチャネル領域（32）内においてホ
ウ素（Ｂ）がドープされ、 ｉ）ベース領域（３）には、少なくとも部分的にソース
領域（２）の下側に延び直接ソース領域（２）に接して
いる少なくとも１つの部分領域（33）が設けられ、この
部分領域（33）がアルミニウム（Al）によりドープされ
てベース領域（３）のチャネル領域（32）よりも高いキ
ャリア濃度を持っている MIS（金属−絶縁体−半導体）構造。 - 【請求項２】ベース領域（３）の部分領域（33）がソー
ス領域（２）の全体の下側に延びている請求項１記載の
MIS構造。 - 【請求項３】ベース領域（３）の部分領域（33）がソー
ス電極（Ｓ）にまで延びている請求項１又は２記載のMI
S構造。 - 【請求項４】ベース領域（３）の部分領域（33）がドー
パント粒子のイオン注入により作られている請求項１乃
至３の１つに記載のMIS構造。 - 【請求項５】ベース領域（３）がドリフト領域（１）に
接している接合領域（34）においてチャネル領域（32）
より高いキャリア濃度を持っている請求項１乃至４の１
つに記載のMIS構造。 - 【請求項６】ベース領域（３）の接合領域（34）がドー
パント粒子をベース領域（３）にイオン注入することに
より作られている請求項５記載のMIS構造。 - 【請求項７】ベース領域（３）の接合領域（34）がホウ
素（Ｂ）でドープされている請求項５又は６記載のMIS
構造。 - 【請求項８】ソース領域（２）がドーパント粒子をベー
ス領域（３）にイオン注入することにより作られている
請求項１乃至７の１つに記載のMIS構造。 - 【請求項９】ソース領域（２）が窒素（Ｎ）でドープさ
れている請求項１乃至８の１つに記載のMIS構造。 - 【請求項１０】ドリフト領域（１）がその表面（10）と
反対側の表面において半導体基板（８）に配置されてい
る請求項１乃至９の１つに記載のMIS構造。 - 【請求項１１】半導体基板（８）がドリフト領域（１）
より高いキャリア濃度を持っている請求項10記載のMIS
構造。 - 【請求項１２】半導体基板（８）がドリフト領域（１）
と同一の導電形である請求項10又は11記載のMIS構造。 - 【請求項１３】半導体基板（８）がドリフト領域（１）
と異なる導電形である請求項10又は11記載のMIS構造。 - 【請求項１４】半導体基板（８）のドリフト領域（１）
の反対側の表面にドレイン電極（Ｄ）が配置されている
請求項10乃至13の１つに記載のMIS構造。 - 【請求項１５】絶縁体領域（５）の酸化膜が熱的に作ら
れている請求項１乃至14の１つに記載のMIS構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP94103325 | 1994-03-04 | ||
| EP94103325.0 | 1994-03-04 | ||
| PCT/EP1995/000679 WO1995024055A1 (de) | 1994-03-04 | 1995-02-24 | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09503626A JPH09503626A (ja) | 1997-04-08 |
| JP3022598B2 true JP3022598B2 (ja) | 2000-03-21 |
Family
ID=8215744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7522678A Expired - Fee Related JP3022598B2 (ja) | 1994-03-04 | 1995-02-24 | 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0748520B1 (ja) |
| JP (1) | JP3022598B2 (ja) |
| KR (1) | KR970701930A (ja) |
| DE (1) | DE59504562D1 (ja) |
| TW (1) | TW260827B (ja) |
| WO (1) | WO1995024055A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19610135C1 (de) * | 1996-03-14 | 1997-06-19 | Siemens Ag | Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten |
| WO1998057374A1 (de) * | 1997-06-09 | 1998-12-17 | Siemens Aktiengesellschaft | Stromrichter sowie seine verwendung |
| DE19925233A1 (de) * | 1998-06-08 | 1999-12-09 | Siemens Ag | Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung |
| ATE457084T1 (de) * | 1998-12-18 | 2010-02-15 | Infineon Technologies Ag | Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet |
| DE10038190A1 (de) * | 2000-08-04 | 2002-02-21 | Siced Elect Dev Gmbh & Co Kg | Halbleiteraufbau mit lokal ausgedünntem Substrat |
| DE10062026A1 (de) | 2000-12-13 | 2002-07-04 | Siemens Ag | Elektronische Schalteinrichtung |
| DE10063084B4 (de) * | 2000-12-18 | 2009-12-03 | Siemens Ag | Leistungselektronische Schaltung |
| DE10101744C1 (de) * | 2001-01-16 | 2002-08-08 | Siemens Ag | Elektronische Schalteinrichtung und Betriebsverfahren |
| WO2005083796A1 (ja) * | 2004-02-27 | 2005-09-09 | Rohm Co., Ltd. | 半導体装置およびその製造方法 |
| US7118970B2 (en) | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| JP4761942B2 (ja) * | 2004-11-16 | 2011-08-31 | 株式会社東芝 | 半導体装置 |
| JP4620564B2 (ja) * | 2005-10-03 | 2011-01-26 | 三菱電機株式会社 | 半導体装置 |
| JP5194380B2 (ja) * | 2006-04-28 | 2013-05-08 | 日産自動車株式会社 | 半導体装置 |
| JP5036234B2 (ja) | 2006-07-07 | 2012-09-26 | 三菱電機株式会社 | 半導体装置 |
| JP2013065774A (ja) | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2013131512A (ja) * | 2011-12-20 | 2013-07-04 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
| US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
| US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
| GB2589543A (en) * | 2019-09-09 | 2021-06-09 | Mqsemi Ag | Method for forming a low injection P-type contact region and power semiconductor devices with the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196975A (ja) * | 1984-08-24 | 1985-10-05 | Nissan Motor Co Ltd | 縦型ｍｏｓｆｅｔ |
| US4587713A (en) * | 1984-02-22 | 1986-05-13 | Rca Corporation | Method for making vertical MOSFET with reduced bipolar effects |
| JPS6113667A (ja) * | 1984-06-28 | 1986-01-21 | Toshiba Corp | 絶縁ゲ−ト形電界効果トランジスタ |
| JPS63122277A (ja) * | 1986-11-12 | 1988-05-26 | Fuji Electric Co Ltd | 縦型ｍｏｓｆｅｔ |
| FR2616966B1 (fr) * | 1987-06-22 | 1989-10-27 | Thomson Semiconducteurs | Structure de transistors mos de puissance |
| JPH0334573A (ja) * | 1989-06-30 | 1991-02-14 | Sharp Corp | 炭化珪素電界効果トランジスタ |
| JP2509713B2 (ja) * | 1989-10-18 | 1996-06-26 | シャープ株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| DE69029942T2 (de) * | 1990-10-16 | 1997-08-28 | Cons Ric Microelettronica | Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom |
| JP2917532B2 (ja) * | 1991-01-24 | 1999-07-12 | 富士電機株式会社 | 電界効果トランジスタ |
| JPH0555583A (ja) * | 1991-08-27 | 1993-03-05 | Sanyo Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタの製造方法 |
-
1995
- 1995-02-24 DE DE59504562T patent/DE59504562D1/de not_active Expired - Lifetime
- 1995-02-24 EP EP95911267A patent/EP0748520B1/de not_active Expired - Lifetime
- 1995-02-24 WO PCT/EP1995/000679 patent/WO1995024055A1/de active IP Right Grant
- 1995-02-24 JP JP7522678A patent/JP3022598B2/ja not_active Expired - Fee Related
- 1995-02-24 KR KR1019960704867A patent/KR970701930A/ko active IP Right Grant
- 1995-03-02 TW TW084101964A patent/TW260827B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR970701930A (ko) | 1997-04-12 |
| DE59504562D1 (de) | 1999-01-28 |
| WO1995024055A1 (de) | 1995-09-08 |
| TW260827B (ja) | 1995-10-21 |
| EP0748520A1 (de) | 1996-12-18 |
| JPH09503626A (ja) | 1997-04-08 |
| EP0748520B1 (de) | 1998-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022598B2 (ja) | 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造 | |
| US5374571A (en) | Vertical power MOS device with increased ruggedness and method of fabrication | |
| KR100328133B1 (ko) | 전계효과에의해제어가능한수직반도체소자 | |
| US6091086A (en) | Reverse blocking IGBT | |
| KR101145558B1 (ko) | 비대칭 헤테로―도핑된 고―전압ｍｏｓｆｅｔ（ａｈ２ｍｏｓ） | |
| US5374843A (en) | Lightly-doped drain MOSFET with improved breakdown characteristics | |
| EP0744769B1 (en) | Method of manufacturing MOS gate type power transistors | |
| KR100305978B1 (ko) | 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터 | |
| US7224027B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon | |
| CN100552919C (zh) | 半导体器件及其结构的制作方法 | |
| US8304305B2 (en) | Semiconductor component | |
| JP2000082812A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR20030005385A (ko) | 전계 효과 트랜지스터의 구조 및 제조 방법 | |
| KR20130103640A (ko) | 절연 트랜지스터 및 다이오드 | |
| GB2309589A (en) | Forming doped layers of semiconductor devices | |
| US5886384A (en) | Semiconductor component with linear current to voltage characteristics | |
| US7074681B2 (en) | Semiconductor component and method of manufacturing | |
| US20110193131A1 (en) | Devices, Structures, and Methods Using Self-Aligned Resistive Source Extensions | |
| JP2000188399A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US7632760B2 (en) | Semiconductor device having field stabilization film and method | |
| KR20020053713A (ko) | 반도체장치 | |
| JPH09129868A (ja) | 半導体装置及びその製造方法 | |
| US20020066906A1 (en) | IGBT with PN insulation and production method | |
| JP2003338624A (ja) | 半導体装置 | |
| EP0872894A2 (en) | Static induction semiconductor device, and driving method and drive circuit thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |