JP3020743B2 - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JP3020743B2 JP3020743B2 JP20235692A JP20235692A JP3020743B2 JP 3020743 B2 JP3020743 B2 JP 3020743B2 JP 20235692 A JP20235692 A JP 20235692A JP 20235692 A JP20235692 A JP 20235692A JP 3020743 B2 JP3020743 B2 JP 3020743B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- external lead
- lead terminals
- insulating base
- metallized wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明はリードフレームの構造に
関し、より詳細には半導体素子収納用パッケージに用い
られるリードフレームの構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a lead frame, and more particularly, to a structure of a lead frame used for a package for housing a semiconductor device.
【０００２】[0002]
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するため半導体素子収納用パッケ
ージは図3 及び図4 に示すように、アルミナセラミック
ス等の電気絶縁材料から成り、その上面の略中央部に半
導体集積回路素子11を収容するための凹部を有し、且つ
該凹部周辺から外周部にかけて導出されたタングステ
ン、モリブデン、マンガン等の高融点金属粉末から成る
メタライズ配線層12を有する絶縁基体13と、半導体集積
回路素子11を外部電気回路に電気的に接続するために前
記メタライズ配線層12に銀ロウ等のロウ材を介し取着さ
れたコバール金属や42アロイ等から成る外部リード端子
14と、蓋体15とから構成されており、絶縁基体13の凹部
底面に半導体集積回路素子11を接着剤を介して接着固定
し、半導体集積回路素子11の各電極とメタライズ配線層
12とをボンディングワイヤ16を介して電気的に接続する
とともに絶縁基体13の上面に蓋体15をガラス、樹脂、ロ
ウ材等から成る封止材を介して接合させ、絶縁基体13と
蓋体15とから成る容器の内部に半導体集積回路素子11を
気密に封入することによって製品としての半導体装置と
なる。2. Description of the Related Art Conventionally, as shown in FIGS. 3 and 4, a package for accommodating a semiconductor element, particularly a semiconductor integrated circuit element such as an LSI, is made of an electrically insulating material such as alumina ceramics as shown in FIGS. A metallized wiring layer 12 made of a refractory metal powder such as tungsten, molybdenum, or manganese, which is led out from the periphery of the recess to the outer peripheral portion thereof, at a substantially central portion of the recess. An insulating base 13 and an external lead made of Kovar metal or 42 alloy attached to the metallized wiring layer 12 via a brazing material such as silver brazing to electrically connect the semiconductor integrated circuit element 11 to an external electric circuit. Terminal
14 and a lid 15, and the semiconductor integrated circuit element 11 is bonded and fixed to the bottom of the concave portion of the insulating base 13 with an adhesive, and each electrode of the semiconductor integrated circuit element 11 and the metallized wiring layer are formed.
12 are electrically connected via bonding wires 16 and a lid 15 is joined to the upper surface of the insulating base 13 via a sealing material made of glass, resin, brazing material, or the like. A semiconductor device as a product is obtained by hermetically sealing the semiconductor integrated circuit element 11 inside a container made of the following.
【０００３】かかる従来の半導体素子収納用パッケージ
は絶縁基体13に設けたメタライズ配線層12の各々に外部
リード端子14をロウ付けする際、そのロウ付けの作業性
を容易とするために、また外部リード端子14の外表面に
耐蝕性に優れた金属層をメッキにより層着する際、その
層着の作業性を良好とするために、更に半導体素子収納
用パッケージを輸送する際、外部リード端子14に外力が
印加され、該外力よって外部リード端子14が変形するの
を防止するために、通常、各外部リード端子14は図4 に
示す如く、その一端が枠状のフレーム17に共通に連結さ
れており、これによって外部リード端子14は絶縁基体13
に設けたメタライズ配線層12へのロウ付け及び外部リー
ド端子14の外表面へのメッキ金属層の層着の作業性が大
幅に向上し、且つ輸送時の変形が有効に防止されるよう
になっている。In the conventional package for housing a semiconductor element, when the external lead terminals 14 are brazed to each of the metallized wiring layers 12 provided on the insulating base 13, the workability of the brazing is facilitated. When plating a metal layer having excellent corrosion resistance on the outer surface of the lead terminal 14 by plating, in order to improve the workability of the layering, further transport the package for housing the semiconductor element. In order to prevent the external lead terminals 14 from being deformed by an external force applied to the external lead terminals 14, one end of each external lead terminal 14 is commonly connected to a frame 17 having a frame shape as shown in FIG. As a result, the external lead terminals 14
The workability of brazing to the metallized wiring layer 12 provided on the substrate and depositing the plating metal layer on the outer surface of the external lead terminal 14 is greatly improved, and deformation during transportation is effectively prevented. ing.
【０００４】尚、前記外部リード端子14はコバール金属
等のインゴット( 塊) を従来周知の圧延加工法により薄
板状となすとともに金属打ち抜き加工法により所定形状
に打ち抜くことによって形成され、また各外部リード端
子14の一端が共通に連結される枠状フレーム17も外部リ
ード端子14の形成と同時に打ち抜き形成される。The external lead terminals 14 are formed by forming an ingot (a lump) of Kovar metal or the like into a thin plate by a conventionally known rolling method and punching it into a predetermined shape by a metal punching method. The frame-shaped frame 17 to which one ends of the terminals 14 are commonly connected is also formed by punching out the external lead terminals 14 at the same time.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、この従
来のリードフレームは外部リード端子の一端が枠状フレ
ームに共通に連結されていること、外部リード端子及び
枠状フレームはコバール金属や42アロイ等の金属材料か
ら成り、絶縁基体を構成するアルミナセラミックスと熱
膨張係数が若干相違していること、及び、近時、半導体
素子収納用パッケージはその内部に収容する半導体集積
回路素子が高密度化、高集積化し、パッケージに使用さ
れる外部リード端子もその数が極めて多いものとなり、
個々の外部リード端子はその線幅が狭く、厚みが薄いも
のとなって機械的強度が弱くなってきていること等から
外部リード端子を絶縁基体に設けたメタライズ配線層に
銀ロウ等のロウ材を介して取着した場合、絶縁基体と枠
状フレームの間に発生する熱応力によって外部リード端
子に破損を発生させたり、外部リード端子を絶縁基体に
設けたメタライズ配線層より剥離させたり、更には外部
リード端子を大きく変形させ外部電気回路との接続に支
障をきたしたりするという欠点を有していた。However, in this conventional lead frame, one end of the external lead terminal is commonly connected to the frame-shaped frame, and the external lead terminal and the frame-shaped frame are made of Kovar metal or 42 alloy. The thermal expansion coefficient is slightly different from that of alumina ceramics, which is made of a metal material, and constitutes an insulating substrate. The number of external lead terminals that are integrated and used for packages will be extremely large,
Since each external lead terminal has a narrow line width and a small thickness, and the mechanical strength is becoming weaker, the external lead terminal is provided on an insulating substrate with a metallized wiring layer provided with a brazing material such as silver brazing. When attached via, thermal stress generated between the insulating base and the frame-shaped frame causes damage to the external lead terminals, peels the external lead terminals from the metallized wiring layer provided on the insulating base, and further, Has the disadvantage that the external lead terminals are greatly deformed, which hinders the connection with the external electric circuit.
【０００６】[0006]
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は外部リード端子を絶縁基体に設けたメタ
ライズ配線層に破損や変形を発生させることなく強固に
ロウ付けすることができるリードフレームを提供するこ
とにある。SUMMARY OF THE INVENTION The present invention has been devised in view of the above-mentioned drawbacks, and an object of the present invention is to firmly braze external lead terminals to a metallized wiring layer provided on an insulating substrate without causing breakage or deformation. To provide a lead frame that can be used.
【０００７】[0007]
【課題を解決するための手段】本発明は枠状フレームの
内周各辺に複数個の外部リード端子を連結させて成るリ
ードフレームであって、前記枠状フレームは、外部リー
ド端子間に位置する内周各辺、外周各辺の少なくとも一
方から幅内に向けて、それぞれ前記各辺に開口を有する
切り込み部を形成したことを特徴とするものである。According to the present invention, there is provided a lead frame in which a plurality of external lead terminals are connected to each inner peripheral side of a frame-shaped frame, wherein the frame-shaped frame is positioned between the external lead terminals. A notch having an opening in each side is formed from at least one of the inner side and the outer side into the width.
【０００８】[0008]
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明のリードフレームの一実施例を示し、
全体として1 で示されるリードフレームは複数個の外部
リード端子2 と矩形環状の枠状フレーム3 とから構成さ
れる。BRIEF DESCRIPTION OF THE DRAWINGS FIG. FIG. 1 shows an embodiment of the lead frame of the present invention,
The lead frame indicated as a whole by 1 comprises a plurality of external lead terminals 2 and a rectangular ring-shaped frame 3.
【０００９】前記外部リード端子2 は半導体素子収納用
パッケージの絶縁基体内に収容される半導体集積回路素
子を外部の電気回路に接続する作用を為し、その一端側
が絶縁基体の表面に設けた半導体集積回路素子の電極が
接続されるメタライズ配線層に銀ロウ等のロウ材を介し
ロウ付けされる。The external lead terminal 2 serves to connect the semiconductor integrated circuit element housed in the insulating base of the semiconductor element housing package to an external electric circuit, and has one end provided on the surface of the insulating base. The metallized wiring layer to which the electrodes of the integrated circuit element are connected is brazed through a brazing material such as silver brazing.
【００１０】また前記複数個の外部リード端子2 はその
他端側が枠状フレーム3 の内周各辺に共通に連結されて
おり、該枠状フレーム3 は外部リード端子2 の各々の位
置を規制し、外部リード端子2 の一端を半導体素子収納
用パッケージの絶縁基体に設けたメタライズ配線層にロ
ウ付けする際の作業性及び外部リード端子2 の外表面に
耐蝕性に優れた金属をメッキにより層着する際の作業性
を向上させる作用を為す。The plurality of external lead terminals 2 are connected at their other ends to the respective inner peripheral sides of a frame-shaped frame 3. The frame-shaped frame 3 regulates the position of each of the external lead terminals 2. , A metal with excellent corrosion resistance is plated on the outer surface of the external lead terminal 2 by plating and the workability when brazing one end of the external lead terminal 2 to the metallized wiring layer provided on the insulating substrate of the semiconductor device housing package. It has the effect of improving the workability when performing.
【００１１】尚、前記外部リード端子2 の枠状フレーム
3 への連結は隣接する外部リード端子2 の間隔が半導体
素子収納用パッケージの絶縁基体に設けたメタライズ配
線層の間隔に対応したものとなっている。The external lead terminal 2 has a frame-like frame.
The connection to 3 is such that the distance between adjacent external lead terminals 2 corresponds to the distance between metallized wiring layers provided on the insulating base of the package for housing semiconductor elements.
【００１２】前記外部リード端子2 及び枠状フレーム3
はいずれもコバール金属や42アロイ等の金属から成り、
コバール金属等のインゴット( 塊) を圧延加工法により
薄板状となすとともに金属打ち抜き加工法により所定形
状に打ち抜くことによって一度に形成される。The external lead terminal 2 and the frame 3
Are made of metal such as Kovar metal or 42 alloy,
It is formed at a time by forming an ingot (lumps) of Kovar metal or the like into a thin plate by a rolling process and punching it into a predetermined shape by a metal stamping process.
【００１３】また前記リードフレーム1 の枠状フレーム
3 はその外周各辺から幅内に向けて、各外部リード端子
2 間に位置する部位にそれぞれ外周各辺に開口を有する
切り込み部Ａが形成されており、該切り込み部Ａは外部
リード端子2 を半導体素子収納用パッケージの絶縁基体
に設けたメタライズ配線層にロウ材を介してロウ付けす
る際、絶縁基体と枠状フレーム3 との間に発生する熱応
力を吸収する作用を為し、これによって外部リード端子
2 は変形や破損等を発生することなく半導体素子収納用
パッケージの絶縁基体に設けたメタライズ配線層に極め
て強固に被着させることが可能となる。A frame-like frame of the lead frame 1
3 Each external lead terminal
A cut portion A having an opening on each side of the outer periphery is formed at each of the portions located between the cut portions A, and the cut portion A is formed by connecting the external lead terminals 2 to the metallized wiring layer provided on the insulating base of the package for housing the semiconductor element. When brazing through a material, it acts to absorb the thermal stress generated between the insulating base and the frame-shaped frame 3, thereby providing an external lead terminal.
2 can be extremely firmly adhered to the metallized wiring layer provided on the insulating base of the package for housing a semiconductor element without causing deformation or breakage.
【００１４】尚、前記枠状フレーム3 の外周各辺に設け
る切り込み部Ａはその切り込み深さｔが枠状フレーム3
の幅Ｔに対し0.01Ｔよりも浅くなると、該切り込み部Ａ
における応力吸収が不完全となり、その結果、外部リー
ド端子2 を半導体素子収納用パッケージの絶縁基体に設
けたメタライズ配線層にロウ材を介してロウ付けする
際、絶縁基体と枠状フレーム3 との間に発生する熱応力
によって外部リード端子2 に破損や変形等が生じ易くな
る。従って、前記枠状フレーム3 の外周各辺に設ける切
り込み部Ａはその切り込み深さｔを枠状フレーム3 の幅
Ｔに対し0.01Ｔよりも深くなるようにしておくことが好
ましい。The notch A provided on each side of the outer periphery of the frame 3 has a notch depth t of which the frame 3
If the width T becomes shallower than 0.01T with respect to the width T of the
As a result, when the external lead terminals 2 are brazed to the metallized wiring layer provided on the insulating base of the semiconductor element housing package via a brazing material, the external lead terminals 2 The external lead terminals 2 are liable to be damaged or deformed due to the thermal stress generated therebetween. Therefore, it is preferable that the notch A provided on each side of the outer periphery of the frame 3 has a notch depth t larger than 0.01 T with respect to the width T of the frame 3.
【００１５】また前記枠状フレーム3 の外周各辺に形成
される切り込み部Ａは隣接する外部リード端子2 間にそ
れぞれ設けておくと半導体素子収納用パッケージの絶縁
基体に設けたメタライズ配線層に外部リード端子2 をロ
ウ付けする際、絶縁基体と枠状フレーム3 との間に熱応
力が発生したとしても該熱応力は各切り込み部Ａで吸収
されて全ての外部リード端子2 に悪影響を及ぼすことが
皆無と成る。従って、全ての外部リード端子2 を変形や
破損等を発生することなく絶縁基体のメタライズ配線層
に強固に被着させるには切り込み部Ａは枠状フレーム3
の外周各辺で、且つ外部リード端子2 間にそれぞれ設け
ておくことが好ましい。If the cutouts A formed on each side of the outer periphery of the frame 3 are provided between adjacent external lead terminals 2, the cutouts A are formed on the metallized wiring layer provided on the insulating base of the package for housing semiconductor elements. When the lead terminals 2 are brazed, even if a thermal stress is generated between the insulating base and the frame 3, the thermal stress is absorbed at each notch A and adversely affects all the external lead terminals 2. Will be completely absent. Therefore, in order to firmly attach all the external lead terminals 2 to the metallized wiring layer of the insulating base without causing deformation, breakage, etc., the notch A is formed in the frame-shaped frame 3.
Is preferably provided on each side of the outer periphery and between the external lead terminals 2.
【００１６】次に本発明のリードフレームを用いて半導
体素子収納用パッケージを製造する方法について図２に
示す例で説明する。Next, a method of manufacturing a package for housing a semiconductor element using the lead frame of the present invention will be described with reference to an example shown in FIG.
【００１７】先ず図２に示すような半導体集積回路素子
を収容するための絶縁基体4 と、枠状フレーム3 の内周
各辺に多数の外部リード端子2 を共通に連結させたリー
ドフレーム1 とを準備する。First, an insulating base 4 for accommodating a semiconductor integrated circuit element as shown in FIG. 2 and a lead frame 1 in which a number of external lead terminals 2 are commonly connected to each inner peripheral side of a frame 3 are provided. Prepare
【００１８】前記絶縁基体4 はその上面に半導体集積回
路素子が収容される凹部と該凹部周辺から外周端にかけ
て導出する複数個のメタライズ配線層5 を有している。The insulating substrate 4 has a concave portion on its upper surface for accommodating a semiconductor integrated circuit element and a plurality of metallized wiring layers 5 extending from the periphery of the concave portion to the outer peripheral edge.
【００１９】前記絶縁基体4 はアルミナセラミックス等
の電気絶縁材料から成り、例えばアルミナ(Al 2 O 3 )
、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO)
等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれを従来周知のドクターブレー
ド法等を採用することによってセラミックグリーンシー
ト( セラミック生シート) を得、しかる後、前記セラミ
ックグリーンシートを適当な形状に打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。The insulating base 4 is made of an electrically insulating material such as alumina ceramics, for example, alumina (Al 2 O 3 ).
, Silica (SiO 2 ), calcia (CaO), magnesia (MgO)
A suitable organic solvent to the raw material powders, etc., to form a slurry by adding and mixing a solvent and obtain a ceramic green sheet (ceramic green sheet) by employing a conventionally known doctor blade method or the like. It is manufactured by punching ceramic green sheets into a suitable shape, laminating multiple sheets, and firing at a high temperature (about 1600 ° C).
【００２０】また前記絶縁基体4 の凹部周辺から外周端
にかけて導出するメタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
タングステン等の高融点金属粉末に適当な有機溶剤、溶
媒を添加混合して得た金属ペーストを絶縁基体4 となる
セラミックグリーンシートに予め従来周知のスクリーン
印刷法より所定パターンに印刷塗布しておくことによっ
て絶縁基体4 の凹部周辺から外周端にかけて被着され
る。The metallized wiring layer 5 extending from the periphery of the concave portion to the outer peripheral edge of the insulating base 4 is made of tungsten,
A metal paste made of a high melting point metal powder such as molybdenum, manganese or the like, and an appropriate organic solvent or a solvent added to and mixed with the high melting point metal powder such as tungsten is applied to a ceramic green sheet serving as an insulating substrate 4 in advance by a known method. By printing and applying a predetermined pattern by a screen printing method, the insulating substrate 4 is applied from the periphery of the concave portion to the outer peripheral edge.
【００２１】次に前記メタライズ配線層5 を有する絶縁
基体4 と、枠状フレーム3 に複数個の外部リード端子3
を共通に連結させてなるリードフレーム1 とをカーボン
からなる治具( 不図示) 内にセットし、絶縁基体4 に設
けたメタライズ配線層5 の露出部分に外部リード端子2
の一端が間に銀ロウ等のロウ材6 を挟んで載置されるよ
うに位置合わせを行う。この場合、各外部リード端子2
はその一端が枠状フレーム3 に連結されており、位置が
規制されていることからすべての外部リード端子2 を絶
縁基体4 に設けたメタライズ配線層5 に一度に、且つ容
易に位置合わせすることができる。Next, an insulating substrate 4 having the metallized wiring layer 5 and a plurality of external lead terminals 3
The lead frame 1 and the lead frame 1 commonly connected to each other are set in a jig (not shown) made of carbon, and the external lead terminals 2 are attached to the exposed portions of the metallized wiring layer 5 provided on the insulating base 4.
Are positioned so that one end of the metal is placed with a brazing material 6 such as silver brazing therebetween. In this case, each external lead terminal 2
Since one end is connected to the frame 3 and the position is regulated, all the external lead terminals 2 can be easily and simultaneously aligned with the metallized wiring layer 5 provided on the insulating base 4 at a time. Can be.
【００２２】そして次に前記位置合わせされた絶縁基体
4 及び外部リードフレーム1 を約900 ℃の温度に加熱さ
れた炉中に通し、ロウ材6 を加熱溶融させることによっ
て外部リード端子2 をメタライズ配線層5 にロウ付けす
る。この場合、絶縁基体4 と枠状フレーム3 とは熱膨張
係数が相違するため両者間に熱応力が発生するが、該熱
応力は枠状フレーム3 に設けた切り込み部Ａによって吸
収され、外部リード端子2 に変形や破損等を発生するこ
とは皆無となる。And then the aligned insulating substrate
4 and the external lead frame 1 are passed through a furnace heated to a temperature of about 900 ° C., and the external lead terminals 2 are brazed to the metallized wiring layer 5 by heating and melting the brazing material 6. In this case, thermal stress is generated between the insulating base 4 and the frame-shaped frame 3 because of their different thermal expansion coefficients. However, the thermal stress is absorbed by the cutout A provided in the frame-shaped frame 3 and the external lead The terminal 2 is never deformed or damaged.
【００２３】そして最後にメタライズ配線層5 にロウ付
けされた外部リード端子2 の外表面に電解メッキ方法に
よりニッケル、金等の耐蝕性に優れた金属を層着させ、
これによって製品として半導体素子収納用パッケージが
完成する。この場合、外部リード端子2 の各々はその一
端が枠状フレーム3 に共通に連結されていることから電
解メッキのための電極を枠状フレーム3 に接続するだけ
ですべての外部リード端子2 にメッキ用の電界を共通に
印加することができ、電解メッキの作業性が容易とな
る。また完成された半導体素子収納用パッケージは各外
部リード端子2 の一端が枠状フレーム3 に共通に連結さ
れているため機械的強度が高くなっており、半導体素子
収納用パッケージを輸送する際等において外部リード端
子2 に外力が印加されたとしても該外部リード端子2 に
変形が生じることは有効に防止され、その結果、外部リ
ード端子2 を所定の外部電気回路に正確、且つ確実に接
続することも可能となる。Finally, a metal having excellent corrosion resistance such as nickel or gold is deposited on the outer surface of the external lead terminal 2 brazed to the metallized wiring layer 5 by electrolytic plating.
As a result, a semiconductor element storage package is completed as a product. In this case, since one end of each of the external lead terminals 2 is commonly connected to the frame 3, only the electrodes for electrolytic plating are connected to the frame 3 so that all the external lead terminals 2 are plated. Electric field can be applied in common, and the workability of electrolytic plating is facilitated. In addition, the completed semiconductor device housing package has high mechanical strength because one end of each external lead terminal 2 is commonly connected to the frame-shaped frame 3, so that the semiconductor device housing package can be transported. Even if an external force is applied to the external lead terminal 2, deformation of the external lead terminal 2 is effectively prevented, and as a result, the external lead terminal 2 is accurately and securely connected to a predetermined external electric circuit. Is also possible.
【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では切り込
み部Ａを枠状フレーム3 の外周各辺に形成したが、内周
各辺であっても、また内周及び外周の両方の各辺に形成
してもよい。It should be noted that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. Although formed on each side of the outer periphery of the frame 3, it may be formed on each side of the inner periphery, or on each side of both the inner periphery and the outer periphery.
【００２５】また前記枠状フレーム3 に形成する切り込
み部Ａは各外部リード端子2 間に設ける必要はなく、一
つおき、或いは二つおきの外部リード端子2 間であって
もよい。The cutouts A formed in the frame 3 need not be provided between the external lead terminals 2, but may be provided between every other or every two external lead terminals 2.
【００２６】[0026]
【発明の効果】本発明のリードフレームによれば、内周
各辺に複数個の外部リード端子が連結されている枠状フ
レームに、枠状フレームの外部リード端子間に位置する
内周各辺、外周各辺の少なくとも一方から幅内に向け
て、それぞれ前記各辺に開口を有する切り込み部を設け
たことから、外部リード端子を半導体素子収納用パッケ
ージの絶縁基体に設けたメタライズ配線層にロウ材を介
してロウ付けする際、絶縁基体と枠状フレームとの間に
両者の熱膨脹係数の相違に起因する熱応力が発生したと
しても該熱応力は前記切り込み部で吸収され、外部リー
ド端子に変形や破損等を発生することはなくなる。According to the lead frame of the present invention, each of the inner peripheral sides located between the external lead terminals of the frame-shaped frame has a plurality of external lead terminals connected to the inner peripheral side. Since at least one of the outer peripheral sides is provided with a cut portion having an opening on each side toward the inside of the width, the external lead terminals are formed in the metallized wiring layer provided on the insulating base of the semiconductor element housing package. When brazing through a material, even if a thermal stress is generated between the insulating base and the frame-shaped frame due to a difference in thermal expansion coefficient between the two, the thermal stress is absorbed by the cut portion and is applied to the external lead terminal. No deformation or breakage occurs.
【図１】本発明にかかるリードフレームの拡大平面図で
ある。FIG. 1 is an enlarged plan view of a lead frame according to the present invention.
【図２】図1 に示すリードフレームを用いて半導体素子
収納用パッケージを製造する方法を説明するための分解
断面図である。FIG. 2 is an exploded cross-sectional view for explaining a method for manufacturing a semiconductor element housing package using the lead frame shown in FIG. 1;
【図３】従来のリードフレームを用いて製作した半導体
素子収納用パッケージの断面図である。FIG. 3 is a cross-sectional view of a semiconductor element housing package manufactured using a conventional lead frame.
【図４】従来のリードフレームの拡大平面図である。FIG. 4 is an enlarged plan view of a conventional lead frame.
１・・・・・・・・・リードフレーム ２・・・・・・・・・外部リード端子 ３・・・・・・・・・枠状フレーム ４・・・・・・・・・半導体素子収納用パッケージの絶
縁基体 ５・・・・・・・・・メタライズ配線層 Ａ・・・・・・・・・切り込み部1 lead frame 2 external lead terminal 3 frame-shaped frame 4 semiconductor element Insulating base of storage package 5 Metallized wiring layer A Notch
Claims (1)
ード端子を連結させて成るリードフレームであって、前
記枠状フレームは、外部リード端子間に位置する内周各
辺、外周各辺の少なくとも一方から幅内に向けて、それ
ぞれ前記各辺に開口を有する切り込み部を形成したこと
を特徴とするリードフレーム。1. A lead frame in which a plurality of external lead terminals are connected to respective inner sides of a frame-shaped frame, wherein the frame-shaped frame includes inner sides and outer sides located between external lead terminals. toward at least one of the width of each side, the lead frame, characterized in that the formation of the cut portion each have an opening on the sides.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20235692A JP3020743B2 (en) | 1992-07-29 | 1992-07-29 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20235692A JP3020743B2 (en) | 1992-07-29 | 1992-07-29 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653392A JPH0653392A (en) | 1994-02-25 |
| JP3020743B2 true JP3020743B2 (en) | 2000-03-15 |
Family
ID=16456163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20235692A Expired - Fee Related JP3020743B2 (en) | 1992-07-29 | 1992-07-29 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3020743B2 (en) |
-
1992
- 1992-07-29 JP JP20235692A patent/JP3020743B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653392A (en) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4439291B2 (en) | Piezoelectric vibrator storage package and piezoelectric device | |
| JP3020743B2 (en) | Lead frame | |
| JPH11214608A (en) | Package for accommodating semiconductor element | |
| JP2005072421A (en) | Package for housing electronic component and electronic device | |
| JPH03196664A (en) | Package for semiconductor device | |
| JP3297577B2 (en) | Package for storing semiconductor elements | |
| JP2746813B2 (en) | Package for storing semiconductor elements | |
| JP2002043701A (en) | Multiple ceramic wiring board and ceramic wiring board | |
| JP2690666B2 (en) | Manufacturing method of semiconductor device storage package | |
| JP3878842B2 (en) | Multiple wiring board | |
| JP3441170B2 (en) | Wiring board | |
| JPH08316352A (en) | Package for semiconductor element | |
| JP4070181B2 (en) | Semiconductor element storage package and semiconductor device | |
| JPH06181275A (en) | Lead frame | |
| JP3406710B2 (en) | Package for storing semiconductor elements | |
| JP2724083B2 (en) | Package for storing semiconductor elements | |
| JPH08115990A (en) | Semiconductor device package | |
| JPH06169025A (en) | Semiconductor element housing package | |
| JP2728593B2 (en) | Package for storing semiconductor elements | |
| JPH08125049A (en) | Package for containing semiconductor chip | |
| JPH08227947A (en) | Package for semiconductor element | |
| JPH06163788A (en) | Fabrication of semiconductor element accommodating package | |
| JPH08125052A (en) | Package for containing semiconductor chip | |
| JPH0864714A (en) | Semiconductor chip housing package | |
| JP2002353573A (en) | Ceramic wiring board of multiple allocation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |