JP3016942B2 - 利得切換回路 - Google Patents
利得切換回路Info
- Publication number
- JP3016942B2 JP3016942B2 JP4047507A JP4750792A JP3016942B2 JP 3016942 B2 JP3016942 B2 JP 3016942B2 JP 4047507 A JP4047507 A JP 4047507A JP 4750792 A JP4750792 A JP 4750792A JP 3016942 B2 JP3016942 B2 JP 3016942B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- transistor
- differential amplifier
- switching
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】
【産業上の利用分野】本発明は一般的な差動増幅器でそ
の利得を電子的に切換える場合の特性の改良に関するも
のである。
の利得を電子的に切換える場合の特性の改良に関するも
のである。
【0002】
【従来の技術】図2に従来の差動増幅器による利得切換
回路を示し、その動作について説明する。差動増幅器4
の同相入力端子2に入ってきた入力信号1は、利得切換
入力9に正の電圧が印加されている場合、トランジスタ
11が導通状態となり、抵抗16,17,18(抵抗値
R6、R7、R8)により以下に示す利得で増幅されて
差動増幅器4の出力端子5に出力信号として取出され
る。このときの利得は、利得=1+R6/(R7//
R8)(R7//R8:R7とR8の並列抵抗値)で表
わされる。また、利得切換入力9に負の電圧(または0
V)が印加されると、トランジスタ11がカットオフ状
態となり、このときの利得は、利得=1+R6/R7
で表わされる。従って、利得切換入力9に正、負(また
は0V)の電圧を入力することにより、差動増幅器4の
利得を利得または利得に切換えることができる。
回路を示し、その動作について説明する。差動増幅器4
の同相入力端子2に入ってきた入力信号1は、利得切換
入力9に正の電圧が印加されている場合、トランジスタ
11が導通状態となり、抵抗16,17,18(抵抗値
R6、R7、R8)により以下に示す利得で増幅されて
差動増幅器4の出力端子5に出力信号として取出され
る。このときの利得は、利得=1+R6/(R7//
R8)(R7//R8:R7とR8の並列抵抗値)で表
わされる。また、利得切換入力9に負の電圧(または0
V)が印加されると、トランジスタ11がカットオフ状
態となり、このときの利得は、利得=1+R6/R7
で表わされる。従って、利得切換入力9に正、負(また
は0V)の電圧を入力することにより、差動増幅器4の
利得を利得または利得に切換えることができる。
【0003】
【発明が解決しようとする課題】前述の従来技術ではト
ランジスタ11が導通状態の場合(利得の場合)は差
動増幅器の利得の周波数特性が図3の16のように平担
になるが、トランジスタ11がカットオフ状態(利得
の場合)になるとトランジスタ11のコレクタ容量15
(C1)の影響で図3の17のように高域が上昇してし
まう。また、利得の場合、高域が上昇する分を位相補
償等により平担にしてやると、逆に利得の場合の高域
特性が劣化してしまう。本発明はこれらの欠点を除去
し、差動増幅器の利得を切換えても周波数特性が劣化し
ないようにすることを目的とする。
ランジスタ11が導通状態の場合(利得の場合)は差
動増幅器の利得の周波数特性が図3の16のように平担
になるが、トランジスタ11がカットオフ状態(利得
の場合)になるとトランジスタ11のコレクタ容量15
(C1)の影響で図3の17のように高域が上昇してし
まう。また、利得の場合、高域が上昇する分を位相補
償等により平担にしてやると、逆に利得の場合の高域
特性が劣化してしまう。本発明はこれらの欠点を除去
し、差動増幅器の利得を切換えても周波数特性が劣化し
ないようにすることを目的とする。
【0004】
【課題を解決するための手段】本発明は上記の目的を達
成するため、差動増幅器の同相入力端子に入力信号を印
加し、該差動増幅器の出力端子と逆相入力端子を第1の
抵抗で接続し、該逆相入力端子と接地間に第2の抵抗を
接続し、上記逆相入力端子を第3の抵抗を介して第1の
トランジスタのコレクタに接続し、そのエミッタを接地
し、そのベースに第4の抵抗を介して上記第1のトラン
ジスタが導通またはカットオフになるように切換えるた
めの切換信号を印加することで上記差動増幅器の利得を
切換える利得切換回路において、コレクタとエミッタを
それぞれ上記第1のトランジスタのコレクタと上記差動
増幅器の出力端子に接続した第2のトランジスタと、上
記切換信号を反転する反転増幅器と上記第2のトランジ
スタのベースと上記反転増幅器の出力間を接続する第5
の抵抗を設け、第1のトランジスタがカットオフ状態の
場合は、該トランジスタのコレクタを差動増幅器の出力
側に接続するようにして、利得を切換えても周波数特性
が平担になるようにしたものである。
成するため、差動増幅器の同相入力端子に入力信号を印
加し、該差動増幅器の出力端子と逆相入力端子を第1の
抵抗で接続し、該逆相入力端子と接地間に第2の抵抗を
接続し、上記逆相入力端子を第3の抵抗を介して第1の
トランジスタのコレクタに接続し、そのエミッタを接地
し、そのベースに第4の抵抗を介して上記第1のトラン
ジスタが導通またはカットオフになるように切換えるた
めの切換信号を印加することで上記差動増幅器の利得を
切換える利得切換回路において、コレクタとエミッタを
それぞれ上記第1のトランジスタのコレクタと上記差動
増幅器の出力端子に接続した第2のトランジスタと、上
記切換信号を反転する反転増幅器と上記第2のトランジ
スタのベースと上記反転増幅器の出力間を接続する第5
の抵抗を設け、第1のトランジスタがカットオフ状態の
場合は、該トランジスタのコレクタを差動増幅器の出力
側に接続するようにして、利得を切換えても周波数特性
が平担になるようにしたものである。
【0005】
【作用】その結果、第1のトランジスタのコレクタ容量
が差動増幅器の周波数特性に影響しなくなるため、図3
の18に示すように周波数特性を高域の上昇分を抑えて
平担にすることができる。
が差動増幅器の周波数特性に影響しなくなるため、図3
の18に示すように周波数特性を高域の上昇分を抑えて
平担にすることができる。
【0006】
【実施例】以下この発明の実施例を図1により説明す
る。1は入力信号、2は差動増幅器4の同相入力端子、
3は逆相入力端子、4は差動増幅器、5は差動増幅器4
の出力端子、6,7,8,10,13は抵抗(抵抗値R
1,R2,R3,R4,R5)、9は利得切換入力端
子、11,12はトランジスタ、14は反転増幅器を示
す。次に動作について説明する。差動増幅器4の同相入
力端子2に入ってきた入力信号1は、利得切換入力端子
9に印加される電圧により、以下に示すような利得で増
幅され、差動増幅器4の出力端子5に出力される。
る。1は入力信号、2は差動増幅器4の同相入力端子、
3は逆相入力端子、4は差動増幅器、5は差動増幅器4
の出力端子、6,7,8,10,13は抵抗(抵抗値R
1,R2,R3,R4,R5)、9は利得切換入力端
子、11,12はトランジスタ、14は反転増幅器を示
す。次に動作について説明する。差動増幅器4の同相入
力端子2に入ってきた入力信号1は、利得切換入力端子
9に印加される電圧により、以下に示すような利得で増
幅され、差動増幅器4の出力端子5に出力される。
【0007】(1)利得切換入力9が正電圧の場合、ト
ランジスタ11が導通状態となり、反転増幅器14を通
った負電圧によりトランジスタ12はカットオフ状態と
なるので、このときの差動増幅器4の利得は、 利得(1)=1+R1/(R2//R3) (R2//R3:
R2とR3の並列抵抗値) で表わされる。(2)利得切換入力9は負電圧の場合、
(1)の場合とは逆に、トランジスタ11がカットオフ
でトランジスタ12が導通状態となり、このときの利得
は、 利得(2)=1+(R1//R3)/R2 (R1//R3:
R1とR3の並列抵抗値) で表わされる。
ランジスタ11が導通状態となり、反転増幅器14を通
った負電圧によりトランジスタ12はカットオフ状態と
なるので、このときの差動増幅器4の利得は、 利得(1)=1+R1/(R2//R3) (R2//R3:
R2とR3の並列抵抗値) で表わされる。(2)利得切換入力9は負電圧の場合、
(1)の場合とは逆に、トランジスタ11がカットオフ
でトランジスタ12が導通状態となり、このときの利得
は、 利得(2)=1+(R1//R3)/R2 (R1//R3:
R1とR3の並列抵抗値) で表わされる。
【0008】ここで、従来回路における利得と本発明
の回路における利得(2)は、R1〜R3の抵抗値を適当
な値に選ぶことにより、利得(2)=利得にすることが
できるが、この選び方については省略する。この結果、
トランジスタ11、12のコレクタは常に低インピーダ
ンス(アース側または出力端子5側)に接続されるた
め、トランジスタ11、12のコレクタ容量15(C
1)は差動増幅器4の周波数特性に影響しなくなるの
で、利得を切換えても周波数特性を平担にすることがで
きる。
の回路における利得(2)は、R1〜R3の抵抗値を適当
な値に選ぶことにより、利得(2)=利得にすることが
できるが、この選び方については省略する。この結果、
トランジスタ11、12のコレクタは常に低インピーダ
ンス(アース側または出力端子5側)に接続されるた
め、トランジスタ11、12のコレクタ容量15(C
1)は差動増幅器4の周波数特性に影響しなくなるの
で、利得を切換えても周波数特性を平担にすることがで
きる。
【0009】
【発明の効果】本発明によれば、周波数特性を平担にし
たままで電子的に利得を切換えることができるので、利
得の自動切換やリモコンによる切換が周波数特性の変化
なしに可能になる。
たままで電子的に利得を切換えることができるので、利
得の自動切換やリモコンによる切換が周波数特性の変化
なしに可能になる。
【図1】本発明の全体構成を示す回路ブロック図。
【図2】従来技術を示す回路ブロック図。
【図3】本発明及び従来技術の差動増幅器の周波数特性
を示す特性図。
を示す特性図。
1 入力信号 2 同相入力端子 3 逆相入力端子 4 差動増幅器 5 出力端子 6,7,8,10,13 抵抗 9 利得切換入力端子 11,12 トランジスタ 14 反転増幅器
Claims (1)
- 【請求項1】 差動増幅器を有し、該差動増幅器の同相
入力端子に入力信号が印加され、上記差動増幅器の利得
が切換えられて上記入力信号が増幅され、上記差動増幅
器の出力端子から増幅された信号が出力される利得切換
回路であって、上記差動増幅器の出力端子と逆相入力端
子を第1の抵抗で接続し、上記逆相入力端子と接地間に
第2の抵抗を接続し、上記逆相入力端子を第3の抵抗を
介して第1のトランジスタのコレクタに接続し、該第1
のトランジスタのエミッタを接地し、該第1のトランジ
スタのベースに第4の抵抗を介して上記第1のトランジ
スタが導通またはカットオフになるように切換えるため
の切換信号を印加することで上記差動増幅器の利得を切
換える利得切換回路において、 上記切換信号を反転する反転増幅器と、上記第1のトラ
ンジスタのコレクタにコレクタが接続され、上記作動増
幅器の出力端子にエミッタが接続され、かつ、上記反転
増幅器の出力に第5の抵抗を介してベースが接続された
第2のトランジスタとを有することを特徴とする利得切
換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4047507A JP3016942B2 (ja) | 1992-02-03 | 1992-02-03 | 利得切換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4047507A JP3016942B2 (ja) | 1992-02-03 | 1992-02-03 | 利得切換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05218768A JPH05218768A (ja) | 1993-08-27 |
JP3016942B2 true JP3016942B2 (ja) | 2000-03-06 |
Family
ID=12777030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4047507A Expired - Fee Related JP3016942B2 (ja) | 1992-02-03 | 1992-02-03 | 利得切換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3016942B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4584062B2 (ja) * | 2005-07-21 | 2010-11-17 | セイコーインスツル株式会社 | 携帯型電子機器 |
-
1992
- 1992-02-03 JP JP4047507A patent/JP3016942B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05218768A (ja) | 1993-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3089098A (en) | Stabilized transistor amplifier | |
US5760641A (en) | Controllable filter arrangement | |
GB2245788A (en) | Reducing distortion in a differential amplifier | |
JP3016942B2 (ja) | 利得切換回路 | |
JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
JPS5943852B2 (ja) | 信号ホ−ルド回路 | |
US4365206A (en) | Differential amplifier | |
JPS5949723B2 (ja) | 増幅装置 | |
GB2224405A (en) | Differential amplifying circuit with limiter is less affected by parasitic capacitance | |
JPS642285B2 (ja) | ||
JPH0339927Y2 (ja) | ||
JPH0451787B2 (ja) | ||
JPH0212743Y2 (ja) | ||
JPH0630426B2 (ja) | 利得可変回路 | |
JPS6130328Y2 (ja) | ||
JPS6151444B2 (ja) | ||
JPH0130325B2 (ja) | ||
JPS635290Y2 (ja) | ||
JP3249254B2 (ja) | 集積化増幅器 | |
JPS5846567Y2 (ja) | 高周波トランジスタc級増幅器のバイアス回路 | |
JP3000737B2 (ja) | 出力バッファ回路 | |
JPS6342763Y2 (ja) | ||
JPS59158614A (ja) | 位相遅延回路 | |
JPH0318795B2 (ja) | ||
JPH0380706A (ja) | 演算増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |