JP3009088B2 - Scan format converter - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、画像データ走査におけ
るラスタスキャン方式とブロックスキャン方式との画像
データの変換を行うスキャンフォーマット変換装置に係
り、特に、ラスタスキャン方式画像データの１ライン分
の画素数が変更される場合や、ブロックスキャン画像デ
ータのブロックの大きさを表わす水平方向あるいは垂直
方向画素数が変更される場合にも比較的簡単に対応する
ことのできるスキャンフォーマット変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scan format converter for converting image data between a raster scan system and a block scan system in image data scanning, and more particularly to a pixel for one line of raster scan system image data. The present invention relates to a scan format conversion apparatus which can relatively easily cope with a case where the number is changed or a case where the number of horizontal or vertical pixels representing the size of a block of block scan image data is changed.

【０００２】[0002]

【従来の技術】テレビカメラやスキャナ等で扱われる二
次元画像は、一般的に水平走査を繰返しつつ垂直走査す
るラスタスキャン方式画像データとして扱われる。一
方、近年の画像処理技術では、ハードウエアの大きさや
処理時間等の関係上所定の大きさのブロック単位での画
像処理が行われている。即ち、水平方向画素数Ｂx 、及
び垂直方向画素数Ｂy の大きさのブロック単位での処理
を行うブロックスキャン方式画像データが用いられてい
る。2. Description of the Related Art A two-dimensional image handled by a television camera, a scanner, or the like is generally handled as raster scan type image data in which horizontal scanning is repeated and vertical scanning is performed. On the other hand, in recent image processing techniques, image processing is performed in blocks of a predetermined size due to the size of hardware, processing time, and the like. That is, block scan type image data for performing processing in units of blocks having the number of horizontal pixels Bx and the number of vertical pixels By is used.

【０００３】図１にラスタスキャン画像データの例を、
図２にブロック水平画素数Ｂx ＝Ｍ＝８、ブロック垂直
走査数Ｂy ＝Ｎ＝８のブロックスキャン画像データの例
を示す。FIG. 1 shows an example of raster scan image data.
FIG. 2 shows an example of block scan image data in which the number of block horizontal pixels Bx = M = 8 and the number of block vertical scans By = N = 8.

【０００４】従来、ラスタスキャン画像データとブロッ
クスキャン画像データの走査変換として、メモリを用い
る方法が用いられている。即ち、ラスタスキャン画像デ
ータの書き込み動作をメモリに対しシーケンシャルに行
い、ブロックスキャン画像データの読み出しをブロック
スキャンの走査順に行っている。この場合、書き込みア
ドレス生成部、読み出しアドレス生成部はカウンタ等の
ハードウエアにより構成される。Conventionally, a method using a memory has been used as scan conversion between raster scan image data and block scan image data. That is, the writing operation of the raster scan image data is sequentially performed on the memory, and the reading of the block scan image data is performed in the scanning order of the block scan. In this case, the write address generator and the read address generator are configured by hardware such as a counter.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、上に述
べたように、従来、読み出しアドレスをハードウエアで
構成する場合、符号化アルゴリズムの変更によりブロッ
クスキャン画像データのフォーマット（図２のＭとＮ）
が変化した場合には、ハードウエアの増加を伴ってしま
うという問題点がある。即ち、従来の構成では、ブロッ
ク水平画素、ブロック垂直画素各々にカウンタを設定し
対処しているが、カウンタを２つ用意し、その各々につ
いて分周値を決定するためハードウエアが増加してしま
うという問題点がある。However, as described above, conventionally, when the read address is constituted by hardware, the format of the block scan image data (M and N in FIG. 2) is changed by changing the encoding algorithm.
However, there is a problem in that when the number of pieces of data changes, hardware increases. That is, in the conventional configuration, counters are set for each of the block horizontal pixels and the block vertical pixels, but two counters are prepared and the frequency division value is determined for each of the counters, so that the hardware increases. There is a problem.

【０００６】本発明は、前記従来の問題点を解決するべ
くなされたもので、ラスタスキャン画像データとブロッ
クスキャン画像データのフォーマット変換に対し、ブロ
ック画素の水平、垂直画素数が変更される場合にも簡単
に対応することのできるスキャンフォーマット変換装置
を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and is intended to solve the problem of changing the format of raster scan image data and block scan image data when the number of horizontal and vertical pixels is changed. It is another object of the present invention to provide a scan format conversion apparatus which can easily cope with the above.

【０００７】[0007]

【課題を解決するための手段】本発明は、画像データ走
査におけるラスタスキャン方式とブロックスキャン方式
との画像データの変換を行うスキャンフォーマット変換
装置において、入力画像データを一時格納するメモリ
と、メモリに一時格納された画素数を記憶する第１のレ
ジスタと、１ブロックの水平画素数を記憶する第２のレ
ジスタと、前記メモリに対する読み出しアドレスを、同
一ブロックで次のラインの先頭へ移すための変化量を記
憶する第３のレジスタと、０から１ずつカウントし、該
カウント値が前記第２レジスタに記憶された１ブロック
の水平画素数に等しくなるときに、該カウント値を０に
リセットし、以後この動作を繰り返す第１のカウンタ
と、１ブロック中の同一ラインで読み出しアドレスを一
つずつ進めるために、ラスタスキャン方式のアドレスを
所定数ずつ進めるための数を記憶する第４のレジスタ
と、前記第１のカウンタの計数値により、第３又は第４
のレジスタの、いずれか一方を選択する選択回路と、該
選択回路の出力と後出第５のレジスタの出力を加算する
加算器と、該加算器の出力と前記第１のレジスタの値を
比較し、加算器の出力が第１のレジスタの値を超えてい
れば、第２のレジスタの値から第１のレジスタの値を引
いた値を加える比較加算器と、該比較加算器の出力を、
前記メモリに対する読み出しアドレスとして格納する第
５のレジスタと、前記メモリに対する書き込みアドレス
を発生する第２のカウンタとを備えたことにより前記目
的を達成したものである。又、前記第１のレジスタに記
憶する数をｍ×Ｎとし、前記第２のレジスタに記憶する
数をＭとし、前記第３のレジスタに記憶する数をｍ−Ｍ
＋１とし、前記第４のレジスタに記憶する数を１とした
ものである。ここで、ｍはラスタスキャンの１ラインの
画素数、Ｎはブロックスキャンの１ブロックの垂直画素
数、Ｍはブロックスキャンの１ブロックの水平画素数で
ある。 Means for Solving the Problems The present invention provides a scanning format conversion apparatus for converting image data of the raster scanning method and the block scanning method of the image data scanning, a memory for temporarily storing input image data, in the memory The first register for storing the temporarily stored number of pixels, the second register for storing the number of horizontal pixels of one block, and the read address for the memory are the same.
Write the amount of change to move to the beginning of the next line in one block.
The third register to remember and counts from 0 to 1 each,
One block in which the count value is stored in the second register
When the count becomes equal to the number of horizontal pixels, the count value is set to 0.
A first counter that resets and repeats this operation thereafter
And the read address on the same line in one block
In order to proceed one by one,
Fourth register for storing a number to advance by a predetermined number
And a third or fourth value according to the count value of the first counter.
Registers of the register, a selection circuit for selecting either an adder for adding the output of the fifth register infra an output of said <br/> selection circuit, the adder output and the first of comparing the values, if the output of the adder exceeds the value of the first register, a comparator adder adding a value obtained by subtracting the value of the first register from the value of the second register, the comparison added Output of the vessel
A second address stored as a read address for the memory.
The above object has been attained by providing the register No. 5 and a second counter for generating a write address for the memory. Also, the first register
The number to be stored is m × N and stored in the second register.
Let the number be M, and let the number stored in the third register be m−M
+1 and the number stored in the fourth register is 1.
Things. Here, m is one line of the raster scan.
Number of pixels, N is the vertical pixel of one block of block scan
The number M is the number of horizontal pixels in one block of the block scan.
is there.

【０００８】[0008]

【作用】図１にラスタスキャン画像データ、図２にブロ
ックスキャン画像データの走査例を示す。FIG. 1 shows a scan example of raster scan image data, and FIG. 2 shows a scan example of block scan image data.

【０００９】図２に示すように、１ラインの画素数m
（例えば６４）、１ブロックの水平画素数Ｍ（例えば
８）、垂直画素数Ｎ（例えば８）とする。As shown in FIG. 2, the number m of pixels in one line is m.
(For example, 64) The number of horizontal pixels in one block is M (for example, 8) and the number of vertical pixels is N (for example, 8).

【００１０】ブロックスキャンは、図２に示すように、
次の３つの動作の繰返しによって行われる。即ち、同一
ラインで右へ１つずつ進む第１の動作と、同一ブロック
内で同一ラインの最後に達したら次のラインの先頭へ移
る第２の動作と、同一ブロックの最終ラインの最後のデ
ータに達したら、次のブロックの先頭に移る第３の動作
である。The block scan is performed as shown in FIG.
It is performed by repeating the following three operations. That is, a first operation that moves right by one on the same line, a second operation that moves to the beginning of the next line when the end of the same line is reached within the same block, and a last data of the last line of the same block. Is reached, the third operation moves to the beginning of the next block.

【００１１】本発明によれば、以上の動作は次のように
実現される。According to the present invention, the above operation is realized as follows.

【００１２】まず、入力画像を一時、メモリへ格納して
おき、該メモリに一時格納された画素数（m×Ｎ）を第
１のレジスタへ、１ブロックの水平画素数（Ｍ）を第２
のレジスタへ記憶させる。又、第３のレジスタには、同
一ブロックで次のラインの先頭へ移すための変化量（m
−Ｍ＋１）を記憶させておく。次に、第４のレジスタの
値を加算器によって加え、１ブロック中の同一ラインで
右へ１つずつ進むことにより第１の動作が行われる。First, an input image is temporarily stored in a memory, the number of pixels (m × N) temporarily stored in the memory is stored in a first register, and the number of horizontal pixels (M) in one block is stored in a second register.
In the register. Further, the third register has a change amount (m) for moving to the head of the next line in the same block.
−M + 1) is stored. Next, the first operation is performed by adding the value of the fourth register by an adder and advancing one by one to the right on the same line in one block.

【００１３】このとき、第１のカウンタで画素数をカウ
ントアップし、１ブロックの１ライン分（Ｍ）が終了し
たら、選択回路により第４のレジスタの代わりに第３の
レジスタの値を加算器で加えることにより次のラインへ
移り、第２の動作が行われる。At this time, the number of pixels is counted up by the first counter. When one line (M) of one block is completed, the value of the third register is added to the adder by the selection circuit instead of the fourth register. To the next line, and the second operation is performed.

【００１４】以上の第１及び第２の動作を繰返し、前記
加算器の出力と第１のレジスタに入っている全体の画素
数（m ×Ｎ）を比較し、１ブロックの読み出し終了が判
定されたら、第２のレジスタの値から第１のレジスタの
値を引いた値（Ｍ−m ×Ｎ）を加算器で加えることによ
り、次のブロックの先頭へと移ることができ、第３の動
作が行われる。The above first and second operations are repeated, and the output of the adder is compared with the total number of pixels (m × N) stored in the first register to determine the end of reading of one block. Then, by adding a value (M−m × N) obtained by subtracting the value of the first register from the value of the second register by the adder, the block can be shifted to the head of the next block. Is performed.

【００１５】又、メモリへのアクセスのためのアドレス
は常に第５のレジスタに入るようになっている。又、メ
モリへのラスタスキャン画像データの書き込みアドレス
は第２のカウンタによって生成される。An address for accessing the memory always enters the fifth register. The write address of the raster scan image data to the memory is generated by the second counter.

【００１６】以上のように、本発明によれば、従来のよ
うに水平方向、垂直方向という２つのカウンタを必要と
せず、水平方向のカウンタのみで比較的簡単に、ブロッ
クの大きさの変更にも対応することができる。As described above, according to the present invention, two counters for the horizontal direction and the vertical direction are not required unlike the related art, and the change of the block size can be relatively easily performed only with the horizontal counter. Can also respond.

【００１７】[0017]

【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.

【００１８】図３は、本実施例によるスキャンフォーマ
ット変換装置の概略構成を示すブロック線図である。FIG. 3 is a block diagram showing a schematic configuration of the scan format conversion apparatus according to the present embodiment.

【００１９】図３において、１０は、画像を記憶するメ
モリ、１２は、メモリに一時格納された画素数（m×
Ｎ）を記憶する第１のレジスタ、１４は、ブロック水平
画素数（Ｍ）を記憶する第２のレジスタ、１６は、ブロ
ック水平画素数をカウントする第１のカウンタ、１８
は、同一ブロックで次のラインの先頭にアドレスを移す
ための変化量を記憶する第３のレジスタ、２０は、同一
ラインでアドレスを右へ１つ進めるための第４のレジス
タ、２２は、第１のカウンタ１６の値に応じてレジスタ
１８、２０のいずれかを選択する選択回路、２４は、ブ
ロックスキャン画像データを読み出すアドレスを記憶す
る第５のレジスタ、２６は、選択回路２２の出力と第５
のレジスタ２４の値を加える加算器、２８は、加算器２
６の出力が全画素数を超えていればアドレスを次のブロ
ックの先頭に移すための値（−m×Ｎ＋Ｍ）を加算し、
超えていなければ、そのままの値を出力する比較加算器
であり、３０は、ラスタスキャン画像データの書き込み
アドレスを生成する第２のカウンタである。In FIG. 3, reference numeral 10 denotes a memory for storing an image, and 12 denotes the number of pixels (m.times.m ) temporarily stored in the memory.
N), a first register for storing the number of block horizontal pixels (M), 16 a first counter for counting the number of block horizontal pixels, 18
Is a third register for storing the amount of change for shifting the address to the beginning of the next line in the same block, 20 is a fourth register for advancing the address by one in the same line to the right, and 22 is The selection circuit 24 selects one of the registers 18 and 20 in accordance with the value of the counter 16 of 1, the fifth register 24 stores an address from which block scan image data is read, and the output circuit 26 selects the output of the selection circuit 22. 5
The adder 28 adds the value of the register 24, and the adder 28
If the output of 6 exceeds the total number of pixels, a value (−m × N + M) for shifting the address to the head of the next block is added,
If it does not exceed, it is a comparison adder that outputs the value as it is, and 30 is a second counter that generates a write address of raster scan image data.

【００２０】ここで、各レジスタ１２、１４、１８、２
０、２４は、ブロック水平画素数Ｍ、ブロック垂直画素
数Ｎ、及び１ラインの画素数m に応じ任意に値を設定す
ることができる。Here, each of the registers 12, 14, 18, 2
The values of 0 and 24 can be arbitrarily set according to the number M of block horizontal pixels, the number N of block vertical pixels, and the number m of pixels in one line.

【００２１】以下、図２に示すように、m ＝６４、Ｍ＝
８、Ｎ＝８として、１ライン６４画素のラスタスキャン
画像データを８×８のブロックスキャン画像フォーマッ
トに変換する場合について述べる。Hereinafter, as shown in FIG. 2, m = 64 and M =
A case will be described in which raster scan image data of 64 pixels per line is converted to an 8 × 8 block scan image format, where N = 8.

【００２２】図２において、第１のレジスタ１２は、m
×Ｎ＝６４×８＝５１２、第２のレジスタ１４は、Ｍ＝
８、第３のレジスタ１８は、m −Ｍ＋１＝６４−８＋１
＝５７と設定する。ラスタスキャン画像データは、メモ
リ１０内において、第２のカウンタ３０の発生するアド
レスにより、シーケンシャルに書き込まれる。In FIG. 2, the first register 12 stores m
× N = 64 × 8 = 512, the second register 14 stores M =
8, the third register 18 is m−M + 1 = 64−8 + 1
= 57 is set. The raster scan image data is sequentially written in the memory 10 according to the address generated by the second counter 30.

【００２３】又、メモリ１０の読み出しアドレスは、第
５のレジスタ２４の出力によって与えられる。以下、該
第５のレジスタ２４の更新動作について説明する。The read address of the memory 10 is given by the output of the fifth register 24. Hereinafter, the updating operation of the fifth register 24 will be described.

【００２４】初め第４のレジスタ２０及び第５のレジス
タ２４の値は０で１ライン目の先頭のアドレスを指して
いる。第１のカウンタ１６は、８分周のカウンタであ
り、０から７までカウントを繰返し、その間、読み出し
アドレスは第４のレジスタ２０で、１ずつ加算され、０
から７まで増加していく。この第４のレジスタ２０によ
る１の加算が、同一ラインでアドレスを右へ１つ進める
という図２の第１の動作２を表わす。そして、カウンタ
１６の値が７から０になるとき、選択回路２２により、
第３のレジスタ１８が選択され、そのときのアドレスの
値７に第３のレジスタ１８の値５７が加算され、７＋５
７＝６４で、アドレスは６４となり、２ライン目の先頭
のデータが指定され、読み出される。この第３のレジス
タ１８の値m−Ｍ＋１（本実施例では５７）を加える部
分が、アドレスを次のラインの先頭へ進める第２の動作
４を表わす。First, the values of the fourth register 20 and the fifth register 24 are 0, indicating the head address of the first line. The first counter 16 is a divide-by-8 counter and repeats counting from 0 to 7, during which time the read address is incremented by one in the fourth register 20, and
From 7 to 7. The addition of 1 by the fourth register 20 represents the first operation 2 in FIG. 2 in which the address is advanced by one on the same line to the right. When the value of the counter 16 changes from 7 to 0, the selection circuit 22
The third register 18 is selected, the value 57 of the third register 18 is added to the address value 7 at that time, and 7 + 5
When 7 = 64, the address becomes 64, and the leading data of the second line is designated and read. The addition of the value m-M + 1 (57 in this embodiment) of the third register 18 represents the second operation 4 for advancing the address to the head of the next line.

【００２５】同様の動作を繰返し、８ライン目の最後の
データアドレス４５５に第３のレジスタ１８の値５７が
加算されると、４５５＋５７＝５１２となる。しかし、
これは全データ数５１２以上となるので、第１のレジス
タ１２及び第２のレジスタ１４より加算器２８を通じ−
m ×Ｎ＋Ｍ＝−５１２＋８を加算して、５１２＋（−５
１２＋８）＝８でアドレス８となり、図２に示すよう
に、次のブロックの左上の最初のデータのアドレスを指
している。これが図２の第３の動作６を表わしている。
このようにして次のブロックの処理へ移り、以下同様の
処理を繰返していく。なお、ブロックスキャン画像デー
タを本実施例のように８×８ではなく、他の値Ｍ×Ｎと
した場合にも、各レジスタ１２、１４、１８、２０に所
定の値を設定することにより簡単に同様の処理が進めら
れることは明らかである。When the same operation is repeated and the value 57 of the third register 18 is added to the last data address 455 of the eighth line, the result is 455 + 57 = 512. But,
Since the total number of data is 512 or more, the first register 12 and the second register 14 pass through the adder 28-
m × N + M = −512 + 8 is added to obtain 512 + (− 5
When (12 + 8) = 8, the address becomes 8, which indicates the address of the first data at the upper left of the next block as shown in FIG. This represents the third operation 6 in FIG.
In this way, the processing moves to the next block, and the same processing is repeated thereafter. It should be noted that even when the block scan image data is not 8 × 8 as in the present embodiment but another value M × N, it is easy to set a predetermined value in each of the registers 12, 14, 18, and 20. It is clear that the same process is performed in the same manner.

【００２６】[0026]

【発明の効果】以上説明した通り、本発明によれば、ブ
ロックスキャン画像データの読み出しアドレスの発生を
カウンタ、レジスタ、加算器、比較器で簡単に構成可能
であり、ブロック水平画像データのみのカウンタの分周
値を決定することで構成が可能であるという効果を有す
る。又、ブロックスキャンデータは画像の総数、ブロッ
ク水平画素数を決定することで任意に決定することが可
能であるという優れた効果をも有する。As described above, according to the present invention, the generation of the read address of the block scan image data can be easily constituted by the counter, the register, the adder, and the comparator, and the counter of only the block horizontal image data is provided. Has the effect that a configuration is possible by determining the frequency division value of. The block scan data also has an excellent effect that it can be arbitrarily determined by determining the total number of images and the number of block horizontal pixels.

【図面の簡単な説明】[Brief description of the drawings]

【図１】ラスタスキャン画像データの概念を示す説明図FIG. 1 is an explanatory diagram showing the concept of raster scan image data.

【図２】ブロックスキャン画像データの概念を示す説明
図FIG. 2 is an explanatory diagram showing the concept of block scan image data.

【図３】本実施例によるスキャンフォーマット変換装置
の概略構成を示すブロック線図FIG. 3 is a block diagram showing a schematic configuration of a scan format conversion apparatus according to the embodiment;

【符号の説明】[Explanation of symbols]

１０…メモリ １２…第１のレジスタ １４…第２のレジスタ １６…第１のカウンタ １８…第３のレジスタ ２０…第４のレジスタ ２２…選択回路 ２６…加算器 ２８…比較加算器 ３０…第２のカウンタDESCRIPTION OF SYMBOLS 10 ... Memory 12 ... 1st register 14 ... 2nd register 16 ... 1st counter 18 ... 3rd register 20 ... 4th register 22 ... Selection circuit 26 ... Adder 28 ... Comparison adder 30 ... 2nd Counter

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】画像データ走査におけるラスタスキャン方
式とブロックスキャン方式との画像データの変換を行う
スキャンフォーマット変換装置において、 入力画像データを一時格納するメモリと、メモリに一時格納された 画素数を記憶する第１のレジス
タと、１ブロックの 水平画素数を記憶する第２のレジスタと、前記メモリに対する読み出しアドレスを、同一ブロック
で次のラインの先頭へ移すための変化量を記憶する第３
のレジスタと、 ０から１ずつカウントし、該カウント値が前記第２レジ
スタに記憶された１ブロックの水平画素数に等しくなる
ときに、該カウント値を０にリセットし、以後この動作
を繰り返す第１のカウンタと、 １ブロック中の同一ラインで読み出しアドレスを一つず
つ進めるために、ラスタスキャン方式のアドレスを所定
数ずつ進めるための数を記憶する第４のレジスタと、 前記第１のカウンタの計数値により、第３又は第４のレ
ジスタの、いずれか一方を選択する選択回路と、該 選択回路の出力と後出第５のレジスタの出力を加算す
る加算器と、該 加算器の出力と前記第１のレジスタの値を比較し、加
算器の出力が第１のレジスタの値を超えていれば、第２
のレジスタの値から第１のレジスタの値を引いた値を加
える比較加算器と、該比較加算器の出力を、前記メモリに対する読み出しア
ドレスとして格納する第５のレジスタと、 前記メモリに対する書き込みアドレスを発生する第２の
カウンタと、 を備えたことを特徴とするスキャンフォーマット変換装
置。A scan format conversion apparatus for converting image data between a raster scan system and a block scan system in image data scanning, wherein a memory for temporarily storing input image data and a number of pixels temporarily stored in the memory are stored. A first register for storing the number of horizontal pixels of one block, and a read address for the memory in the same block.
To store the amount of change to move to the beginning of the next line
, And counts from 0 to 1 each time, and the count value is stored in the second register.
Equal to the number of horizontal pixels in one block stored in the
When the count value is reset to 0,
The first counter that repeats the above operation, and one read address on the same line in one block
Address in the raster scan system
A fourth register for storing the number to advance by several, a count value of said first counter, a third or fourth register, a selection circuit for selecting one, the output of said selection circuit An adder that adds the output of the fifth register described below; and compares the output of the adder with the value of the first register. If the output of the adder exceeds the value of the first register, 2
From the value of the register and comparator adder adding a value obtained by subtracting the value of the first register, the output of the comparator adder reads A to the memory
A scan format conversion apparatus , comprising: a fifth register for storing as a dress; and a second counter for generating a write address for the memory. 【請求項２】(2) 請求項１のスキャンフォーマット変換装置The scan format conversion device according to claim 1.
において、At 前記第１のレジスタに記憶する数がｍ×Ｎ（ｍはラスタThe number stored in the first register is m × N (m is a raster
スキャンの１ラインの画素数、ＮはブロックスキャンのN is the number of pixels in one line of scan,
１ブロックの垂直画素数）であり、(The number of vertical pixels in one block) 前記第２のレジスタに記憶する数がＭ（ＭはブロックスIf the number stored in the second register is M (M is a block
キャンの１ブロックの水平画素数）であり、The number of horizontal pixels in one block of can) 前記第３のレジスタに記憶する数がｍ−Ｍ＋１であり、The number stored in the third register is m-M + 1, 前記第４のレジスタに記憶する数が１であることを特徴The number stored in the fourth register is one.
とするスキャンフォーマット変換装置。Scan format converter.