JPH03154175A - Picture storage device - Google Patents

Abstract

PURPOSE:To calculate the data of real number coordinates with high accuracy and high efficiency by using 2<n> pieces of memory modules in parallel with [nXn] picture elements as a block unit. CONSTITUTION:With the adjacent [2X2] picture elements as the block unit, a picture is divided into blocks and the positions of the [2X2] picture elements in each block are respectively made correspondent to memory modules 1a-1d. Then, a position relation between the respective blocks is held and the respective picture element data of the picture are respectively distributed and written to the memory modules 1a-1d. Respective memory control parts 2a-2d efficiently calculate the 2<2> pieces of integer coordinates, which are required for calculate the data of the designated real number coordinate by primary interpolation, around the real number coordinates by simple arithmetic control and respectively simultaneously read out the data of the respective integer coordinates from the respective memory modules, and the data at the real number coordinates are calculated with high accuracy by the primary interpolation. Thus, arithmetic processing time is shortened and processing speed can be increased.

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばアフィン変換等のディジタル画像処理
において、画像データが存在する整数座標に乗らない実
数座標のデータを高速に補間作成することのできる画像
記憶装置に関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention provides a method for processing real coordinate data that does not scale with the integer coordinates where image data exists, at high speed, in digital image processing such as affine transformation. The present invention relates to an image storage device capable of interpolating images.

（従来の技術） ディジタル画像処理における画像データの記憶は、通常
、画素の概念で捉えらえられる所定のサンプリング点で
の画像データ（画素データ）を、画像メモリのアドレス
管理されている記憶エリアにそれぞれ書き込むことによ
ってなされる。この画像メモリにおける記憶エリアは、
一般的にはその画素の座標位置を特定するＸ方向アドレ
スとＹ方向アドレスとにより管理され、これらのアドレ
スを指定して画素データの書き込み・読み出しが行われ
る。(Prior Art) Image data storage in digital image processing usually involves storing image data (pixel data) at predetermined sampling points, which can be understood using the concept of pixels, in a storage area of image memory whose addresses are managed. This is done by writing each. The storage area in this image memory is
Generally, it is managed by an X-direction address and a Y-direction address that specify the coordinate position of the pixel, and pixel data is written or read by specifying these addresses.

換言すれば、画像メモリのＸ方向アドレスおよびＹ方向
アドレスにより指定される記憶エリアは、画像を形成す
る画素データをそれぞれ記憶するものとなっている。In other words, the storage areas designated by the X-direction address and the Y-direction address of the image memory respectively store pixel data forming an image.

ところでディジタル画像処理を行う場合、例えばアフィ
ン変換処理を行うような場合には、上述した画素位置か
ら外れた位置のデータが必要となることが多々ある。即
ち、画像メモリに格納されている画像データは、画素位
置として定義された所定のサンプリング点での画像デー
タ（画素データ）の集合であり、その座標位置はサンプ
リング点を特定する整数座標、具体的には上述したＸ方
向アドレスおよびＹ方向アドレスにより示される。By the way, when performing digital image processing, for example, when performing affine transformation processing, data at positions other than the above-mentioned pixel positions is often required. That is, the image data stored in the image memory is a set of image data (pixel data) at predetermined sampling points defined as pixel positions, and the coordinate positions are integer coordinates that specify the sampling points, specific is indicated by the above-mentioned X direction address and Y direction address.

これに対してアフィン変換処理時には、上述したＸ方向
アドレスおよびＹ方向アドレスにより示される整数座標
には乗らない、所謂実数座標（整数部と小数部とにより
示される座標）でのデータが必要となることが多い。On the other hand, during affine transformation processing, data is required in so-called real number coordinates (coordinates indicated by an integer part and a decimal part), which does not lie in the integer coordinates indicated by the above-mentioned X-direction address and Y-direction address. There are many things.

このような場合、従来一般的には、その実数座標に最も
近い整数座標のデータを求めることで、上記実数座標の
データを近似的に決定したり［最近傍補間］、或いは実
数座標の周囲の複数の整数座標のデータをそれぞれ求め
、これらの整数座漂と実数座標との距離に応じて上記各
整数座標のデータから実数座標のデータを補間生成する
ことが行われている［１次補間］。In such cases, the conventional method is to approximately determine the data of the real number coordinates by finding the data of the integer coordinates closest to the real number coordinates [nearest neighbor interpolation], or to calculate the data of the surrounding real number coordinates. Data on multiple integer coordinates is obtained, and data on real coordinates is generated by interpolation from the data on each integer coordinate according to the distance between these integer coordinates and the real coordinates [linear interpolation]. .

尚、この１次補間を行う際の実数座標の周囲の複数の整
数座標は、上記実数座標の小数部を切り捨て・切り上げ
したときの、周囲２°点（ｎは次元数であって、通常は
２または３なる値として定められる）の整数座標として
それぞれ求められる。In addition, the multiple integer coordinates around the real number coordinate when performing this linear interpolation are the surrounding 2° points (n is the number of dimensions, and usually (defined as a value of 2 or 3), respectively.

またこの１次補間の処理アルゴリズムについては従来よ
り種々提唱されているが、例えばその周囲の整数座標の
データを実数座標との距離に応じて加重平均する等して
実行される。Various processing algorithms for this linear interpolation have been proposed in the past, and are executed, for example, by weighted averaging data of surrounding integer coordinates according to the distance from the real number coordinates.

第７図は最近傍補間により求められたデータに基づいて
作成されたディジタル画像の例（顔の右目部分のディジ
タル画像）を示しており、また第８図は１次補間によっ
て求められたデータに基づいて作成された第７図と同じ
部分のディジタル画像を示している。これらの第７図お
よび第８図を対比して明らかなように、最近傍補間によ
って求められるデータを用いてディジタル画像処理を行
うには、その精度に問題がある。これに対して１次補間
によって求められデータを用いた場合には、その精度を
十分高いものとすることができ、比較的自然な画像を得
ることが可能となる。然し乍ら、１次補間により精度の
高いデータを得るには、画像メモリにおける２ｎ個の整
数座標を順次指定してそのデータを読み出した上で１次
補間処理を行う必要があるので、その処理に多くの時間
が掛かると云う問題がある。Figure 7 shows an example of a digital image (digital image of the right eye part of a face) created based on data determined by nearest neighbor interpolation, and Figure 8 shows an example of a digital image created based on data determined by linear interpolation. This shows a digital image of the same part as in FIG. 7, which was created based on this. As is clear from a comparison of FIGS. 7 and 8, there is a problem in accuracy when performing digital image processing using data obtained by nearest neighbor interpolation. On the other hand, when data obtained by linear interpolation is used, the accuracy can be made sufficiently high, and a relatively natural image can be obtained. However, in order to obtain highly accurate data through linear interpolation, it is necessary to sequentially specify 2n integer coordinates in the image memory, read out the data, and then perform linear interpolation processing. There is a problem that it takes time.

（発明が解決しようとする課題） このように従来の画像記憶装置にあっては、例えばアフ
ィン変換等を実行するに際して、画像メモリに記憶され
ている整数座標上の画像データ（画素データ）から外れ
る実数座標のデータが必要となったとき、その指定され
た実数座標に基づいて最近傍補間によりデータを求めた
場合には、そのデータ精度に問題があり、また１次補間
によりデータを求める場合には、その周囲の複数の整数
座標上のデータが必要となるのでその処理に多くの時間
が掛かると云う問題があった。(Problem to be Solved by the Invention) As described above, in conventional image storage devices, when performing affine transformation, for example, image data (pixel data) on integer coordinates stored in the image memory are When real number coordinate data is required, there is a problem with the data accuracy if the data is obtained by nearest neighbor interpolation based on the specified real number coordinates, and if data is obtained by linear interpolation, requires data on a plurality of integer coordinates around it, so there is a problem in that it takes a lot of time to process.

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、実数座標の１次補間された精度
の高いデータを簡易に、高速に求めることのできる実用
性の高い画像記憶装置を提供することにある。The present invention has been made in consideration of these circumstances, and its purpose is to provide a highly practical image that can easily and quickly obtain highly accurate linearly interpolated data of real coordinates. The purpose is to provide a storage device.

［発明の構成］ （課題を解決するための手段） 本発明に係る画像記憶装置は、画像メモリを構成する独
立動作可能な２ｎ個（ｎ；２．３．・・・）の記憶モジ
ュールと、これらの記憶モジュールをそれぞれ独立にア
ドレス指定して画像データの書き込み・読み出しを制御
する２ｎ個のメモリ制御部と、これらのメモリ制御部を
介して前記各記憶モジュールからそれぞれ読み出された
画像データに基づいて補間処理を行う演算部とを具備し
、前記画像メモリには、隣接する［ｎＸｎ３画素をブロ
ック単位として画像をブロック分割し、各ブロックにお
ける［ｎＸｎ１の画素位置を前記２ｎ個の記憶モジュー
ルにそれぞれ対応付け、且つ前記各ブロック間の位置関
係を保持して前記画像の各画素データを前記２ｎ個の記
憶モジュールにそれぞれ分配して書き込んでおき、 前記各メモリ制御部では、指定された実数座標に応じて
当該実数座標に所定の定数を加算するか否かの制御を行
った後、この定数の加算制御が行われた実数座標を整数
化して記憶モジュールに対するアドレスデータを生成し
て前記各記憶モジュールからの画像データの読み出しを
同時・並列に行わせるようにしたことを特徴とするもの
である。[Structure of the Invention] (Means for Solving the Problems) An image storage device according to the present invention includes 2n (n; 2.3...) storage modules that can operate independently and constitute an image memory; 2n memory control units that independently address each of these storage modules to control writing and reading of image data, and image data read out from each of the storage modules through these memory control units. the image memory is configured to divide the image into blocks using adjacent [nXn3 pixels as block units, and store [nXn1 pixel positions in each block in the 2n storage modules]. Each pixel data of the image is distributed and written to the 2n storage modules by associating each block and maintaining the positional relationship between the blocks, and each memory control unit stores specified real number coordinates. After controlling whether or not to add a predetermined constant to the real number coordinates according to the above, the real number coordinates to which addition control of the constant has been performed are converted into integers to generate address data for the storage module, and the address data for each of the storage modules is generated. This is characterized in that image data is read out from the modules simultaneously and in parallel.

（作　用） このように構成された画像記憶装置によれば、独立動作
可能な２ｎ個の記憶モジュールから、指定された実数座
標のデータを１次補間により求めるに必要な、その周囲
の複数（２−個）の整数座標を簡易な演算制御により効
率的に求め、これらの各整数座標のデータを前記各記憶
モジュールからそれぞれ同時に読み出す。そしてこれら
の各整数座標のデータを用いて１次補間により前記実数
座標でのデータを高精度に求めるので、その演算処理時
間を短縮化して処理速度を高めることが可能となる。(Function) According to the image storage device configured in this way, multiple (( 2- integer coordinates are efficiently determined by simple arithmetic control, and the data of each of these integer coordinates is read simultaneously from each of the storage modules. Since the data at the real number coordinates is determined with high precision by linear interpolation using the data at each of these integer coordinates, it is possible to shorten the calculation processing time and increase the processing speed.

（実施例） 以下、図面を参照して本発明の一実施例について説明す
る。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例に係る画像記憶装置の要部概
略構成図で、ｌａ、　ｌｂ、　ｌｃ、　ｌｄはそれぞれ
独立に動作可能な２１個（ここではｎ−２；４個）の記
憶モジュール（画像記憶部）である。尚、これらの各記
憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄは、例えば
［５１２Ｘ５１２　］のアドレス領域を持つ１アドレス
当たり８ビツト容量を持つ画像メモリからなる。FIG. 1 is a schematic diagram showing the main parts of an image storage device according to an embodiment of the present invention, where la, lb, lc, and ld are 21 (in this case n-2; 4) units that can each operate independently. This is a storage module (image storage unit). Each of these storage modules la, lb, lc, and ld consists of an image memory having an address area of, for example, [512×512] and a capacity of 8 bits per address.

このような４個の記憶モジュールｌａ、　ｌｂ、　ｌｃ
、　ｌｄにより、［１０２４Ｘ　１０２４］なる画面領
域を持ち、１画素が８ビツトのデータで表現される画像
を記憶する為の画像メモリが実現される。4 such storage modules la, lb, lc
, ld realizes an image memory having a screen area of [1024×1024] and storing an image in which one pixel is expressed by 8-bit data.

これらの各記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌ
ｄにそれぞれ設けられたメモリ制御部２ａ、　２ｂ、　
２ｃ、　２ｄは指定された画面座標位置に従ってそれぞ
れアドレスデータを生成し、上記各記憶モジュールｌａ
、　ｌｂ。Each of these storage modules la, lb, lc, l
Memory control units 2a, 2b, respectively provided in d.
2c and 2d each generate address data according to the designated screen coordinate position, and each of the storage modules la
, lb.

ｌｃ、　ｌｄを独立にアクセス制御して画像データ（画
素データ）の書き込み・読み込みを制御する。また加算
器３は、前記各記憶モジュールｌａ、　ｌｂ、　ｌｃ。Access to lc and ld is controlled independently to control writing and reading of image data (pixel data). Further, the adder 3 includes each of the storage modules la, lb, and lc.

ｌｄにそれぞれ記憶された整数座標から外れた実数座標
（整数部と小数部とにより示される座標）のデータ出力
が要求されたとき、上記メモリ制御部２ａ、　２ｂ、　
２ｃ、　２ｎの制御を受けて前記各記憶モジュールｌａ
、　ｌｂ、　ｌｃ、　ｌｄからそれぞれ読み出される上
記実数座標周囲の複数の整数座標の画素データに従って
１次補間処理を実行し、上記実数座標のデータを求める
ものである。When data output of real number coordinates (coordinates indicated by an integer part and a decimal part) that deviate from the integer coordinates respectively stored in ld is requested, the memory control units 2a, 2b,
2c and 2n, each of the storage modules la
, lb, lc, and ld, a linear interpolation process is executed in accordance with pixel data of a plurality of integer coordinates surrounding the real number coordinate, respectively, to obtain the data of the real number coordinate.

しかして上記各メモリ制御部２ａ、　２ｂ、　２ｃ、　
２ｄは、例えば第２図に例示するように、ディジタル画
像処理のモードの情報（最近傍補間処理モードが１次補
間処理モードであるか等の情報）を格納するモードレジ
スタ１１と、このモードレジスタ１１の制御を受け、指
定されたデータ読み出し座標に対する各記憶モジュール
ｌａ、　ｌｂ、　ｌｃ、　ｌｄでのデータ格納アドレス
を計算するアドレス演算部１７を備えている。Therefore, each of the memory control units 2a, 2b, 2c,
2d, for example, as illustrated in FIG. 2, a mode register 11 that stores information on the mode of digital image processing (information such as whether the nearest neighbor interpolation processing mode is the linear interpolation processing mode), and this mode register. 11, the address calculation unit 17 calculates data storage addresses in each of the storage modules la, lb, lc, and ld for specified data read coordinates.

各記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄをそれ
ぞれアドレス指定するＸセレクタ１２およびＹセレクタ
１３は、前記アドレス演算部１７にて計算された記憶モ
ジニールｌａ、　ｌｂ、　ｌｃ、　ｌｄに対するアドレ
スデータ（Ｘアドレスデータとｙアドレスデータ）、ま
たはそのアドレスデータに加算器１４．１５を介して所
定の定数（この例では０．５）が加算されたアドレスデ
ータ（Ｘ”アドレスデータとｙ°アドレスデータ）を入
力し、前記モードレジスタ１１に格納された処理モード
に従ってこれらのアドレスデータを選択的に取り込み、
これを整数化してＸアドレスとＹアドレスを生成し、前
記記憶モジュールｌａ。The X selector 12 and the Y selector 13, which respectively specify addresses for the storage modules la, lb, lc, and ld, are configured to input address data (X address data) for the storage modules la, lb, lc, and ld calculated by the address calculation section 17. and y address data), or address data (X" address data and y° address data) to which a predetermined constant (0.5 in this example) is added via an adder 14.15. , selectively taking in these address data according to the processing mode stored in the mode register 11;
This is converted into integers to generate an X address and a Y address, which are then stored in the storage module la.

ｌｂ、　ｌｃ、　ｌｄをそれぞれアクセスするものであ
る。It accesses lb, lc, and ld, respectively.

尚、補間演算部１６は、上記Ｘセレクタ１２およびＹセ
Ｌ、フタ１３にて選択されて整数化されたアドレスデー
タの残り、つまりＸアドレスデータとＸアドレスデータ
（またはＸ′アドレスデータとＸアドレスデータ）の小
数部を入力し、前記Ｘセレクタ１２およびＹセレクタ１
３の制御を受けて記憶モジュールｌａ、　ｌｂ、　ｌｃ
、　ｌｄから読み出された整数座標のデータに、１次補
間処理に必要な演算を施すものである。The interpolation calculation unit 16 calculates the remainder of the address data selected by the X selector 12, Y cell L, and lid 13 and converted into integers, that is, the X address data and the X address data (or the X' address data and the input the decimal part of the data) and select the X selector 12 and Y selector 1.
storage modules la, lb, lc under the control of 3
, ld is subjected to calculations necessary for linear interpolation processing on the integer coordinate data read from ld.

この補間演算部１Ｂにおける処理は、例えば上記小数部
の値に従って指定された実数座標と記憶モジュールｌａ
、　ｌｂ、　Ｉｃ、　Ｉｄから読み出されたデータの整
数座標との距離を求め、その距離に応じた比率で１次補
開演算に供するデータ値を求める重み付は処理を施すこ
とによってなされる。The processing in this interpolation calculation unit 1B is performed using, for example, the real number coordinates specified according to the value of the decimal part and the storage module la.
, lb, Ic, and Id to the integer coordinates of the data read out, and weighting is performed by calculating the data value to be subjected to the primary compensation operation at a ratio according to the distance.

従って１次補間処理がなされる場合には、前記加算器３
は、各メモリ制御部２ａ、　２ｂ、　２ｃ、　２ｄの補
間演算部１６において、各記憶モジュールｌａ、　ｌｂ
。Therefore, when linear interpolation processing is performed, the adder 3
In the interpolation calculation unit 16 of each memory control unit 2a, 2b, 2c, 2d, each storage module la, lb
.

Ｉｃ、　ｌｄから読み出された整数座標のデータにそれ
ぞれ所定の重み付がなされたデータを加算することによ
り、指定された実数座標のデータを求めることになる。By adding predetermined weighted data to the integer coordinate data read from Ic and ld, the specified real coordinate data is obtained.

ここでこのように構成された実施例装置における前記記
憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄへの画像デ
ータの記憶形態について説明する。Here, the storage format of image data in the storage modules la, lb, lc, and ld in the embodiment apparatus configured as described above will be explained.

ディジタル画像処理に倶せられる１枚の画像データは、
画素の概念で定義される所定のサンプリング間隔で縦横
にサンプリング抽出された複数の画素データの集合とし
て捉らえられる。そして画像メモリはこれらの各画素デ
ータを、例えばＸ方向およびＹ方向にアドレス管理され
ている各記憶エリアにそれぞれ記憶することで、１枚の
画像データの記憶を行う。従って画像メモリに格納され
る画像データのアドレス管理されている各画素データは
、前記サンプリング間隔で特定される整数座標（画素）
のデータであるといえる。One piece of image data that is subjected to digital image processing is
It can be understood as a set of a plurality of pixel data sampled vertically and horizontally at predetermined sampling intervals defined by the concept of pixels. The image memory stores each pixel data in each storage area whose address is managed in, for example, the X direction and the Y direction, thereby storing one sheet of image data. Therefore, each pixel data whose address is managed in the image data stored in the image memory is an integer coordinate (pixel) specified at the sampling interval.
It can be said that the data is

しかして画像メモリを構成する前述した４つの記憶モジ
ュールｌａ、　ｌｂ、　ｌｃ、　Ｌｄは、例えば第３図
に示すように、その画像を隣接する［ｎＸｎ１画素（こ
こでは２Ｘ２の画素）をブロック単位としてブロック分
割し、各ブロックにおける［ｎＸｎ］の画素位置を４個
の記憶モジュールｌａ、　ｌｂ、　ｌｃ。As shown in FIG. The blocks are divided and the [nXn] pixel positions in each block are stored in four storage modules la, lb, and lc.

ｌｄにそれぞれ対応付けている。具体的には、［２×２
］画素からなるブロック単位の左上画素を記憶モジュー
ルｌａに、また右上画素を記憶モジュールｌｂに、更に
左下画素を記憶モジュールｌｃ、右下画素を記憶モジュ
ールｌｄにそれぞれ対応付けている。Each is associated with ld. Specifically, [2×2
] The upper left pixel of each block of pixels is associated with the storage module la, the upper right pixel with the storage module lb, the lower left pixel with the storage module lc, and the lower right pixel with the storage module ld.

そして前記記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌ
ｄには、上述した各ブロック間の位置関係を保持した状
態で前記画像の各画素データを上記各記憶モジュールｌ
ａ、　ｌｂ、　ｌｃ、　ｌｄにそれぞれ分配して書き込
みがなされるものとなっている。換言すれば、各記憶モ
ジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄには前記各ブロ
ックの前述した如く対応付けられた画素位置の画素デー
タがそのブロック間の位置的な関係を保持してそれぞれ
書き込まれるようになっている。and the storage modules la, lb, lc, l
d, each pixel data of the image is stored in each storage module l while maintaining the positional relationship between each block.
Writing is performed by distributing the data to a, lb, lc, and ld, respectively. In other words, pixel data at pixel positions associated with each other as described above in each of the blocks is written into each of the storage modules la, lb, lc, and ld while maintaining the positional relationship between the blocks. It has become.

尚、上述した４個の記憶モジュールｌａ、　ｌｂ、　ｌ
ｃ。In addition, the four storage modules la, lb, l mentioned above
c.

１ｄに画像データを記憶する場合、例えば第４図に示す
ように、［１０２４Ｘ　１０２４］画素からなる画像を
縦横にそれぞれ２分割し、これらの分割設定された部分
画像毎にその画像データを前記記憶モジュールｌａ、　
ｌｂ、　ｌｃ、　ｌｄにそれぞれ分配して書き込むこと
も行われる。When storing image data in 1d, for example, as shown in FIG. 4, an image consisting of [1024×1024] pixels is divided into two vertically and horizontally, and the image data is stored in the memory for each of these divided partial images. module la,
Writing is also performed by distributing data to lb, lc, and ld.

しかしこのような画像の記憶形態は前述した最近傍補間
だけを行う場合には、そのアドレス管理等が簡単で有用
であるが、１次補間を精度良く、高速に実行することを
目的とする本実施例装置にあっては、１次補間に用いる
為の実数座標周囲の複数の（４点）の整数座標のデータ
を前記記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄか
らそれぞれ独立に、且つ同時に読み出すことを前提とし
ていることから、前述した第３図に示すような画像の記
憶形態が採用される。However, this type of image storage format is useful because address management is simple and useful when only the nearest neighbor interpolation is performed, but this book aims to perform linear interpolation with high precision and high speed. In the embodiment device, data of a plurality of (four points) integer coordinates around the real coordinates for use in linear interpolation are read independently and simultaneously from the storage modules la, lb, lc, and ld. Since this is the premise, the image storage format as shown in FIG. 3 mentioned above is adopted.

さてディジタル画像処理においてアフィン変換を行う場
合、例えば出力画像の座標が（１，Ｊ）で与えられ、ア
フィン変換の仕様を定める定数がＡ、Ｂ、Ｃ，Ｄ、Ｅ、
Ｆとして与えられるものとすると、このアフィン変換を
実行するに必要なデータの座標（ｘ、ｙ）は ｘ−Ａ＊Ｉ＋Ｂ＊Ｊ＋Ｃ ｙ−Ｄ＊Ｉ＋Ｅ＊Ｊ＋Ｆ として定められる。ちなみに上記アフィン変換定数がＡ
−Ｅ−０，５、Ｂ−Ｄ−０、Ｃ−Ｆ−−０，５としてそ
れぞれ与えられる場合には、そのアフィン変換は座標（
０，０）を中心とする画像の２倍拡大を意味することに
なる。Now, when performing affine transformation in digital image processing, for example, the coordinates of the output image are given by (1, J), and the constants that define the specifications of the affine transformation are A, B, C, D, E,
If it is given as F, the coordinates (x, y) of data necessary to perform this affine transformation are determined as x-A*I+B*J+C y-D*I+E*J+F. By the way, the above affine transformation constant is A
-E-0,5, B-D-0, C-F--0,5, respectively, then the affine transformation is the coordinate (
This means a two-fold enlargement of the image centered at 0,0).

そして上記座標（ｘ、ｙ）は、−膜内には整数部と小数
部とからなる実数座標として与えられる。The above coordinates (x, y) are given as real coordinates consisting of an integer part and a decimal part within the - film.

従って、このような実数座標（ｘ、ｙ）のデータを前記
画像メモリ（記憶モジュールｌａ、　ｌｂ、　ｌｃ。Therefore, data of such real number coordinates (x, y) is stored in the image memory (storage modules la, lb, lc).

ｌｄ）に格納されているデータから求めるには、これら
の記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄにそれ
ぞれ格納されているデータは整数座標のものであるから
、前述したように何等かの補間処理を行う必要が生じる
。Since the data stored in these storage modules la, lb, lc, and ld are integer coordinates, some kind of interpolation processing must be performed as described above. It becomes necessary to do so.

そこでこの実施例装置では、前述したメモリ制御部２ａ
、　２ｂ、　２ｃ、　２ｄによるアドレス制御の下で次
のようにして上記実数座標（ｘ、ｙ）の周囲４点の整数
座標を求め、これらの各整数座標の画素データを前記各
記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄからそれ
ぞれ独立に、同時に並列的に求めて上記実数座標（ｘ、
ｙ）のデータを１次補間により生成出力するものとなっ
ている。Therefore, in this embodiment device, the above-mentioned memory control section 2a
, 2b, 2c, and 2d, the integer coordinates of four points around the real number coordinates (x, y) are determined as follows, and the pixel data of each of these integer coordinates is stored in each of the storage modules la, The real number coordinates (x,
y) is generated and output by linear interpolation.

この処理は、第５図に従来−膜内な最近傍補間処理、お
よび従来の順次処理による１次補間処理の形態と対比し
て示すように、複数のメモリ制御部２ａ、　２ｂ、　２
ｃ、　２ｄの独立した制御動作により、前記各記憶モジ
ュールｌａ、　ｌｂ、　ｌｃ、　ｌｄがそれぞれ同時に
周囲整数座標のデータを読み出すことによりなされる。This processing is performed by a plurality of memory control units 2a, 2b, 2, as shown in FIG.
By independent control operations of c and 2d, each of the storage modules la, lb, lc, and ld simultaneously reads data of surrounding integer coordinates.

即ち、最近傍補間処理では指定された実数座標（ｘ、ｙ
）にそれぞれ定数［０，５］を加えた後にその小数部を
切り捨てることによって、上記実数座標の小数部を切り
捨て（小数部が０．５未満）。That is, in the nearest neighbor interpolation process, the specified real number coordinates (x, y
) by adding a constant [0,5] to each and then truncating the decimal part of the real number coordinates (the decimal part is less than 0.5).

または切り上げ（小数部が０．５以上）よる整数化が行
われる。そしてこの整数化された整数座標（再近傍座標
）のデータが前記記憶モジュールｌａ。Alternatively, conversion to an integer is performed by rounding up (decimal part is 0.5 or more). The data of the integer coordinates (reneighboring coordinates) are stored in the storage module la.

ｌｂ、　ｌｃ、　ｌｄから選択的に読み出されてそのデ
ィジタル画像処理データとして用いられる。It is selectively read out from lb, lc, and ld and used as digital image processing data.

また順次処理による１次補間は、最初に指定された実数
座標（ｘ、ｙ）をそのまま用いてその小数部の切り捨て
による整数化を行い、上記実数座標（ｘ、ｙ）の左上の
整数座標（Ｘ　１．Ｙ　１）のデータを求める。次に上
記実数座標（ｘ、ｙ）のＸアドレスに対してのみ［１］
を加え、その小数部を切り捨てることで整数化を行って
上記実数座標（ｘ、ｙ）の右上の整数座標（Ｘ　２．Ｙ
　ｌ）のデータを求める。その後、前記実数座標（ｘ、
ｙ）のＸアドレスに対してのみ［１］を加え、その小数
部の切り捨てによる整数化を行って上記実数座標（ｘ、
ｙ）の左下の整数座標（Ｘｉ、Ｙ２）のデータを求め、
更に次の時点では前記実数座標（ｘ、ｙ）のＸ、Ｘアド
レスにそれぞれ［１］を加え、その小数部の切り捨てに
よる整数化を行って上記実数座標（ｘ、ｙ）の右下の整
数座標（Ｘ２．Ｙ２）のデータを求める。In addition, linear interpolation by sequential processing uses the first specified real number coordinates (x, y) as is, converts it into an integer by rounding down the decimal part, and then converts the real number coordinates (x, y) specified above to the upper left integer coordinate ( Find the data for X 1.Y 1). Next, only for the X address of the above real number coordinates (x, y) [1]
is converted into an integer by rounding down the decimal part, and the upper right integer coordinates (X 2.Y) of the above real number coordinates (x, y) are
Obtain the data for l). Then, the real number coordinates (x,
Add [1] only to the X address of
Find the data at the lower left integer coordinates (Xi, Y2) of y),
Furthermore, at the next point, [1] is added to each of the X and X addresses of the real number coordinates (x, y), and the decimal part is rounded down to make an integer, resulting in the lower right integer of the real number coordinates (x, y). Find the data of coordinates (X2.Y2).

このようにして実数座標（ｘ、ｙ）の周囲４点の整数座
標（Ｘｌ、Ｙｌ）、　　（Ｘ２．Ｙｌ）、　　（Ｘｌ、
Ｙ２）。In this way, the integer coordinates (Xl, Yl), (X2.Yl), (Xl,
Y2).

（Ｘ２．Ｙ２）の各データを、それぞれ上記実数座標（
ｘ、ｙ）との距離に応じて重み付は処理を施した後、こ
れらの各データの総和を求めることで前記実数座標（Ｘ
、’ｌ）の１次補間されたデータが求められることにな
る。Each data of (X2.Y2) is converted to the above real number coordinates (
After weighting is performed according to the distance from the real number coordinates (
, 'l) are obtained through linear interpolation.

これに対して実施例装置では、独立動作可能な４つの記
憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄに対して、
前記メモリ制御部２ａ、　２ｂ、　２ｃ、　２ｄにて同
時に並列的に指定された実数座標（ｘ、ｙ）の整数化を
行い、その実数座標（ｘ、ｙ）の右下、左下、右上。On the other hand, in the embodiment device, for the four storage modules la, lb, lc, and ld that can operate independently,
The memory control units 2a, 2b, 2c, and 2d simultaneously convert the real number coordinates (x, y) designated in parallel into integers, and convert the real number coordinates (x, y) to the lower right, lower left, and upper right.

左上の各整数座標をそれぞれ求めるものとなっている。Each integer coordinate in the upper left corner is determined.

具体的には、メモリ制御部２ａでは実数座標（Ｘ＋ｙ）
のｘ、Ｘアドレスにそれぞれ定数［０，５］を加え、そ
の小数部の切り捨てにより、上記実数座標の小数部を切
り捨て（小数部が０．５未満）、または切り上げ（小数
部が０．５以上）よる整数化を行って上記実数座標（ｘ
、ｙ）の周囲の第１の整数座標（ｘ　１．Ｙ　ｌ）のデ
ータを求めている。またメモリ制御部２ｂでは実数座標
（ｘ、ｙ）のＸアドレスについてのみ定数［０，５］を
加え、その小数部の切り捨てにより同様な整数化を行っ
て上記実数座標（ｘ、ｙ）の周囲の第２の整数座標（Ｘ
２゜Ｙｌ）のデータを求めており、メモリ制御部２Ｃで
は実数座標（ｘ、ｙ）のＸアドレスについてのみ定数［
０，５１を加え、その小数部の切り捨てにより同様な整
数化を行って上記実数座標（ｘ、ｙ）の周囲の第３の整
数座標（Ｘｌ、Ｙ２）のデータを求めている。そしてメ
モリ制御部２ｃでは実数座標（ｘ。Specifically, in the memory control unit 2a, real number coordinates (X+y)
Add constants [0, 5] to the x and above) is converted into an integer by the above real number coordinates (x
, y) at the first integer coordinates (x 1.Y l). In addition, in the memory control unit 2b, a constant [0, 5] is added only to the The second integer coordinate of (X
2°Yl), and the memory control unit 2C sets a constant [[
0 and 51 are added, and the decimal part is rounded down to convert into an integer in a similar manner to obtain data on the third integer coordinates (Xl, Y2) around the real number coordinates (x, y). Then, in the memory control unit 2c, the real number coordinate (x).

ｙ）のそのものについて、その小数部の切り捨てにより
同様な整数化を行って上記実数座標（ｘ。y) is converted into an integer in the same way by rounding down its decimal part to obtain the above real number coordinate (x).

ｙ）の周囲の第４の整数座標（Ｘ２．Ｙ２）のデータを
求めている。The data of the fourth integer coordinate (X2.Y2) around y) is obtained.

しかして上記各メモリ制御部２ａ、　２ｂ、　２ｃ、　
２ｄは、上述した如く求められた実数座標（ｘ、ｙ）の
周囲の４点の整数座標（Ｘｌ、Ｙｌ）、　　（Ｘ２．Ｙ
ｌ）。Therefore, each of the memory control units 2a, 2b, 2c,
2d is the integer coordinates (Xl, Yl) of four points around the real number coordinates (x, y) obtained as described above, (X2.Y
l).

（Ｘｌ、Ｙ２）、　　（Ｘ２．Ｙ２）の各データを前記
記憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄから同時
に平行して求め、これらの各データに上記実数座標（ｘ
、ｙ）との距離に応じた重み付は処理を施している。こ
のようにして重み付は処理された各データの総和を前記
加算器３にて求めることで上記実数座標（ｘ。The data (Xl, Y2) and (X2.Y2) are simultaneously obtained in parallel from the storage modules la, lb, lc, and ld, and the real coordinates (x
, y) is weighted according to the distance. In this way, the weighting is performed by calculating the sum of each processed data using the adder 3, thereby obtaining the real number coordinate (x).

ｙ）の１火桶間されたデータが求められる。y) The data that has been collected for 1 hour is determined.

つまり１次補間処理に必要な実数座標周囲の複数の整数
座標のデータが前記各記憶モジュールｌａ。In other words, data of a plurality of integer coordinates around the real coordinates required for the primary interpolation process are stored in each of the storage modules la.

ｌｂ、　ｌｅ、　ｌｄから同時に求められて高速に上記
実数座標での１火桶間されたデータが求められるように
なっている。It is possible to simultaneously obtain data from lb, le, and ld, and to quickly obtain the data in the real number coordinates.

尚、上記実数座標（ｘ、ｙ）の周囲の第１乃至第４の整
数座標（Ｘ　１．Ｙ　ｌ）、　　（Ｘ　２．Ｙ　ｌ）、
　　（Ｘ　ｌ。In addition, the first to fourth integer coordinates (X 1.Y l), (X 2.Y l), (X 2.Y l),
(X l.

Ｙ２）、　　（Ｘ２．Ｙ２）が、実数座標（ｘ、ｙ）に
対してどのような位置関係になるかは、実数座標（Ｘ。The positional relationship of Y2) and (X2.Y2) with respect to the real coordinates (x, y) is determined by the real coordinates (X.Y2) and (X2.Y2).

ｙ）の位置によって定まる。つまり記憶モジュールｌａ
、　ｌｂ、　ｌｃ、　ｌｄには前述した如く隣接する［
２×２］画素をブロック単位としてその画素データが分
配記憶されているので、指定された実数座標によっては
、実数座標の周囲の４つの整数座標が必ずしも４つの記
憶モジュールｌａ、　ｌｂ、　ｌｃ、　ｌｄの同一アド
レスに記憶されていると云う保証はない。It is determined by the position of y). In other words, the memory module la
, lb, lc, and ld have adjacent [
2×2] Pixel data is distributed and stored in block units, so depending on the specified real number coordinates, the four integer coordinates around the real number coordinates are not necessarily stored in the four storage modules la, lb, lc, and ld. There is no guarantee that they are stored at the same address.

換言すれば、指定された実数座標の周囲の４つの整数座
標が隣接するブロックに跨がってそれぞれ含まれること
もある。このような理由から、各メモリ制御部２ａ、　
２ｂ、　２ｃ、　２ｄは前述したように実数座標の整数
化処理をそれぞれ独立に行うことで、上述した第１乃至
第４の整数座標（Ｘ　１．Ｙ　Ｌ）。In other words, four integer coordinates surrounding a specified real number coordinate may be included across adjacent blocks. For these reasons, each memory control unit 2a,
2b, 2c, and 2d are the first to fourth integer coordinates (X 1.Y L) described above, which are obtained by independently converting the real number coordinates into integers as described above.

（Ｘ２．Ｙｌ）、　　（Ｘｌ、Ｙ２）、　　（Ｘ２．Ｙ
２）を求め、これらをその周囲の４つの整数座標として
いる。(X2.Yl), (Xl, Y2), (X2.Y
2), and use these as the four integer coordinates around it.

第６図はこの実施例装置における具体的な処理手続きの
流れを示すものである。この処理は前述した出力画像を
２倍に拡大するアフィン変換において、出力画像の座標
（１，Ｊ）が（０，０）。FIG. 6 shows the flow of specific processing procedures in this embodiment apparatus. This process is an affine transformation that doubles the output image described above, and the coordinates (1, J) of the output image are (0, 0).

（１，Ｏ）、（２，０）、（３，１）、（４゜２）、（
４，３）・・・とじて順に指定され、これに応じて画像
上の実数座標（ｘ、ｙ）である（０．（＋。(1,O), (2,0), (3,1), (4゜2), (
4, 3)... are specified in order, and according to this, the real number coordinates (x, y) on the image are (0. (+.

０．０）、　　（０，５，０，０）、　　（１，０，０
，０）、　　（１，５，０，５）。0.0), (0,5,0,0), (1,0,0
,0), (1,5,0,5).

（２，０，１，０）、　（２，０，１，５）・・・なる
位置でのデータを１火桶間により求める処理例を示して
いる。An example of processing is shown in which data at positions (2,0,1,0), (2,0,1,5), . . . are obtained between one fire barrel.

尚、この場合には、各記憶モジュールｌａ、　ｌｂ。In this case, each storage module la, lb.

ｌｃ、　ｌｄに前述した第３図に示すように分配されて
記憶されている画素データが、２画素を１単位として各
記憶モジュールＩａ、　ｌｂ、　ｌｃ、　ｌｄのアドレ
スに順に記憶されていることから、前述したアフィン変
換定数としては、その値を１／２として、Ａ−Ｅ−０，
２５，Ｂ−Ｄ−０、Ｃ−Ｆ−−０，２５としてそれぞれ
定められる。この結果、例えば画像に対する実数座標（
１，５，０，５）が与えられた場合には、前記記憶モジ
ュールｌａ、　ｌｂ、　ｌｃ、　ｌｄに分割記憶された
画像に対する実数座標として（０，７５゜０．２５）を
求め、この座標に前述した定数［０，５］を加算するか
否かの制御を施した上で整数化処理を行っている。そし
て前記各記憶モジュールｌａ。This is because the pixel data distributed and stored in lc and ld as shown in FIG. , the above-mentioned affine transformation constant is set to 1/2, and A-E-0,
25, B-D-0, and C-F--0, 25, respectively. As a result, for example, the real coordinates (
1, 5, 0, 5) is given, calculate (0,75° 0.25) as the real number coordinates for the images dividedly stored in the storage modules la, lb, lc, and ld, and calculate this coordinate. The integer processing is performed after controlling whether or not to add the constant [0, 5] described above. and each of the storage modules la.

ｌｂ、　ｌｃ、　ｌｄからそれぞれ求められるこれらの
整数座標のデータに対して所定の重み付けを行い、加算
処理することでその実数座標の１火桶間されたデータを
求めている。The data of these integer coordinates obtained from lb, lc, and ld are given a predetermined weight and added to obtain the data of the real coordinates.

かくしてこのように構成された実施例装置によれば、画
像データを分散記憶した４つの記憶モジュールｌａ、　
ｌｂ、　ｌｅ、　ｌｄから、指定された実数座標のデー
タを１火桶間により求めるに必要な、その周囲４点の整
数座標のデータをそれぞれ同時に並列的に求めることが
できるので、その１火桶間処理を高速に実行することが
可能となる。この結果、データの精度を十分高くした上
で、種々のディジタル画像処理を効率的に、且つ高速に
実行することが可能となる。According to the embodiment device configured in this way, there are four storage modules la, which store image data in a distributed manner.
From lb, le, and ld, it is possible to obtain the integer coordinate data of the four surrounding points simultaneously and in parallel, which is necessary to obtain the data of the specified real number coordinates between one fire barrel. can be executed at high speed. As a result, it becomes possible to perform various digital image processing efficiently and at high speed while maintaining sufficiently high data accuracy.

また実施例装置によれば、各メモリ制御部２ａ。Further, according to the embodiment device, each memory control unit 2a.

２ｂ、　２ｃ、　２ｄの構成、およびその制御アルゴリ
ズムを非常に簡単なものとすることができるので、従来
−膜内な画像記憶装置に対する簡易な変更だけで容易に
実現することができ、その構成の複雑化を招来すること
も殆どない等の効果が奏せられる。2b, 2c, and 2d and their control algorithms can be made very simple, so they can be easily realized by making simple changes to the conventional in-membrane image storage device, and their configurations can be easily realized. Effects such as almost no complication can be achieved.

尚、本発明は上述した実施例に限定されるものではない
。この実施例では、［２Ｘ　２］画素をブロック単位と
して２２個の記憶モジュールｌａ、　ｌｂ。Note that the present invention is not limited to the embodiments described above. In this embodiment, there are 22 storage modules la, lb with [2×2] pixels as a block unit.

ｌｃ、　ｌｄを用いる例について示したが、［３Ｘ　３
］画素をブロック単位として２３個の記憶モジュールを
用いる場合にも同様に実施することができ、−膜内には
［ｎＸｎ１画素をブロック単位とじて２ａ個の記憶モジ
ュールを並列的に用いるようにすれば良い。。また１火
桶間処理におけるデータの重み付は処理等は、その１次
元補間処理のアルゴリズムに従って定めれば良いもので
ある。その他、本発明はその要旨を逸脱しない範囲で種
々変形して実施可能である。An example using lc and ld was shown, but [3X 3
] It can be carried out in the same way when using 23 memory modules with pixels as a block unit. Good. . Further, the weighting of data in the one-fired interpolation process may be determined according to the algorithm of the one-dimensional interpolation process. In addition, the present invention can be implemented with various modifications without departing from the gist thereof.

［発明の効果］ 以上説明したように本発明によれば、整数座標（画素）
の集合で示される画像データの上記整数座標に乗らない
実数座標のデータが必要となるディジタル画像処理にお
いて、その実数座標のデータを高精度に、しかも効率良
く高速に求めることができるので、種々のディジタル画
像処理を高精度に行うことを可能とする実用性の高い画
像記憶装置を実現する異ができる等の実用上多大なる効
果が奏せられる。[Effects of the Invention] As explained above, according to the present invention, integer coordinates (pixels)
In digital image processing that requires real coordinate data that does not overlap the integer coordinates of the image data represented by a set of Great practical effects can be achieved, such as the ability to realize a highly practical image storage device that allows digital image processing to be performed with high precision.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例に係る画像記憶装置について示すも
ので、第１図は実施例装置の要部概略構成図、第２図は
実施例装置におけるメモリ制御部の構成例を示す図、第
３図は複数の記憶モジュールに対する隣接［ｎ　Ｘ　ｎ
１画素をブロック単位とする分配記憶の形態を示す図、
第４図は従来−膜内な画像データの分配記憶形態を第３
図に対比して示す図、第５図は実施例装置の画像データ
読み出し制御の形態を従来の処理形態に対比して示す図
、第６図は実施例装置での具体的な画像データ読み出し
処理の進行形態を示す図、第７図は最近傍補間データに
より求められるディジタル画像の例を示す図、第８図は
１次補間データにより求められるディジタル画像の例を
示す図である。 ｌａ、　ｌｂ、　ｌｃ、　１ｄ−・・記憶モジュール、
２ａ、　２ｂ、　２ｃ。 ２ｄ・・・メモリ制御部、３・・・加算器（演算部）　
、１１・・・モードレジスタ、１２・・・Ｘセレクタ、
１３・・・Ｙセレクタ、１４．１５・・・加算器（定数
加算）、１Ｂ・・・補間演算部、１７・・・アドレス演
算部。 第１図The figures show an image storage device according to an embodiment of the present invention. FIG. 1 is a schematic diagram of the main parts of the embodiment device, FIG. 2 is a diagram showing an example of the configuration of a memory control section in the embodiment device, and FIG. Figure 3 shows the adjacency for multiple storage modules [n
A diagram showing a form of distributed storage in which one pixel is a block unit,
Figure 4 shows the conventional method of distributing and storing image data within a film.
FIG. 5 is a diagram showing the mode of image data readout control of the embodiment device in comparison with the conventional processing mode, and FIG. 6 is a diagram showing the specific image data readout process in the embodiment device. FIG. 7 is a diagram showing an example of a digital image obtained using nearest-neighbor interpolation data, and FIG. 8 is a diagram showing an example of a digital image obtained using primary interpolation data. la, lb, lc, 1d--memory module,
2a, 2b, 2c. 2d...Memory control unit, 3...Adder (calculation unit)
, 11...mode register, 12...X selector,
13...Y selector, 14.15... Adder (constant addition), 1B... Interpolation calculation unit, 17... Address calculation unit. Figure 1

Claims (2)

【特許請求の範囲】[Claims] （１）独立動作可能な２＾ｎ個（ｎ；２、３、・・・）
の記憶モジュールと、これらの記憶モジュールをそれぞ
れ独立にアドレス指定して画像データの書き込み・読み
出しを制御する２＾ｎ個のメモリ制御部と、これらのメ
モリ制御部を介して前記各記憶モジュールからそれぞれ
読み出された画像データに基づいて補間処理を行う演算
部とを具備し、 隣接する［ｎ×ｎ］画素をブロック単位として画像をブ
ロック分割し、各ブロックにおける［ｎ×ｎ］の画素位
置を前記２＾ｎ個の記憶モジュールにそれぞれ対応付け
、且つ前記各ブロック間の位置関係を保持して前記画像
の各画素データを前記２＾ｎ個の記憶モジュールにそれ
ぞれ分配して書き込み、 前記各メモリ制御部は、指定された実数座標を整数に変
換して記憶モジュールに対するアドレスデータを生成す
るに際し、上記指定された実数座標に応じて当該実数座
標に所定の定数を加算するか否かの制御を行った後に上
記アドレスデータを生成して前記各記憶モジュールから
の画像データの読み出しを並列に行うことを特徴とする
画像記憶装置。(1) 2^n pieces (n; 2, 3,...) that can operate independently
2^n memory control units that independently address each of these memory modules to control writing and reading of image data; It is equipped with an arithmetic unit that performs interpolation processing based on the read image data, divides the image into blocks using adjacent [n × n] pixels, and calculates the [n × n] pixel positions in each block. distributing and writing each pixel data of the image to each of the 2^n storage modules by associating each with the 2^n storage modules and maintaining the positional relationship between the blocks; The control unit controls whether or not to add a predetermined constant to the real number coordinates according to the specified real number coordinates when converting the specified real number coordinates into integers to generate address data for the storage module. The image storage device is characterized in that after reading the image data from each of the storage modules, the address data is generated and the image data is read out from each of the storage modules in parallel. （２）２＾ｎ個の記憶モジュールは、画像メモリを独立
動作可能な２＾ｎ個のメモリ領域に分割して設定される
ものである請求項（１）に記載の画像記憶装置。(2) The image storage device according to claim 1, wherein the 2^n storage modules are set by dividing the image memory into 2^n memory areas that can operate independently.