JP3003734B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP3003734B2 JP3003734B2 JP3345717A JP34571791A JP3003734B2 JP 3003734 B2 JP3003734 B2 JP 3003734B2 JP 3345717 A JP3345717 A JP 3345717A JP 34571791 A JP34571791 A JP 34571791A JP 3003734 B2 JP3003734 B2 JP 3003734B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- shift register
- character
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
し、たとえば、CRT管などのディスプレイに、文字等
を表示させるときに、キャラクタROMの容量を増やす
ことなく、通常字体のキャラクタドットデータから、斜
字体(以下、イタリック字体と呼ぶ。)を形成すること
を可能にした画面表示装置内蔵シングルチップマイクロ
コンピュータによるものである。
動作状態を表す文字やパターン等を表示させることが行
われている。図9は、シングルチップマイクロコンピュ
ータ内の従来の画面表示装置のシステムブロック図であ
る。1は読み出しアドレス制御回路、2は同期信号入力
回路、3は発振回路、4はHカウンタ、5はタイミング
ジェネレータ、6は表示位置検出回路、7は入力制御回
路、8はアドレス制御回路、9は表示制御レジスタ、1
0は表示用データRAM、11はデータ制御回路、12
はキャラクタROM、13は合成回路、14aはシフト
レジスタ、15aは表示制御回路である。
期信号入力回路2を介して入力され、発振回路3および
Hカウンタ4に与えられる。発振回路3は、水平同期信
号毎にリセットされつつ、所定周波数で発振する。発振
回路3の発振出力はタイミングジェネレータ5に与えら
れ、タイミングジェネレータ5はその発振出力に基づい
て、各部の動作に必要なタイミング信号を生成して各部
に出力する。Hカウンタ4は垂直同期信号毎にリセット
されつつ水平同期信号をカウントする。Hカウンタ4の
カウント値は、表示すべき文字や、パターンなどの表示
位置を検出するための表示位置検出回路6に与えられ
る。
を行うためのデータ及びアドレスは入力制御回路7を介
して入力される。アドレス制御回路8は、入力されたア
ドレスに従って表示制御レジスタ9及び表示用データR
AM10をアドレス指定する。表示制御レジスタ9及び
表示用データRAM10は同一アドレス空間上に異なっ
たアドレスを割り当てて配置されており、これにより前
記入力されたデータがデータ制御回路11を介して表示
制御レジスタ9及び表示用データRAM10の指定され
たアドレスに書き込まれる。データには、文字コードデ
ータ、色情報データ、表示モードデータ、表示位置デー
タなどが含まれる。
9に格納されている表示位置データとHカウンタ4のカ
ウント値とを比較し、両者が一致すると一致信号を、読
み出しアドレス制御回路1に与える。これにより、読み
出しアドレス制御回路1は、能動化され、表示用データ
RAM10に対しアドレス指定を行って、先に書き込ま
れたデータの読みだしを開始する。表示用データRAM
10は、先に書き込まれた文字コードに対応したアドレ
スをキャラクタROM12に与え、これに応答してキャ
ラクタROM12からは対応の字体フォントが読み出さ
れる。
すように、L×mドットの画素で構成されている。キャ
ラクタROM12がこの字体フォントをn文字分内蔵し
ているものとすれば、キャラクタROM12の容量はL
×m×nドット相当となる。キャラクタROM12から
読み出された字体フォントのデータは、必要に応じ合成
回路13で合成される。合成回路13の出力データはシ
フトレジスタ14aでパラレル形式からシリアル形式に
変換され、表示制御回路15aに与えられる。表示制御
回路15aはシフトレジスタ14aからの字体フォント
データに加え、表示用データRAM10から文字色及び
背景色などを表す色情報データ及び表示制御レジスタ9
から文字の修飾等を表す表示モードデータを受け、字体
フォントデータ及び色情報データを表示モードデータの
示す表示モードに従って表示制御する。こうして表示制
御回路15aから、赤、緑、青の出力信号や輝度制御信
号等が導出され、これらの信号に従って画面上に所望の
文字やパターンが表示される。
を表す文字コードデータをデコードすることで生成され
るキャラクタROM12のアドレスの領域に横方向のド
ット数毎に格納されている。図10の場合、縦lドット
分のフォントデータをL個のアドレス番地に各1ライン
毎に格納して、そのアドレスを上から順にAD1 、AD
2 、AD3 、AD4 、・・・・・、ADL-1、ADLとす
れば、キャラクタROM12からこの順にドットデータ
を出力する。読み出しアドレス制御回路1は、1文字の
縦何ライン目かを1〜Lカウントして、各ライン毎に表
示文字のドットデータを順次出力する。これを1〜Lラ
インまで操作を繰り返し一行分の文字表示を完了する。
987」がある。 「特開昭57−109987」の発明
は、文字パターンの縦列情報をイタリック指令情報に対
応して出力するゲート回路と、ゲート回路の出力信号に
応じてシフトレジスタの所定ビットを順次所定の遅延量
をもって取り出すデータセレクタとを備え、上記データ
セレクタの出力順にイタリック体の文字表示に関連した
ビデオ信号を得る発明である。 図11は、従来例2の文
字表示装置の構成図である。図11において、シフトレ
ジスタ102はNビットのシフトレジスタであり、フォ
ント・ROM103から出力されるNビットの並列信号
を入力端子101からのクロック信号により順次シフト
して出力側に直列信号として取り出す。シフトレジスタ
111はLビット(L>N)を記憶するシフトレジスタ
である。データセレクタ112は、上記Lビットの出力
をカウンタ106のカウント値に従い順次遅延量が例え
ば小さくなるように選択するように予め設定されてい
る。ラッチ回路113は、メモリ108より読みだされ
るイタリック表示をするかどうかの信号をラッチする1
ビットのラッチ回路である。ゲート回路114は、ラッ
チ回路113の出力信号により制御され、イタリック表
示する信号がラッチ回路113にラッチされるとそのラ
ッチ出力によりゲートを開いてカウンタ106のカウン
タ値をデータセレクタ112へ供給する。
置の場合、イタリック字体を画面表示しようとする場
合、通常字体のドットデータとは別にイタリック字体専
用にドットデータを準備して、記憶させておく必要があ
る。即ち同じ文字の通常字体とイタリック字体は全く異
なる字体として、キャラクタROMに記憶しておかなけ
ればならない。このことはメモリ容量の増大、チップ面
積の増大を招く。また、従来例2の文字表示装置は、シ
フトレジスタ102とシフトレジスタ111の2つのシ
フトレジスタを備えるため装置の構成が複雑になる。
為のもので、キャラクタROM等の容量増加をすること
なく、通常字体を斜めに傾けてイタリック字体等の他の
字体を機械的に生成することが可能である表示制御装置
を提供することを目的としている。また、シフトレジス
タを1つにして、装置の構成を簡単にする表示制御装置
を提供することを目的としている。
御装置は、テレビジョンの画面上に文字、数字、記号等
のパターンを表示する画面表示装置を制御するシングル
チップマイクロコンピュータ等において、表示パターン
(キャラクタドットデータ)を記憶する記憶手段(キャ
ラクタROM)と、前記キャラクタドットデータをパラ
レル−シリアル変換を行なって表示パターンを部分的に
出力する出力手段(シフトレジスタ)と、前記出力手段
(シフトレジスタ)の前記キャラクタドットデータを格
納する位置を換えること、あるいは、出力手段(シフト
レジスタ)へのクロックを遅延させること等により出力
のタイミングをずらすことができる出力制御手段(デー
タシフト制御回路あるいはディレイ回路等)を備えたこ
とを特徴とするものである。また、この発明に係わる表
示制御装置は、文字、記号等の表示パターンを記憶する
記憶手段と、上記記憶手段に記憶された表示パターンの
各部を構成する部分パターンを水平走査方向に垂直走査
の表示順に入力してその部分パターンを所定の出力タイ
ミングで出力するシフトレジスタと、文字コードと色情
報と字体選択情報とを含む表示用データRAMと、前記
表示用データRAMにのみ記憶される字体選択情報に基
づいて、前記シフトレジスタに垂直走査の表示順に入力
する前記表示パターンの各部を構成する部分パターン
を、垂直走査の方向につれて水平走査方向のデータシフ
トを小さくするデータシフト制御回路を備えたことを特
徴とするものである。
手段(キャラクタROM)からの表示パターン(キャラ
クタドットデータ)をシフトレジスタに格納する位置を
換えることができるデータシフト制御回路やシフトレジ
スタへのクロックを遅延させるディレイ回路等を備え、
タイミングを変えて出力するようにしたので、通常字体
からイタリック字体を生成することができる。
ロック図の一部である。図1において、16はデータシ
フト制御回路、17はデコーダ、1は読み出しアドレス
制御回路、10は表示用データRAM、13は合成回
路、14bはシフトレジスタ、15bは表示制御回路で
ある。なお、その他の画面表示装置のブロック図は図9
に示した従来のものと同一である。
ットを文字構成とする通常字体(a)をイタリック字体
(b)に変換する場合について述べる。デコーダ17に
は表示用データRAM10から、字体選択ビット21が
入力される。これは、各文字毎に含まれる、表示モード
データとして、文字コードデータ、色情報データ等と共
にデータ制御回路11から表示用データRAM10に入
力されたデータである。表示される文字が、通常字体で
表示されるか、あるいは、イタリック字体で表示される
かという情報は、この字体選択ビット21により伝えら
れる。一方、読み出しアドレス制御回路1からは、1文
字の縦何ライン目かを示すカウント値22がデコーダ1
7に入力される。従来例1の読み出しアドレス制御回路
1では表示位置検出回路6からの表示許可信号をもと
に、1文字たてLドット分のカウントを1からLまで順
次行って、そのカウント値22をキャラクタROM12
で文字コードと共にデコードしてキャラクタドットデー
タを出力する。この実施例の場合では、読み出しアドレ
ス制御回路1からのカウント値22をデコーダ17にも
入力する。
は、横10ドットのキャラクタドットデータを格納する
ように10個のフリップフロップ回路を直列に接続して
構成されており、このシフトレジスタ14aに10ドッ
ト分のデータがパラレルに入力されて、発振回路からの
表示用クロックのタイミングに合わせてシリアルに出力
されていく。この実施例では、イタリック字体を実現す
るために、フリップフロップ回路を16個直列に接続し
てシフトレジスタ14bを構成する。この16個の中、
横10ドットのデータをどのフリップフロップに格納す
るかを1文字の縦何ドット目を表示するかに応じて決定
することでイタリック字体を生成できる。
ータシフト制御回路16を示す回路図である。シフトレ
ジスタ14bはセットリセットDフリップフロップ回路
(以下、SR−DFFと呼ぶ)18a〜18pを直列接
続して構成されており、またデータシフト制御回路16
はデコーダ17からの出力信号23(図3中のSLAN
T0〜SLANT6が出力信号23である)を受けてト
ランスミッションゲート20によりキャラクタドットデ
ータの格納位置を変更することができる。また、図内の
リセットDフリップフロップ回路(以下、R−DFFと
呼ぶ)19a〜19fはイタリック字体の次に通常字体
が表示されるときに、オーバーラップされる領域が生じ
るので、その際には前に表示されているイタリック字体
を優先させて表示するために設けている。
る。表示文字が通常字体の場合、字体選択ビットによっ
て、デコーダ17からの出力信号23は固定されて、図
4(c)に示すように、1文字の縦何ライン目であるか
に係わらずシフトレジスタ14bへの格納位置は変化し
ない。図3では、表示文字が通常字体の場合、デコーダ
17からの出力信号23はSLANT0=”H”、SL
ANT1〜SLANT6=”L”で固定される。イタリ
ック字体の場合には、字体選択ビット21によりデコー
ダ17は能動化され、図3内のSLANT0〜SLAN
T6の信号の中1つが”H”出力される。今、図2のよ
うに縦2ドット毎に右側へ1ドットずつシフトするよう
に考えると、ライン1とライン2の時には、SLANT
0〜SLANT5=”L”、SLANT6=”H”とな
り、図4(a)のようにSR−DFF18g〜18pに
キャラクタドットデータを格納する。またライン3、4
では、SLANT0〜SLANT4=”L”、SLAN
T5=”H”、SLANT6=”L”となり、図4
(b)のようにSR−DFF18f〜18oに格納す
る。順にライン5、6、ライン7、8、・・・・・、ラ
イン13、14とそれぞれの場合に、SLANT0〜6
の値を変えて格納位置をずらせていき、図2(b)のイ
タリック字体を生成することができる。
イタリック字体、通常字体を選択する表示モードデータ
の他に色情報データも含まれており、文字毎に表示色を
変えることができる。例えば、図5のようにイタリック
字体で表示色を変えるときには、通常字体の場合とは異
なったタイミングで色情報の切り換えを行う必要があ
る。この切り換えは表示制御回路15bで行われている
ので、読みだしアドレス制御回路1からの縦ラインカウ
ント値22を入力して、図5のように各ライン毎にタイ
ミングを切り換える。図5はA、Bをイタリック字体で
異なる表示色で表示する場合を示したものであり、ライ
ン1及びライン2を表示するときはタイミングt1で色
を変化させ、ライン3及びライン4を表示するときはタ
イミングt2で色を変化させ、以下同様に、ライン13
及びライン14を表示するときはタイミングt7で色を
変化させる場合を示している。こうすることで、イタリ
ック字体の場合でも正常な文字着色が可能となる。
ョン等の画面上に文字、数字、記号等のパターンを表示
する表示制御装置を内蔵したシングルチップマイクロコ
ンピュータにおいて、読みだしアドレス制御回路と表示
用データRAMからのデータを入力するデコーダと、上
記デコーダの出力値を入力し、キャラクタドットデータ
を記憶、出力する記憶装置(キャラクタROM)と前記
キャラクタドットデータをパラレル−シリアル変換を行
うシフトレジスタの間に設けられた、前記シフトレジス
タに前記キャラクタドットデータを格納する位置を換え
ることができる出力制御手段であるデータシフト制御回
路を備えたことを特徴とする表示制御装置内蔵シングル
チップマイクロコンピュータを説明した。上記したよう
なデータシフト制御回路を備えることにより、シフトレ
ジスタは1つ備えればよく、従来例2の文字表示装置よ
りも装置の構成が簡単になる。また、従来例2は、デー
タセレクタ112によってシフトレジスタ111より所
定ビット取り出すタイミングを変えていた。このため、
従来例2では、データセレクタ112の動作を制御する
ラッチ回路113とゲート回路114が備えられてい
た。しかし、この実施例1では、データシフト制御回路
16に信号を出力するデコーダ17が備えられているだ
けであり、回路構成が簡単である。
6において、24はディレイ回路、25は表示用クロッ
ク発生回路、14cはシフトレジスタ、26は表示用ク
ロック発生回路25の出力するクロック、27はデコー
ダ17の出力信号23によりクロック26の接続をきり
かえるスイッチ、28は、シフトレジスタ14c内にあ
ってクロック26a、26bをきりかえる回路であり、
その他の部分は、実施例1と同様である。
合について説明する。Iの文字の表示データを表示用デ
ータRAM10に入力する。表示用データRAM10の
データの出力はキャラクタROM12に入力される。キ
ャラクタROM12ではIのフォントのデータがあらか
じめ記憶されており、表示のそう査線に従って、つまり
図7(a)の1〜12に従ってフォントデータがシフト
レジスタ14cに入力される。この場合、デコーダ17
の出力信号23は通常文字の指定をしており、スイッチ
27はA−Bを接続する。そして、表示用クロック発生
回路25からのクロック26がシフトレジスタ14cに
入力されることにより、クロック26に従って、フォン
トデータがシフトされ、図7(b)の様な波形が出力さ
れる。このことが図7(a)のそう査線3〜10におい
て同様にくりかえされる。
示する場合について説明する。Iを表示する時、キャラ
クタROM12のフォントデータをシフトレジスタ14
cに入力させるが、デコーダ17からの出力信号23が
スイッチ27をA−C接続とするので、表示用クロック
発生回路25からのクロック26は直接シフトレジスタ
14cに入力されるのではなく、ディレイ回路24を介
して入力される。この時ディレイ回路24はそう査線3
の表示を遅らせるため、ディレイ時間を図8に示すよう
なD3 の時間だけ遅らせるようにする。また、そう査線
4についてはD4 の時間だけ遅らせるようにする。この
時、D3 >D4 に設定する。同様にD5 〜D9 までディ
レイタイムを設定する。この時、D3 >D4 >D5 >D
6>D7 >D8 >D9 になるようにする。このように遅
らせたクロックをシフトレジスタに入力することによ
り、文字をななめに表示することができる。
回路24からのクロック26bとクロック発生回路25
からのクロック26aとを入力するため、きりかえ回路
28があり、通常文字かイタリック文字かをデコーダ1
7の出力信号23により判定して、入力するクロックを
選択している。
を抵抗RとのCR時定数によってディレイ回路24を構
成し、遅延D3 〜D9 の時間を設定することができる。
の画面上に水平同期信号に同期して、文字等のパターン
を表示する表示制御装置において、パターンをななめに
表示をする時にN番目のそう査線のドットの位置と、N
+1番目のそう査線のドットの位置を、出力制御手段で
あるディレイ回路24を構成するCR時定数により、N
+1番目の位置を遅らせることにより、ななめに表示す
るようにしたことを特徴とした表示制御装置を説明し
た。上記したディレイ回路24を備えたことにより、シ
フトレジスタは1つ備えればよく、従来例2の文字表示
装置よりも装置の構成が簡単になる。なお、ディレイ回
路24の遅延手段はCRの時定数によるものだけでな
く、表示用クロックを1パルス毎に遅らせて出力させる
様なディジタル的な遅延方法であっても実現できる。
クタROM等の記憶手段に記憶されるフォントドットデ
ータ容量を増やすことなく、イタリック字体等の他のパ
ターンの表示ができ、回路面積の抑制を可能とするとと
もに、機能性の高い画面表示制御をする事が可能とな
る。また、シフトレジスタより部分パターンを出力する
タイミングは、上記部分パターンを入力する位置を変更
することにより制御している。このため、回路構成が簡
単になる効果がある。更に、シフトレジスタより部分パ
ターンを出力するタイミングは、上記部分パターンを入
力するタイミングを計るクロックを遅延させることによ
り制御している。このため、回路構成が簡単になる効果
がある。更に、文字コードと色情報と字体選択情報とを
含む表示用データRAMを備えるので、文字毎に表示色
とイタリック字体を選択できるという効果がある。
ステムブロック図の一部図である。
た場合の通常字体の表示例とその字体から機械的に生成
したイタリック字体を示した図である。
ジスタの一実施例を示す回路図である。
タへのキャラクタドットデータの格納位置を示すブロッ
ク図である。
ミングを示す図である。
る。
タ内部の画面表示装置のシステムブロック図である。
の一例を示す図である。
る。
一例) 15a,15b 表示制御回路 16 データシフト制御回路(出力制御手段の一例) 17 デコーダ 18a〜18p セットリセットDフリップフロップ回
路(SR−DFF) 19a〜19b リセットDフリップフロップ回路(R
−DFF) 20 トランスミッションゲート 21 字体選択ビット 22 縦ラインカウント値 23 デコーダの出力信号 24 ディレイ回路(出力制御手段の一例) 25 表示用クロック発生回路 26 クロック 27 スイッチ 28 きりかえ回路
Claims (3)
- 【請求項1】 以下の要素を有する表示制御装置 (a)文字、記号等の表示パターンを記憶する記憶手
段、 (b)上記記憶手段に記憶された表示パターンの各部を
構成する部分パターンを水平走査方向に垂直走査の表示
順に入力してその部分パターンを所定の出力タイミング
で出力するシフトレジスタ、 (c)上記シフトレジスタが部分パターンを入力する場
合、その部分パターンの入力順に対応してその部分パタ
ーンを入力する位置を変更することにより、上記出力タ
イミングを制御する出力制御手段。 - 【請求項2】 以下の要素を有する表示制御装置 (a)文字、記号等の表示パターンを記憶する記憶手
段、 (b)上記記憶手段に記憶された表示パターンの各部を
構成する部分パターンとクロックとを入力して、上記ク
ロックに従い上記部分パターンを水平走査方向に垂直走
査の表示順に入力し、入力した部分パターンを所定の出
力タイミングで出力するシフトレジスタ、 (c)上記シフトレジスタへ入力するクロックを遅延さ
せることにより、上記シフトレジスタが部分パターンを
入力するタイミングをずらして上記出力タイミングを制
御する出力制御手段。 - 【請求項3】 以下の要素を有する表示制御装置 (a)文字、記号等の表示パターンを記憶する記憶手段、 (b)上記記憶手段に記憶された表示パターンの各部を構
成する部分パターンを水平走査方向に垂直走査の表示順
に入力してその部分パターンを所定の出力タイミングで
出力するシフトレジスタ、 (c)文字コードと色情報と字体選択情報とを含む表示用
データRAM、 (d)前記表示用データRAMにのみ記憶される字体選択
情報に基づいて、前記シフトレジスタに垂直走査の表示
順に入力する前記表示パターンの各部を構成する部分パ
ターンを、垂直走査の方向につれて水平走査方向のデー
タシフトを小さくするデータシフト制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345717A JP3003734B2 (ja) | 1991-12-27 | 1991-12-27 | 表示制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345717A JP3003734B2 (ja) | 1991-12-27 | 1991-12-27 | 表示制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05181447A JPH05181447A (ja) | 1993-07-23 |
JP3003734B2 true JP3003734B2 (ja) | 2000-01-31 |
Family
ID=18378489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3345717A Expired - Fee Related JP3003734B2 (ja) | 1991-12-27 | 1991-12-27 | 表示制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3003734B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3534948B2 (ja) * | 1996-08-09 | 2004-06-07 | 株式会社ルネサステクノロジ | 画像表示制御装置 |
-
1991
- 1991-12-27 JP JP3345717A patent/JP3003734B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05181447A (ja) | 1993-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4200869A (en) | Data display control system with plural refresh memories | |
EP0473391B1 (en) | Display of scrolling background images composed of characters | |
US5774189A (en) | On screen display | |
JP2579362B2 (ja) | 画面表示装置 | |
JPS5948393B2 (ja) | デイスプレイ装置 | |
JP3003734B2 (ja) | 表示制御装置 | |
JPH0614273B2 (ja) | 映像表示制御装置 | |
JP3375764B2 (ja) | 字体生成装置 | |
JP2687100B2 (ja) | オンスクリーンディスプレイ回路 | |
JPH03155592A (ja) | 文字表示データ発生回路 | |
JPH10171441A (ja) | 文字表示制御回路 | |
KR100329942B1 (ko) | 캐릭터표시제어회로 | |
JP4484278B2 (ja) | 表示制御回路 | |
JPH10240222A (ja) | キャラクタ表示制御回路 | |
JPH05183830A (ja) | 文字表示装置 | |
EP0195998B1 (en) | Display controller | |
JP2885573B2 (ja) | 画像処理装置 | |
SU1441451A1 (ru) | Устройство дл отображени информации | |
JPH09212333A (ja) | キャラクタ表示制御回路 | |
JPH0816148A (ja) | 表示データ作成方法 | |
JPS6219897A (ja) | Crtコントロ−ラによる液晶デイスプレイの制御方式 | |
JPH0612048A (ja) | 画面表示装置 | |
JPH08241058A (ja) | 表示装置 | |
JPH09298698A (ja) | テレビジョン表示制御装置 | |
JPH096319A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |