JPH10171441A - 文字表示制御回路 - Google Patents
文字表示制御回路Info
- Publication number
- JPH10171441A JPH10171441A JP8333824A JP33382496A JPH10171441A JP H10171441 A JPH10171441 A JP H10171441A JP 8333824 A JP8333824 A JP 8333824A JP 33382496 A JP33382496 A JP 33382496A JP H10171441 A JPH10171441 A JP H10171441A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- data
- counter
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 テストパターン発生用の高価な信号発生装置
を不要とし、モニターの調整作業のコストダウンと効率
化を図り、更に、マルチスキャン用のモニターにも対応
できるようにする。 【解決手段】 ＯＳＤ用ＬＳＩにおいて、周波数データ
が設定可能であって、設定された周波数データに対応す
る周期のカウンタ出力を発生するＨ，Ｖそれぞれのカウ
ンタ１８０，１８１と、両カウンタ出力を入力するＯＲ
ゲート１８２と、Ｈカウンタ出力をカウントする３ビッ
トカウンタ１８３と、Ｈレベル電圧ライン１８４と、指
定データＰＤに応じてＯＲゲート出力，３ビットカウン
タ出力，Ｈレベル信号を切り換える切換回路とよりなる
テストパターン信号発生回路を設け、任意の周波数のク
ロスハッチ、カラーバー、ホワイト１００％のテストパ
ターンをモニターに表示可能とする。
を不要とし、モニターの調整作業のコストダウンと効率
化を図り、更に、マルチスキャン用のモニターにも対応
できるようにする。 【解決手段】 ＯＳＤ用ＬＳＩにおいて、周波数データ
が設定可能であって、設定された周波数データに対応す
る周期のカウンタ出力を発生するＨ，Ｖそれぞれのカウ
ンタ１８０，１８１と、両カウンタ出力を入力するＯＲ
ゲート１８２と、Ｈカウンタ出力をカウントする３ビッ
トカウンタ１８３と、Ｈレベル電圧ライン１８４と、指
定データＰＤに応じてＯＲゲート出力，３ビットカウン
タ出力，Ｈレベル信号を切り換える切換回路とよりなる
テストパターン信号発生回路を設け、任意の周波数のク
ロスハッチ、カラーバー、ホワイト１００％のテストパ
ターンをモニターに表示可能とする。
Description
【０００１】
【発明の属する技術分野】本発明は、モニター等に文字
表示を行うＯＳＤ(ON SCREEN DISPLAY)機能を実現する
ＯＳＤ用の文字表示制御回路に関し、特にテストモード
に対応可能な同回路に関する。
表示を行うＯＳＤ(ON SCREEN DISPLAY)機能を実現する
ＯＳＤ用の文字表示制御回路に関し、特にテストモード
に対応可能な同回路に関する。
【０００２】
【従来の技術】一般に、モニター等に文字表示を行うＯ
ＳＤ機能を実現するためには、マイコンからＯＳＤ用制
御回路としてのＬＳＩに表示すべき文字データを転送
し、ＬＳＩが、接続されたビデオメモリの表示位置に対
応するアドレスに転送された文字データを書き込む。そ
して、ＬＳＩ内部において、表示用の所定のタイミング
でビデメモリから文字データを順次読み出し、読み出し
た文字データをキャラクタジェネレータで文字表示信号
に変換し、外部のモニターに供給するようにしている。
ＳＤ機能を実現するためには、マイコンからＯＳＤ用制
御回路としてのＬＳＩに表示すべき文字データを転送
し、ＬＳＩが、接続されたビデオメモリの表示位置に対
応するアドレスに転送された文字データを書き込む。そ
して、ＬＳＩ内部において、表示用の所定のタイミング
でビデメモリから文字データを順次読み出し、読み出し
た文字データをキャラクタジェネレータで文字表示信号
に変換し、外部のモニターに供給するようにしている。
【０００３】また、このようにして得られた文字表示信
号を表示するモニターにおいては、その表示特性を確認
する必要があり、従来は、クロスハッチ，ホワイト１０
０％，カラーバー等の種々のテストパターン信号を発生
する高価な信号発生装置を別に用意し、この装置からテ
ストパターン信号をモニターに入力して各種調整を行っ
ていた。
号を表示するモニターにおいては、その表示特性を確認
する必要があり、従来は、クロスハッチ，ホワイト１０
０％，カラーバー等の種々のテストパターン信号を発生
する高価な信号発生装置を別に用意し、この装置からテ
ストパターン信号をモニターに入力して各種調整を行っ
ていた。
【０００４】
【発明が解決しようとする課題】従来は、モニターの調
整用に、ＯＳＤ用制御回路（ＬＳＩ）とは別に高価な信
号発生装置を用意しなければならなかったので、コスト
アップにつながると共に調整作業が面倒であるという問
題があった。また、最近では、複数の異なる周波数に対
応するマルチスキャンタイプのモニターが増えており、
このようなモニターを調整するためには、更に複数種類
の周波数のテストパターン信号を発生させなければなら
ず、調整用の信号発生装置はより高価になる傾向にあっ
た。
整用に、ＯＳＤ用制御回路（ＬＳＩ）とは別に高価な信
号発生装置を用意しなければならなかったので、コスト
アップにつながると共に調整作業が面倒であるという問
題があった。また、最近では、複数の異なる周波数に対
応するマルチスキャンタイプのモニターが増えており、
このようなモニターを調整するためには、更に複数種類
の周波数のテストパターン信号を発生させなければなら
ず、調整用の信号発生装置はより高価になる傾向にあっ
た。
【０００５】
【課題を解決するための手段】本発明は、ビデオメモリ
に対する文字データの書き込み及び読み出しを行う書き
込み読み出し回路と、前記ビデオメモリから読み出され
た文字データを文字表示信号に変換する変換回路と、テ
ストパターン信号を発生するテストパターン信号発生回
路と、モード切換データに応じて前記文字表示信号とテ
ストパターン信号のいずれかを選択して出力する選択回
路とを備えたことを特徴とする。
に対する文字データの書き込み及び読み出しを行う書き
込み読み出し回路と、前記ビデオメモリから読み出され
た文字データを文字表示信号に変換する変換回路と、テ
ストパターン信号を発生するテストパターン信号発生回
路と、モード切換データに応じて前記文字表示信号とテ
ストパターン信号のいずれかを選択して出力する選択回
路とを備えたことを特徴とする。
【０００６】また、前記テストパターン信号発生回路
は、周波数データが設定可能であって、設定された周波
数データに対応する周期のカウンタ出力を発生する水平
及び垂直のカウンタを有し、該カウンタ出力から前記テ
ストパターン信号を生成することを特徴とする。更に、
前記テストパターン信号発生回路は、前記カウンタ出力
から複数種類のテストパターン信号を生成する複数の生
成回路と、テストパターンの種類を示すパターン指定デ
ータに応じて前記複数の生成回路のいずれかの出力信号
を切り換えて出力する切換回路を、更に備えたことを特
徴とする。
は、周波数データが設定可能であって、設定された周波
数データに対応する周期のカウンタ出力を発生する水平
及び垂直のカウンタを有し、該カウンタ出力から前記テ
ストパターン信号を生成することを特徴とする。更に、
前記テストパターン信号発生回路は、前記カウンタ出力
から複数種類のテストパターン信号を生成する複数の生
成回路と、テストパターンの種類を示すパターン指定デ
ータに応じて前記複数の生成回路のいずれかの出力信号
を切り換えて出力する切換回路を、更に備えたことを特
徴とする。
【０００７】また、前記複数の生成回路は、前記水平及
び垂直のカウンタの両カウンタ出力を入力するＯＲゲー
トと、前記水平のカウンタ出力をカウントする３ビット
カウンタを少なくとも有し、前記切換回路は少なくとも
第１及び第２の入力端子と唯一の出力端子をＲＧＢ毎に
有し、ＲＧＢの各第１入力端子に前記ＯＲゲートの出力
を共通に供給し、ＲＧＢの各第２入力端子に前記３ビッ
トカウンタの各ビット出力を各々供給することを特徴と
する。
び垂直のカウンタの両カウンタ出力を入力するＯＲゲー
トと、前記水平のカウンタ出力をカウントする３ビット
カウンタを少なくとも有し、前記切換回路は少なくとも
第１及び第２の入力端子と唯一の出力端子をＲＧＢ毎に
有し、ＲＧＢの各第１入力端子に前記ＯＲゲートの出力
を共通に供給し、ＲＧＢの各第２入力端子に前記３ビッ
トカウンタの各ビット出力を各々供給することを特徴と
する。
【０００８】
【発明の実施の形態】図１は、本発明の実施形態の構成
を示すブロック図であり、シリアルな文字データ及び各
種制御データと、水平同期信号ＨＳＹＮＣ，垂直同期信
号ＶＳＹＮＣを外部から入力し、ＲＧＢの表示信号を出
力するＯＳＤ用ＬＳＩを示している。このＯＳＤ用ＬＳ
Ｉは、マイコンからシリアルに入力される文字データ及
び各種制御データをパラレルデータに変換するシリアル
パラレル変換器１と、パラレル変換されたデータをラッ
チすると共に、データがコマンドのときはそれをデコー
ドしてコマンドに含まれる制御データを出力するラッチ
＆コマンドデコーダ２と、外部からの水平同期信号ＨＳ
ＹＮＣ及び垂直同期信号ＶＳＹＮＣを入力する入力端子
３，４と、水平同期信号ＨＳＹＮＣに同期したドットク
ロックＤＣＬＫを生成するＰＬＬ回路５と、ラッチ＆コ
マンドデコーダ２から書き込み位置を示す水平及び垂直
用の先頭アドレスが設定されるＨ制御レジスタ６及びＶ
制御レジスタ７と、Ｈ制御レジスタ６及びＶ制御レジス
タ７の内容が各々プリセットされ、各々が書き込み用の
水平及び垂直用のアドレスを発生する書き込み用Ｈカウ
ンタ８及び書き込み用Ｖカウンタ９と、読み出し用の水
平及び垂直用のアドレスを発生する読み出し用Ｈカウン
タ１０及び読み出し用Ｖカウンタ１１と、書き込み及び
読み出しを制御する書き込み読み出し制御回路１２と、
書き込み読み出し制御回路からの制御信号に応じて、書
き込みアドレスと読み出しアドレスを所定の周期で切り
換えて出力するアドレス回路１３と、一画面分の記憶容
量を有し、アドレス制御回路１３により指定されたアド
レスにラッチ＆コマンドデコーダ２からの文字データ及
びアトリビュートデータを記憶するビデオメモリＶＲＡ
Ｍ１４と、ＶＲＡＭ１４から読み出された文字コードを
文字フォントデータに変換するキャラクタジェネレータ
としてのＲＯＭ１５と、ＲＯＭ１５からの文字フォント
データとＶＲＡＭ１４から読み出されアトリビュートデ
ータにより指定された表示属性のＲＧＢ文字表示信号を
生成する出力制御回路１６とを備えている。
を示すブロック図であり、シリアルな文字データ及び各
種制御データと、水平同期信号ＨＳＹＮＣ，垂直同期信
号ＶＳＹＮＣを外部から入力し、ＲＧＢの表示信号を出
力するＯＳＤ用ＬＳＩを示している。このＯＳＤ用ＬＳ
Ｉは、マイコンからシリアルに入力される文字データ及
び各種制御データをパラレルデータに変換するシリアル
パラレル変換器１と、パラレル変換されたデータをラッ
チすると共に、データがコマンドのときはそれをデコー
ドしてコマンドに含まれる制御データを出力するラッチ
＆コマンドデコーダ２と、外部からの水平同期信号ＨＳ
ＹＮＣ及び垂直同期信号ＶＳＹＮＣを入力する入力端子
３，４と、水平同期信号ＨＳＹＮＣに同期したドットク
ロックＤＣＬＫを生成するＰＬＬ回路５と、ラッチ＆コ
マンドデコーダ２から書き込み位置を示す水平及び垂直
用の先頭アドレスが設定されるＨ制御レジスタ６及びＶ
制御レジスタ７と、Ｈ制御レジスタ６及びＶ制御レジス
タ７の内容が各々プリセットされ、各々が書き込み用の
水平及び垂直用のアドレスを発生する書き込み用Ｈカウ
ンタ８及び書き込み用Ｖカウンタ９と、読み出し用の水
平及び垂直用のアドレスを発生する読み出し用Ｈカウン
タ１０及び読み出し用Ｖカウンタ１１と、書き込み及び
読み出しを制御する書き込み読み出し制御回路１２と、
書き込み読み出し制御回路からの制御信号に応じて、書
き込みアドレスと読み出しアドレスを所定の周期で切り
換えて出力するアドレス回路１３と、一画面分の記憶容
量を有し、アドレス制御回路１３により指定されたアド
レスにラッチ＆コマンドデコーダ２からの文字データ及
びアトリビュートデータを記憶するビデオメモリＶＲＡ
Ｍ１４と、ＶＲＡＭ１４から読み出された文字コードを
文字フォントデータに変換するキャラクタジェネレータ
としてのＲＯＭ１５と、ＲＯＭ１５からの文字フォント
データとＶＲＡＭ１４から読み出されアトリビュートデ
ータにより指定された表示属性のＲＧＢ文字表示信号を
生成する出力制御回路１６とを備えている。
【０００９】更に、通常モードかテストモードかを指定
するモード切換データＭＤが設定されるモード制御レジ
スタ１７と、ラッチ＆コマンドデコーダ２からテストパ
ターン指定データが設定され、ＲＧＢの指定されたテス
トパターン信号を出力するテストパターン信号発生回路
１８とを備え、出力制御回路１６は、ＲＯＭ１５からの
文字フォントデータに基づくＲＧＢ文字表示信号とテス
トパターン信号発生回路１８からのＲＧＢテストパター
ン信号のいずれかを、モード切換データＭＤに応じて選
択し出力するセレクタ１６０を有している。
するモード切換データＭＤが設定されるモード制御レジ
スタ１７と、ラッチ＆コマンドデコーダ２からテストパ
ターン指定データが設定され、ＲＧＢの指定されたテス
トパターン信号を出力するテストパターン信号発生回路
１８とを備え、出力制御回路１６は、ＲＯＭ１５からの
文字フォントデータに基づくＲＧＢ文字表示信号とテス
トパターン信号発生回路１８からのＲＧＢテストパター
ン信号のいずれかを、モード切換データＭＤに応じて選
択し出力するセレクタ１６０を有している。
【００１０】そこで、まず、通常モードの場合、マイコ
ンは通常モードを示すモード切換データと書き込み位置
を示すＨ，Ｖ用の先頭アドレスをコマンドと共に送出
し、これらの各データがシリアルパラレル変換回路１及
びラッチ＆コマンドデコーダ２を介して、各々、モード
制御レジスタ１７，Ｈ制御レジスタ６，Ｖ制御レジスタ
７に設定される。
ンは通常モードを示すモード切換データと書き込み位置
を示すＨ，Ｖ用の先頭アドレスをコマンドと共に送出
し、これらの各データがシリアルパラレル変換回路１及
びラッチ＆コマンドデコーダ２を介して、各々、モード
制御レジスタ１７，Ｈ制御レジスタ６，Ｖ制御レジスタ
７に設定される。
【００１１】次に、マイコンは表示すべき文字コードと
アトリビュートコードを送出し、これらが書き込み用の
Ｈ，Ｖカウンタ８，９からのアドレスに従って、ＶＲＡ
Ｍ１４に書き込まれる。書き込まれた文字コードとアト
リビュートコードは読み出し用のＨ，Ｖカウンタ１０，
１１からのアドレスに従って順次読み出され、ＲＯＭ１
５で文字フォントデータに変換された後、出力制御回路
１６で表示属性が付加されＲＧＢ文字表示信号が生成さ
れる。
アトリビュートコードを送出し、これらが書き込み用の
Ｈ，Ｖカウンタ８，９からのアドレスに従って、ＶＲＡ
Ｍ１４に書き込まれる。書き込まれた文字コードとアト
リビュートコードは読み出し用のＨ，Ｖカウンタ１０，
１１からのアドレスに従って順次読み出され、ＲＯＭ１
５で文字フォントデータに変換された後、出力制御回路
１６で表示属性が付加されＲＧＢ文字表示信号が生成さ
れる。
【００１２】ここで、出力制御回路１６中のセレクタ１
６０は、モード制御レジスタ１７に設定されているモー
ド切換データが通常モードを示すときは、ＲＯＭ１５か
らの文字フォントデータに基づいて生成されたＲＧＢ文
字表示信号を選択するので、この選択されたＲＧＢ文字
表示信号が出力端子１９，２０，２１からモニターに送
出される。
６０は、モード制御レジスタ１７に設定されているモー
ド切換データが通常モードを示すときは、ＲＯＭ１５か
らの文字フォントデータに基づいて生成されたＲＧＢ文
字表示信号を選択するので、この選択されたＲＧＢ文字
表示信号が出力端子１９，２０，２１からモニターに送
出される。
【００１３】一方、テストモードの場合、マイコンはテ
ストモードを示すモード切換データと、クロスハッチ，
ホワイト１００％，カラーバー等の複数のテストパター
ンのうちどのテストパターンを表示したいかを指定する
パターン指定データＰＤとをコマンドと共に送出する。
そして、モード切換データＭＤ、パターン指定データＰ
Ｄがラッチ＆コマンドデコーダ２を介して、各々、テス
トパターン信号発生回路１８，モード制御レジスタ１７
に設定され、信号発生回路１８は入力される水平，垂直
の同期信号ＨＤ，ＶＤに応じて指定されたテストパター
ンのＲＧＢ信号を発生する。また、セレクタ１６０は設
定されたモード切換データＭＤがテストモードを示すた
め、テストパターン信号発生回路１８から出力されたテ
ストパターンＲＧＢ信号を選択し、この信号が出力端子
１９，２０，２１からモニターに送出される。
ストモードを示すモード切換データと、クロスハッチ，
ホワイト１００％，カラーバー等の複数のテストパター
ンのうちどのテストパターンを表示したいかを指定する
パターン指定データＰＤとをコマンドと共に送出する。
そして、モード切換データＭＤ、パターン指定データＰ
Ｄがラッチ＆コマンドデコーダ２を介して、各々、テス
トパターン信号発生回路１８，モード制御レジスタ１７
に設定され、信号発生回路１８は入力される水平，垂直
の同期信号ＨＤ，ＶＤに応じて指定されたテストパター
ンのＲＧＢ信号を発生する。また、セレクタ１６０は設
定されたモード切換データＭＤがテストモードを示すた
め、テストパターン信号発生回路１８から出力されたテ
ストパターンＲＧＢ信号を選択し、この信号が出力端子
１９，２０，２１からモニターに送出される。
【００１４】以上のように、テストパターン信号を発生
する特別な信号発生装置を用意しなくても、ＯＳＤ用Ｌ
ＳＩのみで種々のテストパターン信号を発生することが
でき、接続するモニターの調整を容易に行える。次に、
図２を参照してテストパターン信号発生回路１８の具体
構成について説明する。
する特別な信号発生装置を用意しなくても、ＯＳＤ用Ｌ
ＳＩのみで種々のテストパターン信号を発生することが
でき、接続するモニターの調整を容易に行える。次に、
図２を参照してテストパターン信号発生回路１８の具体
構成について説明する。
【００１５】テストパターン信号発生回路１８は、図示
の如く、水平同期信号ＨＤによりリセットされドットク
ロックＤＣＬＫをカウントするＨカウンタ１８０と、垂
直同期信号ＶＤによりリセットされ水平同期信号をカウ
ントするＶカウンタ１８１と、各カウンタの出力ＨＳＩ
Ｇ及びＶＳＩＧを入力するＯＲゲート１８２と、Ｈカウ
ンタ出力ＨＳＩＧをカウントする３ビットカウンタ１８
３と、Ｈレベルの信号を発生する電圧ライン１８４と、
切換回路１８５と、ラッチ＆コマンドデコーダ２から送
出された水平用及び垂直用の制御データが設定されるＨ
制御レジスタ１８６及びＶ制御レジスタ１８７と、ラッ
チ＆コマンドデコーダ２から送出されたパターン指定デ
ータＰＤが設定されるパターン指定制御レジスタ１８８
とより構成されている。ここで、ＯＲゲート１８２，３
ビットカウンタ１８３，電圧ライン１８４は、各々、ク
ロスハッチ，カラーバー，ホワイト１００％の各テスト
パターンを生成するための構成である。
の如く、水平同期信号ＨＤによりリセットされドットク
ロックＤＣＬＫをカウントするＨカウンタ１８０と、垂
直同期信号ＶＤによりリセットされ水平同期信号をカウ
ントするＶカウンタ１８１と、各カウンタの出力ＨＳＩ
Ｇ及びＶＳＩＧを入力するＯＲゲート１８２と、Ｈカウ
ンタ出力ＨＳＩＧをカウントする３ビットカウンタ１８
３と、Ｈレベルの信号を発生する電圧ライン１８４と、
切換回路１８５と、ラッチ＆コマンドデコーダ２から送
出された水平用及び垂直用の制御データが設定されるＨ
制御レジスタ１８６及びＶ制御レジスタ１８７と、ラッ
チ＆コマンドデコーダ２から送出されたパターン指定デ
ータＰＤが設定されるパターン指定制御レジスタ１８８
とより構成されている。ここで、ＯＲゲート１８２，３
ビットカウンタ１８３，電圧ライン１８４は、各々、ク
ロスハッチ，カラーバー，ホワイト１００％の各テスト
パターンを生成するための構成である。
【００１６】ところで、このＯＳＤ用ＬＳＩは、マルチ
スキャンタイプのモニターにも対応できるようにするた
め、テストパターンの周波数を任意に設定できるようし
ている。即ち、テストモード時にマイコンは、上述した
モード切換データＭＤ，パターン指定データＰＤと共
に、テストパターンの周波数を指定する水平及び垂直用
の周波数データＨＦＤ，ＶＦＤを送出し、この周波数デ
ータＨＦＤ，ＶＦＤが各々Ｈ制御レジスタ１８６，Ｖ制
御レジスタ１８７に設定される。そして、Ｈ制御レジス
タ１８６の内容をＨカウンタ出力ＨＳＩＧが発生する毎
にＨカウンタ１８０にプリセットし、Ｖ制御レジスタ１
８７の内容をＶカウンタ出力ＶＳＩＧが発生する毎にＶ
カウンタ１８１にプリセットするようにしている。よっ
て、Ｈカウンタ１８０，Ｖカウンタ１８１からは設定さ
れた周波数データＨＦＤ，ＶＦＤに対応する周波数のカ
ウンタ出力ＨＳＩＧ，ＶＳＩＧが出力される。
スキャンタイプのモニターにも対応できるようにするた
め、テストパターンの周波数を任意に設定できるようし
ている。即ち、テストモード時にマイコンは、上述した
モード切換データＭＤ，パターン指定データＰＤと共
に、テストパターンの周波数を指定する水平及び垂直用
の周波数データＨＦＤ，ＶＦＤを送出し、この周波数デ
ータＨＦＤ，ＶＦＤが各々Ｈ制御レジスタ１８６，Ｖ制
御レジスタ１８７に設定される。そして、Ｈ制御レジス
タ１８６の内容をＨカウンタ出力ＨＳＩＧが発生する毎
にＨカウンタ１８０にプリセットし、Ｖ制御レジスタ１
８７の内容をＶカウンタ出力ＶＳＩＧが発生する毎にＶ
カウンタ１８１にプリセットするようにしている。よっ
て、Ｈカウンタ１８０，Ｖカウンタ１８１からは設定さ
れた周波数データＨＦＤ，ＶＦＤに対応する周波数のカ
ウンタ出力ＨＳＩＧ，ＶＳＩＧが出力される。
【００１７】また、切換回路１８５は、Ｒ，Ｇ，Ｂ毎
に、各々、第１から第３の入力端子と唯一の出力端子を
有し、パターン指定制御レジスタ１８８からのパターン
指定データＰＤがクロスハッチを指定するときは第１入
力端子の信号を、カラーバーを指定するときは第２入力
端子の信号を、ホワイト１００％を指定するときは第３
入力端子の信号を、出力端子に出力するよう切り換えて
いる。そして、Ｒ，Ｇ，Ｂの各第１入力端子にはＯＲゲ
ート１８２の出力信号が共通に供給され、Ｒ，Ｇ，Ｂの
各第２入力端子には３ビットカウンタ１８３の各ビット
出力が各々供給され、Ｒ，Ｇ，Ｂの各第３入力端子には
電圧ライン１８４からのＨレベル信号が共通に供給され
ている。
に、各々、第１から第３の入力端子と唯一の出力端子を
有し、パターン指定制御レジスタ１８８からのパターン
指定データＰＤがクロスハッチを指定するときは第１入
力端子の信号を、カラーバーを指定するときは第２入力
端子の信号を、ホワイト１００％を指定するときは第３
入力端子の信号を、出力端子に出力するよう切り換えて
いる。そして、Ｒ，Ｇ，Ｂの各第１入力端子にはＯＲゲ
ート１８２の出力信号が共通に供給され、Ｒ，Ｇ，Ｂの
各第２入力端子には３ビットカウンタ１８３の各ビット
出力が各々供給され、Ｒ，Ｇ，Ｂの各第３入力端子には
電圧ライン１８４からのＨレベル信号が共通に供給され
ている。
【００１８】従って、切換回路１８５からは、パターン
指定データＰＤによりクロスハッチが指定されたとき
は、図３ａに示すように、カウンタ出力ＨＳＩＧ，ＶＳ
ＩＧがＨレベルになる期間、Ｒ，Ｇ，Ｂの全ての信号が
同時にＨレベルとなる出力信号が出力され、結果的に図
４ａに示すような白色のクロスハッチがモニターに表示
されることとなる。ここで、Ｈ制御レジスタ１８６，Ｖ
制御レジスタ１８７に設定される周波数データＨＦＤ，
ＶＦＤは、図３ａに示す周期Ｔ１，Ｔ２に対応するデー
タであるので、その値を変化させることにより図４ａに
示すクロスハッチの間隔を任意に変更することができ
る。尚、Ｈカウンタ１８０，Ｖカウンタ１８１がダウン
カウンタのときは周期Ｔ１，Ｔ２に相当するカウント値
そのものを各制御レジスタ１８６，１８７に設定し、ア
ップカウンタのときは周期Ｔ１，Ｔ２に相当するカウン
ト値の補数を各制御レジスタ１８６，１８７に設定すれ
ばよい。
指定データＰＤによりクロスハッチが指定されたとき
は、図３ａに示すように、カウンタ出力ＨＳＩＧ，ＶＳ
ＩＧがＨレベルになる期間、Ｒ，Ｇ，Ｂの全ての信号が
同時にＨレベルとなる出力信号が出力され、結果的に図
４ａに示すような白色のクロスハッチがモニターに表示
されることとなる。ここで、Ｈ制御レジスタ１８６，Ｖ
制御レジスタ１８７に設定される周波数データＨＦＤ，
ＶＦＤは、図３ａに示す周期Ｔ１，Ｔ２に対応するデー
タであるので、その値を変化させることにより図４ａに
示すクロスハッチの間隔を任意に変更することができ
る。尚、Ｈカウンタ１８０，Ｖカウンタ１８１がダウン
カウンタのときは周期Ｔ１，Ｔ２に相当するカウント値
そのものを各制御レジスタ１８６，１８７に設定し、ア
ップカウンタのときは周期Ｔ１，Ｔ２に相当するカウン
ト値の補数を各制御レジスタ１８６，１８７に設定すれ
ばよい。
【００１９】また、パターン指定データＰＤによりカラ
ーバーが指定されたときは、３ビットカウンタ１８３の
出力がＨカウンタ出力ＨＳＩＧの発生毎に変化するの
で、Ｒ，Ｇ，Ｂの出力信号としては、図３ｂに示すよう
に出力ＨＳＩＧの１周期毎にＲ，Ｇ，Ｂが順次変化する
出力信号が発生し、結果的に図４ｂに示すカラーバー表
示がモニターに行われることとなる。この場合、Ｈ制御
レジスタ１８６に設定される周波数データＨＦＤは、図
３ｂに示す周期Ｔ３に対応するデータであるので、その
値を変化されることにより図４ｂに示すカラーバーの間
隔を任意に変更することができる。
ーバーが指定されたときは、３ビットカウンタ１８３の
出力がＨカウンタ出力ＨＳＩＧの発生毎に変化するの
で、Ｒ，Ｇ，Ｂの出力信号としては、図３ｂに示すよう
に出力ＨＳＩＧの１周期毎にＲ，Ｇ，Ｂが順次変化する
出力信号が発生し、結果的に図４ｂに示すカラーバー表
示がモニターに行われることとなる。この場合、Ｈ制御
レジスタ１８６に設定される周波数データＨＦＤは、図
３ｂに示す周期Ｔ３に対応するデータであるので、その
値を変化されることにより図４ｂに示すカラーバーの間
隔を任意に変更することができる。
【００２０】パターン指定データＰＤによりホワイト１
００％が指定されたときは、切換回路１８５では、電圧
ライン１８４からのＨレベル電圧をＲ，Ｇ，Ｂ出力信号
として出力するので、Ｒ，Ｇ，Ｂの全ての信号は常にＨ
レベルとなり、モニターでは真っ白な表示が行われる。
００％が指定されたときは、切換回路１８５では、電圧
ライン１８４からのＨレベル電圧をＲ，Ｇ，Ｂ出力信号
として出力するので、Ｒ，Ｇ，Ｂの全ての信号は常にＨ
レベルとなり、モニターでは真っ白な表示が行われる。
【００２１】
【発明の効果】本発明によれば、テストパターン発生用
の高価な特別な信号発生装置を用いる必要がなくなり、
モニターの調整作業のコストダウンと効率化を図れる。
また、テストパターンとして複数のパターンを表示で
き、しかもその周波数を任意に設定でき、従って、マル
チスキャン用のモニターにも対応できるようになる。
の高価な特別な信号発生装置を用いる必要がなくなり、
モニターの調整作業のコストダウンと効率化を図れる。
また、テストパターンとして複数のパターンを表示で
き、しかもその周波数を任意に設定でき、従って、マル
チスキャン用のモニターにも対応できるようになる。
【図１】本発明の実施形態を示すブロック図である。
【図２】実施形態におけるテストパターン信号発生回路
の具体構成を示すブロック図である。
の具体構成を示すブロック図である。
【図３】実施形態における各信号を示すタイミングチャ
ートである。
ートである。
【図４】実施形態における表示例を示す説明図である。
２ ラッチ＆コマンドデコーダ １２ 書き込み読み出し制御回路 １４ ＶＲＡＭ １５ ＲＯＭ １６ 出力制御回路 １７ モード制御レジスタ １８ テストパターン信号発生回路 １６０ セレクタ １８０ Ｈカウンタ １８１ Ｖカウンタ １８２ ＯＲゲート １８３ ３ビットカウンタ １８５ 切換回路 １８６ Ｈ制御レジスタ １８７ Ｖ制御レジスタ １８８ パターン指定制御レジスタ
Claims (4)
- 【請求項１】 ビデオメモリに対する文字データの書き
込み及び読み出しを行う書き込み読み出し回路と、前記
ビデオメモリから読み出された文字データを文字表示信
号に変換する変換回路と、テストパターン信号を発生す
るテストパターン信号発生回路と、モード切換データに
応じて前記文字表示信号とテストパターン信号のいずれ
かを選択して出力する選択回路とを備えたことを特徴と
する文字表示制御回路。 - 【請求項２】 前記テストパターン信号発生回路は、周
波数データが設定可能であって、設定された周波数デー
タに対応する周期のカウンタ出力を発生する水平及び垂
直のカウンタを有し、該カウンタ出力から前記テストパ
ターン信号を生成することを特徴とする請求項１記載の
文字表示制御回路。 - 【請求項３】 前記テストパターン信号発生回路は、前
記カウンタ出力から複数種類のテストパターン信号を生
成する複数の生成回路と、テストパターンの種類を示す
パターン指定データに応じて前記複数の生成回路のいず
れかの出力信号を切り換えて出力する切換回路を、更に
備えたことを特徴とする請求項２記載の文字表示制御回
路。 - 【請求項４】 前記複数の生成回路は、前記水平及び垂
直のカウンタの両カウンタ出力を入力するＯＲゲート
と、前記水平のカウンタ出力をカウントする３ビットカ
ウンタを少なくとも有し、前記切換回路は少なくとも第
１及び第２の入力端子と唯一の出力端子をＲＧＢ毎に有
し、ＲＧＢの各第１入力端子に前記ＯＲゲートの出力を
共通に供給し、ＲＧＢの各第２入力端子に前記３ビット
カウンタの各ビット出力を各々供給することを特徴とす
る請求項３記載の文字表示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333824A JPH10171441A (ja) | 1996-12-13 | 1996-12-13 | 文字表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333824A JPH10171441A (ja) | 1996-12-13 | 1996-12-13 | 文字表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10171441A true JPH10171441A (ja) | 1998-06-26 |
Family
ID=18270363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8333824A Pending JPH10171441A (ja) | 1996-12-13 | 1996-12-13 | 文字表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10171441A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628324B1 (en) | 1999-09-30 | 2003-09-30 | Mitsubishi Denki Kabushiki Kaisha | Video signal producing apparatus and video signal producing method |
| JP2005039654A (ja) * | 2003-07-17 | 2005-02-10 | Sanyo Electric Co Ltd | 投写型映像表示装置 |
| CN102637420A (zh) * | 2011-02-10 | 2012-08-15 | 联咏科技股份有限公司 | 显示控制驱动器与其测试方法 |
| US8963937B2 (en) | 2011-02-10 | 2015-02-24 | Novatek Microelectronics Corp. | Display controller driver and testing method thereof |
-
1996
- 1996-12-13 JP JP8333824A patent/JPH10171441A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6628324B1 (en) | 1999-09-30 | 2003-09-30 | Mitsubishi Denki Kabushiki Kaisha | Video signal producing apparatus and video signal producing method |
| JP2005039654A (ja) * | 2003-07-17 | 2005-02-10 | Sanyo Electric Co Ltd | 投写型映像表示装置 |
| CN102637420A (zh) * | 2011-02-10 | 2012-08-15 | 联咏科技股份有限公司 | 显示控制驱动器与其测试方法 |
| US8963937B2 (en) | 2011-02-10 | 2015-02-24 | Novatek Microelectronics Corp. | Display controller driver and testing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41564E1 (en) | Video signal converting apparatus and a display device having the same | |
| KR100534672B1 (ko) | 온 스크린 디스플레이를 피벗시키기 위한 기능을 갖는 영상표시장치 | |
| US6219023B1 (en) | Video signal converting apparatus with display mode conversion and a display device having the same | |
| JPH05303348A (ja) | Ｌｃｄビデオ信号インタフェース装置 | |
| US5023603A (en) | Display control device | |
| JP2002108308A (ja) | 液晶表示制御装置 | |
| JPH051946B2 (ja) | ||
| JPS602669B2 (ja) | 画面表示装置 | |
| JPH10171441A (ja) | 文字表示制御回路 | |
| JPS63169687A (ja) | 表示装置 | |
| US20040164988A1 (en) | On-screen display unit | |
| JP2761335B2 (ja) | 画面表示装置 | |
| JP3593715B2 (ja) | 映像表示装置 | |
| JP2982029B2 (ja) | 映像表示装置 | |
| KR100329942B1 (ko) | 캐릭터표시제어회로 | |
| JP3003734B2 (ja) | 表示制御装置 | |
| JP2898283B2 (ja) | 表示制御装置 | |
| KR100480559B1 (ko) | 색블링킹기능을구비한문자표시장치 | |
| KR100256500B1 (ko) | Pdp 텔레비전의 데이터 로드클럭 발생장치 | |
| JPS644194B2 (ja) | ||
| JPH09261552A (ja) | 文字表示装置の書き込み制御回路 | |
| JPH0564079A (ja) | 映像表示装置 | |
| KR890007597A (ko) | 영상신호 발생회로 | |
| JP2000148125A (ja) | オンスクリ―ン表示装置及びオンスクリ―ン表示方法 | |
| JPH0612048A (ja) | 画面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |