JP5465942B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5465942B2
JP5465942B2 JP2009167716A JP2009167716A JP5465942B2 JP 5465942 B2 JP5465942 B2 JP 5465942B2 JP 2009167716 A JP2009167716 A JP 2009167716A JP 2009167716 A JP2009167716 A JP 2009167716A JP 5465942 B2 JP5465942 B2 JP 5465942B2
Authority
JP
Japan
Prior art keywords
chip
solder
semiconductor chip
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009167716A
Other languages
English (en)
Other versions
JP2011023574A5 (ja
JP2011023574A (ja
Inventor
英恵 秦
真人 中村
順弘 木下
順平 紺野
智子 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009167716A priority Critical patent/JP5465942B2/ja
Priority to TW099116411A priority patent/TWI414049B/zh
Priority to CN2010102060615A priority patent/CN101958298A/zh
Priority to US12/814,472 priority patent/US8633103B2/en
Priority to CN201410264924.2A priority patent/CN104022092A/zh
Publication of JP2011023574A publication Critical patent/JP2011023574A/ja
Publication of JP2011023574A5 publication Critical patent/JP2011023574A5/ja
Application granted granted Critical
Publication of JP5465942B2 publication Critical patent/JP5465942B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16505—Material outside the bonding interface, e.g. in the bulk of the bump connector
    • H01L2224/16507—Material outside the bonding interface, e.g. in the bulk of the bump connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップ間を貫通する電極を用いて、上下間の半導体チップ、配線基板の電気的な接続を行う積層方法、及び、これを用いた半導体装置、電気機器に関する。また、半導体チップが搭載された配線基板を積層した半導体装置、電子部品にも適用して有効な技術に関する。
近年の、携帯電話やデジタルカメラなどの電子機器においては、電子機器の高機能化・小型軽量化が重要であり、これを実現するための電子部品としては、高機能、小型、薄型の電子部品が必要となっている。このため、電子部品の搭載される半導体チップの大規模集積回路（ＬＳＩ）の微細化による高密度化、及び、パッケージの構造として、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）技術による高密度化が進められている。
しかしながら、ＬＳＩを更に微細化するためには、ＬＳＩ製造ラインを更新しなければならず、巨額な設備投資が必要となる。また、微細化によりリーク電流などの問題も顕著となり、性能向上度が、理論値からずれる場合も生じてきた。
ＳｉＰの構造は、インターポーザー基板などと呼ばれる中間基板に複数のＬＳＩを搭載し、樹脂封止したもので、チップ電極、インターポーザー基板電極間は、Ａｕ線などを用いてワイヤボンディングにより接続することが多い。ワイヤボンディングは、ワイヤの引き回しの自由度が高いため、電気的な接続に有効である。実装面積を小さくできる方法として、インターポーザー基板の直上に搭載されるチップは、チップの能動素子面をインターポーザー基板側に向けて、Ａｕバンプ、はんだバンプ、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ）などによりフリップチップ接続することも増えている。
そこで、このＳｉＰ構造の電子部品を更に高密度化、小型化するためには、チップ、基板の薄型化、電極の狭ピッチ化などが必要であるが、主に有機基板からなる中間基板の製造限界、Ａｕ線などのワイヤ細線化限界、微細領域のワイヤボンディング信頼性などから難しくなっている。更に、携帯機器向けの電子部品においては、低消費電力化への要求が厳しくなっている。ＳｉＰ構造では、各チップから、一度、中間基板を介して接続するため、配線長が長く、高速伝送が困難であるとともに、消費電力も大きいという問題がある。
以上より、ますます進む高機能化、小型化、更に低消費電力化への要求に対し、上記の、ＬＳＩの微細化による高密度化、ＳｉＰ技術による高密度化の対策では、十分に答えられないものとなってきた。
そこで、３次元ＬＳＩが上記の問題の１つの解として注目されてきている。この３次元ＬＳＩは、チップを貫通する電極を用いて、上下間のチップ、基板の電気的な接続を行うものであり、配線長を短くできることから、高速伝送、低消費電力化に効果的である。また、実装面積も小さくなり、小型化にも有利である。このため、上下間の積層接続のために、各種の方式が提案されている（例えば特許文献１〜３）。
特許文献１には、半導体チップのスタック方法について記載されている。複数のチップ搭載領域が決められた半導体基板の各チップ搭載位置に、チップをスタックする。その後、スタックされたチップを封止材で封止する。その後、チップ搭載領域の外側の決められた位置で半導体基板を切断し、複数の半導体装置に分離する。
特許文献２には、基板積層方法について記載されている。基板を積層する際に基板の反りを抑制し、基板の取り扱いを容易にすることが可能な基板積層方法を提供するものであり、基板間を接続した後、背面から貫通電極が露出するまで削って薄型化する方法である。
特許文献３には、接合温度を低くして接続する方法が記載されている。これは、導体層に銅−インジウム合金を含む中間層を介してインジウムからなる導体を用いて接続するものであり、Ｓｎ−３．５Ａｇなどのはんだ合金バンプより接合温度を低く設定できる。
特開２００５−５１１５０号公報 特開２００８−１３５５５３号公報 特開２００７−２３４８４１号公報
しかしながら、前記のような３次元ＬＳＩでは、チップ、基板が高密度化のために薄型化するにつれて、反りが生じ易くなり、取り扱いが難しくなる。且つ、これらの反りのある部材同士を正確に位置合わせして接続するのも難しくなっている。
また、接続時に高温になると、接続部材間の材料物性の違いにより反り量の差が大きくなる場合がある。このため、接続時の温度は高温でない方が望ましい。例えば、Ｓｎ−Ａｇ系はんだなどの融点が２２０℃前後の材料を用いた場合には、材料が固まる温度（融点）で接続部が拘束され、室温に冷却されるまでの材料収縮量の違いにより応力が接続部に残留することがあり、長期的な接続部の信頼性に対しては、この残留応力量を低減する必要がある。このため、低温で接続することが有効である。特に、基板／チップ間の接続では、基板の半導体チップ間の熱膨張係数差が大きいために接続部の残留応力が大きくなるため、基板のガラス転移温度以下で接続部が固化できれば、残留応力を大幅に低減することが可能である。
このため、上記の特許文献３に示したようなインジウムなどの金属を用いて、接続する方式が提案されている。
しかしながら、チップ、基板を積層して高密度の半導体パッケージを提供するためには、チップなどを積層接続するたびに加熱する工程が必要であり、接続部が何度も加熱溶融される。そのため、始めに接続した部分がその後に加熱され、溶融して外れる不具合が発生する可能性がある。従って、始めに接続した部分が、その後、加熱されても問題が生じない接続部に予めしておく必要がある。
また、特に薄いチップを積層接続する工程では、チップへのダメージが生じないよう、低荷重で行う必要がある。
以上から、本発明は、薄いチップ、基板を積層し、高機能で高速伝送が可能な高信頼半導体パッケージ（半導体装置）を実現するために、低温、低荷重で確実に接続可能で、積層プロセス、その後の実装プロセスなどで加熱されても接続部が形状を保つことが可能な接続プロセス、接続構造を提供することを目的とするものである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば次の通りである。
（１）半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置であって、積層した半導体チップまたは配線基板の電極間の接続構造は、Ｃｕを主成分とする一対の電極と、電極間に挟まれるＳｎ−Ｉｎ系合金によるはんだ層とを有し、はんだ層中には、Ｓｎ−Ｃｕ−Ｎｉ化合物が分散されていることを特徴とする。
（２）半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置の製造方法であって、積層する半導体チップまたは配線基板の表面にＣｕを主成分とする電極を形成する工程と、電極間にＮｉ粒子を分散させたＳｎ−Ｉｎ系合金によるはんだを供給する工程と、電極間を加熱し、はんだ中にＳｎ−Ｃｕ−Ｎｉ化合物を分散させる工程とを有することを特徴とする。
（３）半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置であって、積層した半導体チップまたは配線基板の電極間の接続構造は、Ｃｕを主成分とする一対の電極と、電極間に挟まれるＳｎ−Ｉｎ系合金によるはんだ層とを有し、はんだ層中には、２種類の粒径分布を有するＳｎ−Ｃｕ−Ｎｉ化合物が分散されていることを特徴とする。
（４）半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置の製造方法であって、積層する半導体チップまたは配線基板の表面にＣｕを主成分とする電極を形成する工程と、電極間に２種類の粒径分布を有するＮｉ粒子を分散させたＳｎ−Ｉｎ系合金によるはんだを供給する工程と、電極間を加熱し、はんだ中にＳｎ−Ｃｕ−Ｎｉ化合物を分散させる工程とを有することを特徴とする。
（５）半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置を製造するのに用いるはんだであって、はんだ粉末と粒子とを含み、はんだ粉末は、Ｓｎ−Ｉｎ、Ｓｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ｉｎの１種からなり、或いは、更にこれらに、Ａｇ、Ｇｅ、Ｃｕ、Ａｌ、Ｆｅ、Ｐｔ、Ｐを少なくとも１種以上添加したものであり、粒子は、Ｎｉ、Ａｌ、Ｆｅ、Ｇｅ、Ａｇ、Ｐｔを用い、これらの粒子を単体で含有させたり、或いは、複数材料を組み合わせて含有させたものであることを特徴とする。
（６）半導体チップまたは配線基板の積層構造において、この積層構造が再加熱時に耐え得るためには、電極間の接続部の高さが５０μｍ以下であり、更に望ましくは、接続部の高さは３０μｍ以下であることを特徴とする。また、この接続部中では、析出した化合物が、上下の電極との界面に生じている化合物層に接する構造が望ましい。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
Ｓｎ−Ｉｎ系合金により接続しているため、Ｓｎ−Ｉｎ系合金では、Ｓｎ−５２ｍａｓｓ％Ｉｎの場合に融点が１２０℃まで低温化できることから、低温で接続可能であり、反りによる問題が低減し、接続歩留まりを向上させることができる。
本発明の実施の形態１における第１の接続構造を示す図である。 図１に示した第１の接続構造を実現するための前段階の構造を示す図である。 図１に示した第１の接続構造を実現するための前段階の構造として、他の例を示す図である。 本発明の実施の形態１における第２の接続構造を示す図である。 図４に示した第２の接続構造を実現するための前段階の構造を示す図である。 本発明の実施の形態１における第３の接続構造を示す図である。 図６に示した第３の接続構造を実現するための前段階の構造を示す図である。 本発明の実施の形態２における半導体装置の製造方法において、Ｓｉウェハと半導体チップの配置を示す図である。 図８のＳｉウェハを用いた半導体チップの形成方法を示す図である。 図９に示した半導体チップの積層接続方法及び半導体装置の構造を示す図である。 図１０に続く、半導体チップの積層接続方法及び半導体装置の構造を示す図である。 図９から図１１に示す半導体チップを積層接続する際の接続構造の詳細な変化を示す図である。 本発明の実施の形態３における半導体装置の製造方法において、半導体チップの積層接続方法及び半導体装置の構造を示す図である。 図１３に続く、半導体チップの積層接続方法及び半導体装置の構造を示す図である。 本発明の実施の形態４として、Ｃｕポストを有する半導体チップを有機基板に接続する方法を示す図である。 本発明の実施の形態１の接続構造を用いた他の接続形態として、半導体パッケージを３段に積層接続した構造を示す図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１を用いて、本発明の実施の形態１における第１の接続構造を説明する。本実施の形態においては、半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置を例に、積層した半導体チップまたは配線基板の電極間の接続構造について説明する。
図１に示した第１の接続構造１は、積層した下側の半導体チップまたは配線基板の電極２と、積層した上側の半導体チップまたは配線基板の電極３と、この一対の電極２，３の間に挟まれるはんだ層５とから構成される。この第１の接続構造１では、一対の電極２，３の界面に、Ｓｎ−Ｃｕ−Ｎｉ化合物４が析出され、また、はんだ層５の内部に、Ｓｎ−Ｃｕ−Ｎｉ化合物６が分散されている。
電極２，３は、Ｃｕ、またはＣｕを主成分とする材料からなる。このときの電極２と電極３との間の間隔（接続部の高さ）ｄ１は５０μｍ以下であり、望ましくは３０μｍ以下である。はんだ層５は、Ｓｎ−Ｉｎ系合金のはんだからなる。また、はんだ層５の内部に形成されているＳｎ−Ｃｕ−Ｎｉ化合物６が、どちらかの電極界面に形成されているＳｎ−Ｃｕ−Ｎｉ化合物４と接していること、さらに望ましくは両方の電極界面に形成されているＳｎ−Ｃｕ−Ｎｉ化合物４と接していることが望ましい。
図１に示した第１の接続構造１を実現するための前段階の構造を図２に示す。図２は、Ｃｕによる電極２，３の間に、Ｎｉ粒子を分散させたＳｎ−Ｉｎ系合金によるはんだペースト、具体的にはＳｎ−Ｉｎはんだ粉末７とＮｉ粒子８と有機成分９を混ぜたはんだペースト１０を供給した状態を示したものであり、これを加熱することにより、Ｓｎ−Ｉｎはんだ粉末７からＳｎが供給され、Ｎｉ粒子８からＮｉが供給されて、Ｃｕによる電極２，３界面には、図１に示したように、Ｓｎ−Ｃｕ−Ｎｉ化合物４が析出している。また、はんだペースト１０の内部は、添加したＮｉ粒子８を核として、電極２，３からのＣｕとＳｎ−Ｉｎはんだ粉末７中のＳｎとの反応により、Ｓｎ−Ｃｕ−Ｎｉ化合物６が析出し、図１のような構造に変化している。
有機成分９は、有機溶剤のほかに、はんだのぬれ性を向上させるために、酸、有機酸などの活性なフラックス成分が含まれていても良い。これらのはんだペースト１０は、接続後のプロセスで洗浄が可能ならば、活性の強いハロゲン成分が含まれていても良い。しかし、無洗浄プロセスに対応するためには、フラックス残りに腐食性がないことが重要で、低ハロゲン、ハロゲンフリーのものが重要である。また、加熱後のフラックス残りが問題になる場合には、有機溶剤が揮発しやすく、固形分の少ない有機成分９とする。接続後の強度を向上するためには、加熱時に硬化する樹脂成分を含む有機成分９を用いれば、接続構造周囲を樹脂で覆うことが可能であり、接続強度を向上できる。
はんだペースト１０の電極２，３への供給方法は、ディスペンサー供給、印刷方式、ディップ方式などで行う。薄いはんだ層５を形成するのに、はんだ量を少なく供給するのが難しい場合には、はんだペースト１０中の有機成分９の割合を多くして、加熱後に残るはんだ量を調整することは、ある程度可能である。
図１に示した第１の接続構造１を実現するための前段階の構造として、他の例を図３に示す。図３は、はんだペースト１０に、Ｎｉコア１１をＳｎ−Ｉｎ層１２で被覆したはんだ粒子が含まれている。このほかに、Ｓｎ−Ｉｎはんだ粉末７、有機成分９が含まれていて、これらを加熱することにより、電極２，３からＣｕが供給され、Ｎｉコア１１の周囲が化合物化し、図１に示したように、Ｓｎ−Ｃｕ−Ｎｉ化合物６がＳｎ−Ｉｎ系合金のはんだ層５中に析出される。図３に示した方式の長所としては、Ｎｉコア１１が予め被覆されているため、本来、ぬれのあまり良くないＮｉのぬれ性の問題が低減されることである。
また、図２及び図３では、電極２，３間にはんだペースト１０を供給し、一度に加熱して図１の接続構造１を形成したが、一対の電極２，３のうちの一方の電極にはんだペーストを供給し、加熱し、その後、他方の電極と位置合わせして加熱することにより、図１の接続構造を形成しても良い。この場合、他方の電極に接合するときのはんだ付け性が問題になるが、フラックス成分をスプレー、スピンコート、ディスペンサーなどの方法により別途添加することなどで解決可能である。
Ｓｎ−Ｉｎはんだ粉末７、Ｎｉ粒子８の大きさについては、はんだ層５の厚みの制約から、Ｓｎ−Ｉｎはんだ粉末は３０μｍ以下、望ましくは、１５μｍ以下であり、Ｎｉ粒子８は２０μｍ以下である。
本発明の実施の形態１における別の接続構造として、２種類の粒径分布を有するＳｎ−Ｃｕ−Ｎｉ化合物を形成した第２の接続構造１３を図４に示す。即ち、第２の接続構造１３は、Ｃｕによる電極２，３界面にＳｎ−Ｃｕ−Ｎｉ化合物４が形成され、Ｓｎ−Ｉｎ系合金のはんだ層５中に、大きい粒径のＳｎ−Ｃｕ−Ｎｉ化合物１４と、小さい粒径のＳｎ−Ｃｕ−Ｎｉ化合物１５が形成された構造である。
この第２の接続構造１３を実現するための前段階の構造を図５に示す。図５は、加熱前の様子を示し、２種類の粒径分布を有するＮｉ粒子を分散させたＳｎ−Ｉｎ系合金によるはんだペースト１６が電極２，３間に供給された状態であり、具体的には、５〜２０μｍのＮｉ粒子１７と０．１〜５μｍのＮｉ粒子１８を含むものであり、他にはＳｎ−Ｉｎはんだ粉末７、有機成分９で構成されている。大きい粒径のＮｉ粒子１７は、Ｃｕ、Ｓｎと化合物化して体積が増し、図４中のＳｎ−Ｃｕ−Ｎｉ化合物１４となり、その後の加熱によっても、接続構造１３が安定化できるように寄与するものである。一方、微細なＮｉ粒子１８は、加熱後には図４中の小さい粒径のＳｎ−Ｃｕ−Ｎｉ化合物１５となり、表面積割合が多くなるため、反応性を高めるのに寄与するものである。また、他の効果として、粒径の大きいＮｉ粒子１７により形成された大きい粒径のＳｎ−Ｃｕ−Ｎｉ化合物１４は、例えば熱圧着接続プロセスなどで、ヘッドを降下させたときに、接続部の高さｄ２が安定的に決められることに有効である。
以上説明した第１の接続構造１及び第２の接続構造１３において、はんだペーストの成分に関しては、Ｓｎ−Ｉｎはんだ粉末以外にも、Ｓｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ｉｎ、更にこれらに、Ａｇ、Ｇｅ、Ｃｕ、Ａｌ、Ｆｅ、Ｐｔ、Ｐを少なくとも１種以上添加したはんだ粉末が適用可能である。Ｎｉ粒子以外としては、Ａｌ、Ｆｅ、Ｇｅ、Ａｇ、Ｐｔであり、これらの粒子は単体ではんだペースト中に含有させても良いし、複数材料を組み合わせて含有させても効果がある。しかしながら、上記のはんだ粉末成分に、上記の粒子成分を溶かし込み合金化してから粉末化しても効果はない。或いは、反応後に金属化する有機成分にして添加しても効果はない。即ち、金属粒子としてはんだペーストに添加し、これを核として反応させ、Ｓｎ−Ｃｕ−Ｎｉ化合物を接続構造中に析出させることが重要である。
本発明の実施の形態１における別の接続構造として、第３の接続構造２２を図６に示す。この第３の接続構造２２を実現するための前段階の構造を図７に示す。第３の接続構造２２は、図７に示した、突起のある形状のＮｉ１９を添加したはんだペースト２０を用いたものであり、加熱後には図６に示すように、電極２，３界面に形成されたＳｎ−Ｃｕ−Ｎｉ化合物４に突起のある形状のＳｎ−Ｃｕ−Ｎｉ化合物２１が引っかかるような状態となり、その後の再加熱時にはんだ層５が動くことを防止する効果を増すことができる。
（実施の形態２）
図８から図１２を用いて、本発明の実施の形態２として、前記実施の形態１の接続構造を用いた半導体装置の製造方法について説明する。この半導体装置の仕様は、半導体チップを中間基板上に４段積層し、中間基板の裏面には、マザーボードに実装するためにはんだバンプを取り付けた構造を有するものである。
図８は、Ｓｉウェハと半導体チップの配置を示す図である。図９は、図８のＳｉウェハを用いた半導体チップの形成方法を示す図である。図１０及び図１１は、図９に示した半導体チップの積層接続方法及び半導体装置の構造を示す図である。図１２は、図９から図１１に示す半導体チップを積層接続する際の接続構造の詳細な変化を示す図である。
この半導体装置を製造するため、始めに、図８（１）に示すように、Ｓｉウェハ３１に電気回路を形成した。これは、各半導体チップ３２に切断（各半導体チップ３２の境界線４１で切断）する前の状態で、図８（２）に示すように、それぞれの半導体チップ３２の、チップエリア周辺に配置した貫通電極に、はんだバンプ３３を有する。
このはんだバンプ３３を有する半導体チップ３２の形成方法を図９に示す。（１）能動素子面３４が形成されたＳｉウェハ３１を用いて、（２）Ｓｉウェハ３１の能動素子面３４に凹部３５を形成し、この凹部３５内に導電部材３６を充填した後、（３）各貫通電極上に、Ｓｎ−Ｉｎはんだ粉末とＮｉ粒子と有機成分とを混合したはんだペースト３７を、メタルマスク３８を用いて印刷により供給し、加熱し、（４）はんだバンプ３３を形成した。その後、（５）図８のＳｉウェハ３１のはんだバンプ３３を形成した能動素子面３４の背面を研削することにより、凹部３５内の導電部材３６を背面に露出させて裏面の電極４０とした。これにより、Ｓｉウェハ３１の上下面を貫通させた。凹部３５内に充填させた導電部材３６はＣｕを用いた。次に、（６）各半導体チップ３２の境界線４１をダイシングにより切断し、個片の半導体チップ３２を得た。
半導体チップ３２の完成後の工程を図１０及び図１１に示す。（１）はんだバンプ３３を形成した半導体チップ３２を熱圧着装置のステージ４２上に搭載し、（２）２段目の半導体チップ３２を位置合わせして搭載し、加熱することにより、（３）１段目の半導体チップ３２と２段目の半導体チップ３２の上下間電極を積層接続させた。（４）このような貫通電極間の積層接続を繰り返して実施し、４段の半導体チップを積層（４４）し、（５）このように積層接続した半導体チップ４４を反転して有機基板４５の電極４６に位置合わせし、加熱により接続させた。この後、（６）有機基板４５の裏面に外部端子用のはんだボール４７を取り付け、有機基板４５を各個片に切り出し、半導体装置４８が完成した。
ここで、半導体チップを積層接続する際の接続構造の詳細な変化を図１２に示す。図１２では、前記実施の形態１において図１と図２を用いて説明した第１の接続構造を例に示している。
図１２（１）は、Ｓｉウェハ３１に形成された凹部３５中に充填したＣｕからなる導電部材３６による貫通電極上に、Ｓｎ−Ｉｎはんだ粉末７とＮｉ粒子８と有機成分９とを混合したはんだペースト３７を、メタルマスク３８を用いて印刷により供給した状態を示している。
次に、図１２（２）は、メタルマスク３８を外し、Ｓｎ−Ｉｎはんだ粉末７の融点である１２０℃以上の温度、例えば１４５℃に加熱した状況を示している。これにより、Ｃｕによる貫通電極（導電部材３６）とＳｎ−Ｉｎ系合金のはんだ層５との界面にはＳｎ−Ｃｕ−Ｎｉ化合物４が見られ、且つ、はんだ層５の内部にも、添加したＮｉ粒子８を核として成長したＳｎ−Ｃｕ−Ｎｉ化合物６が分散している。これらがはんだバンプ３３の成分となる。
次に、この構造のはんだバンプ３３が形成された半導体チップに対し、この半導体チップのはんだバンプ３３の上部に、別の半導体チップのＣｕによる貫通電極を接続させると、図１２（３）に示したように、Ｓｎ−Ｉｎ系合金のはんだ層５中にＳｎ−Ｃｕ−Ｎｉ化合物６が分散している構造となる。また、Ｃｕによる貫通電極との界面には、Ｓｎ−Ｃｕ−Ｎｉ化合物４が見られる。
このような接続構造を有することにより、積層接続が可能となる理由を説明する。まず、Ｓｎ−Ｉｎ系合金のはんだ層５中に分散しているＳｎ−Ｃｕ−Ｎｉ化合物６の融点は高いため、このＳｎ−Ｃｕ−Ｎｉ化合物６は、その後の再加熱工程でも溶融しない。かつ、はんだ層５による接続高さを薄くし、この接続高さの中でＳｎ−Ｃｕ−Ｎｉ化合物６が占める割合が高い部分を局所的に形成させることによって、はんだ層５の部分は再溶融しても、接続部は破断しない。このため、積層接続が可能となる。
しかし、より効果的には、全体を樹脂封止し、接着材による強度向上を図ることもより確実に破断を防止できる。
この構造は、フリップチップボンダなどの接合設備を用いて、熱圧着工程によって実現できる。熱圧着工程では、被接続部間の距離を加圧により短くすることが可能であるため、形成したＳｎ−Ｃｕ−Ｎｉ化合物が電極の上下面に達するまで押し込むことが可能で、溶融時により安定した接続部を形成できる。リフロー炉などの加圧をしない設備でも、はんだ量を最適化することにより、溶融時に安定した接続部を形成できる。
上記のような工程により、半導体チップ３２が積層された半導体装置４８を得ることができた。この半導体装置４８の特徴は、Ｓｎ−Ｉｎ系合金のはんだ層５を用いたために低温で接合でき、接続部に残る応力が低減できる。特に、有機基板（ＦＲ４、ＦＲ５）では、ガラス転移温度がそれぞれ１２０℃、１５０℃程度であり、ガラス転移温度以下ではんだが固化するため、融点が２２０℃付近のＳｎ−Ａｇ系、融点が２８０℃付近のＳｎ−Ａｕ系と比較して残留応力が少なくなり、接続部形成の歩留まり向上とともに、長期信頼性に優れた構造である。
（実施の形態３）
図１３及び図１４を用いて、本発明の実施の形態３として、前記実施の形態１の接続構造を用いた別の半導体装置の製造方法について説明する。前記実施の形態２ではＳｉウェハ上で一括してはんだバンプ形成を行い、ダイシングして個片の半導体チップ３２となったものを使用し、この半導体チップ３２の能動素子面３４を上にして積層し、最後にまとめて有機基板４５に接続させた。しかし、この方法に限るものではない。
本実施の形態における半導体装置の製造方法において、半導体チップの積層接続方法及び半導体装置の構造として、例えば、図１３及び図１４に、半導体チップ３２の能動素子面３４を下にして有機基板４５に接続させた例を示す。
まず、（１）半導体チップ３２の能動素子面３４を有機基板４５側に向け、有機基板４５上の電極４６と位置合わせし、熱圧着を行った。この有機基板４５は、１つの半導体チップに対応するものではなく、複数の半導体チップに対応する有機基板でもあり、最終的に各エリアに切り離すものである。次に、（２）加熱させ、有機基板４５に１段目の半導体チップ３２を接続した。そして、（３）接続部の信頼性を向上するため、半導体チップ３２と有機基板４５の間隙にアンダーフィル樹脂４９を注入させ、硬化させた。次に、（４）有機基板４５を再度、熱圧着装置のステージ４２上に戻し、２段目の半導体チップ３２を位置合わせて熱圧着した。これを繰り返し、（５）有機基板４５上に４段の半導体チップ３２を積層した。次に、（６）有機基板４５上で必要な部分全体にモールド樹脂４３を注入・封止し、（７）外部端子用のはんだボール４７を取り付け、（８）各半導体装置５０に切断した。
ここで、接続部周囲を保護するアンダーフィル樹脂４９に関して、図１３及び図１４の例では、有機基板４５に接する半導体チップ３２の接続部のみ保護した。これは、１段目の半導体チップ３２では、有機基板４５と半導体チップ３２の熱膨張係数差により、応力が大きいが、１段目以降、例えば２段目と３段目ではＳｉ同士の接続となるために熱膨張係数差は小さくなり、接続部の保護はあまり必要がないと考えたが、アンダーフィル樹脂をそれぞれに用いても良い。或いは、真空雰囲気にして、一括してアンダーフィル樹脂を封入しても良い。また、このとき、熱圧着プロセスの前にディスペンサーなどで樹脂を供給し、熱圧着することにより、その樹脂が硬化するような先塗布樹脂を用いても良い。
（実施の形態４）
図１５を用いて、本発明の実施の形態４として、前記実施の形態１の接続構造を他の接続形態に用いた例について説明する。図１５は、Ｃｕポスト５１を有する半導体チップ５２を有機基板５３に接続する方法を示した例である。
まず、（１）有機基板５３上のＣｕによる電極５４に、Ｓｎ−Ｂｉはんだ粉末とＮｉ粒子と有機成分とを混合したはんだペースト５５を供給した。これに、（２）Ｃｕポスト５１を形成した半導体チップ５２を位置合わせして熱圧着工程により接続させ、（３）目的の接続構造体５６を得た。このとき、Ｓｎ−Ｂｉはんだ粉末を含むはんだペースト５５を用いているので、接続温度は１７０℃とし、確実なぬれ性が確保された。また、この接続構造体５６は、その後の工程で、他の半導体チップと有機基板５３間のワイヤボンド接続、有機基板５３裏面の外部端子用のはんだボール付け、マザーボードへの取り付けなどの工程を経るが、Ｎｉ粒子を核として生成したＳｎ−Ｃｕ−Ｎｉ化合物がはんだ接続部中に析出していることにより、その後の工程に剥離などの問題は生じなかった。
以上より、前記実施の形態１の接続構造を採ることにより、低温加熱が可能で応力を低減でき、かつ、積層接続に耐え得ることが分かった。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態１の接続構造を用いた他の接続形態としては、ＣｏＣ接続などの半導体チップ／半導体チップ間の接続、パッケージ構造の積層接続、ＰｏＰ接続などにも適用可能で、信頼性向上に有効である。
このうち、パッケージ構造の積層接続の例を図１６に示す。図１６では、半導体パッケージ６３を３段に積層接続した構造を示している。個々の半導体パッケージ６３は、基板６１上に半導体チップ６２が搭載され、モールド樹脂６６で封止されている。各半導体パッケージ６３の間は、前記実施の形態１の接続構造６５を用いて、各半導体パッケージ６３のスルーホール電極６４を介して電気的に接続されている。そして、最下段の半導体パッケージ６３の裏面には外部端子用のはんだボール６７が取り付けられている。このような接続形態においても、前記実施の形態と同様の効果を得ることができる。
本願の実施の形態に記載の発明は、Ｓｎ−Ｉｎ系合金により接続しているため、Ｓｎ−Ｉｎ系合金では、Ｓｎ−５２ｍａｓｓ％Ｉｎの場合に融点が１２０℃まで低温化できることから、低温で接続可能であり、反りによる問題が低減し、接続歩留まりを向上させることができる。
また、本願の実施の形態に記載の発明は、電極間の接続部中のはんだが固化する温度が低温化することから、接続部の残留応力を低減させることができ、接続部の信頼性を向上させることが可能である。特に、有機基板のガラス転移温度は、高耐熱のものは１５０℃前後、通常のＦＲ４レベルの有機基板では１２０℃付近であるため、ガラス転移温度以下の温度で固化できることから、残留応力を大幅に低減することが可能である。
また、本願の実施の形態に記載の発明は、電極材料にはＣｕを主成分とし、且つ、はんだ中に予めＮｉ粒子を添加させたことから、はんだ層中に、Ｓｎ−Ｃｕ−Ｎｉ化合物が析出するため、接続後、さらに次の半導体チップ等の積層接続、はんだバンプ付け、マザーボードへの実装等の加熱プロセスにおいても、接続部が再溶融しても接続部が破断するなどの問題はなく、積層が可能となる。
また、本願の実施の形態に記載の発明は、２つ以上の粒径分布を有するＮｉ粒子をはんだ中に添加させる場合には、微細な粒径（〜５μｍ以下）のＮｉ粒子は反応を促進させる効果を示し、粒径の大きいＮｉ粒子（５〜２０μｍ）は、はんだ成分、電極成分と反応して体積が増した化合物を電極間に挟み込むようにすれば、接続部の高さを調整することに利用することができる。さらに、この化合物が挟み込まれた電極間の構造により、接続部が再溶融してもより強固に接続部が破断するのを防止することが可能となる。
また、本願の実施の形態に記載の発明は、はんだ材料を溶融させて接続するため、低荷重での接続が可能で、薄い半導体チップにも適用が可能である。
また、本願の実施の形態に記載の発明は、本発明の別の効果として、従来のフリップチップ接続においては、貴金属であるＡｕがＳｎ中に容易に溶け込む性質を利用して、はんだが接続時に高融点化させるＡｕはんだプロセスなどを用いることが多かったが、Ａｕを用いなくても、Ｃｕ−Ｓｎの生成速度に比較して、Ｃｕ−Ｎｉ−Ｓｎ化合物の生成速度が速いため、Ａｕを用いない脱Ａｕ接続が可能である。これは、低コスト化に効果的なプロセスといえる。
本発明は、半導体装置の製造技術に関し、特に、半導体チップ、または、半導体チップを搭載した配線基板を積層した半導体装置や、電気機器、電子部品などに広く利用可能である。
１…接続構造（第１）、２…電極、３…電極、４…Ｓｎ−Ｃｕ−Ｎｉ化合物（界面）、５…はんだ層、６…Ｓｎ−Ｃｕ−Ｎｉ化合物（はんだ中）、７…Ｓｎ−Ｉｎはんだ粉末、８…Ｎｉ粒子、９…有機成分、１０…はんだペースト、１１…Ｎｉコア、１２…Ｓｎ−Ｉｎ層、１３…接続構造（第２）、１４…Ｓｎ−Ｃｕ−Ｎｉ化合物（大きい粒径）、１５…Ｓｎ−Ｃｕ−Ｎｉ化合物（小さい粒径）、１６…はんだペースト（２種類の粒径分布を有するＮｉ粒子を添加）、１７…Ｎｉ粒子（粒径５〜２０μｍ）、１８…Ｎｉ粒子（粒径０．１〜５μｍ）、１９…Ｎｉ（突起のある形状）、２０…はんだペースト（突起のあるＮｉ粒子を含む）、２１…Ｓｎ−Ｃｕ−Ｎｉ化合物（突起のある形状）、２２…接続構造（第３）、
３１…Ｓｉウェハ、３２…半導体チップ、３３…はんだバンプ、３４…能動素子面（Ｓｉウェハ）、３５…凹部、３６…導電部材、３７…はんだペースト（Ｓｎ−Ｉｎはんだ粉末とＮｉ粒子と有機成分とを混合）、３８…メタルマスク、４０…電極（裏面）、４１…境界線、４２…熱圧着装置のステージ、４３…モールド樹脂、４４…積層接続した半導体チップ、４５…有機基板、４６…電極、４７…はんだボール（外部端子用）、４８…半導体装置、４９…アンダーフィル樹脂、５０…半導体装置、５１…Ｃｕポスト、５２…半導体チップ、５３…有機基板、５４…電極、５５…はんだペースト（Ｓｎ−Ｂｉはんだ粉末とＮｉ粒子と有機成分とを混合）、５６…接続構造体、６１…基板、６２…半導体チップ、６３…半導体パッケージ、６４…スルーホール電極、６５…接続構造、６６…モールド樹脂、６７…はんだボール。

Claims (12)

  1. Ｃｕから成る基板電極を有する配線基板と、
    Ｃｕから成るチップ電極を有し、前記チップ電極と前記基板電極の間に供給されたＳｎ−Ｉｎはんだ粉末とＮｉ粒子を混ぜたはんだペーストを加熱することで、その内部にＳｎ−Ｃｕ−Ｎｉ化合物を析出させたはんだ層を介して前記配線基板上に搭載された半導体チップと、を含む、半導体装置。
  2. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記半導体チップの前記チップ電極あるいは前記配線基板の前記基板電極のどちらか一方と接触する請求項１記載の半導体装置。
  3. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記半導体チップの前記チップ電極および前記配線基板の前記基板電極の両方と接触する請求項１記載の半導体装置。
  4. 以下の工程を含む半導体装置の製造方法：
    （ａ）Ｃｕから成るチップ電極を有する半導体チップと、Ｃｕから成る基板電極を有する配線基板を準備する工程；
    （ｂ）Ｓｎ−Ｉｎはんだ粉末とＮｉ粒子を混ぜたはんだペーストを、前記半導体チップの前記チップ電極と前記配線基板の前記基板電極の間に供給する工程；
    （ｃ）前記はんだペーストを加熱することで、その内部にＳｎ−Ｃｕ−Ｎｉ化合物を析出させたはんだ層を形成する工程。
  5. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記半導体チップの前記チップ電極あるいは前記配線基板の前記基板電極のどちらか一方と接触する請求項４記載の半導体装置の製造方法。
  6. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記半導体チップの前記チップ電極および前記配線基板の前記基板電極の両方と接触する請求項４記載の半導体装置の製造方法。
  7. Ｃｕから成る第１チップ電極を有する第１半導体チップと、
    Ｃｕから成る第２チップ電極を有し、前記第１チップ電極と前記第２チップ電極の間に供給されたＳｎ−Ｉｎはんだ粉末とＮｉ粒子を混ぜたはんだペーストを加熱することで、その内部にＳｎ−Ｃｕ−Ｎｉ化合物を析出させたはんだ層を介して前記第１半導体チップ上に搭載された第２半導体チップと、を含む、半導体装置。
  8. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記第１半導体チップの前記第１チップ電極あるいは前記第２半導体チップの前記第２チップ電極のどちらか一方と接触する請求項７記載の半導体装置。
  9. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記第１半導体チップの前記第１チップ電極および前記第２半導体チップの前記第２チップ電極の両方と接触する請求項７記載の半導体装置。
  10. 以下の工程を含む半導体装置の製造方法：
    （ａ）Ｃｕから成る第１チップ電極を有する第１半導体チップと、Ｃｕから成る第２チップ電極を有する第２半導体チップを準備する工程；
    （ｂ）Ｓｎ−Ｉｎはんだ粉末とＮｉ粒子を混ぜたはんだペーストを、前記第１半導体チップの前記第１チップ電極と前記第２半導体チップの前記第２チップ電極の間に供給する工程；
    （ｃ）前記はんだペーストを加熱することで、その内部にＳｎ−Ｃｕ−Ｎｉ化合物を析出させたはんだ層を形成する工程。
  11. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記第１半導体チップの前記第１チップ電極あるいは前記第２半導体チップの前記第２チップ電極のどちらか一方と接触する請求項１０記載の半導体装置の製造方法。
  12. 前記Ｓｎ−Ｃｕ−Ｎｉ化合物は、前記第１半導体チップの前記第１チップ電極および前記第２半導体チップの前記第２チップ電極の両方と接触する請求項１０記載の半導体装置の製造方法。
JP2009167716A 2009-07-16 2009-07-16 半導体装置およびその製造方法 Expired - Fee Related JP5465942B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009167716A JP5465942B2 (ja) 2009-07-16 2009-07-16 半導体装置およびその製造方法
TW099116411A TWI414049B (zh) 2009-07-16 2010-05-21 半導體裝置之製造方法
CN2010102060615A CN101958298A (zh) 2009-07-16 2010-06-13 半导体器件及其制造方法
US12/814,472 US8633103B2 (en) 2009-07-16 2010-06-13 Semiconductor device and manufacturing method of the same
CN201410264924.2A CN104022092A (zh) 2009-07-16 2010-06-13 半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009167716A JP5465942B2 (ja) 2009-07-16 2009-07-16 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2011023574A JP2011023574A (ja) 2011-02-03
JP2011023574A5 JP2011023574A5 (ja) 2012-07-26
JP5465942B2 true JP5465942B2 (ja) 2014-04-09

Family

ID=43464697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009167716A Expired - Fee Related JP5465942B2 (ja) 2009-07-16 2009-07-16 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8633103B2 (ja)
JP (1) JP5465942B2 (ja)
CN (2) CN101958298A (ja)
TW (1) TWI414049B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810035B2 (en) * 2010-10-22 2014-08-19 Panasonic Corporation Semiconductor bonding structure body and manufacturing method of semiconductor bonding structure body
US9324905B2 (en) 2011-03-15 2016-04-26 Micron Technology, Inc. Solid state optoelectronic device with preformed metal support substrate
JP5613100B2 (ja) * 2011-04-21 2014-10-22 パナソニック株式会社 半導体装置の製造方法
CN103718280B (zh) 2011-09-16 2016-12-21 松下知识产权经营株式会社 安装结构及其制造方法
US8497579B1 (en) * 2012-02-16 2013-07-30 Chipbond Technology Corporation Semiconductor packaging method and structure thereof
CN102637747A (zh) * 2012-04-05 2012-08-15 祁门县硅鼎电子元件厂 镀涂环保材料的双铜质电极整流管芯片及镀涂工艺
DE102013103081A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
JP2015122445A (ja) * 2013-12-24 2015-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN104282582B (zh) * 2014-09-17 2017-02-01 中南大学 一种Ni‑P基板的封装方法
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP6621068B2 (ja) * 2016-12-08 2019-12-18 パナソニックＩｐマネジメント株式会社 実装構造体
CN116313834B (zh) * 2023-05-24 2023-09-12 江西兆驰半导体有限公司 晶圆级封装方法及晶圆级封装结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038996A (en) * 1988-10-12 1991-08-13 International Business Machines Corporation Bonding of metallic surfaces
US5118029A (en) * 1989-11-30 1992-06-02 The Furukawa Electric Co., Ltd. Method of forming a solder layer on pads of a circuit board and method of mounting an electronic part on a circuit board
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
US5428249A (en) * 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
TWI230104B (en) * 2000-06-12 2005-04-01 Hitachi Ltd Electronic device
WO2002049797A1 (en) * 2000-12-21 2002-06-27 Hitachi, Ltd. Solder foil and semiconductor device and electronic device
JP4051893B2 (ja) * 2001-04-18 2008-02-27 株式会社日立製作所 電子機器
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
JP3597810B2 (ja) * 2001-10-10 2004-12-08 富士通株式会社 はんだペーストおよび接続構造
TW558821B (en) * 2002-05-29 2003-10-21 Via Tech Inc Under bump buffer metallurgy structure
US6744142B2 (en) * 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
US7111771B2 (en) * 2003-03-31 2006-09-26 Intel Corporation Solders with surfactant-refined grain sizes, solder bumps made thereof, and methods of making same
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4882229B2 (ja) * 2004-09-08 2012-02-22 株式会社デンソー 半導体装置およびその製造方法
JP2007019360A (ja) * 2005-07-11 2007-01-25 Fuji Electric Holdings Co Ltd 電子部品の実装方法
JP4254757B2 (ja) * 2005-07-22 2009-04-15 富士通株式会社 導電材料及び導電性ペースト及び基板
US7749336B2 (en) * 2005-08-30 2010-07-06 Indium Corporation Of America Technique for increasing the compliance of tin-indium solders
JP2007152418A (ja) * 2005-12-08 2007-06-21 Mitsui Mining & Smelting Co Ltd 高温はんだおよびその製造方法
JP2007234841A (ja) 2006-02-28 2007-09-13 Kyocera Corp 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法
WO2007125991A1 (ja) * 2006-04-28 2007-11-08 Senju Metal Industry Co., Ltd. フォームはんだおよび電子部品
TWI360211B (en) * 2006-10-05 2012-03-11 Flipchip Int Llc Wafer-level interconnect for high mechanical relia
US8143722B2 (en) * 2006-10-05 2012-03-27 Flipchip International, Llc Wafer-level interconnect for high mechanical reliability applications
JP2008135553A (ja) 2006-11-28 2008-06-12 Fujitsu Ltd 基板積層方法及び基板が積層された半導体装置

Also Published As

Publication number Publication date
CN104022092A (zh) 2014-09-03
TWI414049B (zh) 2013-11-01
US8633103B2 (en) 2014-01-21
CN101958298A (zh) 2011-01-26
TW201104817A (en) 2011-02-01
US20110012263A1 (en) 2011-01-20
JP2011023574A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5465942B2 (ja) 半導体装置およびその製造方法
JP6013705B2 (ja) 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US9385101B2 (en) Semiconductor device and method of forming bump-on-lead interconnection
TWI567864B (zh) 在基板上形成高繞線密度互連位置的半導體裝置及方法
US8759972B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
JP5952523B2 (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
US6350386B1 (en) Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US8133761B2 (en) Packaged system of semiconductor chips having a semiconductor interposer
US8890304B2 (en) Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US7420814B2 (en) Package stack and manufacturing method thereof
US9258904B2 (en) Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
KR102574011B1 (ko) 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합
US7911064B2 (en) Mounted body and method for manufacturing the same
JP2010003878A (ja) 回路基板及びその製造方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
USRE44500E1 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
KR101053746B1 (ko) 반도체 시스템 및 그 제조 방법
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140123

R150 Certificate of patent or registration of utility model

Ref document number: 5465942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees