JP2992284B1 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP2992284B1 JP2992284B1 JP10316942A JP31694298A JP2992284B1 JP 2992284 B1 JP2992284 B1 JP 2992284B1 JP 10316942 A JP10316942 A JP 10316942A JP 31694298 A JP31694298 A JP 31694298A JP 2992284 B1 JP2992284 B1 JP 2992284B1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- block
- arbitration
- memory access
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
Abstract
【要約】
【課題】 ＬＳＩ内部に複数のメモリとそのメモリをア
クセスする複数のメモリアクセスブロックを保有する信
号処理装置において、障害発生時に原因解析が容易にで
きることを目的とする。 【解決手段】 メモリアクセスブロックＢ１３０の内蔵
メモリＡ１６０に対する使用権を調停する調停ブロック
Ａ１５０と、メモリアクセスブロックＢ１３０のアクセ
スを実行した内蔵メモリＡ１６０とは別の内蔵メモリＢ
１９０にメモリアクセスブロックＢ１３０のメモリアク
セス履歴を格納するための調停を行う調停ブロックＢ１
８０と制御を行うトレース制御ブロック１７０とを備え
る。
クセスする複数のメモリアクセスブロックを保有する信
号処理装置において、障害発生時に原因解析が容易にで
きることを目的とする。 【解決手段】 メモリアクセスブロックＢ１３０の内蔵
メモリＡ１６０に対する使用権を調停する調停ブロック
Ａ１５０と、メモリアクセスブロックＢ１３０のアクセ
スを実行した内蔵メモリＡ１６０とは別の内蔵メモリＢ
１９０にメモリアクセスブロックＢ１３０のメモリアク
セス履歴を格納するための調停を行う調停ブロックＢ１
８０と制御を行うトレース制御ブロック１７０とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ内にメモリ
を内蔵する信号処理装置に関するものである。
を内蔵する信号処理装置に関するものである。
【０００２】
【従来の技術】従来の信号処理装置は、システムに障害
が発生した際、システム動作にともないバスに出現する
データやアドレス等のバス情報を、障害の解析データと
して利用するためにロジックアナライザ等の解析装置を
用いて格納したり、特開平６−１８７２５６号公報に記
載されているようなトレース機構をシステムに付加して
いる。
が発生した際、システム動作にともないバスに出現する
データやアドレス等のバス情報を、障害の解析データと
して利用するためにロジックアナライザ等の解析装置を
用いて格納したり、特開平６−１８７２５６号公報に記
載されているようなトレース機構をシステムに付加して
いる。
【０００３】
【発明が解決しようとする課題】しかしながら近年の半
導体技術の発展により様々な機能ブロックとメモリが１
つのチップに大規模に集積されたＬＳＩが開発されてお
り、上記従来の信号処理装置の構成ではＬＳＩ外部にメ
モリインターフェース信号が出力されていないため、解
析装置を接続することは不可能であり、障害発生時に動
作解析に必要な情報を得ることができないという問題点
がある。また、トレース機構をＬＳＩ内部に付加するこ
とは、障害解析専用の制御回路や専用のトレースメモリ
が必要となり、ＬＳＩの面積の増大、コストの増大を招
くという問題点がある。
導体技術の発展により様々な機能ブロックとメモリが１
つのチップに大規模に集積されたＬＳＩが開発されてお
り、上記従来の信号処理装置の構成ではＬＳＩ外部にメ
モリインターフェース信号が出力されていないため、解
析装置を接続することは不可能であり、障害発生時に動
作解析に必要な情報を得ることができないという問題点
がある。また、トレース機構をＬＳＩ内部に付加するこ
とは、障害解析専用の制御回路や専用のトレースメモリ
が必要となり、ＬＳＩの面積の増大、コストの増大を招
くという問題点がある。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明の信号処理装置は、ＬＳＩ内部に複数のメモ
リと、その複数のメモリをアクセスするメモリアクセス
ブロックを保有する信号処理装置において、前記メモリ
アクセスブロックから出力される各メモリ使用要求信号
（属性情報も含む）を入力してそれぞれのメモリの使用
権を調停し、それぞれのメモリをアクセスする複数の調
停ブロックと、前記メモリアクセスブロックからのメモ
リ使用要求信号（属性情報も含む）に基づき要求アクセ
スを実行したメモリとは別のメモリに、前記調停ブロッ
クによる調停結果をもとにメモリのアクセス履歴を格納
するためのメモリ要求信号を出力するトレース制御ブロ
ックとを備えたものであり、障害解析専用の制御回路や
専用のトレースメモリを別途必要とせず、障害発生時に
原因解析に必要な情報を容易に得ることができるもので
ある。
に、本発明の信号処理装置は、ＬＳＩ内部に複数のメモ
リと、その複数のメモリをアクセスするメモリアクセス
ブロックを保有する信号処理装置において、前記メモリ
アクセスブロックから出力される各メモリ使用要求信号
（属性情報も含む）を入力してそれぞれのメモリの使用
権を調停し、それぞれのメモリをアクセスする複数の調
停ブロックと、前記メモリアクセスブロックからのメモ
リ使用要求信号（属性情報も含む）に基づき要求アクセ
スを実行したメモリとは別のメモリに、前記調停ブロッ
クによる調停結果をもとにメモリのアクセス履歴を格納
するためのメモリ要求信号を出力するトレース制御ブロ
ックとを備えたものであり、障害解析専用の制御回路や
専用のトレースメモリを別途必要とせず、障害発生時に
原因解析に必要な情報を容易に得ることができるもので
ある。
【０００５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、 ＬＳＩ内部に複数のメモリと、その複数のメモリ
をアクセスするメモリアクセスブロックを保有する信号
処理装置において、前記メモリアクセスブロックから出
力される各メモリ使用要求信号（属性情報も含む）を入
力してそれぞれのメモリの使用権を調停し、それぞれの
メモリをアクセスする複数の調停ブロックと、前記メモ
リアクセスブロックからのメモリ使用要求信号（属性情
報も含む）に基づき要求アクセスを実行したメモリとは
別のメモリに、前記調停ブロックによる調停結果をもと
にメモリのアクセス履歴を格納するためのメモリ要求信
号を出力するトレース制御ブロックとを備えた信号処理
装置であり、メモリのアクセス履歴を、メモリアクセス
ブロックからの要求アクセスを実行したメモリとは別の
メモリに格納することにより、障害発生時に、メモリア
クセスブロックからの要求アクセスを実行したメモリと
は別のメモリを読み出し、容易に障害の原因解析を行う
ことができるという作用を有する。
は、 ＬＳＩ内部に複数のメモリと、その複数のメモリ
をアクセスするメモリアクセスブロックを保有する信号
処理装置において、前記メモリアクセスブロックから出
力される各メモリ使用要求信号（属性情報も含む）を入
力してそれぞれのメモリの使用権を調停し、それぞれの
メモリをアクセスする複数の調停ブロックと、前記メモ
リアクセスブロックからのメモリ使用要求信号（属性情
報も含む）に基づき要求アクセスを実行したメモリとは
別のメモリに、前記調停ブロックによる調停結果をもと
にメモリのアクセス履歴を格納するためのメモリ要求信
号を出力するトレース制御ブロックとを備えた信号処理
装置であり、メモリのアクセス履歴を、メモリアクセス
ブロックからの要求アクセスを実行したメモリとは別の
メモリに格納することにより、障害発生時に、メモリア
クセスブロックからの要求アクセスを実行したメモリと
は別のメモリを読み出し、容易に障害の原因解析を行う
ことができるという作用を有する。
【０００６】以下、本発明の信号処理装置の実施の形態
について図面を用いて説明する。 （実施の形態）図１は本発明の信号処理装置の実施の形
態における電気的ブロック図であり、１００は信号処理
装置、１１０は信号処理装置１００を外部から制御する
マイクロコンピュータ（以下マイコンと記す）、１２０
は信号処理装置１００内において、内蔵メモリＡ１６０
をリードまたはライトするメモリアクセスブロックＡ、
１３０は信号処理装置１００内において、内蔵メモリＡ
１６０あるいは内蔵メモリＢ１９０をリードまたはライ
トするメモリアクセスブロックＢ、１４０は信号処理装
置１００内において、内蔵メモリＢ１９０をリードまた
はライトするメモリアクセスブロックＣ、１５０は信号
処理装置１００内において、メモリアクセスブロックＡ
１２０、メモリアクセスブロックＢ１３０からの各メモ
リアクセス要求をもとにメモリの使用権を調停し、内蔵
メモリＡ１６０にアクセスする調停ブロックＡ、１８０
は信号処理装置１００内において、メモリアクセスブロ
ックＢ１３０、メモリアクセスブロックＣ１４０からの
各メモリアクセス要求をもとにメモリの使用権を調停
し、内蔵メモリＢ１９０にアクセスする調停ブロック
Ｂ、１７０は信号処理装置１００内において、調停ブロ
ックＡ１５０の調停結果をもとにメモリアクセス履歴を
内蔵メモリＢ１９０に格納するための制御を行うトレー
ス制御ブロックである。
について図面を用いて説明する。 （実施の形態）図１は本発明の信号処理装置の実施の形
態における電気的ブロック図であり、１００は信号処理
装置、１１０は信号処理装置１００を外部から制御する
マイクロコンピュータ（以下マイコンと記す）、１２０
は信号処理装置１００内において、内蔵メモリＡ１６０
をリードまたはライトするメモリアクセスブロックＡ、
１３０は信号処理装置１００内において、内蔵メモリＡ
１６０あるいは内蔵メモリＢ１９０をリードまたはライ
トするメモリアクセスブロックＢ、１４０は信号処理装
置１００内において、内蔵メモリＢ１９０をリードまた
はライトするメモリアクセスブロックＣ、１５０は信号
処理装置１００内において、メモリアクセスブロックＡ
１２０、メモリアクセスブロックＢ１３０からの各メモ
リアクセス要求をもとにメモリの使用権を調停し、内蔵
メモリＡ１６０にアクセスする調停ブロックＡ、１８０
は信号処理装置１００内において、メモリアクセスブロ
ックＢ１３０、メモリアクセスブロックＣ１４０からの
各メモリアクセス要求をもとにメモリの使用権を調停
し、内蔵メモリＢ１９０にアクセスする調停ブロック
Ｂ、１７０は信号処理装置１００内において、調停ブロ
ックＡ１５０の調停結果をもとにメモリアクセス履歴を
内蔵メモリＢ１９０に格納するための制御を行うトレー
ス制御ブロックである。
【０００７】以下、本実施の形態の動作説明をより具体
的にするために、メモリアクセスブロックＢ１３０の内
蔵メモリＡ１６０に対するアクセス履歴を格納する場合
について記す。
的にするために、メモリアクセスブロックＢ１３０の内
蔵メモリＡ１６０に対するアクセス履歴を格納する場合
について記す。
【０００８】また、ここで言うアクセス履歴とはアクセ
スブロック名、アクセスの種類、メモリアドレス、メモ
リデータのことである。
スブロック名、アクセスの種類、メモリアドレス、メモ
リデータのことである。
【０００９】また、各場合において、調停ブロックＡ１
５０における各メモリアクセス要求の優先順位を、メモ
リアクセスブロックＡ１２０＞メモリアクセスブロック
Ｂ１３０とし、調停ブロックＢ１８０における各メモリ
アクセス要求の優先順位を、トレース制御ブロック１７
０＞メモリアクセスブロックＢ１３０＞メモリアクセス
ブロックＣ１４０とし、マイコン１１０よりマイクロコ
ンピュータアドレスバス１１１およびマイクロコンピュ
ータデータバス１１２を用いて、トレース制御ブロック
１７０にメモリアクセスブロックＢ１３０の内蔵メモリ
Ａ１６０に対するアクセス履歴を格納するように初期設
定が行われている。
５０における各メモリアクセス要求の優先順位を、メモ
リアクセスブロックＡ１２０＞メモリアクセスブロック
Ｂ１３０とし、調停ブロックＢ１８０における各メモリ
アクセス要求の優先順位を、トレース制御ブロック１７
０＞メモリアクセスブロックＢ１３０＞メモリアクセス
ブロックＣ１４０とし、マイコン１１０よりマイクロコ
ンピュータアドレスバス１１１およびマイクロコンピュ
ータデータバス１１２を用いて、トレース制御ブロック
１７０にメモリアクセスブロックＢ１３０の内蔵メモリ
Ａ１６０に対するアクセス履歴を格納するように初期設
定が行われている。
【００１０】まず、メモリアクセス履歴のトレース処理
が実行されない場合について記す。 （１）メモリアクセスブロックＢ１３０の内蔵メモリＢ
１９０に対するアクセスあるいはメモリアクセスブロッ
クＣ１４０の内蔵メモリＢ１９０に対するアクセスが受
け付けられた場合。
が実行されない場合について記す。 （１）メモリアクセスブロックＢ１３０の内蔵メモリＢ
１９０に対するアクセスあるいはメモリアクセスブロッ
クＣ１４０の内蔵メモリＢ１９０に対するアクセスが受
け付けられた場合。
【００１１】メモリアクセスブロックＢ１３０がメモリ
使用要求信号（属性情報も含む）１３３を、また、メモ
リアクセスブロックＣ１４０がメモリ使用要求信号（属
性情報も含む）１４１を調停ブロックＢ１８０にそれぞ
れ送出しているとき、調停ブロックＢ１８０はメモリア
クセス要求の優先順位を判断して優先順位の高いメモリ
アクセスブロックに対してメモリ使用要求信号（属性情
報も含む）が受け付けられたことを意味するメモリ使用
承認信号を返送する。この場合はメモリアクセス要求の
優先順位の高いメモリアクセスブロックＢ１３０にメモ
リ使用承認信号１３４が返送される。このとき、調停ブ
ロックＢ１８０はメモリコントロール信号１８１、メモ
リアドレスバス１８２、メモリデータバス１８３を用い
てメモリアクセスブロックＢ１３０のメモリアクセス要
求を内蔵メモリＢ１９０に対して実行する。メモリ使用
要求が承認されたメモリアクセスブロックＢ１３０がメ
モリ使用要求信号（属性情報も含む）１３３を取り下げ
た後、調停ブロックＢ１８０はメモリアクセス要求の優
先順位が次に高いメモリアクセスブロックＣ１４０のメ
モリ使用要求信号（属性情報も含む）１４１を受け付
け、前記メモリアクセスブロックＢ１３０の場合と同様
の処理を実行する。
使用要求信号（属性情報も含む）１３３を、また、メモ
リアクセスブロックＣ１４０がメモリ使用要求信号（属
性情報も含む）１４１を調停ブロックＢ１８０にそれぞ
れ送出しているとき、調停ブロックＢ１８０はメモリア
クセス要求の優先順位を判断して優先順位の高いメモリ
アクセスブロックに対してメモリ使用要求信号（属性情
報も含む）が受け付けられたことを意味するメモリ使用
承認信号を返送する。この場合はメモリアクセス要求の
優先順位の高いメモリアクセスブロックＢ１３０にメモ
リ使用承認信号１３４が返送される。このとき、調停ブ
ロックＢ１８０はメモリコントロール信号１８１、メモ
リアドレスバス１８２、メモリデータバス１８３を用い
てメモリアクセスブロックＢ１３０のメモリアクセス要
求を内蔵メモリＢ１９０に対して実行する。メモリ使用
要求が承認されたメモリアクセスブロックＢ１３０がメ
モリ使用要求信号（属性情報も含む）１３３を取り下げ
た後、調停ブロックＢ１８０はメモリアクセス要求の優
先順位が次に高いメモリアクセスブロックＣ１４０のメ
モリ使用要求信号（属性情報も含む）１４１を受け付
け、前記メモリアクセスブロックＢ１３０の場合と同様
の処理を実行する。
【００１２】（２）メモリアクセスブロックＡ１２０の
内蔵メモリＡ１６０に対するアクセスが受け付けられた
場合。
内蔵メモリＡ１６０に対するアクセスが受け付けられた
場合。
【００１３】メモリアクセスブロックＡ１２０がメモリ
使用要求信号（属性情報も含む）１２１を調停ブロック
Ａ１５０に送出しているとき、調停ブロックＡ１５０は
メモリ使用承認信号１２２をメモリアクセスブロックＡ
１２０に返送する。
使用要求信号（属性情報も含む）１２１を調停ブロック
Ａ１５０に送出しているとき、調停ブロックＡ１５０は
メモリ使用承認信号１２２をメモリアクセスブロックＡ
１２０に返送する。
【００１４】このとき、調停ブロックＡ１５０よりトレ
ース制御ブロック１７０に調停結果信号１７３、調停結
果アドレスバス１７４、調停結果データバス１７５が出
力され、トレース制御ブロック１７０において、これら
の情報がアクセス履歴を格納するように初期設定されて
いるデータと一致しているかどうかの確認を行う。ここ
では、メモリアクセスブロックＢ１３０の内蔵メモリＡ
１６０に対するアクセス履歴を格納するように初期設定
が行われているので、トレース処理は実行されない。な
お、調停ブロックＡ１５０はメモリコントロール信号１
５１、メモリアドレスバス１５２、メモリデータバス１
５３を用いてメモリアクセスブロックＡ１２０のメモリ
アクセス要求を内蔵メモリＡ１６０に対して実行する。
メモリ使用要求が承認されたメモリアクセスブロックＡ
１２０がメモリ使用要求信号（属性情報も含む）１２１
を取り下げる。
ース制御ブロック１７０に調停結果信号１７３、調停結
果アドレスバス１７４、調停結果データバス１７５が出
力され、トレース制御ブロック１７０において、これら
の情報がアクセス履歴を格納するように初期設定されて
いるデータと一致しているかどうかの確認を行う。ここ
では、メモリアクセスブロックＢ１３０の内蔵メモリＡ
１６０に対するアクセス履歴を格納するように初期設定
が行われているので、トレース処理は実行されない。な
お、調停ブロックＡ１５０はメモリコントロール信号１
５１、メモリアドレスバス１５２、メモリデータバス１
５３を用いてメモリアクセスブロックＡ１２０のメモリ
アクセス要求を内蔵メモリＡ１６０に対して実行する。
メモリ使用要求が承認されたメモリアクセスブロックＡ
１２０がメモリ使用要求信号（属性情報も含む）１２１
を取り下げる。
【００１５】次に、メモリアクセスブロックＢ１３０の
内蔵メモリＡ１６０に対するアクセスが受け付けられて
トレース処理が実行された場合について記す。
内蔵メモリＡ１６０に対するアクセスが受け付けられて
トレース処理が実行された場合について記す。
【００１６】メモリアクセスブロックＢ１３０がメモリ
使用要求信号（属性情報も含む）１３１を調停ブロック
Ａ１５０に送出しているとき、調停ブロックＡ１５０は
メモリ使用承認信号１３２をメモリアクセスブロックＢ
１３０に返送する。
使用要求信号（属性情報も含む）１３１を調停ブロック
Ａ１５０に送出しているとき、調停ブロックＡ１５０は
メモリ使用承認信号１３２をメモリアクセスブロックＢ
１３０に返送する。
【００１７】このときも、調停ブロックＡ１５０はトレ
ース制御ブロック１７０に調停結果信号１７３、調停結
果アドレスバス１７４、調停結果データバス１７５を出
力し、また、メモリコントロール信号１５１、メモリア
ドレスバス１５２、メモリデータバス１５３を用いてメ
モリアクセスブロックＢ１３０のメモリアクセス要求を
内蔵メモリＡ１６０に対して実行する。トレース制御ブ
ロック１７０において、これらの情報がアクセス履歴を
格納するように初期設定されているデータと一致してい
るかどうかの確認を行う。ここでは、メモリアクセスブ
ロックＢ１３０の内蔵メモリＡ１６０に対するアクセス
履歴を格納するように初期設定が行われているので、一
致が検出され、一致を検出したトレース制御ブロック１
７０は調停結果信号（属性情報も含む）１７３、調停結
果アドレスバス１７４、調停結果データバス１７５より
アクセス履歴データを生成し、アクセス履歴をトレース
処理するため、トレース用メモリ使用要求信号１７１と
調停用データバス１０４を送出する。メモリ使用要求が
承認されたメモリアクセスブロックＢ１３０がメモリ使
用要求信号（属性情報も含む）１３１を取り下げた後、
調停ブロックＢ１８０には、トレース用メモリ使用要求
信号１７１が入力されており、調停ブロックＢ１８０が
トレース制御ブロック１７０の要求を受け付けると、ト
レース制御ブロック１７０に対してトレース用メモリ使
用承認信号１７２を返送し、メモリコントロール信号１
８１、メモリアドレスバス１８２、メモリデータバス１
８３を用いてトレース制御ブロック１７０のメモリアク
セス要求を内蔵メモリＢ１９０に対して実行する。
ース制御ブロック１７０に調停結果信号１７３、調停結
果アドレスバス１７４、調停結果データバス１７５を出
力し、また、メモリコントロール信号１５１、メモリア
ドレスバス１５２、メモリデータバス１５３を用いてメ
モリアクセスブロックＢ１３０のメモリアクセス要求を
内蔵メモリＡ１６０に対して実行する。トレース制御ブ
ロック１７０において、これらの情報がアクセス履歴を
格納するように初期設定されているデータと一致してい
るかどうかの確認を行う。ここでは、メモリアクセスブ
ロックＢ１３０の内蔵メモリＡ１６０に対するアクセス
履歴を格納するように初期設定が行われているので、一
致が検出され、一致を検出したトレース制御ブロック１
７０は調停結果信号（属性情報も含む）１７３、調停結
果アドレスバス１７４、調停結果データバス１７５より
アクセス履歴データを生成し、アクセス履歴をトレース
処理するため、トレース用メモリ使用要求信号１７１と
調停用データバス１０４を送出する。メモリ使用要求が
承認されたメモリアクセスブロックＢ１３０がメモリ使
用要求信号（属性情報も含む）１３１を取り下げた後、
調停ブロックＢ１８０には、トレース用メモリ使用要求
信号１７１が入力されており、調停ブロックＢ１８０が
トレース制御ブロック１７０の要求を受け付けると、ト
レース制御ブロック１７０に対してトレース用メモリ使
用承認信号１７２を返送し、メモリコントロール信号１
８１、メモリアドレスバス１８２、メモリデータバス１
８３を用いてトレース制御ブロック１７０のメモリアク
セス要求を内蔵メモリＢ１９０に対して実行する。
【００１８】上記動作を繰り返しながら、以降、メモリ
アクセスブロックＢ１３０の内蔵メモリＡ１６０に対す
るアクセスが行われる度に、トレース制御ブロック１７
０、調停ブロックＢ１８０によって内蔵メモリＢ１９０
にアクセス履歴データのトレース処理が実行される。
アクセスブロックＢ１３０の内蔵メモリＡ１６０に対す
るアクセスが行われる度に、トレース制御ブロック１７
０、調停ブロックＢ１８０によって内蔵メモリＢ１９０
にアクセス履歴データのトレース処理が実行される。
【００１９】なお、本実施の形態では１メモリアクセス
ブロックのアクセス履歴データのトレース処理例で説明
したが、複数メモリアクセスブロックの同時トレース処
理も可能である。
ブロックのアクセス履歴データのトレース処理例で説明
したが、複数メモリアクセスブロックの同時トレース処
理も可能である。
【００２０】
【発明の効果】以上のように本発明の信号処理装置によ
れば、システム中にアクセス履歴データ専用のトレース
メモリを持つことなく、トレース制御ブロックのような
小規模な制御回路の追加で、障害発生時の動作解析に必
要な情報をメモリバスの負荷を高めることなく、トレー
ス処理を行っていないときと同じ条件で得ることができ
るため、障害発生の再現も容易で、原因解析がスムーズ
にできるという有利な効果が得られる。
れば、システム中にアクセス履歴データ専用のトレース
メモリを持つことなく、トレース制御ブロックのような
小規模な制御回路の追加で、障害発生時の動作解析に必
要な情報をメモリバスの負荷を高めることなく、トレー
ス処理を行っていないときと同じ条件で得ることができ
るため、障害発生の再現も容易で、原因解析がスムーズ
にできるという有利な効果が得られる。
【図１】本発明の信号処理装置の実施の形態における電
気的ブロック図
気的ブロック図
１００ 信号処理装置 １０１ 調停用アドレスバス １０２ 調停用データバス １１０ マイクロコンピュータ（マイコン） １１１ マイクロコンピュータアドレスバス １１２ マイクロコンピュータデータバス １２０ メモリアクセスブロックＡ １２１，１３１，１３３，１４１ メモリ使用要求信号
（属性情報も含む） １２２，１３２，１３４，１４２ メモリ使用承認信号 １３０ メモリアクセスブロックＢ １４０ メモリアクセスブロックＣ １５０ 調停ブロックＡ １５１，１８１ メモリコントロール信号 １５２，１８２ メモリアドレスバス １５３，１８３ メモリデータバス １６０ 内蔵メモリＡ １７０ トレース制御ブロック １７１ トレース用メモリ使用要求信号 １７２ トレース用メモリ使用承認信号 １７３ 調停結果信号（属性情報も含む） １７４ 調停結果アドレスバス １７５ 調停結果データバス １８０ 調停ブロックＢ １９０ 内蔵メモリＢ
（属性情報も含む） １２２，１３２，１３４，１４２ メモリ使用承認信号 １３０ メモリアクセスブロックＢ １４０ メモリアクセスブロックＣ １５０ 調停ブロックＡ １５１，１８１ メモリコントロール信号 １５２，１８２ メモリアドレスバス １５３，１８３ メモリデータバス １６０ 内蔵メモリＡ １７０ トレース制御ブロック １７１ トレース用メモリ使用要求信号 １７２ トレース用メモリ使用承認信号 １７３ 調停結果信号（属性情報も含む） １７４ 調停結果アドレスバス １７５ 調停結果データバス １８０ 調停ブロックＢ １９０ 内蔵メモリＢ
Claims (1)
- 【請求項１】 ＬＳＩ内部に複数のメモリと、その複数
のメモリをアクセスするメモリアクセスブロックを保有
する信号処理装置において、前記メモリアクセスブロッ
クから出力される各メモリ使用要求信号（属性情報も含
む）を入力してそれぞれのメモリの使用権を調停し、そ
れぞれのメモリをアクセスする複数の調停ブロックと、
前記メモリアクセスブロックからのメモリ使用要求信号
（属性情報も含む）に基づき要求アクセスを実行したメ
モリとは別のメモリに、前記調停ブロックによる調停結
果をもとにメモリのアクセス履歴を格納するためのメモ
リ要求信号を出力するトレース制御ブロックとを備えた
信号処理装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316942A JP2992284B1 (ja) | 1998-10-20 | 1998-10-20 | 信号処理装置 |
| PCT/JP1999/005745 WO2000023896A1 (en) | 1998-10-20 | 1999-10-19 | Signal processing apparatus with memory access history storage |
| CNB99801494XA CN1179272C (zh) | 1998-10-20 | 1999-10-19 | 信号处理设备 |
| TW088118068A TW448356B (en) | 1998-10-20 | 1999-10-19 | Signal processing apparatus |
| US09/509,678 US6543009B1 (en) | 1998-10-20 | 1999-10-19 | Signal processing apparatus |
| KR10-2000-7004716A KR100367635B1 (ko) | 1998-10-20 | 1999-10-19 | 신호처리장치 |
| IDW20000700A ID25864A (id) | 1998-10-20 | 1999-10-19 | Peralatan pemrosesan sinyal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10316942A JP2992284B1 (ja) | 1998-10-20 | 1998-10-20 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2992284B1 true JP2992284B1 (ja) | 1999-12-20 |
| JP2000132431A JP2000132431A (ja) | 2000-05-12 |
Family
ID=18082667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10316942A Expired - Fee Related JP2992284B1 (ja) | 1998-10-20 | 1998-10-20 | 信号処理装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6543009B1 (ja) |
| JP (1) | JP2992284B1 (ja) |
| KR (1) | KR100367635B1 (ja) |
| CN (1) | CN1179272C (ja) |
| ID (1) | ID25864A (ja) |
| TW (1) | TW448356B (ja) |
| WO (1) | WO2000023896A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3202696B2 (ja) | 1998-09-18 | 2001-08-27 | 松下電器産業株式会社 | 信号処理装置 |
| GB2395578A (en) * | 2002-11-22 | 2004-05-26 | Ibm | Fault tracing in systems with virtualization layers |
| JP4624715B2 (ja) * | 2004-05-13 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | システムｌｓｉ |
| JP2006195714A (ja) * | 2005-01-13 | 2006-07-27 | Matsushita Electric Ind Co Ltd | リソース管理装置 |
| US8468283B2 (en) | 2006-06-01 | 2013-06-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Arbiter diagnostic apparatus and method |
| JP2012146167A (ja) * | 2011-01-13 | 2012-08-02 | Nec Corp | メモリエラーパターン記録システム、メモリモジュール、及びメモリエラーパターン記録方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262945A (ja) * | 1985-05-17 | 1986-11-20 | Nec Corp | 記憶装置 |
| JPH01134541A (ja) | 1987-11-20 | 1989-05-26 | Toshiba Corp | 情報処理装置 |
| US5109497A (en) * | 1989-01-27 | 1992-04-28 | Hughes Aircraft Company | Arithmetic element controller for controlling data, control and micro store memories |
| EP0396833A1 (en) * | 1989-05-12 | 1990-11-14 | International Business Machines Corporation | Trace facility for use in a multiprocessing environment |
| JPH0750452B2 (ja) | 1992-12-18 | 1995-05-31 | 日本電気株式会社 | バストレース機構 |
| US5751942A (en) * | 1993-06-30 | 1998-05-12 | Intel Corporation | Trace event detection during trace enable transitions |
| US6122706A (en) * | 1993-12-22 | 2000-09-19 | Cypress Semiconductor Corporation | Dual-port content addressable memory |
| JPH08320808A (ja) * | 1995-05-24 | 1996-12-03 | Nec Corp | エミュレーション方式 |
| JP3269967B2 (ja) * | 1996-04-24 | 2002-04-02 | 株式会社日立製作所 | キャッシュコヒーレンシ制御方法、および、これを用いたマルチプロセッサシステム |
| US6249847B1 (en) * | 1998-08-14 | 2001-06-19 | Compaq Computer Corporation | Computer system with synchronous memory arbiter that permits asynchronous memory requests |
| JP3202696B2 (ja) * | 1998-09-18 | 2001-08-27 | 松下電器産業株式会社 | 信号処理装置 |
| JP3202700B2 (ja) * | 1998-10-20 | 2001-08-27 | 松下電器産業株式会社 | 信号処理装置 |
-
1998
- 1998-10-20 JP JP10316942A patent/JP2992284B1/ja not_active Expired - Fee Related
-
1999
- 1999-10-19 TW TW088118068A patent/TW448356B/zh active
- 1999-10-19 US US09/509,678 patent/US6543009B1/en not_active Expired - Fee Related
- 1999-10-19 CN CNB99801494XA patent/CN1179272C/zh not_active Expired - Fee Related
- 1999-10-19 KR KR10-2000-7004716A patent/KR100367635B1/ko not_active IP Right Cessation
- 1999-10-19 WO PCT/JP1999/005745 patent/WO2000023896A1/en active IP Right Grant
- 1999-10-19 ID IDW20000700A patent/ID25864A/id unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW448356B (en) | 2001-08-01 |
| JP2000132431A (ja) | 2000-05-12 |
| KR20010031661A (ko) | 2001-04-16 |
| CN1179272C (zh) | 2004-12-08 |
| ID25864A (id) | 2000-11-09 |
| WO2000023896A1 (en) | 2000-04-27 |
| KR100367635B1 (ko) | 2003-01-10 |
| US6543009B1 (en) | 2003-04-01 |
| CN1275220A (zh) | 2000-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10289569B2 (en) | Information processing device and processor | |
| JP3202700B2 (ja) | 信号処理装置 | |
| US8140797B2 (en) | Integrated circuit and method of securing access to an on-chip memory | |
| KR900005287A (ko) | 데이타 제어 장치 및 그것을 사용하는 시스템 | |
| JP2992284B1 (ja) | 信号処理装置 | |
| US5933613A (en) | Computer system and inter-bus control circuit | |
| US7765349B1 (en) | Apparatus and method for arbitrating heterogeneous agents in on-chip busses | |
| JP3202696B2 (ja) | 信号処理装置 | |
| CN115374041A (zh) | 总线解码器 | |
| JP4257358B2 (ja) | バス制御方法および装置 | |
| JP4116805B2 (ja) | 内部バス試験装置及び内部バス試験方法 | |
| CN111625411A (zh) | 半导体装置及调试*** | |
| JP2006293536A (ja) | バスシステム | |
| US20040034748A1 (en) | Memory device containing arbiter performing arbitration for bus access right | |
| KR100441996B1 (ko) | 직접 메모리 액세스 제어기 및 제어 방법 | |
| US7865897B2 (en) | Selective transaction request processing at an interconnect during a lockout | |
| JPH05324533A (ja) | デュアルポートメモリ装置 | |
| JPH086905A (ja) | マルチポートｒａｍのアクセス調停回路 | |
| JPH0721078A (ja) | コンピュータシステム | |
| KR19990062330A (ko) | 멀티-프로세서 시스템의 인터럽트 제어장치 | |
| JPH0476152B2 (ja) | ||
| JPH11102340A (ja) | プロセッサシステム及びそのバスアクセス方法 | |
| JPH0589029A (ja) | データ比較回路 | |
| JPS6341960A (ja) | メモリ試験方式 | |
| JP2002366510A (ja) | 集積回路および集積回路のデバッグ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |