JP2987176B2 - Multilayer inductor and manufacturing method of multilayer inductor - Google Patents
Multilayer inductor and manufacturing method of multilayer inductorInfo
- Publication number
- JP2987176B2 JP2987176B2 JP2178539A JP17853990A JP2987176B2 JP 2987176 B2 JP2987176 B2 JP 2987176B2 JP 2178539 A JP2178539 A JP 2178539A JP 17853990 A JP17853990 A JP 17853990A JP 2987176 B2 JP2987176 B2 JP 2987176B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- gap
- multilayer inductor
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、積層型インダクタおよびその製造方法に関
する。The present invention relates to a multilayer inductor and a method for manufacturing the same.
＜従来の技術＞ 積層型インダクタは、磁性体層と、導電体層とを厚膜
技術により交互に積層し、一体化し、これを焼成して構
成される。<Conventional Technology> A multilayer inductor is configured by alternately laminating magnetic layers and conductor layers by a thick film technique, integrating them, and firing them.
このような積層型インダクタの磁性体層には、通常、
フェライト等が用いられ、導電体層には、通常Ag等が用
いられている。The magnetic layer of such a multilayer inductor usually has
Ferrite or the like is used, and Ag or the like is usually used for the conductor layer.
しかし、従来の積層型インダクタは、インダクタンス
ＬやＱが低く、しかもＬやＱの温度特性が不十分であ
る。However, conventional multilayer inductors have low inductances L and Q, and have insufficient temperature characteristics of L and Q.
その理由は、焼結の際、導電体層中のAgがフェライト
中へ拡散し、この結果、インダクタンスＬやＱが低下す
るものと考えられていた。It was thought that the reason was that Ag in the conductor layer diffused into the ferrite during sintering, and as a result, the inductance L and Q decreased.
しかし、フェライト中へのAgの拡散を防止しても、未
だＬやＱが不十分であり、温度特性も不十分である。However, even if the diffusion of Ag into the ferrite is prevented, L and Q are still insufficient, and the temperature characteristics are also insufficient.
＜発明が解決しようとする課題＞ 本発明の目的は、インダクタンスＬおよびＱが高く、
しかもＬやＱの温度特性が良好な積層型インダクタおよ
びその製造方法を提供することにある。<Problems to be Solved by the Invention> An object of the present invention is to provide high inductances L and Q,
Moreover, it is an object of the present invention to provide a multilayer inductor having good temperature characteristics of L and Q and a method of manufacturing the same.
＜発明を解決するための手段＞ このような目的は、下記（１）〜（６）の本発明によ
って達成される。<Means for Solving the Invention> Such an object is achieved by the present invention described in the following (1) to (6).
（１）磁性体層と導電体層とを厚膜技術により積層して
同時焼成した積層型インダクタであって、 前記磁性体層のうち、隣接する磁性体層間の間隙内
に、前記導電体層が空隙を介して磁性体層と対向してお
り、 前記間隙内にて、前記導電体層が占める断面面積比の
平均値が10〜85％であり、 前記間隙内における前記磁性体層と、前記導電体層と
の接触率が、50％以下であり、 前記導電体層中の空孔面積比の平均値が、１〜50％で
ある積層型インダクタ。(1) A laminated inductor in which a magnetic layer and a conductor layer are laminated by a thick-film technique and co-fired, wherein the conductor layer is provided in a gap between adjacent magnetic layers among the magnetic layers. Are opposed to the magnetic layer through a gap, the average value of the cross-sectional area ratio occupied by the conductive layer in the gap is 10 to 85%, and the magnetic layer in the gap is: A multilayer inductor in which a contact ratio with the conductor layer is 50% or less, and an average value of a void area ratio in the conductor layer is 1 to 50%.
（２）導電性粒子を含有する導電体層用ペーストと、磁
性粒子を含有する磁性体層用ペーストとを積層した後、
焼成して磁性体層と導電体層とを積層した積層型インダ
クタを製造する方法であって、 前記導電体層用ペーストは、ペーストを塗布し、塗膜
表面を観察したとき、塗膜最外面に導電性粒子が存在し
ない領域が20〜60面積％となるように混練されており、 前記導電性粒子の平均粒径Ｄが0.1〜１μｍであり、 前記磁性体層のうち、隣接する磁性体層間の間隙内
に、前記導電体層が空隙を介して磁性体層と対向してい
る積層型インダクタを得る積層型インダクタの製造方
法。(2) After laminating a conductive layer paste containing conductive particles and a magnetic layer paste containing magnetic particles,
A method for manufacturing a laminated inductor in which a magnetic layer and a conductor layer are laminated by firing, wherein the paste for the conductor layer is applied, and when the surface of the coating film is observed, the outermost surface of the coating film is obtained. The conductive particles are kneaded so that the area where the conductive particles are not present is 20 to 60% by area. The average particle diameter D of the conductive particles is 0.1 to 1 μm. A method for manufacturing a multilayer inductor, wherein a multilayer inductor is obtained in which a conductive layer faces a magnetic layer via a gap in a gap between layers.
（３）前記導電性粒子の平均粒径をＤとするとき、D/2
〜2Dの粒径の導電性粒子が、全体の30重量％以上存在す
る上記（２）の積層型インダクタの製造方法。(3) When the average particle diameter of the conductive particles is D, D / 2
(2) The method for manufacturing a multilayer inductor according to the above (2), wherein conductive particles having a particle size of 2 to 2D are present in an amount of 30% by weight or more of the whole.
（４）前記間隙内にて、前記導電体層が占める断面面積
比が10〜85％である上記（２）または（３）の積層型イ
ンダクタの製造方法。(4) The method for manufacturing a multilayer inductor according to (2) or (3), wherein a sectional area ratio of the conductor layer in the gap is 10 to 85%.
（５）前記間隙内における前記磁性体層と、前記導電体
層との接触率が、50％以下である上記（２）〜（４）の
いずれかの積層型インダクタ。(5) The multilayer inductor according to any one of (2) to (4), wherein a contact ratio between the magnetic layer and the conductor layer in the gap is 50% or less.
（６）前記導電体層中の空孔面積比が、１〜50％である
上記（２）〜（５）のいずれかの積層型インダクタの製
造方法。(6) The method for manufacturing a multilayer inductor according to any one of the above (2) to (5), wherein a void area ratio in the conductor layer is 1 to 50%.
＜作用＞ 積層型インダクタの磁性体層には、一般にNi−Cu−Zn
系フェライトを用いるが、この材質は、応力が磁気特性
に及ぼす影響が大きい。<Operation> In general, Ni-Cu-Zn
Although a system ferrite is used, this material has a large effect of stress on magnetic properties.
また、磁性体層の線膨張係数と、導電体層の線膨張係
数とは、互いに異なる。Further, the linear expansion coefficient of the magnetic layer and the linear expansion coefficient of the conductor layer are different from each other.
例えば、Ni−Cu−Zn系フェライトの線膨張係数は、10
×10-6deg-1程度、Agの線膨張係数は、20×10-6deg-1程
度である。For example, the linear expansion coefficient of Ni-Cu-Zn ferrite is 10
The coefficient of linear expansion of Ag is about × 10 −6 deg −1 , and the coefficient of linear expansion of Ag is about 20 × 10 −6 deg −1 .
このため、特に、焼結後の冷却時に磁性体層に応力が
加わり、得られるインダクタのＬやＱは低いものとな
る。For this reason, stress is applied to the magnetic layer at the time of cooling after sintering, and the L and Q of the obtained inductor become low.
また、−25℃程度の低温下や、85℃程度の高温下で
は、熱膨張係数の違いにより、ＬやＱの値が大きく異な
ってしまう。At a low temperature of about −25 ° C. or at a high temperature of about 85 ° C., the values of L and Q are largely different due to the difference in thermal expansion coefficient.
そこで、本発明では、磁性体層の間隙内において、磁
性体層と導電体層との間に空隙を形成して、導電体層の
膨張や収縮により磁性体層が受ける影響を減少させる。Therefore, in the present invention, a gap is formed between the magnetic layer and the conductor layer in the gap between the magnetic layers to reduce the influence of the expansion and contraction of the conductor layer on the magnetic layer.
この結果、ＬおよびＱが増加し、しかもＬやＱの温度
係数が減少し、その温度特性が格段と向上する。As a result, L and Q increase, and the temperature coefficients of L and Q decrease, and the temperature characteristics are significantly improved.
＜具体的構成＞ 以下、本発明の具体的構成を詳細に説明する。<Specific Configuration> Hereinafter, a specific configuration of the present invention will be described in detail.
第１図および第２図には、本発明の積層型インダクタ
の好適例が示される。1 and 2 show preferred examples of the multilayer inductor of the present invention.
積層型インダクタ１は、磁性体層２と、導電体層３と
が交互に積層一体化されて構成されるチップ体10を有す
る。The multilayer inductor 1 has a chip body 10 configured by alternately stacking and integrating magnetic layers 2 and conductor layers 3.
そして、導電体層３はパターン状に形成されるととも
に、隣接する導電体層３は、第２図に示されるように、
互いに導通しており、これによりコイルが形成されてい
る。The conductor layers 3 are formed in a pattern, and the adjacent conductor layers 3 are formed as shown in FIG.
They are electrically connected to each other, thereby forming a coil.
さらに、このチップ体10の表面には、導電体層３と導
通する外部電極５が設けられている。Further, on the surface of the chip body 10, an external electrode 5 that is electrically connected to the conductor layer 3 is provided.
本発明では、これら磁性体層２と導電体層３の間に、
空隙４が形成されるものである。In the present invention, between the magnetic layer 2 and the conductor layer 3,
A void 4 is formed.
この空隙４は、模式的には、隣接する磁性体層２、２
間の間隙６内にて、磁性体層２、２と導電体層３の間
に、第１図に示されるように、形成されている。This gap 4 is typically formed between the adjacent magnetic layers 2 and 2.
As shown in FIG. 1, it is formed between the magnetic layers 2 and 2 and the conductor layer 3 in the gap 6 between them.
この場合、空隙４は、隣接する磁性体層２、２間のす
べてに形成されている必要はないが、本発明の効果がよ
り一層向上する点から、すべての間隙６内にて、磁性体
層２、２と導電体層３間に形成されることが好ましい。In this case, the air gap 4 does not need to be formed in the entire space between the adjacent magnetic layers 2, 2, but from the point that the effect of the present invention is further improved, It is preferably formed between the layers 2 and 2 and the conductor layer 3.
また、空隙４は、間隙６内にて、少なくとも一方の磁
性体層２と導電体層３の間に形成されていればよいが、
本発明の効果がより一層向上する点から両磁性体層２、
２と導電体層３間のそれぞれに形成されていることが好
ましい。The gap 4 may be formed in the gap 6 between at least one of the magnetic layer 2 and the conductor layer 3.
From the viewpoint that the effect of the present invention is further improved, both magnetic layers 2,
Preferably, it is formed between the conductive layer 2 and the conductor layer 3.
そして、このような空隙４は、磁性体層２と、導電体
層３の間に連続的に存在していても、あるいは部分的に
存在していてもよい。Such a gap 4 may be present continuously between the magnetic layer 2 and the conductor layer 3 or may be partially present.
間隙６内における導電体層３が占める断面面積比は、
10〜85％、特に50〜70％であることが好ましい。The sectional area ratio occupied by the conductor layer 3 in the gap 6 is:
It is preferably from 10 to 85%, particularly preferably from 50 to 70%.
前記範囲をこえると、空隙量が減少し、ＬやＱが低下
し、温度特性が劣化してくる。If it exceeds the above range, the amount of voids decreases, L and Q decrease, and the temperature characteristics deteriorate.
また前記範囲未満となると、導電体層３としての機能
を保てなくなる。If it is less than the above range, the function as the conductor layer 3 cannot be maintained.
また、間隙６内にて導電体層３が磁性体層２、２と接
触する接触率は、50％以下、特に０〜20％であることが
好ましい。The contact ratio of the conductive layer 3 to the magnetic layers 2 and 2 in the gap 6 is preferably 50% or less, particularly preferably 0 to 20%.
前記範囲をこえると、空隙が減少し、ＬやＱが低下
し、温度特性が劣化してくる。If it exceeds the above range, the air gap decreases, L and Q decrease, and the temperature characteristics deteriorate.
なお、きわめて制御された製造条件下では、この接触
率を、第１図に模式的に示されるように、０％とするこ
とができる。It should be noted that under very controlled manufacturing conditions, this contact ratio can be 0%, as schematically shown in FIG.
このような、間隙６内の導電体層３の断面面積比およ
び導電体層３の接触率は、それぞれ、断面を走査型電子
顕微鏡（SEM）にて観察し、算出すればよい。Such a sectional area ratio of the conductor layer 3 in the gap 6 and a contact ratio of the conductor layer 3 may be calculated by observing the cross section with a scanning electron microscope (SEM).
第３図、第４図には、本発明の積層型インダクタ１の
断面SEM像の１例が示される。3 and 4 show one example of a cross-sectional SEM image of the multilayer inductor 1 of the present invention.
両図に示されるように、磁性体層２、２間の間隙６内
に存在する導電体層３は、必ずしも第１図に模式的に示
されるような単純な形状をもってはいない。As shown in both figures, the conductive layer 3 existing in the gap 6 between the magnetic layers 2 and 2 does not necessarily have a simple shape as schematically shown in FIG.
ただし、両図に示されるように、磁性層２、２の界面
間に画成される間隙６は明瞭に識別でき、その断面面積
は容易に測定可能である。However, as shown in both figures, the gap 6 defined between the interfaces of the magnetic layers 2 and 2 can be clearly identified, and the cross-sectional area thereof can be easily measured.
また、間隙６内に存在する導電体層３も、内部に空孔
を有するものの、その外形輪郭およびその断面面積は容
易に測定可能である。Although the conductor layer 3 present in the gap 6 also has holes therein, its outer contour and its cross-sectional area can be easily measured.
さらに、断面SEM像にて、磁性体層２、２の界面に、
導電体層３が接触する接触率（接触長比）も容易に測定
可能である。Further, in the cross-sectional SEM image, at the interface between the magnetic layers 2 and 2,
The contact ratio (contact length ratio) with which the conductor layer 3 comes into contact can also be easily measured.
チップ体10の外形や寸法には特に制限がなく、用途等
に応じて適宜選択すればよいが、通常、外形はほぼ直方
体状の形状とし、寸法は1.6〜4.5mm×0.8〜3.2mm×0.6
〜1.4mm程度とすればよい。The outer shape and dimensions of the chip body 10 are not particularly limited and may be appropriately selected depending on the application and the like, but usually, the outer shape is substantially a rectangular parallelepiped shape, and the size is 1.6 to 4.5 mm x 0.8 to 3.2 mm x 0.6
It may be about 1.4 mm.
積層型インダクタ１の磁性体層２の材質としては、従
来公知の磁性体層材質は何れも使用できる。例えば、ス
ピネル構造を有する各種スピネルソフトフェライトを用
いることができるが、焼成温度の関係でNi系のフェライ
トを用いることが好ましい。As the material of the magnetic layer 2 of the multilayer inductor 1, any conventionally known magnetic layer material can be used. For example, various spinel soft ferrites having a spinel structure can be used, but it is preferable to use Ni-based ferrites depending on the firing temperature.
Ni系のフェライトは、低温焼成材料であり、このよう
な磁性層を用いたとき、本発明の積層型インダクタは焼
成時液相の生成が無く、しかも電気抵抗の点で、より優
れたものとなる。Ni-based ferrite is a low-temperature fired material, and when such a magnetic layer is used, the multilayer inductor of the present invention does not generate a liquid phase during firing, and is more excellent in terms of electric resistance. Become.
Ni系のフェライトとしてはNiフェライト、Ni−Cuフェ
ライト、Ni−Znフェライト、Ni−Cu−Znフェライト等が
ある。Examples of the Ni-based ferrite include Ni ferrite, Ni-Cu ferrite, Ni-Zn ferrite, and Ni-Cu-Zn ferrite.
この場合、Niの含有量は、NiOに換算して45〜55mol％
が好ましく、このNiの一部をCuおよび／またはZnが40mo
l％程度以下置換してもよい。In this case, the content of Ni is 45 to 55 mol% in terms of NiO.
It is preferable that a part of the Ni be Cu and / or Zn
It may be replaced by about l% or less.
この他、Co、Mn等が全体の５重量％程度以下含有され
ていてもよい。さらにCa、Si、Bi、Ｖ、Pb等が１重量％
程度以下含有されていてもよい。In addition, Co, Mn, etc. may be contained in an amount of about 5% by weight or less of the whole. 1% by weight of Ca, Si, Bi, V, Pb, etc.
It may be contained up to the extent.
このような、フェライト系の磁性体層２は、後記の導
電体層用ペーストと600〜1000℃、特に800〜1000℃の焼
成温度にて同時焼成して形成できる。Such a ferrite-based magnetic layer 2 can be formed by simultaneous firing with a conductive layer paste described later at a firing temperature of 600 to 1000 ° C, particularly 800 to 1000 ° C.
磁性体層２の焼成後の厚さには特に制限はないが、通
常ベース厚は、250〜500μｍ程度、導電体層３、３間の
磁性体層厚は、10〜100μｍ程度とする。Although the thickness of the magnetic layer 2 after firing is not particularly limited, the base thickness is usually about 250 to 500 μm, and the magnetic layer thickness between the conductor layers 3 is about 10 to 100 μm.
導電体層３の材質としては、従来公知の導電体層材質
は何れも使用できる。As the material of the conductor layer 3, any conventionally known conductor layer material can be used.
例えば、Ag、Cu、Pdやこれらの合金等を用いればよい
が、このうち、AgまたはAg合金、特にAgが好適である。For example, Ag, Cu, Pd, an alloy thereof, or the like may be used. Among them, Ag or an Ag alloy, particularly Ag, is preferable.
Ag合金としては、Agを70重量％以上含むAg−Pd合金等
が好適である。As the Ag alloy, an Ag-Pd alloy containing 70% by weight or more of Ag is preferable.
このような導電体層３は、後述するように導電体層用
ペーストを塗布した後、焼成して形成されるものであ
る。Such a conductor layer 3 is formed by applying a conductor layer paste and baking it as described later.
この際、通常は、脱バインダ等によって導電体層３内
部に、空孔が形成されることが多い。At this time, usually, holes are often formed inside the conductor layer 3 by binder removal or the like.
本発明では、導電体層３中の空隙の導電体層全体に対
する面積比、すなわち導電体層３の空孔率が、50％以
下、特に20％以下に規制することが好ましい。In the present invention, the area ratio of voids in the conductor layer 3 to the entire conductor layer, that is, the porosity of the conductor layer 3 is preferably regulated to 50% or less, particularly preferably 20% or less.
空孔面積比が前記範囲であるとインダクタンスＬやＱ
がより一層高いものとなり、またＬやＱの温度特性もよ
り一層向上する。If the hole area ratio is within the above range, the inductance L or Q
Is further increased, and the temperature characteristics of L and Q are further improved.
この場合、理想的には空孔が形成されないことが好ま
しいが、現実には困難であるため、空孔率は１〜50％、
特に１〜20％であることが好ましい。In this case, ideally, it is preferable that no porosity is formed, but it is actually difficult, so that the porosity is 1 to 50%,
In particular, it is preferably 1 to 20%.
なお、導電体層３内部の空孔面積比は、チップ体断面
を走査型電子顕微鏡（SEM）にて観察し、導電体層３の
領域内に存在する空孔面積比を算出すればよい。In addition, the hole area ratio inside the conductor layer 3 may be obtained by observing the cross section of the chip body with a scanning electron microscope (SEM) and calculating the hole area ratio existing in the region of the conductor layer 3.
この場合、導電体層領域とは、断面SEM像にて、両磁
性体層２、２の界面に最も近接して対向する導電体層の
界面間に存在する領域とする。In this case, the conductor layer region is defined as a region existing between the interfaces of the conductor layers closest to and opposed to the interface between the magnetic layers 2 and 2 in the cross-sectional SEM image.
導電体層３は、第２図に示されるように、磁性体層２
内にて、通常スパイラル状に配置され、その両端部は一
対の各外部電極５、５に接続されている。The conductor layer 3 is, as shown in FIG.
The inside is usually arranged in a spiral shape, and both ends thereof are connected to a pair of external electrodes 5, 5.
このような場合、導電体層３の巻線パターン、すなわ
ち閉磁路形状は種々のパターンとすることができ、ま
た、その巻数、厚さ、ピッチ等も用途に応じ適宜選択す
ればよい。In such a case, the winding pattern of the conductor layer 3, that is, the shape of the closed magnetic circuit, may be various patterns, and the number of turns, thickness, pitch, etc. may be appropriately selected according to the application.
なお、導電体層３の厚さは、通常５〜30μｍ程度、巻
線ピッチは、通常15〜100μｍ程度、巻数は、通常1.5〜
50.5ターン程度とすればよい。In addition, the thickness of the conductor layer 3 is usually about 5 to 30 μm, the winding pitch is usually about 15 to 100 μm, and the number of turns is usually 1.5 to 100 μm.
It should be about 50.5 turns.
また、外部電極５、５の材質については、特に制限が
なく、各種導電体材料、例えばAg、Ni、Cu等あるいはAg
−Pd等のこれらの合金などの印刷膜、メッキ膜、蒸着
膜、イオンプレーティング膜、スパッタ膜あるいはこれ
らの積層膜などいずれも使用可能である。The material of the external electrodes 5, 5 is not particularly limited, and various conductive materials such as Ag, Ni, Cu, etc., or Ag
Any of a printed film, a plated film, a vapor-deposited film, an ion-plated film, a sputtered film, or a laminated film of any of these alloys such as -Pd can be used.
外部電極５、５の厚さは任意であり、目的や用途に応
じ適宜決定すればよいが、通常５〜30μｍ程度である。The thickness of the external electrodes 5, 5 is arbitrary and may be appropriately determined depending on the purpose and application, but is usually about 5 to 30 μm.
本発明の積層型インダクタ１のインダクタンスＬの温
度特性は、下記のとおり良好である。The temperature characteristics of the inductance L of the multilayer inductor 1 of the present invention are excellent as described below.
例えば、Ｌの温度特性を評価するため、25℃のＬをL
25、85℃のＬをL85、−25℃のＬをL-25とし、 85℃におけるＬの変化率ΔL85を［（L85−L25）/
L25］×100（％）、 −25℃におけるＬの変化率ΔL-25を［（L-25−L25）/
L25］×100（％） と定義する。For example, to evaluate the temperature characteristics of L,
25 , L at 85 ° C. is L 85 , L at −25 ° C. is L- 25, and the rate of change ΔL 85 at 85 ° C. is [(L 85 −L 25 ) /
L 25 ] × 100 (%), and the rate of change ΔL- 25 at −25 ° C. is [(L −25 −L 25 ) /
L 25 ] × 100 (%).
そして、例えばL25が30μＨ程度以下の場合には、ΔL
85の絶対値およびΔL-25の絶対値は、それぞれ、５％以
下、特に３％以下とすることができる。For example, when L 25 is about 30 μH or less, ΔL
The absolute value of 85 and the absolute value of ΔL- 25 can each be 5% or less, especially 3% or less.
次に、本発明の積層型インダクタの製造方法について
説明する。Next, a method for manufacturing the multilayer inductor of the present invention will be described.
まず、磁性体層用ペースト、導電体層用ペーストおよ
び外部電極用ペーストをそれぞれ製造する。First, a paste for a magnetic layer, a paste for a conductor layer, and a paste for an external electrode are respectively manufactured.
磁性体層用ペーストは、通常の方法で製造すればよ
い。The paste for the magnetic layer may be manufactured by an ordinary method.
例えば、フェライトペーストを製造するには、所定量
のNiO、ZnO、CuO、Fe2O3等のフェライト原料粉末をボー
ルミル等により湿式混合する。用いる各原料粉末の平均
粒径は通常0.1〜10μｍ程度とする。For example, in order to produce a ferrite paste, a predetermined amount of a ferrite raw material powder such as NiO, ZnO, CuO, and Fe 2 O 3 is wet-mixed by a ball mill or the like. The average particle size of each raw material powder used is usually about 0.1 to 10 μm.
こうして湿式混合したものを、通常スプレードライヤ
ー等により乾燥させ、その後仮焼する。これを通常は、
平均粒径が0.01〜0.1μｍ程度になるまでボールミル等
にて湿式粉砕し、スプレードライヤー等により乾燥す
る。The wet-mixed product is usually dried by a spray drier or the like, and then calcined. This is usually
It is wet-pulverized by a ball mill or the like until the average particle size becomes about 0.01 to 0.1 μm, and dried by a spray drier or the like.
得られた混合フェライト粉末、エチルセルロース、ア
クリル樹脂等のバインダーと、テルピネオール、ブチル
カルビトール等の溶媒とを混合し、例えば３本ロール等
で混練してペースト（スラリー）とする。The obtained mixed ferrite powder, a binder such as ethyl cellulose and an acrylic resin, and a solvent such as terpineol and butyl carbitol are mixed and kneaded with, for example, a three-roll mill to form a paste (slurry).
この場合、ペースト中には各種ガラスや酸化物を含有
させることができる。In this case, various glasses and oxides can be contained in the paste.
なお、フェライト粉末のほか、各種磁性粒子を用いる
ことも可能である。In addition, various magnetic particles other than ferrite powder can also be used.
導電体層用ペーストは、通常、導電性粒子と、バイン
ダーと、溶剤とを含有する。The conductor layer paste usually contains conductive particles, a binder, and a solvent.
導電性粒子の材質は、従来導電体層用ペースト用いら
れるものであれば特に制限がなく、金属や金属酸化物等
の焼成後に金属になるものを用いればよい。The material of the conductive particles is not particularly limited as long as it is conventionally used for a conductive layer paste, and a material that becomes a metal after firing a metal or a metal oxide may be used.
この場合、金属成分としては、Ag、Cu、Pb等の１種以
上を含む金属単体、あるいはこれらの合金が好ましい。In this case, the metal component is preferably a simple metal containing at least one of Ag, Cu, Pb, and the like, or an alloy thereof.
そして、特にAg、Ag合金、これらの酸化物が好適であ
る。In particular, Ag, Ag alloys, and oxides thereof are suitable.
また、導電性粒子の形状には特に制限がないが、ほぼ
球状の形状が好ましい。The shape of the conductive particles is not particularly limited, but a substantially spherical shape is preferable.
また、導電性粒子の平均粒径Ｄは、0.1〜１μｍ、特
に0.1〜0.4μｍであることが好ましい。Further, the average particle size D of the conductive particles is preferably 0.1 to 1 μm, particularly preferably 0.1 to 0.4 μm.
前記範囲未満ではペースト化が困難であり、また、印
刷に適切でない。If it is less than the above range, it is difficult to paste and is not suitable for printing.
前記範囲をこえると高密度の導電体層を形成できな
い。If it exceeds the above range, a high-density conductor layer cannot be formed.
この場合、本発明では導電性粒子の粒径分布がシャー
プなものを用いることが好ましい。In this case, in the present invention, it is preferable to use a conductive particle having a sharp particle size distribution.
具体的には、導電性粒子の平均粒径をＤとするとき、
D/2〜2Dの粒径の粒子が、全体の30重量％以上、特に40
重量％以上存在することが好ましい。Specifically, when the average particle size of the conductive particles is D,
Particles having a particle size of D / 2 to 2D account for 30% by weight or more,
Preferably, it is present in an amount of at least% by weight.
ただし、あまり大きくするのは困難であるため、30〜
60重量％、特に40〜60重量％とすることが好ましい。However, because it is difficult to make it too large,
It is preferably 60% by weight, particularly preferably 40 to 60% by weight.
前記範囲未満では高密度の導電体層を形成できない。 Below this range, a high-density conductor layer cannot be formed.
なお、導電性粒子の粒径は、SEMにて観察し、粒子の
投影面積から円換算して算出すればよい。Note that the particle size of the conductive particles may be calculated by observing with an SEM and converting the projected area of the particles into a circle.
バインダーとしては、例えばエチルセルロース、アク
リル樹脂、ブチラール樹脂等公知のものはいずれも使用
可能である。As the binder, any known binder such as ethyl cellulose, acrylic resin and butyral resin can be used.
また、バインダー含有量は、通常０〜５重量％程度と
する。The binder content is usually about 0 to 5% by weight.
溶剤としては、例えばテルピネオール、ブチルカルビ
トール、ケロシン等公知のものはいずれも使用可能であ
る。As the solvent, any of known solvents such as terpineol, butyl carbitol, and kerosene can be used.
溶剤含有量は、通常20〜55重量％程度とする。この
他、総計10重量％程度以下の範囲で、必要に応じ、ソル
ビタン脂肪酸エステル、グリセリン脂肪酸エステル等の
分散剤や、ジオクチルフタレート、ジブチルフタレー
ト、ブチルフタリルグリコール酸ブチル等の可塑剤や、
デラミ防止、焼結抑制等の目的で、誘電体、磁性体、絶
縁体等の各種セラミック粉体等を添加することもでき
る。The solvent content is usually about 20 to 55% by weight. In addition, a dispersant such as sorbitan fatty acid ester and glycerin fatty acid ester, and a plasticizer such as dioctyl phthalate, dibutyl phthalate, and butyl butyl phthalyl glycolate, if necessary, in a range of about 10% by weight or less,
For the purpose of preventing delamination and suppressing sintering, various ceramic powders such as dielectrics, magnetics, and insulators can be added.
このような各組成物を混合し、例えば３本ロール等で
混練してペースト（スラリー）とする。Such compositions are mixed and kneaded with, for example, a three-roll mill or the like to form a paste (slurry).
この場合、本発明の製造方法では、導電性粒子が過不
足なくペースト内に分散されるように混練する。In this case, in the production method of the present invention, the conductive particles are kneaded so as to be dispersed in the paste without excess or shortage.
具体的には、ポリエチレンテレフタレート等の基材上
に、混練後の導電体層用ペーストを塗布し、塗膜の最上
面を2000〜10000倍のSEM像にて、観察したとき、塗膜の
最外面に導電性粒子が存在しない領域の面積比が20〜60
％、好ましくは30〜50％、特に好ましくは35〜45％とな
るまで混練する。Specifically, the paste for the conductive layer after kneading is applied on a base material such as polyethylene terephthalate and the top surface of the coating film is observed with a SEM image of 2000 to 10000 times. The area ratio of the region where the conductive particles do not exist on the outer surface is 20 to 60
%, Preferably 30 to 50%, particularly preferably 35 to 45%.
この場合、塗膜最外面とは、導電性粒子の平均粒径Ｄ
の１〜５倍程度の領域である。In this case, the outermost surface of the coating film is the average particle size D of the conductive particles.
Is about 1 to 5 times as large as
前記範囲未満あるいは前記範囲をこえると、間隙６内
にて、導電体層３が占める断面面積比が85％をこえ、ま
た、磁性体層２と、導電体層３との接触率が50％をこ
え、また、導電体層３の空孔率が50％をこえる。If the thickness is less than the range or exceeds the range, the sectional area ratio occupied by the conductor layer 3 in the gap 6 exceeds 85%, and the contact ratio between the magnetic layer 2 and the conductor layer 3 is 50%. And the porosity of the conductor layer 3 exceeds 50%.
このような所望の分散性を有する導電体層用ペースト
を得るには、例えば３本ロールのロール間隙、粘度、混
練時間等を適宜調整すればよい。In order to obtain such a conductive layer paste having the desired dispersibility, for example, the roll gap, viscosity, kneading time and the like of the three rolls may be appropriately adjusted.
外部電極用ペーストは、前記の導電体材料粉末を含有
する通常のペーストを用いればよい。As the external electrode paste, a normal paste containing the above-described conductor material powder may be used.
このような磁性体層用ペーストと導電体層用ペースト
は、印刷法、転写法、グリーンシート法等により、積層
される。Such a paste for a magnetic layer and a paste for a conductor layer are laminated by a printing method, a transfer method, a green sheet method, or the like.
そして、所望の積層体寸法に切断した後、焼成を行な
う。Then, after cutting into a desired laminate size, baking is performed.
焼成条件や、焼成雰囲気は、材質等に応じて適宜決定
すればよいが、通常下記のとおりである。The firing conditions and firing atmosphere may be appropriately determined according to the material and the like, and are usually as follows.
焼成温度:850〜950℃程度 焼成時間:0.5〜５時間程度 また、導電体層にCu、Ni等を用いる場合は、非酸化性
雰囲気とし、このほか、Ag、Pd等を用いる場合は大気中
でよい。Firing temperature: about 850 to 950 ° C Firing time: about 0.5 to 5 hours When using Cu, Ni, etc. for the conductive layer, use a non-oxidizing atmosphere. In addition, when using Ag, Pd, etc., use air. Is fine.
なお、本発明の積層型インダクタの製造方法では前記
の導電体層用ペーストを用いるため、焼成、特に脱バイ
ンダの際、導電体層用ペーストから気泡がぬけ、磁性体
層２と導電体層３の間に空隙４を形成することができ
る。In the manufacturing method of the laminated inductor according to the present invention, since the above-mentioned paste for the conductor layer is used, air bubbles are removed from the paste for the conductor layer during firing, especially during binder removal, and the magnetic layer 2 and the conductor layer 3 are removed. A gap 4 can be formed between the two.
そして、特に、導電体層３内の空孔を減少させること
ができる。In particular, the number of holes in the conductor layer 3 can be reduced.
本発明の積層型インダクタの空隙４の形成方法は、前
述した本発明の積層型インダクタの製造方法に限定され
るものではなく、このほか、例えば、導電体層用ペース
トと、磁性体層用ペーストとの間に、エチルセルロース
等のバインダーを介在させ、これらを積層した後、焼成
する方法等何れであってもよい。The method of forming the voids 4 of the multilayer inductor of the present invention is not limited to the above-described method of manufacturing the multilayer inductor of the present invention. In addition, for example, a conductor layer paste and a magnetic layer paste Any method may be used, such as a method in which a binder such as ethyl cellulose is interposed between the layers and the layers are laminated and then fired.
なお、焼成後は、バインダーが消滅し、磁性体層２
と、導電体層３との間に空隙４が形成される。After firing, the binder disappears and the magnetic layer 2
And a gap 4 is formed between the conductive layer 3 and the conductive layer 3.
このようにして得られたチップ体10には、例えばバレ
ル研磨、サンドブラスト等にて端面研磨を施し、外部電
極用ペーストを焼きつけて外部電極５、５を形成する。The chip body 10 thus obtained is subjected to end polishing by, for example, barrel polishing, sand blasting or the like, and the external electrodes 5 and 5 are formed by baking the external electrode paste.
そして、必要に応じ、外部電極５、５上のめっき等に
よりパッド層を形成する。Then, if necessary, a pad layer is formed by plating or the like on the external electrodes 5 and 5.
このほか、本発明の積層型インダクタは、公知の方法
で製造される各種の積層型セラミックチップコンデンサ
と一体化され、LC複合部品とすることができる。In addition, the multilayer inductor of the present invention can be integrated with various multilayer ceramic chip capacitors manufactured by a known method to form an LC composite component.
＜実施例＞ 以下、本発明の具体的実施例を挙げ、本発明をさらに
詳細に説明する。<Example> Hereinafter, the present invention will be described in more detail with reference to specific examples of the present invention.
実施例１ 平均粒径Ｄが0.2μｍ、D/2〜2Dの粒径の粒子が50重量
％含有される球状Ag粒子を用意した。Example 1 Spherical Ag particles having an average particle diameter D of 0.2 μm and containing 50% by weight of particles having a particle diameter of D / 2 to 2D were prepared.
そして、このAg粒子を用いて、下記に示される配合比
にて、３本ロールにより混練し、スラリー化して導電体
層用ペーストA1を作製した。混練の際には、粘度やロー
ル間隙を調整して、Ag粒子を過不足なく分散させた。Then, using the Ag particles, the mixture was kneaded with a three-roll mill at a mixing ratio shown below, and the mixture was slurried to prepare a conductor layer paste A1. At the time of kneading, the viscosity and the roll gap were adjusted to disperse the Ag particles without excess or shortage.
配合比 Ag粒子:100重量部 ブチルカルビトール:25重量部 テルピネオール:8重量部 エチルセルロース:5重量部 なお、Ag粒子の分散性を確認するため、ペーストをポ
リエチレンテレフタレート基材上に塗布し、塗膜の最外
面をSEMにて観察し、Ag粒子が存在しない領域の面積比
を求めたところ40％であった。Compounding ratio Ag particles: 100 parts by weight Butyl carbitol: 25 parts by weight Terpineol: 8 parts by weight Ethyl cellulose: 5 parts by weight In addition, in order to confirm the dispersibility of Ag particles, apply the paste on a polyethylene terephthalate base material, The outermost surface was observed by SEM, and the area ratio of the region where no Ag particles were present was found to be 40%.
また、Ag粒子の分散性をかえたほかは前記と同様にし
て導電体層用ペーストA2を作製した。Also, a conductor layer paste A2 was prepared in the same manner as described above except that the dispersibility of the Ag particles was changed.
この場合も、前記と同様に塗膜を作製し塗膜最外面の
Ag粒子が存在しない領域の面積比を求めたところ32％で
あった。In this case, a coating film is prepared in the same manner as described above, and
The area ratio of the region where no Ag particles were present was 32%.
また、平均粒径Ｄが１μｍの球状Ag粒子と、平均粒径
Ｄが10μｍ、厚さ0.5μｍのリン片状Ag粒子とを1:1の重
量比にて混合したAg粒子にかえたほかは前記と同様にし
て導電体層用ペーストA3を作製した。In addition, except that spherical Ag particles having an average particle diameter D of 1 μm and flaky Ag particles having an average particle diameter D of 10 μm and a thickness of 0.5 μm were changed to Ag particles obtained by mixing at a weight ratio of 1: 1. A conductor layer paste A3 was produced in the same manner as described above.
そして、前記と同様にして、塗膜を作製し、塗膜最外
面のAg粒子が存在しない領域の面積比を求めたところ40
％であった。Then, in the same manner as described above, a coating film was prepared, and the area ratio of the region where the Ag particles were not present on the outermost surface of the coating film was determined.
%Met.
次に、フェライト原料として、粒径0.1〜1.0μｍ程度
のNiO、CuO、ZnOおよびFe2O3の粉体を用い、これをボー
ルミルを用いて湿式混合し、次いで、この湿式混合物を
スプレードライヤーにより乾燥し、750℃にて仮焼し、
顆粒として、これをボールミルにて粉砕したのちスプレ
ードライヤーで乾燥し、平均粒径0.1μｍの粉体とし
た。Then, as the ferrite raw material, the particle size 0.1~1.0μm about NiO, CuO, using the powder of ZnO and Fe 2 O 3, which was wet-mixed using a ball mill, then a spray dryer the wet mixture Dried, calcined at 750 ° C,
The granules were pulverized with a ball mill and then dried with a spray drier to obtain powder having an average particle size of 0.1 μm.
次いで、この粉体を所定量のエチルセルロースととも
にテルピネオール中に溶解し、ヘンシェルミキサーで混
合し、Ni−Cu−Znフェライトの磁性体層用ペーストを作
製した。Next, this powder was dissolved in terpineol together with a predetermined amount of ethylcellulose, and mixed with a Henschel mixer to prepare a paste for a magnetic layer of Ni-Cu-Zn ferrite.
これら各導電体層用ペーストと磁性体層用ペーストを
用い、印刷積層法によって表１に示されるインダクタン
スを有する積層型インダクタサンプルを製造した。Using each of the conductor layer paste and the magnetic layer paste, a multilayer inductor sample having an inductance shown in Table 1 was manufactured by a printing lamination method.
この場合、焼成温度は860℃、焼成時間は２時間と
し、焼成雰囲気は大気中とした。In this case, the firing temperature was 860 ° C., the firing time was 2 hours, and the firing atmosphere was air.
また、磁性体層の厚さは30〜50μｍ、導電体層の厚さ
は10〜30μｍ、導電体層の巾は200〜330μｍとし、導電
体層のパターンは、ほぼ楕円形状のスパイラル状とし、
巻数は、10ターンとした。Further, the thickness of the magnetic layer is 30 to 50 μm, the thickness of the conductor layer is 10 to 30 μm, the width of the conductor layer is 200 to 330 μm, and the pattern of the conductor layer is a substantially elliptical spiral,
The number of turns was 10 turns.
外部電極はAg−Pdペーストで構成した。 The external electrodes were made of Ag-Pd paste.
得られた積層型インダクタの寸法は、3.2mm×1.6mm×
1.2mmであった。The dimensions of the obtained multilayer inductor are 3.2 mm × 1.6 mm ×
1.2 mm.
なお、サンプルNo.1（本発明）と、No.2（本発明）と
No.3（比較）とは、導電体層用ペースト以外は、全く同
一の条件で製造されたものである。Sample No. 1 (the present invention) and No. 2 (the present invention)
No. 3 (comparison) was produced under exactly the same conditions except for the conductor layer paste.
サンプルNo.1、No.2およびNo.3の走査型電子顕微鏡
（SEM）写真は、それぞれ、第３図、第４図および第５
図に示される。Scanning electron microscope (SEM) photographs of samples No. 1, No. 2 and No. 3 are shown in FIGS. 3, 4 and 5, respectively.
Shown in the figure.
No.3は、第５図に示されるとおり、導電体層３と磁性
体層２とが密着しているのに対し、No.1およびNo.2は、
第３図および第４図に示されるとおり導電体層３と磁性
体層２の間に空隙４が形成されているのが確認できる。In No. 3, as shown in FIG. 5, the conductor layer 3 and the magnetic layer 2 are in close contact, whereas in No. 1 and No. 2,
As shown in FIGS. 3 and 4, it can be confirmed that a gap 4 is formed between the conductor layer 3 and the magnetic layer 2.
また、導電体層３内の空孔は、No.3が最も多く、No.2
は比較的少なく、No.1は最も少ないことが確認できる。The number of holes in the conductor layer 3 is the largest in No. 3,
Is relatively small and No. 1 is the least.
なお、ペーストA1を用いたNo.6、９および12はそれぞ
れNo.1と同様であり、ペーストA2を用いたNo.4、７、10
および13はそれぞれNo.2と同様であり、ペーストA3を用
いたNo.5、８、11および14はそれぞれNo.3と同様であっ
た。Nos. 6, 9 and 12 using paste A1 were the same as No. 1, respectively, and Nos. 4, 7, 10 using paste A2.
And No. 13 were the same as No. 2, respectively, and No. 5, 8, 11 and 14 using paste A3 were the same as No. 3, respectively.
各サンプルをSEM観察し、磁性体層２、２間の間隙６
内にて導電体層３が占める断面面積比を求めたところ、
サンプルNo.1、６、９および12はそれぞれ50〜70％程
度、サンプルNo.2、４、７、10および13はそれぞれ60〜
80％程度、サンプルNo.3、５、８、11および14はそれぞ
れ90〜98％程度であった。Each sample was observed by SEM, and the gap 6 between the magnetic layers 2 and 6 was observed.
When the cross-sectional area ratio occupied by the conductor layer 3 was determined,
Samples Nos. 1, 6, 9 and 12 are about 50 to 70% each, and Samples Nos. 2, 4, 7, 10 and 13 are 60 to 70% each.
Sample Nos. 3, 5, 8, 11 and 14 were about 90% to about 80%, respectively.
また、同様に、磁性体層２と、導電体層３との接触率
を求めたところ、サンプルNo.1、６、９および12はそれ
ぞれ５〜20％程度、サンプルNo.2、４、７、10および13
はそれぞれ10〜30％程度、サンプルNo.3、５、８、11お
よび14はそれぞれ75〜95％程度であった。Similarly, when the contact ratio between the magnetic layer 2 and the conductor layer 3 was determined, the sample Nos. 1, 6, 9 and 12 each had a contact ratio of about 5 to 20%, and the sample Nos. , 10 and 13
Were about 10 to 30%, respectively, and Sample Nos. 3, 5, 8, 11, and 14 were about 75 to 95%, respectively.
また、同様に導電体層３内部の空孔面積比を求めたと
ころ、サンプルNo.1、６、９および12はそれぞれ２〜10
％程度、サンプルNo.2、４、７、10および13はそれぞれ
５〜15％程度、サンプルNo.3、５、８、11および14はそ
れぞれ60〜70％程度であった。Similarly, when the hole area ratio inside the conductor layer 3 was determined, the sample Nos. 1, 6, 9 and 12 were 2 to 10 respectively.
%, Sample Nos. 2, 4, 7, 10 and 13 were about 5 to 15%, respectively, and samples No. 3, 5, 8, 11 and 14 were about 60 to 70%, respectively.
次いで、各サンプルの25℃におけるインダクタンスL
25、85℃におけるインダクタンスL85および−25℃にお
けるインダクタンスL-25を測定した。Next, the inductance L of each sample at 25 ° C.
The inductance L 85 at 25 and 85 ° C. and the inductance L- 25 at −25 ° C. were measured.
そして、下記式からインダクタンスの変化率ΔL85お
よびΔL-25を算出した。Then, to calculate the change rate [Delta] L 85 and [Delta] L -25 inductance from the following equation.
式 ΔL85＝［（L85−L25）/L25］×100 ΔL-25＝［（L-25−L25）/L25］×100 結果は表１に示されるとおりである。Formula ΔL 85 = [(L 85 −L 25 ) / L 25 ] × 100 ΔL −25 = [(L −25 −L 25 ) / L 25 ] × 100 The results are as shown in Table 1.
表１に示される結果から本発明の効果が明らかであ
る。 From the results shown in Table 1, the effect of the present invention is clear.
すなわち、同一条件にて製造したサンプルNo.1〜３を
みると、本発明のサンプルは、L25が向上していること
を確認できる。That is, when viewing the sample No.1~3 prepared under the same conditions, the sample of the present invention can confirm that the L 25 is improved.
また、L25をそろえたサンプルNo.1、No.4およびNo.
5、サンプルNo.6〜No.8、サンプルNo.9〜No.11、サンプ
ルNo.12〜No.14をみると、それぞれ、本発明のサンプル
は、ΔL85およびΔL-25の絶対値が減少し、Ｌの温度特
性が格段と向上していることがわかる。In addition, sample No.1 which was aligned L 25, No.4 and No.
5, Samples No. 6 to No. 8, Sample Nos. 9 to No. 11, and Samples No. 12 to No. 14 show that the samples of the present invention have absolute values of ΔL 85 and ΔL- 25 , respectively. It can be seen that the temperature characteristic of L is remarkably improved.
なお、本発明のサンプルは、Ｑも良好であり、Ｑの温
度特性を前記と同様に評価したところ同等の結果が得ら
れた。The sample of the present invention also had good Q, and when the temperature characteristics of Q were evaluated in the same manner as above, the same result was obtained.
＜発明の効果＞ 本発明の積層型インダクタは、インダクタンスＬおよ
びＱが高い。<Effect of the Invention> The multilayer inductor of the present invention has high inductances L and Q.
加えてＬやＱの温度特性が良好である。 In addition, the temperature characteristics of L and Q are good.
また、本発明の積層型インダクタの製造方法によれ
ば、磁性体層と導電体層の間に空隙を形成でき、高いＬ
およびＱを有し、良好な温度特性を有する積層型インダ
クタが実現する。Further, according to the method of manufacturing a multilayer inductor of the present invention, a gap can be formed between a magnetic layer and a conductor layer, and a high L
And Q, and a multilayer inductor having good temperature characteristics is realized.
第１図は、本発明の積層型インダクタの１例が示される
断面図である。 第２図は、本発明の積層型インダクタが示され、その一
部を切り欠いた平面図である。 第３図および第４図は、それぞれ、粒子構造が示される
図面代用写真であって、本発明の積層型インダクタの断
面の走査型電子顕微鏡写真である。 第５図は、粒子構造が示される図面代用写真であって、
従来の積層型インダクタの断面の走査型電子顕微鏡写真
である。 符号の説明 １……積層型インダクタ 10……チップ体 ２……磁性体層 ３……導電体層 ４……空隙 ５……外部電極 ６……間隙FIG. 1 is a sectional view showing an example of the multilayer inductor of the present invention. FIG. 2 is a plan view showing a laminated inductor according to the present invention, with a part thereof cut away. FIGS. 3 and 4 are each a drawing substitute photograph showing the particle structure, and are scanning electron microscope photographs of a cross section of the multilayer inductor of the present invention. FIG. 5 is a drawing substitute photograph showing the particle structure,
6 is a scanning electron microscope photograph of a cross section of a conventional multilayer inductor. DESCRIPTION OF SYMBOLS 1 ... Laminated inductor 10 ... Chip body 2 ... Magnetic layer 3 ... Conductor layer 4 ... Void 5 ... External electrode 6 ... Gap
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01F 17/00 H01F 41/04 H05K 3/46 Continuation of the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01F 17/00 H01F 41/04 H05K 3/46
Claims (6)
層して同時焼成した積層型インダクタであって、 前記磁性体層のうち、隣接する磁性体層間の間隙内に、
前記導電体層が空隙を介して磁性体層と対向しており、 前記間隙内にて、前記導電体層が占める断面面積比の平
均値が10〜85％であり、 前記間隙内における前記磁性体層と、前記導電体層との
接触率が、50％以下であり、 前記導電体層中の空孔面積比の平均値が、１〜50％であ
る積層型インダクタ。1. A laminated inductor obtained by laminating a magnetic layer and a conductive layer by a thick-film technique and firing them simultaneously, wherein a gap between adjacent magnetic layers among the magnetic layers is provided.
The conductor layer faces the magnetic layer via a gap, and an average value of a cross-sectional area ratio occupied by the conductor layer in the gap is 10 to 85%. A multilayer inductor in which a contact ratio between a body layer and the conductor layer is 50% or less, and an average value of a hole area ratio in the conductor layer is 1 to 50%.
と、磁性粒子を含有する磁性体層用ペーストとを積層し
た後、焼成して磁性体層と導電体層とを積層した積層型
インダクタを製造する方法であって、 前記導電体層用ペーストは、ペーストを塗布し、塗膜表
面を観察したとき、塗膜最外面に導電性粒子が存在しな
い領域が20〜60面積％となるように混練されており、 前記導電性粒子の平均粒径Ｄが0.1〜１μｍであり、 前記磁性体層のうち、隣接する磁性体層間の間隙内に、
前記導電体層が空隙を介して磁性体層と対向している積
層型インダクタを得る積層型インダクタの製造方法。2. A laminated type wherein a paste for a conductive layer containing conductive particles and a paste for a magnetic layer containing magnetic particles are laminated and then fired to laminate the magnetic layer and the conductive layer. A method for manufacturing an inductor, wherein the conductive layer paste has a region where no conductive particles are present on the outermost surface of the coating film when the paste is applied and the coating film surface is observed, and the area is 20 to 60% by area. The conductive particles have an average particle diameter D of 0.1 to 1 μm, and a gap between adjacent magnetic layers among the magnetic layers,
A method for manufacturing a multilayer inductor, wherein a multilayer inductor in which the conductor layer faces the magnetic layer via a gap is obtained.
き、D/2〜2Dの粒径の導電性粒子が、全体の30重量％以
上存在する請求項２の積層型インダクタの製造方法。3. The multilayer inductor according to claim 2, wherein when the average particle diameter of the conductive particles is D, 30% by weight or more of the conductive particles having a particle diameter of D / 2 to 2D are present. Method.
面面積比が10〜85％である請求項２または３の積層型イ
ンダクタの製造方法。4. The method for manufacturing a multilayer inductor according to claim 2, wherein a sectional area ratio occupied by said conductor layer in said gap is 10 to 85%.
導電体層との接触率が、50％以下である請求項２〜４の
いずれかの積層型インダクタ。5. The multilayer inductor according to claim 2, wherein a contact ratio between the magnetic layer and the conductor layer in the gap is 50% or less.
である請求項２〜５のいずれかの積層型インダクタの製
造方法。6. A method according to claim 1, wherein said conductor layer has a void area ratio of 1 to 50%.
The method for manufacturing a multilayer inductor according to claim 2, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178539A JP2987176B2 (en) | 1990-07-06 | 1990-07-06 | Multilayer inductor and manufacturing method of multilayer inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178539A JP2987176B2 (en) | 1990-07-06 | 1990-07-06 | Multilayer inductor and manufacturing method of multilayer inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0465807A JPH0465807A (en) | 1992-03-02 |
| JP2987176B2 true JP2987176B2 (en) | 1999-12-06 |
Family
ID=16050249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178539A Expired - Lifetime JP2987176B2 (en) | 1990-07-06 | 1990-07-06 | Multilayer inductor and manufacturing method of multilayer inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2987176B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855222B2 (en) | 2002-06-19 | 2005-02-15 | Murata Manufacturing Co., Ltd. | Method for manufacturing laminated multilayer electronic components |
| EP2211359A2 (en) | 2009-01-22 | 2010-07-28 | NGK Insulators, Ltd. | A layered inductor |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0645307U (en) * | 1992-11-20 | 1994-06-14 | 太陽誘電株式会社 | Multilayer chip inductor |
| US6911887B1 (en) | 1994-09-12 | 2005-06-28 | Matsushita Electric Industrial Co., Ltd. | Inductor and method for producing the same |
| KR100231356B1 (en) | 1994-09-12 | 1999-11-15 | 모리시타요이찌 | Laminated ceramic chip inductor and its manufacturing method |
| KR100390448B1 (en) * | 1995-12-05 | 2003-09-19 | 주식회사 하이닉스반도체 | Inductor omitted |
| KR100320933B1 (en) * | 1997-12-09 | 2002-03-08 | 이형도 | Chip inductor and method for manufacturing the same |
| KR19990048271A (en) * | 1997-12-09 | 1999-07-05 | 이형도 | Chip Inductor and Manufacturing Method Thereof |
| JP3509058B2 (en) | 1998-12-15 | 2004-03-22 | Ｔｄｋ株式会社 | Multilayer ferrite chip inductor array |
| JP2001052930A (en) | 1999-08-06 | 2001-02-23 | Tdk Corp | Laminated inductor and manufacture thereof |
| US6533956B2 (en) | 1999-12-16 | 2003-03-18 | Tdk Corporation | Powder for magnetic ferrite, magnetic ferrite, multilayer ferrite components and production method thereof |
| JP4747533B2 (en) * | 2003-10-31 | 2011-08-17 | 株式会社村田製作所 | Manufacturing method of ceramic electronic component |
| JP4560765B2 (en) * | 2003-12-05 | 2010-10-13 | 株式会社村田製作所 | Manufacturing method of multilayer electronic component |
| JP2006066763A (en) * | 2004-08-30 | 2006-03-09 | Tdk Corp | Method of manufacturing laminated inductor |
| WO2009034824A1 (en) | 2007-09-14 | 2009-03-19 | Murata Manufacturing Co., Ltd. | Stacked coil component and mehtod for manufacturing the stacked coil component |
| CN102007551B (en) | 2008-04-28 | 2013-06-26 | 株式会社村田制作所 | Multilayer coil component and method for manufacturing the same |
| CN101821822B (en) * | 2008-09-24 | 2012-07-25 | 株式会社村田制作所 | Multilayer coil component |
| US20120169444A1 (en) * | 2010-12-30 | 2012-07-05 | Samsung Electro-Mechanics Co., Ltd. | Laminated inductor and method of manufacturing the same |
| JP5682548B2 (en) | 2011-12-14 | 2015-03-11 | 株式会社村田製作所 | Multilayer inductor element and manufacturing method thereof |
| CN102679202A (en) * | 2011-12-16 | 2012-09-19 | 德清新明辉电光源有限公司 | LED (light-emitting diode) niche lamp |
| JP6036007B2 (en) * | 2012-08-27 | 2016-11-30 | Tdk株式会社 | Multilayer coil parts |
| JP6048509B2 (en) | 2012-11-01 | 2016-12-21 | 株式会社村田製作所 | Multilayer inductor element |
| JP6212921B2 (en) * | 2013-04-23 | 2017-10-18 | 株式会社村田製作所 | Multilayer inductor element and manufacturing method thereof |
| CN106463235B (en) * | 2014-05-21 | 2018-08-31 | 株式会社村田制作所 | Circuit module |
| JP7392287B2 (en) * | 2019-05-21 | 2023-12-06 | Tdk株式会社 | coil parts |
| JP7251395B2 (en) * | 2019-08-05 | 2023-04-04 | 株式会社村田製作所 | Laminated coil parts |
| JP7184031B2 (en) * | 2019-12-27 | 2022-12-06 | 株式会社村田製作所 | Laminated coil parts |
| JP7456771B2 (en) * | 2019-12-27 | 2024-03-27 | 株式会社村田製作所 | Multilayer coil parts |
| JP7184030B2 (en) * | 2019-12-27 | 2022-12-06 | 株式会社村田製作所 | Laminated coil parts |
| JP7230837B2 (en) * | 2020-02-06 | 2023-03-01 | 株式会社村田製作所 | Laminated coil parts |
| JP7173083B2 (en) * | 2020-04-17 | 2022-11-16 | 株式会社村田製作所 | Coil component and its manufacturing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153506U (en) * | 1987-03-27 | 1988-10-07 |
-
1990
- 1990-07-06 JP JP2178539A patent/JP2987176B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855222B2 (en) | 2002-06-19 | 2005-02-15 | Murata Manufacturing Co., Ltd. | Method for manufacturing laminated multilayer electronic components |
| CN1700373B (en) * | 2002-06-19 | 2010-04-21 | 株式会社村田制作所 | Stratified electronic apparatus |
| EP2211359A2 (en) | 2009-01-22 | 2010-07-28 | NGK Insulators, Ltd. | A layered inductor |
| US8102234B2 (en) | 2009-01-22 | 2012-01-24 | Ngk Insulators, Ltd. | Layered inductor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0465807A (en) | 1992-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2987176B2 (en) | Multilayer inductor and manufacturing method of multilayer inductor | |
| KR101839204B1 (en) | Composite ferrite composition and electronic component | |
| JP5626834B2 (en) | Manufacturing method of open magnetic circuit type multilayer coil parts | |
| US6628190B2 (en) | Powder for magnetic ferrite, magnetic ferrite, multilayer ferrite components and production method thereof | |
| JP3251370B2 (en) | Nonmagnetic ferrite for composite laminated parts, composite laminated parts, and method of manufacturing the same | |
| JPH01315903A (en) | Electricaly conductive paste and chip parts | |
| JP2010165964A (en) | Multilayer coil and method of manufacturing the same | |
| JP3367683B2 (en) | Method for producing Ni-Cu-Zn based ferrite sintered body, and method for producing laminated inductor, composite laminated component and magnetic core | |
| JP3508642B2 (en) | Multilayer inductor | |
| JP3975051B2 (en) | Method for manufacturing magnetic ferrite, method for manufacturing multilayer chip ferrite component, and method for manufacturing LC composite multilayer component | |
| JPH10223424A (en) | Multilayer inductor | |
| JPH06333722A (en) | Manufacture of magnetic ferrite, magnetic ferrite, laminated type inductor part and composite laminated part | |
| JP3806580B2 (en) | Porcelain capacitor | |
| JPH0891919A (en) | Magnetic oxide material composition, its production and inductor, laminated chip inductor and composite laminated part | |
| JPH0210606A (en) | Conducting paste and thin film component using same | |
| JP3174398B2 (en) | Ferrite sintered body, chip inductor parts, composite laminated parts and magnetic core | |
| JP3381939B2 (en) | Ferrite sintered body, chip inductor parts, composite laminated parts and magnetic core | |
| JP3921348B2 (en) | Multilayer ferrite parts | |
| JP3635412B2 (en) | Method for producing magnetic ferrite | |
| JP2004014534A (en) | Method for manufacture laminated chip inductor | |
| JP2727509B2 (en) | Chip inductors and LC composite parts | |
| JP2002100509A (en) | Composite type magnetic body ceramic material and its manufacturing method | |
| JP3635411B2 (en) | Magnetic ferrite manufacturing method, multilayer inductor component manufacturing method, composite multilayer component manufacturing method, and magnetic core manufacturing method | |
| JP3326358B2 (en) | Non-magnetic materials and coil parts for coils | |
| JP7436960B2 (en) | Composite magnetic materials and electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |