JP2984598B2 - 信号伝送回路 - Google Patents
信号伝送回路Info
- Publication number
- JP2984598B2 JP2984598B2 JP8150855A JP15085596A JP2984598B2 JP 2984598 B2 JP2984598 B2 JP 2984598B2 JP 8150855 A JP8150855 A JP 8150855A JP 15085596 A JP15085596 A JP 15085596A JP 2984598 B2 JP2984598 B2 JP 2984598B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- signal
- differential amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は信号伝送回路に関
し、特に信号出力に重畳したノイズをキャンセルする信
号伝送回路に関する。
し、特に信号出力に重畳したノイズをキャンセルする信
号伝送回路に関する。
【０００２】
【従来の技術】一般に送り側で送信した信号を受け側で
受信する伝送回路では、伝送ライン上のノイズ対策とし
て種々の送受回路と伝送ケーブル方式が使用されてい
る。
受信する伝送回路では、伝送ライン上のノイズ対策とし
て種々の送受回路と伝送ケーブル方式が使用されてい
る。
【０００３】例えば、受け側の回路を差動入力回路とす
る場合、送り側は出力信号ラインとともに送り回路のグ
ランドをグランド信号としてこれら一対の信号をアンバ
ランス回路で送出したり、またはバランス回路で差動出
力する方式が採られる。
る場合、送り側は出力信号ラインとともに送り回路のグ
ランドをグランド信号としてこれら一対の信号をアンバ
ランス回路で送出したり、またはバランス回路で差動出
力する方式が採られる。
【０００４】また、伝送ラインも送受回路方式と耐雑音
特性との要求から、単芯シールド、ペアシールド、ツイ
ストシールド、ツイストペアシールド、同軸等のケーブ
ルを適宜必要により使用されている。
特性との要求から、単芯シールド、ペアシールド、ツイ
ストシールド、ツイストペアシールド、同軸等のケーブ
ルを適宜必要により使用されている。
【０００５】図４は従来の信号伝送回路を示すブロック
図である。
図である。
【０００６】従来の信号伝送回路は、信号源１と、信号
源１からの入力信号３１およびグランド信号３２を増幅
する差動アンプ３と、差動アンプ３の出力信号３３をバ
イパスさせるコンデンサ５と、コンデンサ５およびコン
デンサ１２とを接続するカールコード７と、伝送された
出力信号３３およびグランド信号３２を増幅する差動ア
ンプ１３と、ノイズ源２と、グランドラインにノイズ源
２のノイズが重畳したグランド信号３２を差動アンプ１
３と接続するカールコード８とから構成されている。
源１からの入力信号３１およびグランド信号３２を増幅
する差動アンプ３と、差動アンプ３の出力信号３３をバ
イパスさせるコンデンサ５と、コンデンサ５およびコン
デンサ１２とを接続するカールコード７と、伝送された
出力信号３３およびグランド信号３２を増幅する差動ア
ンプ１３と、ノイズ源２と、グランドラインにノイズ源
２のノイズが重畳したグランド信号３２を差動アンプ１
３と接続するカールコード８とから構成されている。
【０００７】次に動作を説明すると、信号源１からの入
力信号３１は雑音源２からのノイズが重畳したグランド
信号３２とともに差動アンプ３で差動増幅される。差動
アンプ３の出力信号３３はコンデンサ５、カールコード
７、コンデンサ１２を通して、差動アンプ１３の反転入
力端子（−）に入力される。一方、グランド信号３２は
カールコード８により差動アンプ１３の非反転入力端子
（＋）に入力される。差動アンプ１３の出力信号３７に
は増幅された入力信号３１とともに増幅されたノイズが
混在する。
力信号３１は雑音源２からのノイズが重畳したグランド
信号３２とともに差動アンプ３で差動増幅される。差動
アンプ３の出力信号３３はコンデンサ５、カールコード
７、コンデンサ１２を通して、差動アンプ１３の反転入
力端子（−）に入力される。一方、グランド信号３２は
カールコード８により差動アンプ１３の非反転入力端子
（＋）に入力される。差動アンプ１３の出力信号３７に
は増幅された入力信号３１とともに増幅されたノイズが
混在する。
【０００８】ここでカールコードとはケーブルをカール
状にして伸縮等の操作性を考慮した通常の電線コードを
示す。
状にして伸縮等の操作性を考慮した通常の電線コードを
示す。
【０００９】入力信号３１を他の信号と多重化させる場
合、差動アンプ３と接続したコンデンサ５の他の一端に
信号源を加算させて伝送する。この場合、加算した信号
が特に高速のディジタル信号の場合ノイズがグランド信
号３２に誘起されることになる。
合、差動アンプ３と接続したコンデンサ５の他の一端に
信号源を加算させて伝送する。この場合、加算した信号
が特に高速のディジタル信号の場合ノイズがグランド信
号３２に誘起されることになる。
【００１０】
【発明が解決しようとする課題】上述した従来の信号伝
送回路は、入力信号およびグランド信号に対する差動増
幅器の入力インピーダンスが異るため、また多重化時の
入力信号ラインに含まれるノイズ成分とグランド信号線
のノイズ成分が振幅、位相において異なるため、次段の
差動受け回路のみではノイズ成分をキャンセルできない
という欠点を有している。
送回路は、入力信号およびグランド信号に対する差動増
幅器の入力インピーダンスが異るため、また多重化時の
入力信号ラインに含まれるノイズ成分とグランド信号線
のノイズ成分が振幅、位相において異なるため、次段の
差動受け回路のみではノイズ成分をキャンセルできない
という欠点を有している。
【００１１】また、多重化時においてノイズキャンセル
効果を上げる場合、多重化して１ラインで伝送せずに別
信号ラインで伝送することになるが、信号ライン増加に
伴なう重量増および経済効果を損なうという欠点を有し
ている。
効果を上げる場合、多重化して１ラインで伝送せずに別
信号ラインで伝送することになるが、信号ライン増加に
伴なう重量増および経済効果を損なうという欠点を有し
ている。
【００１２】本発明の目的は、多重化時に誘導されるノ
イズを信号ライン数の増加なくキャンセルできる信号伝
送回路を提供することにある。
イズを信号ライン数の増加なくキャンセルできる信号伝
送回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明の信号伝送回路
は、第１の信号と第２の信号とを差動増幅する第１の差
動増幅器（３）と、この差動増幅器の出力端子に接続し
た第１のコンデンサ（５）と、このコンデンサの他端に
接続した第１の伝送ラインと、この伝送ラインに接続し
た第２のコンデンサ（１２）と、前記第２の信号を伝送
する第２の伝送ラインと、この伝送ラインを非反転入力
端子に接続しかつ前記第２のコンデンサ（１２）の他端
を反転入力端子に接続した第２の差動増幅器（１３）と
を備えた信号伝送回路において、前記第１のコンデンサ
（５）および前記第１の伝送ラインの接続点に接続した
データ発生器（４）と、この接続点と接地点との間に接
続された第１の終端抵抗（６）と、前記第１の伝送ライ
ンおよび前記第２のコンデンサ（１２）の接続点に接続
したデータ受信器（１１）と、前記第２の伝送ラインお
よび前記第２の差動増幅器（１３）の前記非反転入力端
子との間に直列に接続した第３のコンデンサ（９）と、
前記非反転入力端子と接地点との間に接続した第２の終
端抵抗（１０）とを有し、前記第１の終端抵抗（６）お
よび前記第２の終端抵抗（１０）の抵抗値を等しくしか
つ前記第１のコンデンサ（５）および前記第３のコンデ
ンサ（９）の容量値を等しくしたことを特徴としてい
る。
は、第１の信号と第２の信号とを差動増幅する第１の差
動増幅器（３）と、この差動増幅器の出力端子に接続し
た第１のコンデンサ（５）と、このコンデンサの他端に
接続した第１の伝送ラインと、この伝送ラインに接続し
た第２のコンデンサ（１２）と、前記第２の信号を伝送
する第２の伝送ラインと、この伝送ラインを非反転入力
端子に接続しかつ前記第２のコンデンサ（１２）の他端
を反転入力端子に接続した第２の差動増幅器（１３）と
を備えた信号伝送回路において、前記第１のコンデンサ
（５）および前記第１の伝送ラインの接続点に接続した
データ発生器（４）と、この接続点と接地点との間に接
続された第１の終端抵抗（６）と、前記第１の伝送ライ
ンおよび前記第２のコンデンサ（１２）の接続点に接続
したデータ受信器（１１）と、前記第２の伝送ラインお
よび前記第２の差動増幅器（１３）の前記非反転入力端
子との間に直列に接続した第３のコンデンサ（９）と、
前記非反転入力端子と接地点との間に接続した第２の終
端抵抗（１０）とを有し、前記第１の終端抵抗（６）お
よび前記第２の終端抵抗（１０）の抵抗値を等しくしか
つ前記第１のコンデンサ（５）および前記第３のコンデ
ンサ（９）の容量値を等しくしたことを特徴としてい
る。
【００１４】前記データ受信器（１１）と前記第１の伝
送ラインおよび前記第２のコンデンサ（１２）の接続点
との間に接続した第３の抵抗（１６）と、前記第２のコ
ンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）とを有し、前記第１
のコンデンサ（５）および前記第３のコンデンサ（９）
の容量値を等しくしかつ前記第４のコンデンサ（１９）
および前記第５のコンデンサ（２０）の容量値を等しく
しかつ前記第１の終端抵抗（６）および前記第３の抵抗
（１６）の並列合成抵抗値と前記第２の終端抵抗（１
０）の抵抗値とを等しくしたことを特徴としている。
送ラインおよび前記第２のコンデンサ（１２）の接続点
との間に接続した第３の抵抗（１６）と、前記第２のコ
ンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）とを有し、前記第１
のコンデンサ（５）および前記第３のコンデンサ（９）
の容量値を等しくしかつ前記第４のコンデンサ（１９）
および前記第５のコンデンサ（２０）の容量値を等しく
しかつ前記第１の終端抵抗（６）および前記第３の抵抗
（１６）の並列合成抵抗値と前記第２の終端抵抗（１
０）の抵抗値とを等しくしたことを特徴としている。
【００１５】前記データ受信器（１１）と前記第１の伝
送ラインおよび前記第２のコンデンサ（１２）の接続点
との間に接続した第３の抵抗（１６）と、前記第２のコ
ンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）と、前記第２の差動
増幅器（１３）の非反転入力端子に直列接続した第６の
抵抗（２２）および並列接続した第７の抵抗（２３）と
を有し、前記第４の抵抗（１７）および前記第７の抵抗
（２３）の抵抗値の積と前記第５の抵抗（１８）および
前記第６の抵抗（２２）の抵抗値の積とを等しくしたこ
とを特徴としている。
送ラインおよび前記第２のコンデンサ（１２）の接続点
との間に接続した第３の抵抗（１６）と、前記第２のコ
ンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）と、前記第２の差動
増幅器（１３）の非反転入力端子に直列接続した第６の
抵抗（２２）および並列接続した第７の抵抗（２３）と
を有し、前記第４の抵抗（１７）および前記第７の抵抗
（２３）の抵抗値の積と前記第５の抵抗（１８）および
前記第６の抵抗（２２）の抵抗値の積とを等しくしたこ
とを特徴としている。
【００１６】
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】図１は本発明の信号伝送回路の一つの実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【００１９】図１に示す本実施の形態は、信号源１と、
信号源１からの入力信号３１およびグランド信号３２を
増幅する差動アンプ３と、差動アンプ３の出力信号３３
をバイパスさせるコンデンサ５と、コンデンサ５および
コンデンサ１２とを接続するカールコード７と、伝送さ
れた出力信号３３およびグランド信号３２を増幅する差
動アンプ１３と、ノイズ源２と、フィルタを成すコンデ
ンサ９および抵抗１０と、グランドラインにノイズ源２
のノイズが重畳したグランド信号３２をコンデンサ９と
接続するカールコード８と、出力信号３３にディジタル
信号を多重化するデータ発生器４と、プルダウン抵抗６
と、ディジタル信号を受信するデータ受信器１１とから
構成されている。
信号源１からの入力信号３１およびグランド信号３２を
増幅する差動アンプ３と、差動アンプ３の出力信号３３
をバイパスさせるコンデンサ５と、コンデンサ５および
コンデンサ１２とを接続するカールコード７と、伝送さ
れた出力信号３３およびグランド信号３２を増幅する差
動アンプ１３と、ノイズ源２と、フィルタを成すコンデ
ンサ９および抵抗１０と、グランドラインにノイズ源２
のノイズが重畳したグランド信号３２をコンデンサ９と
接続するカールコード８と、出力信号３３にディジタル
信号を多重化するデータ発生器４と、プルダウン抵抗６
と、ディジタル信号を受信するデータ受信器１１とから
構成されている。
【００２０】図１を参照して動作を詳細に説明する。
【００２１】レベルＥ0 の入力信号３１は差動アンプ３
の反転入力端子（−）に接続され、レベルＥ1 のノイズ
が重畳したグランド信号３２は差動アンプ３の非反転入
力端子（＋）に接続されている。ここで差動アンプ３お
よび差動アンプ１３の増幅率を１倍として説明する。
の反転入力端子（−）に接続され、レベルＥ1 のノイズ
が重畳したグランド信号３２は差動アンプ３の非反転入
力端子（＋）に接続されている。ここで差動アンプ３お
よび差動アンプ１３の増幅率を１倍として説明する。
【００２２】この状態で差動アンプ３の出力信号３３の
レベルＥ3 は式（１）で与えられる。
レベルＥ3 は式（１）で与えられる。
【００２３】
【００２４】出力信号３３は直流カット用のコンデンサ
５、カールコード７、コンデンサ１２を通して差動アン
プ１３の反転入力端子（−）に入力される。またカール
コード７の両端にはデータ発生器４およびプルダウン抵
抗６とデータ受信器１１とが接続されているが、カール
コード７、データ発生器４、データ受信器１１の各々の
インピーダンスは無視できるほど小さいとすると、信号
電圧３４のレベルＥ4は式（２）で与えられる。
５、カールコード７、コンデンサ１２を通して差動アン
プ１３の反転入力端子（−）に入力される。またカール
コード７の両端にはデータ発生器４およびプルダウン抵
抗６とデータ受信器１１とが接続されているが、カール
コード７、データ発生器４、データ受信器１１の各々の
インピーダンスは無視できるほど小さいとすると、信号
電圧３４のレベルＥ4は式（２）で与えられる。
【００２５】
【００２６】グランド信号３２は差動アンプ３の非反転
入力端子（＋）に入力されるとともに、カールコード
８、コンデンサ９および抵抗１０からなるフィルタを通
して差動アンプ１３の非反転入力端子（＋）に入力され
る。
入力端子（＋）に入力されるとともに、カールコード
８、コンデンサ９および抵抗１０からなるフィルタを通
して差動アンプ１３の非反転入力端子（＋）に入力され
る。
【００２７】抵抗１０を考慮し、かつカールコード８の
インピーダンスを無視すると、差動アンプ１３の非反転
入力端子（＋）に入力する信号電圧３５のノイズ電圧レ
ベルＥ5 は式（３）となる。
インピーダンスを無視すると、差動アンプ１３の非反転
入力端子（＋）に入力する信号電圧３５のノイズ電圧レ
ベルＥ5 は式（３）となる。
【００２８】
【００２９】従って、差動アンプ１３の出力信号３６の
レベルＥ6 は式（４）となる。
レベルＥ6 は式（４）となる。
【００３０】
【００３１】式（４）で、グランド信号３２に重畳する
ノイズ源２のレベルＥ1 の項がゼロであれば、差動アン
プ１３の出力信号３６からノイズの混入を防ぐことがで
きる。
ノイズ源２のレベルＥ1 の項がゼロであれば、差動アン
プ１３の出力信号３６からノイズの混入を防ぐことがで
きる。
【００３２】式（４）でＥ1 ≠０から、ノイズ混入ゼロ
の条件は式（５）として求められる。
の条件は式（５）として求められる。
【００３３】
【００３４】式（５）の条件下で、ノイズ源２および多
重化によるデータ発生器４からのグランドラインに誘導
したノイズは差動アンプ１３に出力されない。以上が動
作原理である。
重化によるデータ発生器４からのグランドラインに誘導
したノイズは差動アンプ１３に出力されない。以上が動
作原理である。
【００３５】従って、データ発生器４が出力するディジ
タル信号が差動アンプ３の出力に重畳されても、グラン
ド信号に誘導されるノイズがキャンセルされることにな
る。
タル信号が差動アンプ３の出力に重畳されても、グラン
ド信号に誘導されるノイズがキャンセルされることにな
る。
【００３６】図２は本発明の第２の実施の形態を示すブ
ロック図である。
ロック図である。
【００３７】図２を参照すると、信号源１と、信号源１
からの入力信号３１およびグランド信号３２を増幅する
差動アンプ３と、差動アンプ３の出力信号３３をバイパ
スさせるコンデンサ５と、コンデンサ５およびコンデン
サ１２とを接続するカールコード７と、伝送された出力
信号３３およびグランド信号３２を増幅する差動アンプ
１３と、ノイズ源２と、フィルタを成すコンデンサ９お
よび抵抗１０と、グランドラインにノイズ源２のノイズ
が重畳したグランド信号３２をコンデンサ９と接続する
カールコード８と、出力信号３３にディジタル信号を多
重化するデータ発生器４と、プルダウン抵抗６と、ディ
ジタル信号を受信するデータ受信器１１と、差動アンプ
３の入力抵抗１４および帰還抵抗１５と、差動アンプ１
３の入力抵抗１７および帰還抵抗１８と、カールコード
７の線間容量１９と、データ受信器１１に接続される抵
抗１６と、カールコード８の線間容量２０とから構成さ
れている。
からの入力信号３１およびグランド信号３２を増幅する
差動アンプ３と、差動アンプ３の出力信号３３をバイパ
スさせるコンデンサ５と、コンデンサ５およびコンデン
サ１２とを接続するカールコード７と、伝送された出力
信号３３およびグランド信号３２を増幅する差動アンプ
１３と、ノイズ源２と、フィルタを成すコンデンサ９お
よび抵抗１０と、グランドラインにノイズ源２のノイズ
が重畳したグランド信号３２をコンデンサ９と接続する
カールコード８と、出力信号３３にディジタル信号を多
重化するデータ発生器４と、プルダウン抵抗６と、ディ
ジタル信号を受信するデータ受信器１１と、差動アンプ
３の入力抵抗１４および帰還抵抗１５と、差動アンプ１
３の入力抵抗１７および帰還抵抗１８と、カールコード
７の線間容量１９と、データ受信器１１に接続される抵
抗１６と、カールコード８の線間容量２０とから構成さ
れている。
【００３８】なお、図２において図１に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００３９】差動アンプ１３の反転入力端子（−）側の
インピーダンスＺ（−）は式（６）により、また差動ア
ンプ１３の非反転入力端子（＋）側のインピーダンスＺ
（＋）は式（７）により求められる。
インピーダンスＺ（−）は式（６）により、また差動ア
ンプ１３の非反転入力端子（＋）側のインピーダンスＺ
（＋）は式（７）により求められる。
【００４０】
【００４１】
【００４２】式（６）および式（７）の比較から Ｒ0 ＝Ｒ1 ‖Ｒ3 ＝Ｒ2 Ｃ1 ＝Ｃ2 Ｃ4 ＝Ｃ5 とすれば、式（６）＝式（７）となり、図１で記述した
動作原理により差動アンプ１３の出力にノイズは混入さ
れない。
動作原理により差動アンプ１３の出力にノイズは混入さ
れない。
【００４３】図３は本発明の第３の実施の形態を示すブ
ロック図である。
ロック図である。
【００４４】図３を参照すると、信号源１と、信号源１
からの入力信号３１およびグランド信号３２を増幅する
差動アンプ３と、差動アンプ３の出力信号３３をバイパ
スさせるコンデンサ５と、コンデンサ５およびコンデン
サ１２とを接続するカールコード７と、伝送された出力
信号３３およびグランド信号３２を増幅する差動アンプ
１３と、ノイズ源２と、フィルタを成すコンデンサ９お
よび抵抗１０と、グランドラインにノイズ源２のノイズ
が重畳したグランド信号３２をコンデンサ９と接続する
カールコード８と、出力信号３３にディジタル信号を多
重化するデータ発生器４と、プルダウン抵抗６と、ディ
ジタル信号を受信するデータ受信器１１と、差動アンプ
３の入力抵抗１４および帰還抵抗１５と、差動アンプ１
３の入力抵抗１７および帰還抵抗１８と、カールコード
７の線間容量１９と、データ受信器１１に接続される抵
抗１６と、カールコード８の線間容量２０と、プルダウ
ン抵抗６に接続したバイアス電源２５と、差動アンプ１
３の非反転入力端子（＋）と接地点との間に接続した抵
抗２３およびバイアス電源２４と、差動アンプ１３の非
反転入力端子（＋）と直列接続された抵抗２２およびコ
ンデンサ２１とから構成されている。
からの入力信号３１およびグランド信号３２を増幅する
差動アンプ３と、差動アンプ３の出力信号３３をバイパ
スさせるコンデンサ５と、コンデンサ５およびコンデン
サ１２とを接続するカールコード７と、伝送された出力
信号３３およびグランド信号３２を増幅する差動アンプ
１３と、ノイズ源２と、フィルタを成すコンデンサ９お
よび抵抗１０と、グランドラインにノイズ源２のノイズ
が重畳したグランド信号３２をコンデンサ９と接続する
カールコード８と、出力信号３３にディジタル信号を多
重化するデータ発生器４と、プルダウン抵抗６と、ディ
ジタル信号を受信するデータ受信器１１と、差動アンプ
３の入力抵抗１４および帰還抵抗１５と、差動アンプ１
３の入力抵抗１７および帰還抵抗１８と、カールコード
７の線間容量１９と、データ受信器１１に接続される抵
抗１６と、カールコード８の線間容量２０と、プルダウ
ン抵抗６に接続したバイアス電源２５と、差動アンプ１
３の非反転入力端子（＋）と接地点との間に接続した抵
抗２３およびバイアス電源２４と、差動アンプ１３の非
反転入力端子（＋）と直列接続された抵抗２２およびコ
ンデンサ２１とから構成されている。
【００４５】なお、図３において図２に示す構成要素に
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
【００４６】コンデンサ１２および２１から見た差動ア
ンプ１３の増幅率は式（８）で与えられる。
ンプ１３の増幅率は式（８）で与えられる。
【００４７】
【００４８】ここで式（８）の値をゼロにすればグラン
ド信号線のノイズを差動アンプ１３の出力から除去でき
ると云う考えから、式（９）の条件式が得られる。
ド信号線のノイズを差動アンプ１３の出力から除去でき
ると云う考えから、式（９）の条件式が得られる。
【００４９】
【００５０】図３の場合、式（９）の条件式を満たす一
例として、式（１０）に示す条件により差動アンプ１３
の入力インピーダンスを反転入力端子（−）および非反
転入力端子（＋）とも同一にできるので、差動アンプ１
３の出力信号からノイズの混入を除去できることにな
る。
例として、式（１０）に示す条件により差動アンプ１３
の入力インピーダンスを反転入力端子（−）および非反
転入力端子（＋）とも同一にできるので、差動アンプ１
３の出力信号からノイズの混入を除去できることにな
る。
【００５１】
【００５２】
【発明の効果】以上説明したように、本発明の信号伝送
回路は、差動入力側のインピーダンス整合を図ることに
より、多重化時に誘導されるノイズの混入を除去できる
という効果を有している。
回路は、差動入力側のインピーダンス整合を図ることに
より、多重化時に誘導されるノイズの混入を除去できる
という効果を有している。
【００５３】またノイズの混入を防ぐために信号ケーブ
ルを無用に増加させる必要がないので、経済性に優れる
という効果を有している。
ルを無用に増加させる必要がないので、経済性に優れる
という効果を有している。
【図１】本発明の信号伝送回路の一つの実施の形態を示
すブロック図である。
すブロック図である。
【図２】本発明の第２の実施の形態を示すブロック図で
ある。
ある。
【図３】本発明の第３の実施の形態を示すブロック図で
ある。
ある。
【図４】従来の信号伝送回路を示すブロック図である。
１ 信号源 ２ ノイズ源 ３ 差動アンプ ４ データ発生器 ５ コンデンサ ６ プルダウン抵抗 ７，８ カールコード ９ コンデンサ １０ 抵抗 １１ データ受信器 １２ コンデンサ １３ 差動アンプ １４，１７ 入力抵抗 １５，１８ 帰還抵抗 １９，２０ 線間容量 ２１ コンデンサ ２２，２３ 抵抗 ２４，２５ バイアス電源 ３１ 入力信号 ３２ グランド信号 ３３ 出力信号 ３４，３５ 信号電圧 ３６，３７ 出力信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04B 1/76 - 3/44 H04B 3/50 - 3/60 H03F 3/68 H04L 25/02 - 25/03
Claims (3)
- 【請求項１】 第１の信号と第２の信号とを差動増幅す
る第１の差動増幅器（３）と、この差動増幅器の出力端
子に接続した第１のコンデンサ（５）と、このコンデン
サの他端に接続した第１の伝送ラインと、この伝送ライ
ンに接続した第２のコンデンサ（１２）と、前記第２の
信号を伝送する第２の伝送ラインと、この伝送ラインを
非反転入力端子に接続しかつ前記第２のコンデンサ（１
２）の他端を反転入力端子に接続した第２の差動増幅器
（１３）とを備えた信号伝送回路において、 前記第１のコンデンサ（５）および前記第１の伝送ライ
ンの接続点に接続したデータ発生器（４）と、この接続
点と接地点との間に接続された第１の終端抵抗（６）
と、前記第１の伝送ラインおよび前記第２のコンデンサ
（１２）の接続点に接続したデータ受信器（１１）と、
前記第２の伝送ラインおよび前記第２の差動増幅器（１
３）の前記非反転入力端子との間に直列に接続した第３
のコンデンサ（９）と、前記非反転入力端子と接地点と
の間に接続した第２の終端抵抗（１０）とを有し、前記
第１の終端抵抗（６）および前記第２の終端抵抗（１
０）の抵抗値を等しくしかつ前記第１のコンデンサ
（５）および前記第３のコンデンサ（９）の容量値を等
しくしたことを特徴とする信号伝送回路。 - 【請求項２】 前記データ受信器（１１）と前記第１の
伝送ラインおよび前記第２のコンデンサ（１２）の接続
点との間に接続した第３の抵抗（１６）と、前記第２の
コンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）とを有し、前記第１
のコンデンサ（５）および前記第３のコンデンサ（９）
の容量値を等しくしかつ前記第４のコンデンサ（１９）
および前記第５のコンデンサ（２０）の容量値を等しく
しかつ前記第１の終端抵抗（６）および前記第３の抵抗
（１６）の並列合成抵抗値と前記第２の終端抵抗（１
０）の抵抗値とを等しくしたことを特徴とする請求項１
記載の信号伝送回路。 - 【請求項３】 前記データ受信器（１１）と前記第１の
伝送ラインおよび前記第２のコンデンサ（１２）の接続
点との間に接続した第３の抵抗（１６）と、前記第２の
コンデンサ（１２）の他端と前記第２の差動増幅器（１
３）の反転入力端子との間に接続した第４の抵抗（１
７）と、前記第２の差動増幅器（１３）の反転入力端子
および出力端子を接続する第５の抵抗（１８）と、前記
第１の伝送ラインと接地点との間に接続した第４のコン
デンサ（１９）と、前記第２の終端抵抗（１０）に並列
接続した第５のコンデンサ（２０）と、前記第２の差動
増幅器（１３）の非反転入力端子に直列接続した第６の
抵抗（２２）および並列接続した第７の抵抗（２３）と
を有し、前記第４の抵抗（１７）および前記第７の抵抗
（２３）の抵抗値の積と前記第５の抵抗（１８）および
前記第６の抵抗（２２）の抵抗値の積とを等しくしたこ
とを特徴とする請求項１記載の信号伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150855A JP2984598B2 (ja) | 1996-06-12 | 1996-06-12 | 信号伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150855A JP2984598B2 (ja) | 1996-06-12 | 1996-06-12 | 信号伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331277A JPH09331277A (ja) | 1997-12-22 |
| JP2984598B2 true JP2984598B2 (ja) | 1999-11-29 |
Family
ID=15505852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8150855A Expired - Fee Related JP2984598B2 (ja) | 1996-06-12 | 1996-06-12 | 信号伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2984598B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4701096B2 (ja) * | 2006-02-03 | 2011-06-15 | パイオニア株式会社 | コンテンツデータ処理装置および再生装置 |
| JP5582134B2 (ja) * | 2009-02-20 | 2014-09-03 | 日本電気株式会社 | 受信回路及び信号受信方法 |
| JP6498919B2 (ja) * | 2014-11-28 | 2019-04-10 | 古河電気工業株式会社 | 通信システムおよび通信方法 |
-
1996
- 1996-06-12 JP JP8150855A patent/JP2984598B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09331277A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5822426A (en) | Balanced hybrid circuit | |
| JP4955455B2 (ja) | 信号受信方法及び受信機 | |
| US7590393B2 (en) | Low-noise transmitter system and method | |
| EP0836203A3 (en) | Amplifying unit comprising an input transformer capable of contributing to a wider frequency band of a broadband amplifier | |
| EP0905925A3 (en) | Light receiving amplifying device | |
| JP2898165B2 (ja) | ハイブリッド回路 | |
| EP0809353A3 (en) | Amplifier for cancelling noise between circuit systems | |
| JP2984598B2 (ja) | 信号伝送回路 | |
| CN116131869A (zh) | 单端模拟信号的接收器装置 | |
| US3983323A (en) | Full-duplex digital transmission line system | |
| JP2001177355A (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
| US4180786A (en) | Impedance-matching circuit using negative low-noise resistance | |
| US3453395A (en) | Solid-state hybrid | |
| JP2641923B2 (ja) | 光受信器初段回路 | |
| US6552615B1 (en) | Method and system for compensation of low-frequency photodiode current in a transimpedance amplifier | |
| JP4294404B2 (ja) | 混成集積回路を有する送受信機 | |
| EP0706729B1 (en) | Signal conditioning apparatus | |
| US7190217B2 (en) | System, method and apparatus for providing ground separation between different environments | |
| US5644574A (en) | Noise canceling single return conductor for multiple signal carrying conductors | |
| KR100694632B1 (ko) | 쌍방향 통신용 송수신기 | |
| JP2751888B2 (ja) | 帯域分割増幅回路 | |
| JPH0736196B2 (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
| US6690235B2 (en) | Distortion generation in balanced and unbalanced signals | |
| US6046634A (en) | Amplifier circuit employing floating error cancellation | |
| JP2594684B2 (ja) | 可変等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |