JP2984598B2 - 信号伝送回路 - Google Patents
信号伝送回路Info
- Publication number
- JP2984598B2 JP2984598B2 JP8150855A JP15085596A JP2984598B2 JP 2984598 B2 JP2984598 B2 JP 2984598B2 JP 8150855 A JP8150855 A JP 8150855A JP 15085596 A JP15085596 A JP 15085596A JP 2984598 B2 JP2984598 B2 JP 2984598B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- signal
- differential amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
Description
し、特に信号出力に重畳したノイズをキャンセルする信
号伝送回路に関する。
受信する伝送回路では、伝送ライン上のノイズ対策とし
て種々の送受回路と伝送ケーブル方式が使用されてい
る。
る場合、送り側は出力信号ラインとともに送り回路のグ
ランドをグランド信号としてこれら一対の信号をアンバ
ランス回路で送出したり、またはバランス回路で差動出
力する方式が採られる。
特性との要求から、単芯シールド、ペアシールド、ツイ
ストシールド、ツイストペアシールド、同軸等のケーブ
ルを適宜必要により使用されている。
図である。
源1からの入力信号31およびグランド信号32を増幅
する差動アンプ3と、差動アンプ3の出力信号33をバ
イパスさせるコンデンサ5と、コンデンサ5およびコン
デンサ12とを接続するカールコード7と、伝送された
出力信号33およびグランド信号32を増幅する差動ア
ンプ13と、ノイズ源2と、グランドラインにノイズ源
2のノイズが重畳したグランド信号32を差動アンプ1
3と接続するカールコード8とから構成されている。
力信号31は雑音源2からのノイズが重畳したグランド
信号32とともに差動アンプ3で差動増幅される。差動
アンプ3の出力信号33はコンデンサ5、カールコード
7、コンデンサ12を通して、差動アンプ13の反転入
力端子(−)に入力される。一方、グランド信号32は
カールコード8により差動アンプ13の非反転入力端子
(+)に入力される。差動アンプ13の出力信号37に
は増幅された入力信号31とともに増幅されたノイズが
混在する。
状にして伸縮等の操作性を考慮した通常の電線コードを
示す。
合、差動アンプ3と接続したコンデンサ5の他の一端に
信号源を加算させて伝送する。この場合、加算した信号
が特に高速のディジタル信号の場合ノイズがグランド信
号32に誘起されることになる。
送回路は、入力信号およびグランド信号に対する差動増
幅器の入力インピーダンスが異るため、また多重化時の
入力信号ラインに含まれるノイズ成分とグランド信号線
のノイズ成分が振幅、位相において異なるため、次段の
差動受け回路のみではノイズ成分をキャンセルできない
という欠点を有している。
効果を上げる場合、多重化して1ラインで伝送せずに別
信号ラインで伝送することになるが、信号ライン増加に
伴なう重量増および経済効果を損なうという欠点を有し
ている。
イズを信号ライン数の増加なくキャンセルできる信号伝
送回路を提供することにある。
は、第1の信号と第2の信号とを差動増幅する第1の差
動増幅器(3)と、この差動増幅器の出力端子に接続し
た第1のコンデンサ(5)と、このコンデンサの他端に
接続した第1の伝送ラインと、この伝送ラインに接続し
た第2のコンデンサ(12)と、前記第2の信号を伝送
する第2の伝送ラインと、この伝送ラインを非反転入力
端子に接続しかつ前記第2のコンデンサ(12)の他端
を反転入力端子に接続した第2の差動増幅器(13)と
を備えた信号伝送回路において、前記第1のコンデンサ
(5)および前記第1の伝送ラインの接続点に接続した
データ発生器(4)と、この接続点と接地点との間に接
続された第1の終端抵抗(6)と、前記第1の伝送ライ
ンおよび前記第2のコンデンサ(12)の接続点に接続
したデータ受信器(11)と、前記第2の伝送ラインお
よび前記第2の差動増幅器(13)の前記非反転入力端
子との間に直列に接続した第3のコンデンサ(9)と、
前記非反転入力端子と接地点との間に接続した第2の終
端抵抗(10)とを有し、前記第1の終端抵抗(6)お
よび前記第2の終端抵抗(10)の抵抗値を等しくしか
つ前記第1のコンデンサ(5)および前記第3のコンデ
ンサ(9)の容量値を等しくしたことを特徴としてい
る。
送ラインおよび前記第2のコンデンサ(12)の接続点
との間に接続した第3の抵抗(16)と、前記第2のコ
ンデンサ(12)の他端と前記第2の差動増幅器(1
3)の反転入力端子との間に接続した第4の抵抗(1
7)と、前記第2の差動増幅器(13)の反転入力端子
および出力端子を接続する第5の抵抗(18)と、前記
第1の伝送ラインと接地点との間に接続した第4のコン
デンサ(19)と、前記第2の終端抵抗(10)に並列
接続した第5のコンデンサ(20)とを有し、前記第1
のコンデンサ(5)および前記第3のコンデンサ(9)
の容量値を等しくしかつ前記第4のコンデンサ(19)
および前記第5のコンデンサ(20)の容量値を等しく
しかつ前記第1の終端抵抗(6)および前記第3の抵抗
(16)の並列合成抵抗値と前記第2の終端抵抗(1
0)の抵抗値とを等しくしたことを特徴としている。
送ラインおよび前記第2のコンデンサ(12)の接続点
との間に接続した第3の抵抗(16)と、前記第2のコ
ンデンサ(12)の他端と前記第2の差動増幅器(1
3)の反転入力端子との間に接続した第4の抵抗(1
7)と、前記第2の差動増幅器(13)の反転入力端子
および出力端子を接続する第5の抵抗(18)と、前記
第1の伝送ラインと接地点との間に接続した第4のコン
デンサ(19)と、前記第2の終端抵抗(10)に並列
接続した第5のコンデンサ(20)と、前記第2の差動
増幅器(13)の非反転入力端子に直列接続した第6の
抵抗(22)および並列接続した第7の抵抗(23)と
を有し、前記第4の抵抗(17)および前記第7の抵抗
(23)の抵抗値の積と前記第5の抵抗(18)および
前記第6の抵抗(22)の抵抗値の積とを等しくしたこ
とを特徴としている。
て図面を参照して説明する。
の形態を示すブロック図である。
信号源1からの入力信号31およびグランド信号32を
増幅する差動アンプ3と、差動アンプ3の出力信号33
をバイパスさせるコンデンサ5と、コンデンサ5および
コンデンサ12とを接続するカールコード7と、伝送さ
れた出力信号33およびグランド信号32を増幅する差
動アンプ13と、ノイズ源2と、フィルタを成すコンデ
ンサ9および抵抗10と、グランドラインにノイズ源2
のノイズが重畳したグランド信号32をコンデンサ9と
接続するカールコード8と、出力信号33にディジタル
信号を多重化するデータ発生器4と、プルダウン抵抗6
と、ディジタル信号を受信するデータ受信器11とから
構成されている。
の反転入力端子(−)に接続され、レベルE1 のノイズ
が重畳したグランド信号32は差動アンプ3の非反転入
力端子(+)に接続されている。ここで差動アンプ3お
よび差動アンプ13の増幅率を1倍として説明する。
レベルE3 は式(1)で与えられる。
5、カールコード7、コンデンサ12を通して差動アン
プ13の反転入力端子(−)に入力される。またカール
コード7の両端にはデータ発生器4およびプルダウン抵
抗6とデータ受信器11とが接続されているが、カール
コード7、データ発生器4、データ受信器11の各々の
インピーダンスは無視できるほど小さいとすると、信号
電圧34のレベルE4は式(2)で与えられる。
入力端子(+)に入力されるとともに、カールコード
8、コンデンサ9および抵抗10からなるフィルタを通
して差動アンプ13の非反転入力端子(+)に入力され
る。
インピーダンスを無視すると、差動アンプ13の非反転
入力端子(+)に入力する信号電圧35のノイズ電圧レ
ベルE5 は式(3)となる。
レベルE6 は式(4)となる。
ノイズ源2のレベルE1 の項がゼロであれば、差動アン
プ13の出力信号36からノイズの混入を防ぐことがで
きる。
の条件は式(5)として求められる。
重化によるデータ発生器4からのグランドラインに誘導
したノイズは差動アンプ13に出力されない。以上が動
作原理である。
タル信号が差動アンプ3の出力に重畳されても、グラン
ド信号に誘導されるノイズがキャンセルされることにな
る。
ロック図である。
からの入力信号31およびグランド信号32を増幅する
差動アンプ3と、差動アンプ3の出力信号33をバイパ
スさせるコンデンサ5と、コンデンサ5およびコンデン
サ12とを接続するカールコード7と、伝送された出力
信号33およびグランド信号32を増幅する差動アンプ
13と、ノイズ源2と、フィルタを成すコンデンサ9お
よび抵抗10と、グランドラインにノイズ源2のノイズ
が重畳したグランド信号32をコンデンサ9と接続する
カールコード8と、出力信号33にディジタル信号を多
重化するデータ発生器4と、プルダウン抵抗6と、ディ
ジタル信号を受信するデータ受信器11と、差動アンプ
3の入力抵抗14および帰還抵抗15と、差動アンプ1
3の入力抵抗17および帰還抵抗18と、カールコード
7の線間容量19と、データ受信器11に接続される抵
抗16と、カールコード8の線間容量20とから構成さ
れている。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
インピーダンスZ(−)は式(6)により、また差動ア
ンプ13の非反転入力端子(+)側のインピーダンスZ
(+)は式(7)により求められる。
動作原理により差動アンプ13の出力にノイズは混入さ
れない。
ロック図である。
からの入力信号31およびグランド信号32を増幅する
差動アンプ3と、差動アンプ3の出力信号33をバイパ
スさせるコンデンサ5と、コンデンサ5およびコンデン
サ12とを接続するカールコード7と、伝送された出力
信号33およびグランド信号32を増幅する差動アンプ
13と、ノイズ源2と、フィルタを成すコンデンサ9お
よび抵抗10と、グランドラインにノイズ源2のノイズ
が重畳したグランド信号32をコンデンサ9と接続する
カールコード8と、出力信号33にディジタル信号を多
重化するデータ発生器4と、プルダウン抵抗6と、ディ
ジタル信号を受信するデータ受信器11と、差動アンプ
3の入力抵抗14および帰還抵抗15と、差動アンプ1
3の入力抵抗17および帰還抵抗18と、カールコード
7の線間容量19と、データ受信器11に接続される抵
抗16と、カールコード8の線間容量20と、プルダウ
ン抵抗6に接続したバイアス電源25と、差動アンプ1
3の非反転入力端子(+)と接地点との間に接続した抵
抗23およびバイアス電源24と、差動アンプ13の非
反転入力端子(+)と直列接続された抵抗22およびコ
ンデンサ21とから構成されている。
対応するものは同一の参照数字または符号を付し、その
説明を省略する。
ンプ13の増幅率は式(8)で与えられる。
ド信号線のノイズを差動アンプ13の出力から除去でき
ると云う考えから、式(9)の条件式が得られる。
例として、式(10)に示す条件により差動アンプ13
の入力インピーダンスを反転入力端子(−)および非反
転入力端子(+)とも同一にできるので、差動アンプ1
3の出力信号からノイズの混入を除去できることにな
る。
回路は、差動入力側のインピーダンス整合を図ることに
より、多重化時に誘導されるノイズの混入を除去できる
という効果を有している。
ルを無用に増加させる必要がないので、経済性に優れる
という効果を有している。
すブロック図である。
ある。
ある。
Claims (3)
- 【請求項1】 第1の信号と第2の信号とを差動増幅す
る第1の差動増幅器(3)と、この差動増幅器の出力端
子に接続した第1のコンデンサ(5)と、このコンデン
サの他端に接続した第1の伝送ラインと、この伝送ライ
ンに接続した第2のコンデンサ(12)と、前記第2の
信号を伝送する第2の伝送ラインと、この伝送ラインを
非反転入力端子に接続しかつ前記第2のコンデンサ(1
2)の他端を反転入力端子に接続した第2の差動増幅器
(13)とを備えた信号伝送回路において、 前記第1のコンデンサ(5)および前記第1の伝送ライ
ンの接続点に接続したデータ発生器(4)と、この接続
点と接地点との間に接続された第1の終端抵抗(6)
と、前記第1の伝送ラインおよび前記第2のコンデンサ
(12)の接続点に接続したデータ受信器(11)と、
前記第2の伝送ラインおよび前記第2の差動増幅器(1
3)の前記非反転入力端子との間に直列に接続した第3
のコンデンサ(9)と、前記非反転入力端子と接地点と
の間に接続した第2の終端抵抗(10)とを有し、前記
第1の終端抵抗(6)および前記第2の終端抵抗(1
0)の抵抗値を等しくしかつ前記第1のコンデンサ
(5)および前記第3のコンデンサ(9)の容量値を等
しくしたことを特徴とする信号伝送回路。 - 【請求項2】 前記データ受信器(11)と前記第1の
伝送ラインおよび前記第2のコンデンサ(12)の接続
点との間に接続した第3の抵抗(16)と、前記第2の
コンデンサ(12)の他端と前記第2の差動増幅器(1
3)の反転入力端子との間に接続した第4の抵抗(1
7)と、前記第2の差動増幅器(13)の反転入力端子
および出力端子を接続する第5の抵抗(18)と、前記
第1の伝送ラインと接地点との間に接続した第4のコン
デンサ(19)と、前記第2の終端抵抗(10)に並列
接続した第5のコンデンサ(20)とを有し、前記第1
のコンデンサ(5)および前記第3のコンデンサ(9)
の容量値を等しくしかつ前記第4のコンデンサ(19)
および前記第5のコンデンサ(20)の容量値を等しく
しかつ前記第1の終端抵抗(6)および前記第3の抵抗
(16)の並列合成抵抗値と前記第2の終端抵抗(1
0)の抵抗値とを等しくしたことを特徴とする請求項1
記載の信号伝送回路。 - 【請求項3】 前記データ受信器(11)と前記第1の
伝送ラインおよび前記第2のコンデンサ(12)の接続
点との間に接続した第3の抵抗(16)と、前記第2の
コンデンサ(12)の他端と前記第2の差動増幅器(1
3)の反転入力端子との間に接続した第4の抵抗(1
7)と、前記第2の差動増幅器(13)の反転入力端子
および出力端子を接続する第5の抵抗(18)と、前記
第1の伝送ラインと接地点との間に接続した第4のコン
デンサ(19)と、前記第2の終端抵抗(10)に並列
接続した第5のコンデンサ(20)と、前記第2の差動
増幅器(13)の非反転入力端子に直列接続した第6の
抵抗(22)および並列接続した第7の抵抗(23)と
を有し、前記第4の抵抗(17)および前記第7の抵抗
(23)の抵抗値の積と前記第5の抵抗(18)および
前記第6の抵抗(22)の抵抗値の積とを等しくしたこ
とを特徴とする請求項1記載の信号伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8150855A JP2984598B2 (ja) | 1996-06-12 | 1996-06-12 | 信号伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8150855A JP2984598B2 (ja) | 1996-06-12 | 1996-06-12 | 信号伝送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331277A JPH09331277A (ja) | 1997-12-22 |
JP2984598B2 true JP2984598B2 (ja) | 1999-11-29 |
Family
ID=15505852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8150855A Expired - Fee Related JP2984598B2 (ja) | 1996-06-12 | 1996-06-12 | 信号伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2984598B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4701096B2 (ja) * | 2006-02-03 | 2011-06-15 | パイオニア株式会社 | コンテンツデータ処理装置および再生装置 |
JP5582134B2 (ja) * | 2009-02-20 | 2014-09-03 | 日本電気株式会社 | 受信回路及び信号受信方法 |
JP6498919B2 (ja) * | 2014-11-28 | 2019-04-10 | 古河電気工業株式会社 | 通信システムおよび通信方法 |
-
1996
- 1996-06-12 JP JP8150855A patent/JP2984598B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09331277A (ja) | 1997-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5822426A (en) | Balanced hybrid circuit | |
JP4955455B2 (ja) | 信号受信方法及び受信機 | |
US7590393B2 (en) | Low-noise transmitter system and method | |
EP0836203A3 (en) | Amplifying unit comprising an input transformer capable of contributing to a wider frequency band of a broadband amplifier | |
EP0905925A3 (en) | Light receiving amplifying device | |
JP2898165B2 (ja) | ハイブリッド回路 | |
EP0809353A3 (en) | Amplifier for cancelling noise between circuit systems | |
JP2984598B2 (ja) | 信号伝送回路 | |
CN116131869A (zh) | 单端模拟信号的接收器装置 | |
US3983323A (en) | Full-duplex digital transmission line system | |
JP2001177355A (ja) | オフセット制御回路及びそれを用いた光受信器並びに光通信システム | |
US4180786A (en) | Impedance-matching circuit using negative low-noise resistance | |
US3453395A (en) | Solid-state hybrid | |
JP2641923B2 (ja) | 光受信器初段回路 | |
US6552615B1 (en) | Method and system for compensation of low-frequency photodiode current in a transimpedance amplifier | |
JP4294404B2 (ja) | 混成集積回路を有する送受信機 | |
EP0706729B1 (en) | Signal conditioning apparatus | |
US7190217B2 (en) | System, method and apparatus for providing ground separation between different environments | |
US5644574A (en) | Noise canceling single return conductor for multiple signal carrying conductors | |
KR100694632B1 (ko) | 쌍방향 통신용 송수신기 | |
JP2751888B2 (ja) | 帯域分割増幅回路 | |
JPH0736196B2 (ja) | 複素数加重係数を有する加算増幅器およびそのような加算増幅器を備えたインターフェイス | |
US6690235B2 (en) | Distortion generation in balanced and unbalanced signals | |
US6046634A (en) | Amplifier circuit employing floating error cancellation | |
JP2594684B2 (ja) | 可変等化器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990907 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |