CN116131869A - 单端模拟信号的接收器装置 - Google Patents

单端模拟信号的接收器装置 Download PDF

Info

Publication number
CN116131869A
CN116131869A CN202111340141.4A CN202111340141A CN116131869A CN 116131869 A CN116131869 A CN 116131869A CN 202111340141 A CN202111340141 A CN 202111340141A CN 116131869 A CN116131869 A CN 116131869A
Authority
CN
China
Prior art keywords
gain
resistor
input
buffer
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111340141.4A
Other languages
English (en)
Inventor
J.A.格林斯莱德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harman International Industries Inc
Original Assignee
Harman International Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harman International Industries Inc filed Critical Harman International Industries Inc
Priority to CN202111340141.4A priority Critical patent/CN116131869A/zh
Priority to EP22205823.2A priority patent/EP4181394A1/en
Priority to US17/982,352 priority patent/US20230155604A1/en
Publication of CN116131869A publication Critical patent/CN116131869A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

提供了一种单端模拟信号接收器装置，通过交流自举输入阻抗实现了应对外部接地电流与未定义的阻抗，同时兼顾电磁兼容性，将接收的单端模拟信号转变为平衡输出的差分信号，并能够使后级电路通过共模抑制输出噪声更低的输出信号。

Description

单端模拟信号的接收器装置
技术领域
本公开内容一般地涉及音频信号的放大和传输接收单元，更具体地，本公开内容涉及用于接收单端模拟信号并设置有悬浮接地的接收器装置。
背景技术
音响***通常是包括物理上相隔较远的多个电子设备通过电缆相互连接组合成的一个***。对于模拟信号，尤其是单端信号，有时会出现因为两个或多个设备各自的接地点之间存在电压差而形成的接地电流或“接地回路”感生噪声的情况，例如如果将信号源装置和接收器共享接地，或者与隐藏电流或信号具有耦合接地端，接收器输入的有用信号中将被引入多余的噪声。如果不能断开接地回路，通常可通过在接收端添加串联阻抗来缓解，即设置悬浮接地(Ground lift)，即浮地。浮地阻抗将电流噪声转变成了电压噪声，采用简单的差分放大电路能够通过实现对差分信号传输的共模抑制(CMRR)以消除共模信号噪声，同时捕捉预期的差模信号。但是，此类电路的缺点是高阻抗组件会增加噪声，而且悬浮的源也变得嘈杂，它也容易受到未接地的或悬浮的设备之间的无法避免的干扰。
因此仍然需要设计出一种用于音频信号输入的接收器装置，其能够将源信号从一个设备组件传输到另一个设备组件，去除接地噪声的同时避免音频污染。
发明内容
本公开内容提供了一种单端模拟信号接收器装置，用于从输入信号端接收单端模拟信号并在输出端输出相对于本地接地端的输出信号。该单端模拟信号的输入参考端通过串联偏置电阻器连接到接收器装置的本地接地端形成悬浮接地，由此产生电压噪声的浮地信号可通过接收器装置中前级经校准的缓冲增益单元进行缓冲及放大以匹配后级平衡电路单元，再通过共模抑制完全消除，从而输出噪声更小的信号。
一方面，本公开内容提供的所述单端模拟信号接收器装置包括缓冲增益单元和具有共模抑制作用的后级平衡电路单元。缓冲增益单元包括连接至所述单端模拟信号接收器装置的输入参考端的第一输入端、连接至本地接地端的第二输入端，和连接至后级平衡电路单元的第二后级输入端的缓冲增益输出端。
后级平衡电路单元包括第一后级输入端、第二后级输入端和后级输出端。第一后级输入端连接至所述单端模拟信号接收器装置的输入信号端，第二后级输入端连接缓冲增益单元的缓冲增益输出端以接收由缓冲增益单元输出的经放大的浮地信号，后级输出端连接到所述单端模拟信号接收器装置的输出端，用于提供输出信号。
偏置电阻器的两端分别连接缓冲增益单元的第一和第二缓冲增益输入端。因此，偏置电阻器上产生的浮地信号在缓冲增益单元先被缓冲并放大，使得即使后级平衡电路单元具有不匹配输入阻抗，经校准的缓冲增益单元也能将浮地信号放大的量用于匹配后级平衡电路单元的输入，使得后级平衡电路单元通过共模抑制完全抑制共模噪声。
另一方面，本公开内容提供的单端模拟信号接收器装置可包括具有第一缓冲增益输入端和第二缓冲增益输入端以及第一缓冲增益输出端和第二缓冲增益输出端的缓冲增益单元。该单端模拟信号接收器装置所接收的单端模拟信号的输入参考端与本地接地端之间串联第一偏置电阻器，该第一偏置电阻器上可形成电压噪声的浮地信号。在输入信号端和缓冲增益单元的第一缓冲增益输入端之间串联连接有第二偏置电阻器，在输入参考端和缓冲增益单元的第二缓冲增益输入端之间串联连接有第三偏置电阻器。此外，在缓冲增益单元的第一缓冲增益输入端和本地接地端之间串联连接有第四偏置电阻器，在缓冲增益单元的第二缓冲增益输入端和本地接地端之间串联连接有第五偏置电阻器。其中第二偏置电阻器和第三偏置电阻器的阻值匹配，第四偏置电阻器和第五偏置电阻器的阻值匹配，从而使得该接收器装置具有平衡的输入阻抗。
缓冲增益单元包括第一运算放大器和第二运算放大器，以及第一增益电阻器、第二增益电阻器，和第三增益电阻器，其中第一运算放大器的同相输入端连接所述缓冲增益单元的第一缓冲增益输入端，第二运算放大器的同相输入端连接所述缓冲增益单元的第二缓冲增益输入端，第一增益电阻器连接所述第一运算放大器的反相输入端和输出端，第二增益电阻器连接所述第一运算放大器的反相输入端和所述第二运算放大器的反相输入端，所第三增益电阻器连接所述第二运算放大器的反相输入端和输出端，其中所述第一运算放大器和所述第二运算放大器各自的输出端分别为缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端。该缓冲增益单元中第一增益电阻器和第二增益电阻器阻值之和匹配第三增益电阻器的阻值。因此，缓冲增益单元可适用于具有平衡的差分输出，并且可直接将共模的浮地信号传递至后级的具有共模抑制作用的电路单元进行消噪。
在所提供的单端模拟信号接收器中，缓冲增益单元的后级还可以接入具有共模抑制作用的后级平衡电路单元。后级平衡电路单元包括连接至缓冲增益单元的所述第一缓冲增益输出端的第一后级输入端，连接至缓冲增益单元的所述第二缓冲增益输出端的第二后级输入端，和后级输出端。该后级输出端连接到所述单端模拟信号接收器装置的输出端以提供输出信号。
本公开内容的又另一方面提供的单端模拟信号接收器装置包括与前一方面配置相同的缓冲增益单元和具有共模抑制作用的后级平衡电路单元，以及单位增益放大器单元。该单端模拟信号接收器装置的输入信号端和输入参考端具有不匹配的输出阻抗，并且输入阻抗也不平衡。
所提供的单端模拟信号接收器装置包括串联连接在缓冲增益单元的第一缓冲增益输入端和第二缓冲增益输入端之间的第一偏置电阻器和第二偏置电阻器，连接在第一偏置电阻器和第二偏置电阻器之间的节点和本地接地端之间的第三偏置电阻器，连接在单端模拟信号接收器装置的输入信号端和缓冲增益单元的第一缓冲增益输入端之间的第四偏置电阻器，连接在单端模拟信号接收器装置的输入参考端和缓冲增益单元的第二缓冲增益输入端之间的第五偏置电阻器，因此第二偏置电阻器、第三偏置电阻器和第五偏置电阻器构成了串联的浮地电阻器，并且形成电压噪声的浮地信号。此外，在缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端之间还先后串联连接有第六偏置电阻器和第七偏置电阻器。单位增益放大器单元仅由一个运算放大器构成，其同相输入端构成的输入端连接在第六和第七偏置电阻器之间的节点，其反相输入端与输出端相连。单位增益放大器单元的输出端和第一、第二、第三偏置电阻器之间的节点之间串联连接有第一电容器。该第一电容器的大小设置为在高于第一预定频率的频率下具有小于第三偏置电阻器的阻值的阻抗。缓冲增益单元还包括串联连接在单位增益放大器单元的输入信号端和输入参考端之间的第二电容器和第三电容器，连接在第二电容器和第三电容器之间的节点和本地接地端之间的第四电容器，和连接在单位增益放大器单元的输出端和第二、第三、第四电容器之间的第八偏置电阻器。第四电容器的大小设置为在低于第二预定频率的频率下具有小于第八偏置电阻器的阻值的阻抗。由于单位增益单元将缓冲增益单元以单位增益传递的共模噪声电压信号耦合反馈给该接收器装置的输入阻抗，使得第一和第二偏置电阻器以及第二和第三电容器能够分别呈现自举，从而使得接收器装置能够克服接收端输出阻抗不匹配，使输入阻抗达到平衡，并且兼顾电磁兼容性，实现消除浮地噪声。
附图说明
在参考附图阅读以下的详细说明后将更好地理解本发明的这些和/或其它特征、方面和优点，贯穿这些附图，其中相同的字符代表相同的部件，其中：
图1示出了依据本公开内容的一个或多个实施例的单端模拟信号的接收器装置的示例性结构图；
图2示出了依据本公开内容的一个或多个实施例的单端模拟信号的接收器装置的另一示例性结构图；
图3示出了依据本公开内容的一个或多个实施例的单端模拟信号的接收器装置的又另一示例性结构图；
图4示出了依据本公开内容的一个或多个实施例的图3所示单端模拟信号的接收器装置被配置成驱动具有CMRR的后置平衡电路的示例性应用场景；
图5示出了依据本公开内容的一个或多个实施例的图3所示单端模拟信号的接收器装置被配置成可为连接到该接收器的电器件供电的单电源轨的示例性应用场景。
具体实施方式
本发明实施例的详细描述如下；然而，应当理解，所公开的实施例仅仅是示例，其可以以各种可替代形式体现。附图不一定按比例描绘；某些特征可能会被扩大化或最小化以显示特定组件的细节。因此，此处公开的具体结构和功能细节不应被解释为限制性的，而仅作为教导本领域技术人员以各种方式实施本公开的代表性基础。
如在本公开中所使用的以单数形式引用并以单词“一”或“一个”修饰的元件或步骤应被理解为不排除具有复数个所述元件或步骤，除非特别说明了这种例外。此外，对本公开的“实施例”或“示例”的引用并不旨在被解释为排他性的，也包括所列举特征的其它实施例的存在。术语“第一”、“第二”、“第三”等仅用作标识，并不旨在对其对象强调个数要求或定位顺序。
当信号源装置和接收器共享接地，或者与隐藏电流或信号具有耦合接地端时，形成的接地回路中流动的接地电流会将噪声强加到接地连接中。日常生活中可见的示例例如，在使用USB为手机充电时，手机又具有连接返回充电单元的音频输出，此时充电电流相当高，并且噪声也很高。因此，通常在本地信号电路中的某一点设置本地接地端，使其作为本地参考地，并通过在音频信号中添加串联阻抗来抑制接地噪声。虽然这个浮地阻抗优选地应添加在音频信号中电流较小的地方，但是浮地阻抗仍然产生了浮地阻抗信号，这是一种具有共模信号性质的电压噪声信号。常规地采用差分放大器能够通过共模抑制有效地去除共模电压噪声。但是，差分放大器受到输入阻抗和元件的匹配的限制，而且放大器额外所需的阻抗部件产生了更多噪声。
本公开内容提供了一种单端模拟信号接收器装置，用于在电缆接收端接收单端模拟输入信号，并在输出端输出噪声更低的输出信号。典型的单端信号输入端由一个信号端构成，其参考端一般为地。
在一个示例中，如图1所示，单端模拟信号接收器装置100在输入端接收单端模拟输入信号。输入端包括标记为IN SIG的输入信号端，以及标记为IN GND的输入参考端。为了消除接地电流噪声，单端模拟信号接收器装置100在输入参考端IN GND接入了浮地电阻器R10，使输入参考端IN GND经由浮地电阻器R10连接到本地参考地，即在本地设置的接地端GND。由此本地信号参考变为电阻器R10一侧的本地接地端GND。由于浮地电阻器R10的接入使得其上流动的接地电流在浮地电阻器R10上产生了浮地信号，这个浮地信号是无用的噪声电压信号，因此应该仔细地感测出这个噪声电压信号，并从信号中减去。
单端模拟信号接收器装置100包括差分放大器110，以期望通过共模抑制有效地除去噪声。可以看出该差分放大器110被配置成了电压模式差分放大器的形式，具有同相输入端102、反相输入端104和输出端。差分放大器110内部包括运算放大器U1和四个增益电阻器R11、R12、R13和R14。增益电阻器R11连接运算放大器U1的输出端和反相输入端，增益电阻器R12连接运算放大器U1的反相输入端和差分放大器110的反相输入端104，增益电阻器R13连接运算放大器U1的同相输入端和差分放大器110的同相输入端102，以及增益电阻器R14连接运算放大器U1的同相输入端和接地端GND。
利用差分放大器110的共模抑制作用可期望消除浮地电阻器R10产生的共模浮地噪声信号，但是因为添加了高阻抗电阻器将会产生更多噪声。为了使差分放大器110能够理想地实现消除浮地信号同时避免电阻器产生的噪声，同时克服反相通路中的噪声增益比信号增益高，本公开内容提供的接收器装置100在差分放大器的前级还设置了一个缓冲增益单元120。如图1所示，缓冲增益单元120提供的同相输入端106和反相输入端108，分别连接浮地电阻R10的上下两端，从而将在浮地电阻器R10上产生的浮地信号馈入放大器单元120中放大，以能够匹配后级的差分放大器。
缓冲增益单元120被配置成具有非反相放大器电路的形式。缓冲增益单元120包括运算放大器U2和两个增益电阻器R15和R16，其中缓冲增益单元120的同相输入端106连接至运算放大器U2的同相输入端，增益电阻器R15连接运算放大器U2的反相输入端和输出端，增益电阻器R16连接运算放大器U2的反相输入端和缓冲增益单元120的反相输入端108并连接接地端。由图1可见，缓冲增益单元120的输出端连接后级差分放大器110的反相输入端104，因此缓冲增益单元120在此起到缓冲和放大浮地信号的作用，经由缓冲增益单元120放大的浮地信号从输出端输出后再加入到后级的反馈网络中，以从信号中被减掉。
此外，进行放大器校准能够使缓冲增益单元120能够补偿后级差分放大器110的同相输入和反相输入之间差分增益的差异。例如，可通过仔细选择最优选的可能的阻抗值，使浮地信号放大值匹配后级差分放大器单元的单端放大反馈值，来获得在几乎没有附加噪声的情况。前级的缓冲增益单元120的浮地信号放大值取决于缓冲增益单元120中的增益电阻器R15和R16，后级差分放大器110的反相单端放大反馈值取决于反相增益电阻器R11和R12。校准的方法是使缓冲增益单元120的增益值与后级单端放大反馈值匹配，即使R11＝R16，以及R12＝R15。一种示例性的电阻值配置为，使浮地电阻器R10阻值为5Ohm，缓冲增益单元120中增益电阻器阻值设为R15＝330Ohm，R16＝1K Ohm，与之匹配的后级平衡电路单元110中增益电阻器阻值设为R1＝1K Ohm，R12＝330Ohm，即，增益电阻器R12和R15的阻值匹配，R11和R16的阻值匹配。从而使差分放大器110能够达到平衡，完全除去浮地信号噪声并且抵消差分放大器阻值产生的自噪声，使得差分放大器110在接收器装置中形成一种后级平衡电路单元。
优选地，还可以加入补偿电阻器R18，用于补偿连接在接收器装置的电路中电阻器的衰减。这些电阻例如包括但不限于差分放大器110的同相增益电阻器R13和R14的衰减。需要注意的是，同相增益电阻器R13和R14不需要分别匹配R12和R11，从而允许R13为低阻抗以保持低噪声，而R14为高阻抗以满足输入阻抗要求。另外还可考虑到在信号输入端输入阻抗(未示出)的衰减。补偿电阻器R18可以例如和缓冲增益单元120的增益电阻R16串联地设置。图1中示例性地示出了将补偿电阻器R18串联在缓冲增益单元120中的运算放大器U1的反相输入端和增益电阻R16之间。一种示例性的电阻器配置为，差分放大器U1的同相增益电阻器R13＝100Ohm和R14＝22k Ohm，这里将补偿电阻器R18的阻值预设为19Ohm，其它适用的阻值也是可用的。如果可能，也可将该预设电阻R18合并入缓冲增益单元120的增益电阻器R16中。
综上所述，在如图1所示的单端模拟信号接收器装置100中，浮地电阻器R10上产生的浮地信号在缓冲增益单元120先被缓冲并放大，使得即使后级平衡电路单元具有不匹配的高同相输入阻抗和低反相输入阻抗，经阻抗校准的缓冲增益单元120也能将该噪声电压信号放大的量用于匹配后级平衡电路单元的输入。而且，还可以通过校准缓冲增益单元120来补偿差分放大器单元的两个输入端差分增益的差异，使得后级平衡电路单元对于共模电压信号的增益为0，因此输入后级平衡电路单元的任何共模电压基本上都被抑制了。而对于差模的有用信号，由后级平衡电路单元的输出端输出，可获得噪声更低的输出信号。
在另一个示例中，如图2所示，单端模拟信号接收器装置200在输入端接收单端模拟输入信号，输入信号端和输入参考端分别标记为IN SIG和IN GND。输入参考端IN GND接入串联的浮地电阻器R20连接到本地接地端GND。
单端模拟信号接收器装置200中设置有缓冲增益单元210，其具有一个输入端202和另一个输入端204。输入信号端IN SIG先串联电阻R21后连接到缓冲增益单元210的单端信号输入端202，同样地，输入参考端IN GND先串联电阻R22后连接到缓冲增益单元210的另一个输入端204。此外，缓冲增益单元210的输入端202和输入端204之间分别串联分压电阻R23和R24后连接到本地接地端GND。如果将分压电阻R23和R24匹配为相同阻值，则可使得缓冲增益单元210的输入端202和输入端204分别成为相对于接地端GND形成正负两侧。经过对输入阻抗进行匹配，将电阻器R21的阻值匹配R22，电阻器R23的阻值匹配R24，即R21＝R22且R23＝R24，使得该单端模拟信号接收器装置200具有平衡的输入阻抗。
单端模拟信号接收器装置200看起来具有类似于仪表放大器的配置。仪表放大器的共模抑制为0，而只是将共模信号直接传递到下一级电路(未示出)。因此，在缓冲增益单元210中，共模信号被缓冲，然后再被传递到下一级电路消除噪声。下一级电路可以是一种具有共模抑制作用的后级平衡电路单元，例如差分放大器，但可以具有相对低的阻抗，从而噪声也很低。或者下一级也可接入一些其他的共模消除装置。
如图2所示的单端模拟信号接收器装置200的缓冲增益单元210将所接收的单端模拟输入信号转变成差分输出信号，在输出端206和208输出。
缓冲增益单元210包括以运算放大器U3为主体的第一放大器和以运算放大器U2为主体的第二放大器，以及增益电阻器R25、R26、R27。增益电阻器R25连接在运算放大器U3的输出端和反相输入端之间，增益电阻器R26连接在两个运算放大器U3、U2各自的反相输入端之间，增益电阻器R27连接在运算放大器U2的反相输入端和输出端之间。缓冲增益单元210中两个运算放大器U3和U2各自的输出端206，208连接缓冲增益单元210的输出端耦合形成差分输出。
有利的是，缓冲增益单元210可有意地设置成使正负两侧的增益不平衡。单端信号输入端的第一放大器的增益为G3＝(1+(R25/R26))。另一输入端的第二放大器具有双重用途，其第一个作用是对输入信号的反相放大，增益为G2＝R27/R26，其第二个作用是作为对浮地电阻器R20所产生的浮地信号的跟踪放大器。因此，将增益电阻器上电阻值设置为R27＝R25+R26，平衡的输出端可具有对单端有用信号的对称输出。而对于共模的噪声信号，尽管存在公差，但仍然可以精确地获得单位增益，随后再由后级的常规低噪声的电路处理。
单端模拟信号接收器装置200的一个示例性配置为，浮地电阻器R20阻值配置为5Ohm，将串联电阻器R21和R22阻值均匹配为100Ohm，将串联的分压电阻器R23和R24阻值均匹配为47k Ohm。将增益电阻器R25、R26阻值的和与R27阻值匹配，使得R25阻值为1.6k Ohm、R26阻值为500Ohm，R27阻值为R25和R26阻值之和，即R27阻值为2.1K Ohm。
因此，采用以单端模拟信号接收器装置200所提供的不平衡的仪表放大器，可将输入的单端信号转化成平衡的差分信号，同时对共模的无用噪声没有影响，从而能够便于后续设置低噪声差分级来消除无用噪声。
如在前面所述的技术方案中所述，接地电流注入浮地部件中会产生噪声。这些接地电流可能来自各种不同噪声源，通常可来自不接地线的低成本开关式供电电源，例如在笔记本电脑、手机和平板电脑上常用的充电器。寄生变压器绕组电容是一种噪声源，但通常会被一般的供电单元(PSU)中设计的较大的Y电容值淹没。这里Y电容是指交流电源输入的火线或零线和信号地之间的电容。对于固态输入接地，这些接地电流仍然存在，但通常是可接受的。当上述方案出现这种情况时，差分输入并不总是能够消除电流流过浮地部件的噪声，这是由于从源端看到的输入阻抗不平衡造成的。
在本公开内容的再一个示例中，如图3所示，单端模拟信号接收器装置300从信号输入端接收单端模拟输入信号。信号输入端标记为IN SIG，输入参考端标记为IN GND。输入信号端IN SIG包括输出阻抗R31，输入参考端IN GND包括输出阻抗R32，输出阻抗R31与R32不匹配。不匹配的输出阻抗R31和R32来源各异，可能来自各级源输出，以及电缆或连接器等，因此在接收器电路中需要克服这种输出阻抗不匹配。
参考图3，单端模拟信号接收器装置300示出为包括缓冲增益单元310和后级平衡电路单元320。缓冲增益单元310包括第一缓冲增益输入端312和第二缓冲增益输入端314。输入信号端IN SIG先串联电阻器R33后连接至缓冲增益单元310的第一缓冲增益输入端312，输入参考端IN GND先串联电阻器R34后连接至缓冲增益单元310的第二缓冲增益输入端314。分压电阻器R35和R36串联连接在缓冲增益单元310的第一缓冲增益输入端312和第二缓冲增益输入端314之间，偏置电阻器R30连接在本地的接地端GND和分压电阻R35和R36之间的节点之间。因此单端模拟输入信号的输入参考端通过电阻器R34、R36、R30悬浮接地，接地电流流动通过R34+R36+R30变为共模的噪声电压形式的浮地信号。
缓冲增益单元310包括第一运算放大器U3和第二运算放大器U2。增益电阻器R37连接第一运算放大器U3的反相输入端和输出端，并且第一运算放大器U3的输出端连接到缓冲增益单元310的第一缓冲增益输出端316，增益电阻器R38连接第一运算放大器U3和第二运算放大器U2各自的反相输入端，增益电阻器R39连接第二运算放大器U2的反相输入端和输出端，并且第二运算放大器U2的输出端连接至缓冲增益单元310的第二缓冲增益输出端318。
单端模拟信号接收器装置300的输入阻抗并未匹配平衡。因此如前面所述的，由于从源端看到的输入阻抗不平衡造成在接收器装置内转换成采用差分输入后级的方法并不总是能够消除接地电流噪声。为了校正输入阻抗，单端模拟信号接收器装置300的缓冲增益单元310还设置了单位增益放大器U4，其结构是一个以同相输入端为输入，且反相输入端与输出端连接的运算放大器。如图3所示，该单位增益放大器U4和与其串联连接的反馈电容器C3一起被连接在阻值相同的电阻器R40和R41之间的节点和电阻器R35、R36和R30之间的节点之间。电阻器R40和R41串联连接在缓冲增益单元310的两个输出端316、318之间，电阻器R35和R36串联连接在缓冲增益单元310的两个输入端312和314之间。
由于单端模拟信号接收器装置300中缓冲增益单元310的共模增益基本为1，该缓冲增益单元310的共模输出通过电阻器R40和R41耦合到单位增益放大器U4。单位增益放大器U4接收信号的共模部分，由单位增益放大器U4和反馈电容C3对其进行缓冲，并用所缓冲的共模信号驱动电阻器R35、R36和R30之间的节点。这样做的结果是，在频率高于约为1Hz的截止频率fc1(该截止频率即反馈电容器C3的阻抗等于电阻器R30的阻值的频率)时，电阻器R35、R36之间的节点处电压提升以跟踪输入共模信号，流过电阻器R35和R36的电流显著减少，导致电阻器R35和R36对共模信号表现出非常高的且相等的交流阻抗。
由此，单位增益放大器U3将信号的共模部分呈现给输入阻抗，通过这种方式有效地使输入阻抗自举并且达到平衡，从而使得尽管输入阻抗对于差分信号的阻抗很低，但任何共模信号都不受影响，因为对共模信号的输入阻抗都很高。这样使接收器装置在接收处的输出阻抗R31和R32不匹配的情况下更加有效，而且这只需增加一个单位增益放大器U4。
由前述可知，维持有效地消除噪声的条件是确保R39＝R37+R38和R33/R35＝R34/R36。有利的是，单端模拟信号接收器装置300可配置成使得R33+R35在相当的程度上大于R34+R36，并且结合R39＝R37+R38。而且，在浮地电阻中，阻值R34+R36经由反馈电容器C3实现了自举。
因此，单端模拟信号接收器装置300通过不平衡的缓冲增益单元310将高增益的差分信号以及相对地被抑制的共模噪声输出至后续的后级平衡电路单元来消除噪声。并且同时通过将电阻值配置为使阻值R33+R35明显大于R34+R36，避免了导致浮地噪声信号太大以至于运算放大器饱和。这种不平衡的输入阻抗还适合于将浮地信号降低到电路的电压范围内，但同时浮地电阻器R34+R36可通过反馈滤波器C3呈现自举，又使得电路对于共模噪声信号保持了高的且两端相等的输入阻抗。
另一方面，单端模拟信号接收器装置300还可包括串联连接在其输入信号端INSIG和输入参考端IN GND之间的滤波电容器C4和C5，以及连接在滤波电容器C4和C5之间的节点与作为本地参考地的本地接地端GND之间的滤波电容器C6。此外，还包括滤波电阻器R42，其连接在单位增益放大器U4的输出端与滤波电容器C4、C5、C6之间的节点之间。
通过配置可使得滤波电阻器R42和滤波电容器C6构成截止频率fc2优选在50000Hz以上的低通滤波器。在低于该截止频率fc2的频率上，滤波电容器C4和C5之间的节点被自举，使得流过滤波电容器C4和C5的交流电流大大降低，从而消除了它们在音频频率上对单端模拟信号接收器装置300的共模抑制比的影响。同时，在截止频率fc2以上的频率上，滤波电容器C6为滤波电容器C4和C5提供了足够的浮地路径，以防止射频信号到达运算放大器U3和U2。有利的是，这里滤波电容器C5可以被设置为比C4大很多，以匹配较小的电阻器R34和R36的值，同时采用较小的滤波电容器C4来匹配电阻器R33和R35，以这样的方式可保持高的共模抑制比。这里一个示例性配置为，电容器C5被设置为相对大的值，例如10nF，以匹配阻值较小的电阻器R34和R36的阻值，例如R34为100Ohm，R36为1k Ohm；电容器C4可被设置为较小，例如100pF，以匹配较大的电阻器R33和R35的阻值，例如R33为10k Ohm,R35为100k Ohm，从而保持高的共模抑制比。
因此，单端模拟信号接收器装置300在整个音源频率范围内提供了良好的共模噪声抑制，而且同时还抑制了射频噪声。单端模拟信号接收器装置300的一种示例性配置中，信号输入端串联电阻器R33阻值10k Ohm，电阻器R35阻值为100k Ohm，另一端串联电阻器R34阻值100Ohm，电阻器R36阻值为1k Ohm，对于差分信号确保R33/R35＝R34/R36的匹配条件。
另外，电阻器R40和R41的电阻匹配为10k Ohm，增益电阻器R37、R38、R39的电阻分别为6.2k、2k和8k Ohm，确保R39＝R37+R38的匹配条件。
滤波电容器C4和C5的电容可分别配置在100pF和10nF的数量级。关于其他无源元件，示例性地，电阻器R30的阻值约为10k Ohm，滤波电阻器R42的阻值在2k Ohm左右，以及反馈电容器C3的电容可配置在100uF的数量级。
至此，输入单端模拟信号接收器装置300中的单端信号可经过缓冲增益单元310转换为差分信号，同时将共模的无用噪声以单位增益传递至缓冲增益单元310的输出。然后单端模拟信号接收器装置300再通过后级电路，例如后级平衡电路单元320的低噪声差分级来消除无用噪声。缓冲增益单元310的两个输出端316、318分别连接后级平衡电路单元320的两个输入端322、324。在图3的示例中，后级平衡电路单元320类似为差分放大器，其中包括运算放大器U1和四个匹配的增益电阻R43、R44、R45、R46组成的电压模式差分放大器，即使增益电阻器R43连接运算放大器U1的同相输入端和本地接地端GND，增益电阻器R44连接运算放大器U1的同相输入端和后级平衡电路单元320的输入端322，增益电阻器R45连接运算放大器U1的反相输入端和后级平衡电路单元320的输入端324，以及增益电阻器R46连接运算放大器U1的反相输入端和输出端，并且运算放大器U1的输出端连接单端模拟信号接收器装置300的输出端OUT。在一个示例性配置中，可将增益电阻R43、R44、R45、R46完全匹配为都具有相同阻值，例如均为10k Ohm。从而这种差分放大器形式的后级平衡电路单元320通过共模抑制消除了共模噪声，在输出端OUT能够输出噪声更低的差分输出信号。或者，为了差分增益和净空需要，只要求增益电阻R44和R45匹配，且R43和R46匹配，而且匹配得越好，共模抑制就越完全。
对于有高输出阻抗的信号源，单端模拟信号接收器装置需要具有高的输入阻抗。此外，由于需要用于驱动输入阻抗低的后级电路，又需要单端模拟信号接收器装置的输出阻抗很低。
图4示出了将图3所示的单端模拟信号接收器装置300应用于驱动低信号输入净空的后级平衡电路的示例性配置400。通过单端模拟信号接收器装置将输入的单端模拟输入信号转换为平衡的差分信号，可用于驱动例如模数转换器(ADC)、调理高保真音频信号等。对于这类低输入阻抗的平衡电路，图4中这部分单端模拟信号接收器装置需要配备低的且平衡的输出信号。如图4所示，单端模拟信号接收器装置配置400与图3中的接收器装置300的区别在于，除了并未示出具体的后级电路以外，还重新配置了缓冲增益单元410的输出阻抗。具体地，使缓冲增益单元410的输出端406、408先分别串联电阻器R47、R48之后，再将电阻器R40和R41串联连接在单端模拟信号接收器装置的两个平衡输出端BAL+和BAL-之间。这里对于电阻器的一个示例性的配置是，将串联电阻器R40和R41阻值匹配地降至120Ohm，另外串联电阻R47、R48的阻值匹配设置为1k Ohm。这样配置的下，降低了缓冲增益单元410的输出阻抗，由其平衡输出端BAL+和BAL-输出的差分信号可用于驱动低输入信号的后级平衡电路，例如可作为模数转换电路ADC的输入。
本公开提供的单端模拟信号接收器装置的另一种具有挑战性的示例性应用如图5所示，将单端模拟信号接收器装置的配置500实施为交流耦合以及低单电压电源轨的应用。该方法可将在本地的接地端GND和电源轨之间某一定义的点用作电压参考，而不会影响不均衡的单端模拟信号接收器装置的性能。
在此前所述的示例中，单端模拟信号接收器装置的运算放大器均采用双轨电源供电。图5中已示出为将所有供电单元的负极连接接地端，从而改用单端轨供电。另外，图5所示的单端模拟信号接收器装置的示例性配置500中，与图3所示的单端模拟信号接收器装置300的不同还在于，单端模拟信号输入信号端IN SIG和输入参考端IN GND在分别串联连接电阻R33和R34之后，又分别串联地接入有滤波电容器C7和C8。使滤波电容器C7和C8配置为匹配的电容值，例如为C7＝C8＝100nF，这样可使得所输入的单端信号能够以本地的接地端GND为中心。
另外，在接收器装置输入端之间串联滤波电容器C7和在C8之后，缓冲增益单元510的两个输入端502、504之间还新接入了另一对串联的电阻器R51、R52。且设有另一电阻器R53，其一端连接至电阻器R51、R52之间的节点，其另一端连接并没有直接接地，而是在其与接地端GND之间提供了一个供电源VS3。在单位增益放大器U4输出端和电阻器R51、R52和R53之间的节点之间连接有反馈电容器C9，其值可配置为例如10uF。电阻器R51和R52串联连接在缓冲增益单元510的两个输入端502、504之间并且具有匹配的阻值为2.7MEG。
对于单端模拟信号接收器装置的应用示例配置500，缓冲增益单元510中的各个偏置电阻值相对图3所示的接收器装置300也需要有所改变，以避免发生削波。在缓冲增益单元510中两个放大器U2和U3必须有增益才能将单端信号转换为差分信号，例如示例性地配置增益电阻R37为2kOhm，R38为10kOhm，以及R39为12k Ohm。为了避免它们使输入级因电阻器R33、R35和R34、R36出现削波，可以先将信号衰减。同样地后级平衡电路单元520中的差分放大器也需要信号衰减以避免削波。此外，电阻器R51、R52和R53将为所需的电源和直流偏置电流提供电流路径，同时在音频频率下展现出很高的阻抗。因此，单端模拟信号接收器装置将消除可能降低放大器的CMRR的源阻抗效应。
如图5所示，在电源偏置电阻器R53和本地接地端GND之间提供的电压源VS3可用于作为那些低阻抗器件供电的单端交流电源。VS3通常在供电单元电压的一半VCC/2左右。而单轨电压源VS3负极为接地端GND，因此信号可以占用VCC和GND之间的任何电压。另外，在后级平衡电路单元520的增益电阻R43处提供的单轨电源VS2通常也是这样，但也可能被偏置用于适应电路的下一部分。通过将电阻器R53连接到供电源VS3而不是本地接地端，为连接到单端模拟信号接收器装置的输入端的电器件提供低压单端电源。所以，输入的单端信号先以本地的接地端GND为中心，然后再接入缓冲增益级510的两个输入502、504，到达运算放大器U2和U3时将信号电平转换为以位于偏置电阻器R53和接地端GND之间的单轨电源VS3的电压为中心。
依据本公开内容所提供的单端模拟信号接收器装置的技术优势在于能够取决于对电路中各部件时值的配置情况可实现几乎无需添加附加的器件，在具有同等的甚至更好的共模抑制下获得更低噪声的输出信号，同时本公开内容所提供的单端模拟信号接收器装置还兼顾电磁兼容性，并且通过交流自举输入阻抗实现了应对外部接地电流与未定义的阻抗。
本公开提及用于从输入信号端接收单端模拟信号并在输出端输出相对于本地接地端的输出信号的单端模拟信号接收器装置，包括以下内容：
第1项：在一个或多个实施例中，本公开提供的一种单端模拟信号接收器装置包括但不限于以下列出的项目：
后级平衡电路单元，具有共模抑制作用，所述后级平衡电路单元包括：
第一后级输入端，其连接至所述单端模拟信号接收器装置的输入信号端；
第二后级输入端，和
后级输出端，其连接到所述单端模拟信号接收器装置的输出端；
缓冲增益单元，包括：
第一缓冲增益输入端，其连接至所述单端模拟信号接收器装置的输入参考端；
第二缓冲增益输入端，其连接至本地接地端，和
缓冲增益输出端，其连接至后级平衡电路单元的所述第二后级输入端；
偏置电阻器，其连接在所述单端模拟信号接收器装置的输入参考端和本地接地端之间。
第2项：如第1项所述的单端模拟信号接收器装置，其中，所述缓冲增益单元还包括第一运算放大器、第一增益电阻器和第二增益电阻器，
其中，所述第一运算放大器的同相输入端连接所述第一缓冲增益输入端，所述第一增益电阻器连接在所述第一运算放大器的输出端和反相输入端之间，所述第二增益电阻器连接在所述第一运算放大器的反相输入端和第二缓冲增益输入端之间，并且所述第一运算放大器的输出端连接缓冲增益输出端。
第3项：如第1至2项所述的单端模拟信号接收器装置，其中
所述后级平衡电路单元还包括第二运算放大器、第三增益电阻器、第四增益电阻器、第五增益电阻器和第六增益电阻器，并且其中
所述第三增益电阻器连接在所述第二运算放大器的同相输入端之间和所述后级平衡电路单元的第一后级输入端之间，所述第四增益电阻器连接在所述第二运算放大器的同相输入端和本地接地端之间，所述第五增益电阻器连接在所述第二运算放大器的反相输入端和输出端之间，所述第六增益电阻器连接在后级平衡电路单元的第二后级输入端和所述第二运算放大器的反相输入端之间，所述第二运算放大器的输出端连接所述后级平衡电路单元的所述后级输出端。
第4项：如第1至3项所述的单端模拟信号接收器装置，其中所述后级平衡电路单元包括差分放大器。
第5项：如第1至4所述的单端模拟信号接收器装置，其中所述第一增益电阻器和所述第六增益电阻器的阻值匹配，所述第二增益电阻器和所述第五增益电阻器的阻值匹配。
第6项：如第1至5项所述的单端模拟信号接收器装置，其中所述缓冲增益单元还包括补偿电阻器，所述补偿电阻器与所述第二增益电阻器串联连接在所述第一运算放大器的反相输入端和本地接地端之间，以补偿所述后级平衡电路单元的所述第三和第四增益电阻器上的阻抗的衰减以及所述单端模拟信号接收器装置的输入阻抗的衰减。
第7项：如第1至6项所述的单端模拟信号接收器装置，其中所述补偿电阻器可并入所述第二增益电阻器。
第8项：一种单端模拟信号接收器装置，从输入信号端接收单端模拟信号，并在输出端输出相对于本地接地端的输出信号，所述单端模拟信号接收器装置包括：
缓冲增益单元，包括
第一缓冲增益输入端和第二缓冲增益输入端；
第一缓冲增益输出端和第二缓冲增益输出端；
第一偏置电阻器，连接在所述输入参考端和所述本地接地端之间；
第二偏置电阻器，连接在所述单端模拟信号接收器装置的输入信号端和所述缓冲增益单元的第一缓冲增益输入端之间；
第三偏置电阻器，连接在所述单端模拟信号接收器装置的输入参考端和所述缓冲增益单元的第二缓冲增益输入端之间；
第四偏置电阻器，连接在所述缓冲增益单元的第一缓冲增益输入端和本地接地端之间；
第五偏置电阻器，连接在所述缓冲增益单元的第二缓冲增益输入端和本地接地端之间，
后级平衡电路单元，具有共模抑制，所述后级平衡电路单元包括：
第一后级输入端，其连接至缓冲增益单元的所述第一缓冲增益输出端；
第二后级输入端，其连接至缓冲增益单元的所述第二缓冲增益输出端，和
后级输出端，其连接到所述单端模拟信号接收器装置的输出端。
第9项：如第8项所述的单端模拟信号接收器装置，其中
所述缓冲增益单元还包括第一运算放大器和第二运算放大器，以及第一增益电阻器、第二增益电阻器，和第三增益电阻器，其中
所述第一运算放大器的同相输入端连接所述缓冲增益单元的第一缓冲增益输入端，所述第二运算放大器的同相输入端连接所述缓冲增益单元的第二缓冲增益输入端，所述第一增益电阻器连接所述第一运算放大器的反相输入端和输出端，所述第二增益电阻器连接所述第一运算放大器的反相输入端和所述第二运算放大器的反相输入端，所述第三增益电阻器连接所述第二运算放大器的反相输入端和输出端，其中
所述第一运算放大器和所述第二运算放大器各自的输出端分别连接缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端。
第10项：如第8至第9项所述的单端模拟信号接收器装置，其中所述第二偏置电阻器和第三偏置电阻器的阻值匹配，且所述第四偏置电阻器和所述第五偏置电阻器的阻值匹配。
第11项：如第8至第10项所述的单端模拟信号接收器装置，其中所述第三增益电阻器的阻值匹配所述第一和第二增益电阻器的阻值的和。
第12项：如第8至第11项所述的单端模拟信号接收器装置，其中所述后级平衡电路单元包括差分放大器。
第13项：一种单端模拟信号接收器装置，用于从输入信号端接收单端模拟信号，并在输出端输出相对于本地接地端的输出信号，所述单端模拟信号接收器装置包括：
缓冲增益单元，包括
第一缓冲增益输入端和第二缓冲增益输入端；
第一缓冲增益输出端和第二缓冲增益输出端，
第一偏置电阻器和第二偏置电阻器，串联连接在所述缓冲增益单元的所述第一缓冲增益输入端和所述第二缓冲增益输入端之间；
第三偏置电阻器，连接在所述第一偏置电阻器和所述第二偏置电阻器之间的节点和所述本地接地端之间；
第四偏置电阻器，连接在所述单端模拟信号接收器装置的输入信号端和所述缓冲增益单元的第一缓冲增益输入端之间；
第五偏置电阻器，连接在所述单端模拟信号接收器装置的输入参考端和所述缓冲增益单元的第二缓冲增益输入端之间；
第六偏置电阻器和第七偏置电阻器，串联连接在所述缓冲增益单元的所述第一缓冲增益输出端和所述第二缓冲增益输出端之间；
单位增益放大器单元，包括输入端和输出端，所述单位增益放大器单元的输入端连接在第六和第七偏置电阻器之间的节点之间；
第一电容器，连接在所述单位增益放大器单元的输出端和所述第一、第二、第三偏置电阻器之间的节点之间，所述第一电容器的大小设置为在高于第一预定频率的频率下具有小于第三偏置电阻器的阻值的阻抗；
第二电容器和第三电容器，串联连接在所述单位增益放大器单元的所述输入信号端和所述输入参考端之间；
第四电容器，连接在所述第二电容器和第三电容器之间的节点和所述本地接地端之间；
第八偏置电阻器，连接在所述单位增益放大器单元的输出端和第二、第三、第四电容器之间，所述第四电容器的大小设置为在低于第二预定频率的频率下具有小于第八偏置电阻器的阻值的阻抗，
后级平衡电路单元，具有共模抑制，所述后级平衡电路单元包括：
第一后级输入端和第二后级输入端，分别连接所述缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端；
后级输出端，其连接到所述单端模拟信号接收器装置的输出端。
第14项：如第13项所述的单端模拟信号接收器装置，其中，所述第四偏置电阻器和第一偏置电阻器阻值的比值与所述第五偏置电阻器和所述第二偏置电阻器阻值的比值匹配。
第15项：如第13至第14项所述的单端模拟信号接收器装置，其中
所述缓冲增益单元还包括第一运算放大器和第二运算放大器，以及第一增益电阻器、第二增益电阻器，和第三增益电阻器，其中
所述第一运算放大器的同相输入端连接所述缓冲增益单元的第一缓冲增益输入端，所述第二运算放大器的同相输入端连接所述缓冲增益单元的第二缓冲增益输入端，所述第一增益电阻器连接所述第一运算放大器的反相输入端和输出端，所述第二增益电阻器连接所述第一运算放大器的反相输入端和所述第二运算放大器的反相输入端，所述第三增益电阻器连接所述第二运算放大器的反相输入端和输出端，其中
所述第一运算放大器和所述第二运算放大器各自的输出端分别连接缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端。
第16项：如第13至第15项所述的单端模拟信号接收器装置，其中所述第三增益电阻器的阻值匹配所述第一和第二增益电阻器的阻值的和。
第17项：如第13至第16项所述的单端模拟信号接收器装置，其中所述第一偏置电阻器和所述第四偏置电阻器阻值的和在相当的程度上大于所述第二偏置电阻器和所述第五偏置电阻器阻值的和。
第18项：如第13至第17项所述的单端模拟信号接收器装置，其中，所述输入信号端和所述输入参考端分别包括不匹配的输出阻抗。
第19项：如第13至第18项所述的单端模拟信号接收器装置，其中，所述第一预定频率约为1Hz，所述第二预定频率约为50000Hz。
第20项：如第13至第19项所述的单端模拟信号接收器装置，
其中，所述第三电容器可被设置为非常大，以匹配阻值较小的第二和第五偏置电阻器，并且其中，所述第二电容器可被设置为较小，以匹配第一和第四偏置电阻器的阻值，以保持高的共模抑制比。
第21项：如第13至第20项所述的单端模拟信号接收器装置，其中，所述单位增益放大器单元包括第三运算放大器，所述第三运算放大器的同相输入端连接所述单位增益放大器单元的输入端，所述第三运算放大器的反相输入端连接所述第三运算放大器的输出端并连接所述单位增益放大器单元的输出端。
第22项：如第13至第21项所述的单端模拟信号接收器装置，其中，降低所述缓冲增益放大单元的输出阻抗，后级平衡电路单元包括模数转换器(ADC)。
第23项：如第13至第22项所述的单端模拟信号接收器装置，还包括：
在第四偏置电阻器和所述缓冲增益单元的第一缓冲增益输入端的连接之间加入的第一平衡电容器，
在第五偏置电阻器和所述缓冲增益单元的第二缓冲增益输入端的连接之间加入的第二平衡电容器，
串联连接在所述缓冲增益单元的第一缓冲增益输入端和所述缓冲增益单元的第二缓冲增益输入端之间的第九偏置电阻器和第十偏置电阻器，以及
连接在单位增益放大器单元输出端和第九偏置电阻器和第十偏置电阻器之间的节点之间的第五电容器，
其中，所述单端模拟信号接收器装置还被配置成为所述输入信号端提供第一单轨电源，所述第一单轨电源负极接本地参考端，正极串联电源偏置电阻器后连接到第九偏置电阻器和第十偏置电阻器之间的节点。
第24项：如第13至第23项所述的单端模拟信号接收器装置，其中，后级平衡电路单元包括第四运算放大器，第四增益电阻器、第五增益电阻器、第六增益电阻器和第七增益电阻器，并且其中所述第四增益电阻器连接在所述第四运算放大器的同相输入端和后级平衡电路单元的第一后级输入端之间，所述第五增益电阻器连接在所述第四运算放大器的同相输入端和本地接地端之间，所述第六增益电阻器连接在所述第四运算放大器的反相输入端和输出端之间，所述第七增益电阻器连接在后级平衡电路单元的第二后级输入端和所述第四运算放大器的反相输入端之间，所述第四运算放大器的输出端连接所述后级输出端。
第25项：如第13至第24项所述的单端模拟信号接收器装置，其中，后级平衡电路单元包括差分放大器。
第26项：如第13至第25项所述的单端模拟信号接收器装置，其中，所述单端模拟信号接收器装置还被配置成为后级平衡电路单元的输出端提供第二单轨电源，其中所述第二单轨电源串联连接在第五增益电阻器和本地接地端之间。

Claims (26)

1.一种单端模拟信号接收器装置，用于从输入信号端接收单端模拟信号，并在输出端输出相对于本地接地端的输出信号，所述单端模拟信号接收器装置包括：
后级平衡电路单元，具有共模抑制，所述后级平衡电路单元包括：
第一后级输入端，其连接至所述单端模拟信号接收器装置的输入信号端；
第二后级输入端，和
后级输出端，其连接到所述单端模拟信号接收器装置的输出端；
缓冲增益单元，包括：
第一缓冲增益输入端，其连接至所述单端模拟信号接收器装置的输入参考端；
第二缓冲增益输入端，其连接至本地接地端，和
缓冲增益输出端，其连接至后级平衡电路单元的所述第二后级输入端；
偏置电阻器，其连接在所述单端模拟信号接收器装置的输入参考端和本地接地端之间。
2.如权利要求1所述的单端模拟信号接收器装置，其中，所述缓冲增益单元还包括第一运算放大器、第一增益电阻器和第二增益电阻器，
其中，所述第一运算放大器的同相输入端连接所述第一缓冲增益输入端，所述第一增益电阻器连接在所述第一运算放大器的输出端和反相输入端之间，所述第二增益电阻器连接在所述第一运算放大器的反相输入端和第二缓冲增益输入端之间，并且所述第一运算放大器的输出端连接缓冲增益输出端。
3.如权利要求2所述的单端模拟信号接收器装置，其中
所述后级平衡电路单元还包括第二运算放大器、第三增益电阻器、第四增益电阻器、第五增益电阻器和第六增益电阻器，并且其中
所述第三增益电阻器连接在所述第二运算放大器的同相输入端之间和所述后级平衡电路单元的第一后级输入端之间，所述第四增益电阻器连接在所述第二运算放大器的同相输入端和本地接地端之间，所述第五增益电阻器连接在所述第二运算放大器的反相输入端和输出端之间，所述第六增益电阻器连接在后级平衡电路单元的第二后级输入端和所述第二运算放大器的反相输入端之间，所述第二运算放大器的输出端连接所述后级平衡电路单元的所述后级输出端。
4.如权利要求3所述的单端模拟信号接收器装置，其中所述后级平衡电路单元包括差分放大器。
5.如权利要求3所述的单端模拟信号接收器装置，其中所述第一增益电阻器和所述第六增益电阻器的阻值匹配，所述第二增益电阻器和所述第五增益电阻器的阻值匹配。
6.如权利要求5所述的单端模拟信号接收器装置，其中所述缓冲增益单元还包括补偿电阻器，所述补偿电阻器与所述第二增益电阻器串联连接在所述第一运算放大器的反相输入端和本地接地端之间，以补偿所述后级平衡电路单元的所述第三和第四增益电阻器上的阻抗的衰减以及所述单端模拟信号接收器装置的输入阻抗的衰减。
7.如权利要求6所述的单端模拟信号接收器装置，其中所述补偿电阻器可并入所述第二增益电阻器。
8.一种单端模拟信号接收器装置，从输入信号端接收单端模拟信号，并在输出端输出相对于本地接地端的输出信号，所述单端模拟信号接收器装置包括：
缓冲增益单元，包括
第一缓冲增益输入端和第二缓冲增益输入端；
第一缓冲增益输出端和第二缓冲增益输出端；
第一偏置电阻器，连接在所述输入参考端和所述本地接地端之间；
第二偏置电阻器，连接在所述单端模拟信号接收器装置的输入信号端和所述缓冲增益单元的第一缓冲增益输入端之间；
第三偏置电阻器，连接在所述单端模拟信号接收器装置的输入参考端和所述缓冲增益单元的第二缓冲增益输入端之间；
第四偏置电阻器，连接在所述缓冲增益单元的第一缓冲增益输入端和本地接地端之间；
第五偏置电阻器，连接在所述缓冲增益单元的第二缓冲增益输入端和本地接地端之间，
后级平衡电路单元，具有共模抑制，所述后级平衡电路单元包括：
第一后级输入端，其连接至缓冲增益单元的所述第一缓冲增益输出端；
第二后级输入端，其连接至缓冲增益单元的所述第二缓冲增益输出端，和
后级输出端，其连接到所述单端模拟信号接收器装置的输出端。
9.如权利要求8所述的单端模拟信号接收器装置，其中
所述缓冲增益单元还包括第一运算放大器和第二运算放大器，以及第一增益电阻器、第二增益电阻器，和第三增益电阻器，其中
所述第一运算放大器的同相输入端连接所述缓冲增益单元的第一缓冲增益输入端，所述第二运算放大器的同相输入端连接所述缓冲增益单元的第二缓冲增益输入端，所述第一增益电阻器连接所述第一运算放大器的反相输入端和输出端，所述第二增益电阻器连接所述第一运算放大器的反相输入端和所述第二运算放大器的反相输入端，所述第三增益电阻器连接所述第二运算放大器的反相输入端和输出端，其中
所述第一运算放大器和所述第二运算放大器各自的输出端分别连接缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端。
10.如权利要求9所述的单端模拟信号接收器装置，其中所述第二偏置电阻器和第三偏置电阻器的阻值匹配，且所述第四偏置电阻器和所述第五偏置电阻器的阻值匹配。
11.如权利要求9所述的单端模拟信号接收器装置，其中所述第三增益电阻器的阻值匹配所述第一和第二增益电阻器的阻值的和。
12.如权利要求9所述的单端模拟信号接收器装置，其中所述后级平衡电路单元包括差分放大器。
13.一种单端模拟信号接收器装置，用于从输入信号端接收单端模拟信号，并在输出端输出相对于本地接地端的输出信号，所述单端模拟信号接收器装置包括：
缓冲增益单元，包括
第一缓冲增益输入端和第二缓冲增益输入端；
第一缓冲增益输出端和第二缓冲增益输出端，
第一偏置电阻器和第二偏置电阻器，串联连接在所述缓冲增益单元的所述第一缓冲增益输入端和所述第二缓冲增益输入端之间；
第三偏置电阻器，连接在所述第一偏置电阻器和所述第二偏置电阻器之间的节点和所述本地接地端之间；
第四偏置电阻器，连接在所述单端模拟信号接收器装置的输入信号端和所述缓冲增益单元的第一缓冲增益输入端之间；
第五偏置电阻器，连接在所述单端模拟信号接收器装置的输入参考端和所述缓冲增益单元的第二缓冲增益输入端之间；
第六偏置电阻器和第七偏置电阻器，串联连接在所述缓冲增益单元的所述第一缓冲增益输出端和所述第二缓冲增益输出端之间
单位增益放大器单元，包括输入端和输出端，所述单位增益放大器单元的输入端连接在第六和第七偏置电阻器之间的节点之间；
第一电容器，连接在所述单位增益放大器单元的输出端和所述第一、第二、第三偏置电阻器之间的节点之间，所述第一电容器的大小设置为在高于第一预定频率的频率下具有小于第三偏置电阻器的阻值的阻抗；
第二电容器和第三电容器，串联连接在所述单位增益放大器单元的所述输入信号端和所述输入参考端之间；
第四电容器，连接在所述第二电容器和第三电容器之间的节点和所述本地接地端之间；
第八偏置电阻器，连接在所述单位增益放大器单元的输出端和第二、第三、第四电容器之间，所述第四电容器的大小设置为在低于第二预定频率的频率下具有小于第八偏置电阻器的阻值的阻抗，
后级平衡电路单元，具有共模抑制，所述后级平衡电路单元包括：
第一后级输入端和第二后级输入端，分别连接所述缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端；
后级输出端，其连接到所述单端模拟信号接收器装置的输出端。
14.如权利要求13所述的单端模拟信号接收器装置，其中，所述第四偏置电阻器和第一偏置电阻器阻值的比值与所述第五偏置电阻器和所述第二偏置电阻器阻值的比值匹配。
15.如权利要求13所述的单端模拟信号接收器装置，其中
所述缓冲增益单元还包括第一运算放大器和第二运算放大器，以及第一增益电阻器、第二增益电阻器，和第三增益电阻器，其中
所述第一运算放大器的同相输入端连接所述缓冲增益单元的第一缓冲增益输入端，所述第二运算放大器的同相输入端连接所述缓冲增益单元的第二缓冲增益输入端，所述第一增益电阻器连接所述第一运算放大器的反相输入端和输出端，所述第二增益电阻器连接所述第一运算放大器的反相输入端和所述第二运算放大器的反相输入端，所述第三增益电阻器连接所述第二运算放大器的反相输入端和输出端，其中
所述第一运算放大器和所述第二运算放大器各自的输出端分别连接缓冲增益单元的第一缓冲增益输出端和第二缓冲增益输出端。
16.如权利要求13所述的单端模拟信号接收器装置，其中所述第三增益电阻器的阻值匹配所述第一和第二增益电阻器的阻值的和。
17.如权利要求15所述的单端模拟信号接收器装置，其中所述第一偏置电阻器和所述第四偏置电阻器阻值的和在相当的程度上大于所述第二偏置电阻器和所述第五偏置电阻器阻值的和。
18.如权利要求13所述的单端模拟信号接收器装置，其中，所述输入信号端和所述输入参考端分别包括不匹配的输出阻抗。
19.如权利要求13所述的单端模拟信号接收器装置，其中，所述第一预定频率约为1Hz，所述第二预定频率约为50000Hz。
20.如权利要求13所述的单端模拟信号接收器装置，
其中，所述第三电容器可被设置为相当大，以匹配阻值较小的第二和第五偏置电阻器，并且其中，所述第二电容器可被设置为较小，以匹配第一和第四偏置电阻器的阻值，以保持高的共模抑制比。
21.如权利要求13所述的单端模拟信号接收器装置，其中，所述单位增益放大器单元包括第三运算放大器，所述第三运算放大器的同相输入端连接所述单位增益放大器单元的输入端，所述第三运算放大器的反相输入端连接所述第三运算放大器的输出端并连接所述单位增益放大器单元的输出端。
22.如权利要求13所述的单端模拟信号接收器装置，其中，降低所述缓冲增益放大单元的输出阻抗，后级平衡电路单元包括模数转换器(ADC)。
23.如权利要求13所述的单端模拟信号接收器装置，还包括：
在第四偏置电阻器和所述缓冲增益单元的第一缓冲增益输入端的连接之间加入的第一平衡电容器，
在第五偏置电阻器和所述缓冲增益单元的第二缓冲增益输入端的连接之间加入的第二平衡电容器，
串联连接在所述缓冲增益单元的第一缓冲增益输入端和所述缓冲增益单元的第二缓冲增益输入端之间的第九偏置电阻器和第十偏置电阻器，以及
连接在单位增益放大器单元输出端和第九偏置电阻器和第十偏置电阻器之间的节点之间的第五电容器，
其中，所述单端模拟信号接收器装置还被配置成为所述输入信号端提供第一单轨电源，所述第一单轨电源负极接本地参考端，正极串联电源偏置电阻器后连接到第九偏置电阻器和第十偏置电阻器之间的节点。
24.如权利要求13所述的单端模拟信号接收器装置，其中，后级平衡电路单元包括第四运算放大器，第四增益电阻器、第五增益电阻器、第六增益电阻器和第七增益电阻器，并且其中所述第四增益电阻器连接在所述第四运算放大器的同相输入端和后级平衡电路单元的第一后级输入端之间，所述第五增益电阻器连接在所述第四运算放大器的同相输入端和本地接地端之间，所述第六增益电阻器连接在所述第四运算放大器的反相输入端和输出端之间，所述第七增益电阻器连接在后级平衡电路单元的第二后级输入端和所述第四运算放大器的反相输入端之间，所述第四运算放大器的输出端连接所述后级输出端。
25.如权利要求24所述的单端模拟信号接收器装置，其中，后级平衡电路单元包括差分放大器。
26.如权利要求24所述的单端模拟信号接收器装置，其中，所述单端模拟信号接收器装置还被配置成为后级平衡电路单元的输出端提供第二单轨电源，其中所述第二单轨电源串联连接在第五增益电阻器和本地接地端之间。
CN202111340141.4A 2021-11-12 2021-11-12 单端模拟信号的接收器装置 Pending CN116131869A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111340141.4A CN116131869A (zh) 2021-11-12 2021-11-12 单端模拟信号的接收器装置
EP22205823.2A EP4181394A1 (en) 2021-11-12 2022-11-07 Single-ended analog signal receiver apparatus
US17/982,352 US20230155604A1 (en) 2021-11-12 2022-11-07 Single-ended analog signal receiver apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111340141.4A CN116131869A (zh) 2021-11-12 2021-11-12 单端模拟信号的接收器装置

Publications (1)

Publication Number Publication Date
CN116131869A true CN116131869A (zh) 2023-05-16

Family

ID=84329791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111340141.4A Pending CN116131869A (zh) 2021-11-12 2021-11-12 单端模拟信号的接收器装置

Country Status (3)

Country Link
US (1) US20230155604A1 (zh)
EP (1) EP4181394A1 (zh)
CN (1) CN116131869A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117411498A (zh) * 2023-12-15 2024-01-16 合肥联宝信息技术有限公司 一种基于单端信号的伪差分抗干扰电路及通信器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240184730A1 (en) * 2022-12-01 2024-06-06 Nxp Usa, Inc. Eusb repeater for passing repeating mode packets between a differential bus and a single-ended bus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152659A (en) * 1977-09-23 1979-05-01 Analogic Corporation Low noise differential amplifier
US5568561A (en) * 1993-04-22 1996-10-22 Whitlock; William E. Differential line receiver with common-mode AC bootstrapping
IT201700100359A1 (it) * 2017-09-07 2019-03-07 St Microelectronics Srl Circuito amplificatore, sistema e dispositivo corrispondenti

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117411498A (zh) * 2023-12-15 2024-01-16 合肥联宝信息技术有限公司 一种基于单端信号的伪差分抗干扰电路及通信器件

Also Published As

Publication number Publication date
EP4181394A1 (en) 2023-05-17
US20230155604A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
EP0799524B1 (en) Differential audio line receiver
EP4181394A1 (en) Single-ended analog signal receiver apparatus
JP3576702B2 (ja) 可変ハイパスフィルタ
US7560969B2 (en) Receiver of high speed digital interface
CA2388039C (en) Improved floating, balanced output circuit
WO1996019866B1 (en) Differential audio line receiver
USRE37130E1 (en) Signal conditioning apparatus
US5479504A (en) Low voltage balanced hybrid circuit with operational amplifiers
US8854139B2 (en) Regulated cascode current mirror scheme for transconductance amplifiers
CN112083751B (zh) 偏压装置
CN108011594A (zh) 差分电流至电压转换器
CN207266266U (zh) 模拟差分电路及音频设备
US5694081A (en) Signal conditioning apparatus
EP0706729B1 (en) Signal conditioning apparatus
US4718083A (en) Differential receive booster amplifier for telephone instruments
US10784923B2 (en) Receiving apparatus and signal transmitting system
JP2984598B2 (ja) 信号伝送回路
US10924140B2 (en) Transmitting apparatus and receiving apparatus
EP0700597B1 (en) Differential audio line receiver
CN107613435B (zh) 音频差分电路
JPH01191506A (ja) 光受信増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication