JP2979731B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2979731B2 JP2979731B2 JP3153658A JP15365891A JP2979731B2 JP 2979731 B2 JP2979731 B2 JP 2979731B2 JP 3153658 A JP3153658 A JP 3153658A JP 15365891 A JP15365891 A JP 15365891A JP 2979731 B2 JP2979731 B2 JP 2979731B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- light
- reticle
- arc
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
素子形成領域の形状に関する。
素子形成領域の形状に関する。
【0002】
【従来の技術】従来、メモリ等の半導体装置の素子分離
には選択酸化法やトレンチ分離法が主に用いられてお
り、特に近年では選択酸化法が主流となっている。
には選択酸化法やトレンチ分離法が主に用いられてお
り、特に近年では選択酸化法が主流となっている。
【0003】図5(a),(b)は従来のフィールド酸
化膜の構造及び製造方法を説明するための平面図及びB
−B線断面図である。
化膜の構造及び製造方法を説明するための平面図及びB
−B線断面図である。
【0004】このフィールド酸化膜の形成に用いるレチ
クルの平面図を図4に示す。
クルの平面図を図4に示す。
【0005】レチクル上でクロム膜等によってつくられ
ている遮光部12Bと、光が透過する透過部11Bが図
4の様な形状の場合、光強度が例えば27%での等強度
分布線13Bは破線で示す様な形状となる(近年の高解
像度のポジ型フォトレジスト膜では、光のまったく照射
されないところを光強度0%、光が最も強く照射される
ところを光強度100%とすると、ほぼ光強度が27%
の等強度分布線上にパターニングされる)。この図4に
示したレチクルでフォトレジスト膜をパターニングする
と、等強度分布線13Bで囲まれ、左右に半径Rを有す
るレジストパターンが得られる。
ている遮光部12Bと、光が透過する透過部11Bが図
4の様な形状の場合、光強度が例えば27%での等強度
分布線13Bは破線で示す様な形状となる(近年の高解
像度のポジ型フォトレジスト膜では、光のまったく照射
されないところを光強度0%、光が最も強く照射される
ところを光強度100%とすると、ほぼ光強度が27%
の等強度分布線上にパターニングされる)。この図4に
示したレチクルでフォトレジスト膜をパターニングする
と、等強度分布線13Bで囲まれ、左右に半径Rを有す
るレジストパターンが得られる。
【0006】従ってこのレジストパターンをエッチンマ
スクとして選択酸化法によりフィールド酸化膜2を形成
すると、図5(a),(b)に示す様になる。すなわ
ち、レジストパターンの部分は素子形成領域3となり、
その周囲全体がフィールド酸化膜2となる。次に、ゲー
ト電極となるポリシリコン膜4等を成膜し、さらにゲー
ト電極形成用のレジストパターン5Aを形成すると、こ
のレジストパターン5Aは、多かれ少なかれ下地のフィ
ールド酸化膜2のエッジが半径Rを持っ凹面鏡状になっ
ているため、集光した光の影響を受けて、反射光による
くぼみ6が形成される。
スクとして選択酸化法によりフィールド酸化膜2を形成
すると、図5(a),(b)に示す様になる。すなわ
ち、レジストパターンの部分は素子形成領域3となり、
その周囲全体がフィールド酸化膜2となる。次に、ゲー
ト電極となるポリシリコン膜4等を成膜し、さらにゲー
ト電極形成用のレジストパターン5Aを形成すると、こ
のレジストパターン5Aは、多かれ少なかれ下地のフィ
ールド酸化膜2のエッジが半径Rを持っ凹面鏡状になっ
ているため、集光した光の影響を受けて、反射光による
くぼみ6が形成される。
【0007】
【発明が解決しようとする課題】上述したように従来の
半導体装置では、素子形成領域はその端部において1つ
の円弧を有する構造となっている。このため、素子形成
領域にゲート電極等の回路パターンを形成する場合、そ
のレジストパターンに反射光によるくぼみが形成され、
回路パターンの寸法不良が発生し、半導体装置の信頼性
及び製造歩留りを低下させるという問題点があった。
半導体装置では、素子形成領域はその端部において1つ
の円弧を有する構造となっている。このため、素子形成
領域にゲート電極等の回路パターンを形成する場合、そ
のレジストパターンに反射光によるくぼみが形成され、
回路パターンの寸法不良が発生し、半導体装置の信頼性
及び製造歩留りを低下させるという問題点があった。
【0008】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成されたフィールド酸化膜により囲ま
れ一対の円弧状パターンを含んで形成された素子形成領
域を有する半導体装置において、前記円弧状パターンは
曲率の異なる複数の円弧で構成されているものである。
半導体基板上に形成されたフィールド酸化膜により囲ま
れ一対の円弧状パターンを含んで形成された素子形成領
域を有する半導体装置において、前記円弧状パターンは
曲率の異なる複数の円弧で構成されているものである。
【0009】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1(a),(b)は本発明の一実施例の
素子形成領域の上面図及びA−A線断面図である。
て説明する。図1(a),(b)は本発明の一実施例の
素子形成領域の上面図及びA−A線断面図である。
【0010】図1(a),(b)において、シリコン基
板1上には選択酸化法により一対の円弧状のパターンを
有するフィールド酸化膜2が形成されており、その内部
は素子形成領域3となっている。そして特にこの素子形
成領域3を構成する一対の円弧状パターンは、半径がR
1 とR2 の2つの円弧により構成されている。
板1上には選択酸化法により一対の円弧状のパターンを
有するフィールド酸化膜2が形成されており、その内部
は素子形成領域3となっている。そして特にこの素子形
成領域3を構成する一対の円弧状パターンは、半径がR
1 とR2 の2つの円弧により構成されている。
【0011】このように構成された素子形成領域3を有
する本実施例においては、その上にゲート電極を形成す
るためにポリシリコン膜4を形成し、このポリシリコン
膜4のエッチングのためにレジストパターン5を形成す
る場合、露光光の反射光の集中が緩和されるため、従来
のようにレジストパターンにくぼみが形成されることは
なくなる。
する本実施例においては、その上にゲート電極を形成す
るためにポリシリコン膜4を形成し、このポリシリコン
膜4のエッチングのためにレジストパターン5を形成す
る場合、露光光の反射光の集中が緩和されるため、従来
のようにレジストパターンにくぼみが形成されることは
なくなる。
【0012】次に、このような2つの円弧を有する素子
形成領域の形成方法について説明する。
形成領域の形成方法について説明する。
【0013】図2は実施例におけるフィールド酸化膜
(素子形成領域)形成用のレチクルの上面図である。
(素子形成領域)形成用のレチクルの上面図である。
【0014】図2においてレチクル上でクロム膜等によ
ってつくられている遮光部12と、光が透過する透過部
11が図の様な形状の場合、光強度が27%での等強度
分布線13は、破線で示す様な2つの半径R1 ,R2 を
持つ円弧を含む形状となる。このレチクルでフォトレジ
スト膜をパターニングすると、等強度分布線13で示し
たレジストパターンが得られる。このレジストパターン
をエッチングマスクとして選択酸化法によりフィールド
酸化膜を形成すると、図1(a),(b)に示した形状
になる。
ってつくられている遮光部12と、光が透過する透過部
11が図の様な形状の場合、光強度が27%での等強度
分布線13は、破線で示す様な2つの半径R1 ,R2 を
持つ円弧を含む形状となる。このレチクルでフォトレジ
スト膜をパターニングすると、等強度分布線13で示し
たレジストパターンが得られる。このレジストパターン
をエッチングマスクとして選択酸化法によりフィールド
酸化膜を形成すると、図1(a),(b)に示した形状
になる。
【0015】図3は本発明の他の実施例に用いるレチク
ルの上面図である。図3に示すように、レチクル上でク
ロム膜等によってつくられている遮光部12Aと、光が
透過する透過部11Aが図の様な点対称形状の場合、光
強度が27%での等強度分布線13Aは、破線で示す様
な2つの半径R3 ,R4 を持つ円弧を含む形状となる。
ルの上面図である。図3に示すように、レチクル上でク
ロム膜等によってつくられている遮光部12Aと、光が
透過する透過部11Aが図の様な点対称形状の場合、光
強度が27%での等強度分布線13Aは、破線で示す様
な2つの半径R3 ,R4 を持つ円弧を含む形状となる。
【0016】この図3のレチクルの様に、階段状の切欠
きをつくった場合でも、図2の斜めの切欠きを有するレ
チクルと同様に、2つの半径Rを持つ円弧を含む様にな
るため、ゲート電極用のレジストパターンは、光の集光
による反射光に起因するくぼみは生じない。
きをつくった場合でも、図2の斜めの切欠きを有するレ
チクルと同様に、2つの半径Rを持つ円弧を含む様にな
るため、ゲート電極用のレジストパターンは、光の集光
による反射光に起因するくぼみは生じない。
【0017】また、上記実施例では、素子形成領域は2
つの円弧を持つパターン形状としたが、円弧の数は2つ
以上であってもよい。
つの円弧を持つパターン形状としたが、円弧の数は2つ
以上であってもよい。
【0018】
【発明の効果】以上説明した様に本発明は、素子形成領
域を複数の円弧を含む形状にすることにより、ゲート電
極等の回路パターンを形成する場合、そのレジストパタ
ーンに反射光によるくぼみの形成を無すことができるた
め、回路パターン寸法の不良をなくすことができる。従
って半導体装置の信頼性及び製造歩留りを向上させるこ
とができる。
域を複数の円弧を含む形状にすることにより、ゲート電
極等の回路パターンを形成する場合、そのレジストパタ
ーンに反射光によるくぼみの形成を無すことができるた
め、回路パターン寸法の不良をなくすことができる。従
って半導体装置の信頼性及び製造歩留りを向上させるこ
とができる。
【図1】本発明の一実施例の上面図及びA−A線断面
図。
図。
【図2】実施例の素子形成領域を形成するためのレチク
ルの上面図。
ルの上面図。
【図3】実施例の他の素子形成領域を形成するためのレ
チクルの上面図。
チクルの上面図。
【図4】従来例の素子形成領域を形成するためのレチク
ルの上面図。
ルの上面図。
【図5】従来の半導体装置の一例の上面図及びB−B線
断面図。
断面図。
1 シリコン基板 2 フィールド酸化膜 3 素子形成領域 4 ポリシリコン膜 5,5A レジストパターン 6 くぼみ 11,11A,11B 透過部 12,12A,12B 遮光部 13,13A,13B 等強度分布線
Claims (1)
- 【請求項1】 半導体基板上に形成されたフィールド酸
化膜により囲まれ一対の円弧状パターンを含んで形成さ
れた素子形成領域を有する半導体装置において、前記円
弧状パターンは曲率の異なる複数の円弧で構成されてい
ることを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3153658A JP2979731B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
EP92305907A EP0520817B1 (en) | 1991-06-26 | 1992-06-26 | Semiconductor device and etching mask used for fabricating the same |
US07/904,953 US5422512A (en) | 1991-06-26 | 1992-06-26 | Semiconductor device and reticle used for fabricating the same |
DE69219818T DE69219818T2 (de) | 1991-06-26 | 1992-06-26 | Halbleiteranordnung und Ätzmaske für ihre Herstellung |
KR92011179A KR970009611B1 (en) | 1991-06-26 | 1992-06-26 | Semiconductor device and reticle used for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3153658A JP2979731B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH053247A JPH053247A (ja) | 1993-01-08 |
JP2979731B2 true JP2979731B2 (ja) | 1999-11-15 |
Family
ID=15567353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3153658A Expired - Fee Related JP2979731B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5422512A (ja) |
EP (1) | EP0520817B1 (ja) |
JP (1) | JP2979731B2 (ja) |
KR (1) | KR970009611B1 (ja) |
DE (1) | DE69219818T2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100208441B1 (ko) * | 1995-06-15 | 1999-07-15 | 김영환 | 포토마스크의 패턴 구조 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3883948A (en) * | 1974-01-02 | 1975-05-20 | Signetics Corp | Semiconductor structure and method |
JPS5165585A (ja) * | 1974-12-04 | 1976-06-07 | Hitachi Ltd | |
GB2117175A (en) * | 1982-03-17 | 1983-10-05 | Philips Electronic Associated | Semiconductor device and method of manufacture |
JPS5922358A (ja) * | 1982-07-28 | 1984-02-04 | Toshiba Corp | 半導体記憶装置 |
US5094973A (en) * | 1987-11-23 | 1992-03-10 | Texas Instrument Incorporated | Trench pillar for wafer processing |
US5021359A (en) * | 1988-06-21 | 1991-06-04 | Harris Corporation | Radiation hardened complementary transistor integrated circuits |
JPH0274039A (ja) * | 1988-09-09 | 1990-03-14 | Texas Instr Japan Ltd | 電子回路装置 |
JPH03296247A (ja) * | 1990-04-13 | 1991-12-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-06-26 JP JP3153658A patent/JP2979731B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-26 DE DE69219818T patent/DE69219818T2/de not_active Expired - Fee Related
- 1992-06-26 KR KR92011179A patent/KR970009611B1/ko not_active IP Right Cessation
- 1992-06-26 US US07/904,953 patent/US5422512A/en not_active Expired - Lifetime
- 1992-06-26 EP EP92305907A patent/EP0520817B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR930001315A (ko) | 1993-01-16 |
US5422512A (en) | 1995-06-06 |
JPH053247A (ja) | 1993-01-08 |
DE69219818D1 (de) | 1997-06-26 |
EP0520817B1 (en) | 1997-05-21 |
EP0520817A2 (en) | 1992-12-30 |
DE69219818T2 (de) | 1997-09-04 |
EP0520817A3 (en) | 1993-10-13 |
KR970009611B1 (en) | 1997-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2862183B2 (ja) | マスクの製造方法 | |
JP3978739B2 (ja) | 半導体用光学近接補償マスク | |
US7674563B2 (en) | Pattern forming method and phase shift mask manufacturing method | |
KR100294869B1 (ko) | 위상시프트마스크 | |
US5731109A (en) | Pattern structure of photomask comprising a sawtooth pattern | |
JPH0950116A (ja) | フォトマスク及びその製造方法並びにそのフォトマスクを用いた露光方法 | |
KR970009825B1 (ko) | 하프톤형 위상반전 마스크 및 그 제조 방법 | |
KR0166497B1 (ko) | 위상반전 마스크 및 그 제조방법 | |
JP2979731B2 (ja) | 半導体装置 | |
KR970007822B1 (ko) | 반도체 장치의 제조 방법 | |
KR20030036124A (ko) | 위상 변이 마스크 제작에서 위상변이 영역 형성시얼라인먼트를 결정하는 방법 | |
JPH10104819A (ja) | 位相シフトマスクとその形成方法 | |
KR970009822B1 (ko) | 하프톤형 위상반전 마스크 및 그 제조방법 | |
JP2636700B2 (ja) | 半導体装置の製造方法 | |
KR0143340B1 (ko) | 위상반전 마스크 | |
JPH04165352A (ja) | フォトマスク | |
JP4876357B2 (ja) | 文字記号部を有する基板とその文字記号部の加工方法 | |
US6716558B1 (en) | Transparent phase shift mask for fabrication of small feature sizes | |
US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
JPH0315845A (ja) | マスク及びマスク作製方法 | |
JP3320062B2 (ja) | マスク及びマスクを用いたパターン形成方法 | |
KR20000001481A (ko) | 하프톤 위상 반전 마스크 및 그 제조방법 | |
JP3007846B2 (ja) | マスク及びその製造方法並びにマスクを用いたパターン形成方法 | |
JP2001166451A (ja) | 3つの異なる位相シフト領域を有する位相シフトマスクおよびその製造方法 | |
US6933085B1 (en) | Transparent phase shift mask for fabrication of small feature sizes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |