JP2972451B2 - ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 - Google Patents
ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式Info
- Publication number
- JP2972451B2 JP2972451B2 JP4218864A JP21886492A JP2972451B2 JP 2972451 B2 JP2972451 B2 JP 2972451B2 JP 4218864 A JP4218864 A JP 4218864A JP 21886492 A JP21886492 A JP 21886492A JP 2972451 B2 JP2972451 B2 JP 2972451B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cache memory
- control software
- hardware control
- hcsw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【０００１】
【産業上の利用分野】本発明はハードウェア制御ソフト
ウェアによるキャッシュメモリ制御方式に関し、特にメ
インメモリ装置から命令語を読み出す際の、キャッシュ
メモリに対するブロックロード時に生起するブロックロ
ード回数の制御及びキャッシュディレクトリ更新の制御
及びキャッシュメモリへのブロックロード抑止動作の制
御におけるハードウェア制御ソフトウェアによるキャッ
シュメモリ制御方式に関する。
ウェアによるキャッシュメモリ制御方式に関し、特にメ
インメモリ装置から命令語を読み出す際の、キャッシュ
メモリに対するブロックロード時に生起するブロックロ
ード回数の制御及びキャッシュディレクトリ更新の制御
及びキャッシュメモリへのブロックロード抑止動作の制
御におけるハードウェア制御ソフトウェアによるキャッ
シュメモリ制御方式に関する。
【０００２】
【従来の技術】主処理装置とメインメモリ装置との動作
スピードギャップを埋めるために、通常、両者の間に高
速・小容量のメモリで構成されるキャッシュメモリ装置
を設ける方策がよく採用される。更に、パイプライン処
理の様な命令語を先取りして実行する方式では、キャッ
シュメモリを命令語用とオペランド用にそれぞれ分離
し、命令語キャッシュメモリとオペランドキャッシュメ
モリとを設けている。
スピードギャップを埋めるために、通常、両者の間に高
速・小容量のメモリで構成されるキャッシュメモリ装置
を設ける方策がよく採用される。更に、パイプライン処
理の様な命令語を先取りして実行する方式では、キャッ
シュメモリを命令語用とオペランド用にそれぞれ分離
し、命令語キャッシュメモリとオペランドキャッシュメ
モリとを設けている。
【０００３】メインメモリ装置は、予め一定の容量にブ
ロック化され、これらのブロック内の一部のブロックに
格納されているデータが、キャッシュメモリ装置内のキ
ャッシュメモリに書込まれている（ブロックロードとい
う）。
ロック化され、これらのブロック内の一部のブロックに
格納されているデータが、キャッシュメモリ装置内のキ
ャッシュメモリに書込まれている（ブロックロードとい
う）。
【０００４】上記メインメモリ装置のブロック内の、ど
のブロックがキャッシュメモリに書込まれているかの情
報は、キャッシュメモリ装置内のキャッシュディレクト
リに書込まれる。
のブロックがキャッシュメモリに書込まれているかの情
報は、キャッシュメモリ装置内のキャッシュディレクト
リに書込まれる。
【０００５】主処理装置からのデータ読み出し要求に対
して、キャッシュディレクトリとキャッシュメモリとが
読み出され、先ずキャッシュディレクトリからの読み出
しデータによって、読み出し要求されているデータがキ
ャッシュメモリに存在するか否かが調べられる。もし存
在（ヒット）していれば、キャッシュメモリからの読み
出しデータ内の該当するデータが主処理装置に送られ
る。また、存在しない（ミスヒット）事が分ると、キャ
ッシュメモリからの読み出しデータは放棄され、メイン
メモリ装置における該当するアドレスを読んで主処理装
置に送出するとともに、前記読み出しデータが含まれる
メインメモリ装置内のデータブロックが、キャッシュメ
モリの空きブロック又は最も不使用時間の長いブロック
にブロックロードされる（ＬＲＵリプレースメント）。
また同時にキャッシュディレクトリ及びＬＲＵリプレー
スメント情報も更新される。
して、キャッシュディレクトリとキャッシュメモリとが
読み出され、先ずキャッシュディレクトリからの読み出
しデータによって、読み出し要求されているデータがキ
ャッシュメモリに存在するか否かが調べられる。もし存
在（ヒット）していれば、キャッシュメモリからの読み
出しデータ内の該当するデータが主処理装置に送られ
る。また、存在しない（ミスヒット）事が分ると、キャ
ッシュメモリからの読み出しデータは放棄され、メイン
メモリ装置における該当するアドレスを読んで主処理装
置に送出するとともに、前記読み出しデータが含まれる
メインメモリ装置内のデータブロックが、キャッシュメ
モリの空きブロック又は最も不使用時間の長いブロック
にブロックロードされる（ＬＲＵリプレースメント）。
また同時にキャッシュディレクトリ及びＬＲＵリプレー
スメント情報も更新される。
【０００６】また、ミスヒット時に実行されるメインメ
モリ装置からのブロックロード回数は、ハードウェアの
構成によって決定された固定値となっている。以上の動
作は、命令語キャッシュメモリの場合も全く同様に行わ
れる。
モリ装置からのブロックロード回数は、ハードウェアの
構成によって決定された固定値となっている。以上の動
作は、命令語キャッシュメモリの場合も全く同様に行わ
れる。
【０００７】一方、主処理装置では、制御記憶容量削
減、ファームウェア設計量削減のために、ハードウェア
／ファームウェア機能のハードウェア制御ソフトウェア
（以下、ＨＣＳＷと記す）化がなされてきている。ＨＣ
ＳＷは、一般ソフトウェアに開放された全命令から選択
したソフトウェア命令群と、ＨＣＳＷサポート命令群と
でコーディングされた機械語命令群であり、メインメモ
リのハードウェア領域に格納されている。
減、ファームウェア設計量削減のために、ハードウェア
／ファームウェア機能のハードウェア制御ソフトウェア
（以下、ＨＣＳＷと記す）化がなされてきている。ＨＣ
ＳＷは、一般ソフトウェアに開放された全命令から選択
したソフトウェア命令群と、ＨＣＳＷサポート命令群と
でコーディングされた機械語命令群であり、メインメモ
リのハードウェア領域に格納されている。
【０００８】主処理装置の動作モードとしては、ソフト
ウェアモードと、ＨＣＳＷモードが存在する。ソフトウ
ェアモードの場合は、ソフトウェアが命令カウンタ、ベ
ースレジスタ、汎用レジスタ等の内容を管理し、主処理
装置はソフトウェアの指示に基づいて動作する。また、
ＨＣＳＷモードの場合は、ソフトウェアが管理していた
命令カウンタ、ベースレジスタ、汎用レジスタ等の内容
は退避し、主処理装置はＨＣＳＷの指示に基づいて動作
する。
ウェアモードと、ＨＣＳＷモードが存在する。ソフトウ
ェアモードの場合は、ソフトウェアが命令カウンタ、ベ
ースレジスタ、汎用レジスタ等の内容を管理し、主処理
装置はソフトウェアの指示に基づいて動作する。また、
ＨＣＳＷモードの場合は、ソフトウェアが管理していた
命令カウンタ、ベースレジスタ、汎用レジスタ等の内容
は退避し、主処理装置はＨＣＳＷの指示に基づいて動作
する。
【０００９】ＨＣＳＷは必要に応じてハードウェアある
いはファームウェアが起動しＨＣＳＷモードに移入し、
処理終了後ソフトウェアモードに移行する。
いはファームウェアが起動しＨＣＳＷモードに移入し、
処理終了後ソフトウェアモードに移行する。
【００１０】また、ＨＣＳＷは、ハードウェア／ファー
ムウェア機能の一部を実現するためのものであるため、
ある機能単位にＨＣＳＷ命令群としてまとまった形でメ
インメモリ上に存在している。ＨＣＳＷにより実現され
る機能としては、いわゆるプロセス管理／スタック処理
／構成制御命令等の制御機能が主であり、従ってＨＣＳ
Ｗの動作としてはループ処理等の繰返し処理は少なく、
シーケンシャルに順次縦方向に実行して行く場合が多
い。このため、ＨＣＳＷ命令群の命令語のメインメモリ
上の配置としては、一般ソフトウェアで言われている様
なループ処理に代表されるメインメモリ上の局所的配置
とはならず、一つの機能を実現するため広範囲にアドレ
ス上連続して配置することが特徴となっている。
ムウェア機能の一部を実現するためのものであるため、
ある機能単位にＨＣＳＷ命令群としてまとまった形でメ
インメモリ上に存在している。ＨＣＳＷにより実現され
る機能としては、いわゆるプロセス管理／スタック処理
／構成制御命令等の制御機能が主であり、従ってＨＣＳ
Ｗの動作としてはループ処理等の繰返し処理は少なく、
シーケンシャルに順次縦方向に実行して行く場合が多
い。このため、ＨＣＳＷ命令群の命令語のメインメモリ
上の配置としては、一般ソフトウェアで言われている様
なループ処理に代表されるメインメモリ上の局所的配置
とはならず、一つの機能を実現するため広範囲にアドレ
ス上連続して配置することが特徴となっている。
【００１１】また、キャッシュメモリ制御方式として
は、一般ソフトウェアとＨＣＳＷとの間に区別はなく、
メインメモリ上のアドレスを基に制御されるのみで、一
般ソフトウェア命令群もＨＣＳＷ命令群も同様の制御を
受け命令語キャッシュメモリへ書込まれる。
は、一般ソフトウェアとＨＣＳＷとの間に区別はなく、
メインメモリ上のアドレスを基に制御されるのみで、一
般ソフトウェア命令群もＨＣＳＷ命令群も同様の制御を
受け命令語キャッシュメモリへ書込まれる。
【００１２】
【発明が解決しようとする課題】上述した従来のキャッ
シュメモリ制御方式では、上述のＨＣＳＷを実行しよう
とする際、命令語キャッシュメモリにミスヒットし、所
定のメインメモリ装置から命令語キャッシュメモリに対
して行われるブロックロード時の読み出しデータ量が、
ある機能を実現するためのＨＣＳＷ命令群のプログラム
量よりはるかに小さいため、また、ブロックロードの回
数も固定であるため、ブロックロードされた命令語キャ
ッシュメモリ内にあるＨＣＳＷ命令分の実行が終了する
と、命令語キャッシュメモリがミスヒットとなり、また
ブロックロードを行う必要が生じる。以後、この状態の
繰返しとなり、ＨＣＳＷで一つの機能を実現する間に、
何度も命令語キャッシュメモリがミスヒットとなり、こ
のため性能が著しく低下するという欠点がある。
シュメモリ制御方式では、上述のＨＣＳＷを実行しよう
とする際、命令語キャッシュメモリにミスヒットし、所
定のメインメモリ装置から命令語キャッシュメモリに対
して行われるブロックロード時の読み出しデータ量が、
ある機能を実現するためのＨＣＳＷ命令群のプログラム
量よりはるかに小さいため、また、ブロックロードの回
数も固定であるため、ブロックロードされた命令語キャ
ッシュメモリ内にあるＨＣＳＷ命令分の実行が終了する
と、命令語キャッシュメモリがミスヒットとなり、また
ブロックロードを行う必要が生じる。以後、この状態の
繰返しとなり、ＨＣＳＷで一つの機能を実現する間に、
何度も命令語キャッシュメモリがミスヒットとなり、こ
のため性能が著しく低下するという欠点がある。
【００１３】また、命令語キャッシュメモリの使用方法
においても、一般ソフトウェア命令とＨＣＳＷ命令との
間に区別を持たず制御し、メインメモリ上のアドレスを
基に、一般ソフトウェア命令群もＨＣＳＷ命令群も同様
に、一括して命令語キャッシュメモリへ書込んでいるた
め、性能上重要度の低いＨＣＳＷ命令群であると分って
いる場合でも、命令語キャッシュメモリへ書込んでしま
い、命令語キャッシュメモリ内の空ブロックが減少、ま
たは、より性能上重要度の高い一般ソフトウェア命令群
及びＨＣＳＷ命令群の存在するブロックが、命令語キャ
ッシュメモリ内より消失してしまうという欠点がある。
においても、一般ソフトウェア命令とＨＣＳＷ命令との
間に区別を持たず制御し、メインメモリ上のアドレスを
基に、一般ソフトウェア命令群もＨＣＳＷ命令群も同様
に、一括して命令語キャッシュメモリへ書込んでいるた
め、性能上重要度の低いＨＣＳＷ命令群であると分って
いる場合でも、命令語キャッシュメモリへ書込んでしま
い、命令語キャッシュメモリ内の空ブロックが減少、ま
たは、より性能上重要度の高い一般ソフトウェア命令群
及びＨＣＳＷ命令群の存在するブロックが、命令語キャ
ッシュメモリ内より消失してしまうという欠点がある。
【００１４】更に、この性能上重要度の低いＨＣＳＷ命
令群が書込まれた事により、本来命令語キャッシュメモ
リ内に格納され続けているべき性能上重要度の高い他の
一般ソフトウェア命令群及びＨＣＳＷ命令群の存在して
いるブロックが、最も不使用時間の長いブロックにブロ
ックロードされる（ＬＲＵリプレースメント）という論
理により、次のブロックロードで置き換えられる対象ブ
ロックとなってしまい、このため、有効に使用されるべ
き命令語キャッシュメモリが有効に使用されないという
欠点がある。
令群が書込まれた事により、本来命令語キャッシュメモ
リ内に格納され続けているべき性能上重要度の高い他の
一般ソフトウェア命令群及びＨＣＳＷ命令群の存在して
いるブロックが、最も不使用時間の長いブロックにブロ
ックロードされる（ＬＲＵリプレースメント）という論
理により、次のブロックロードで置き換えられる対象ブ
ロックとなってしまい、このため、有効に使用されるべ
き命令語キャッシュメモリが有効に使用されないという
欠点がある。
【００１５】
【課題を解決するための手段】本発明のハードウェア制
御ソフトウェアによるキャッシュメモリ制御方式は、メ
インメモリ装置のハードウェア領域に格納された機械語
命令形式のルーチンであるハードウェア制御ソフトウェ
アをマイクロプログラムにより呼出し、前記ハードウェ
ア制御ソフトウェアをマイクロプログラムで逐一実行す
る事によりハードウェアを制御する機能を備え、前記ハ
ードウェア制御ソフトウェア命令と一般ソフトウェァ命
令を区別せず同一のキャッシュメモリに格納する手段を
備え、メインメモリ装置から前記キャッシュメモリに対
するブロックロード時のブロックロード回数を、前記ハ
ードウェア制御ソフトウェアの起動前に変更する手段
と、前記ハードウェア制御ソフトウェアにより任意に変
更する手段と、前記ハードウェア制御ソフトウェアの終
了を契機として、ハードウェア所定のブロックロード回
数に変更する手段とを備え、 前記ブロックロード時に
実行されるＬＲＵリプレースメント情報の更新動作を、
前記ハードウェア制御ソフトウェアの起動前の指示で抑
止する手段と、前記ハードウェア制御ソフトウェアの指
示により抑止する手段と、前記ハードウェア制御ソフト
ウェアの終了を契機に、前記ＬＲＵリプレースメント情
報の更新動作抑止を解除する手段とを備え、キャッシュ
ブロックロードを抑止してキャッシュメモリを経由せず
に命令語を読み出せるように構成し、前記ハードウェア
制御ソフトウェアの起動前にブロックロードの抑止を指
示する手段と、前記ハードウェア制御ソフトウェアによ
りブロックロードの抑止を指示する手段と、前記ハード
ウェア制御ソフトウェアの終了を契機に、前記ブロック
ロードの抑止を解除する手段とを備えて構成される。
御ソフトウェアによるキャッシュメモリ制御方式は、メ
インメモリ装置のハードウェア領域に格納された機械語
命令形式のルーチンであるハードウェア制御ソフトウェ
アをマイクロプログラムにより呼出し、前記ハードウェ
ア制御ソフトウェアをマイクロプログラムで逐一実行す
る事によりハードウェアを制御する機能を備え、前記ハ
ードウェア制御ソフトウェア命令と一般ソフトウェァ命
令を区別せず同一のキャッシュメモリに格納する手段を
備え、メインメモリ装置から前記キャッシュメモリに対
するブロックロード時のブロックロード回数を、前記ハ
ードウェア制御ソフトウェアの起動前に変更する手段
と、前記ハードウェア制御ソフトウェアにより任意に変
更する手段と、前記ハードウェア制御ソフトウェアの終
了を契機として、ハードウェア所定のブロックロード回
数に変更する手段とを備え、 前記ブロックロード時に
実行されるＬＲＵリプレースメント情報の更新動作を、
前記ハードウェア制御ソフトウェアの起動前の指示で抑
止する手段と、前記ハードウェア制御ソフトウェアの指
示により抑止する手段と、前記ハードウェア制御ソフト
ウェアの終了を契機に、前記ＬＲＵリプレースメント情
報の更新動作抑止を解除する手段とを備え、キャッシュ
ブロックロードを抑止してキャッシュメモリを経由せず
に命令語を読み出せるように構成し、前記ハードウェア
制御ソフトウェアの起動前にブロックロードの抑止を指
示する手段と、前記ハードウェア制御ソフトウェアによ
りブロックロードの抑止を指示する手段と、前記ハード
ウェア制御ソフトウェアの終了を契機に、前記ブロック
ロードの抑止を解除する手段とを備えて構成される。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１７】図１は本発明のハードウェア制御ソフトウ
ェアによるキャッシュメモリ制御方式の一実施例を示す
ブロック図である。
ェアによるキャッシュメモリ制御方式の一実施例を示す
ブロック図である。
【００１８】本実施例のハードウェア制御ソフトウェア
によるキャッシュメモリ制御方式をとる命令語キャッシ
ュメモリ装置は、図１に示すように、アドレスレジスタ
１と、ブロック群３、４、５、６を含む命令語キャッシ
ュメモリ２と、ＬＲＵリプレースメント情報８及びブロ
ック群９、１０、１１、１２を含む、命令語キャッシュ
ディレクトリ７と、ヒット検出回路１３、１４、１５、
１６と、命令語キャッシュメモリ制御回路１８と、デー
タ選択回路１９と、アドレス更新回路２０と、命令語キ
ャッシュメモリバッファ装置１７と、バッファ装置制御
回路２１と、命令語キャッシュメモリ書込み制御回路２
２と、ＬＲＵリプレースメント情報更新回路２３とを備
えている。
によるキャッシュメモリ制御方式をとる命令語キャッシ
ュメモリ装置は、図１に示すように、アドレスレジスタ
１と、ブロック群３、４、５、６を含む命令語キャッシ
ュメモリ２と、ＬＲＵリプレースメント情報８及びブロ
ック群９、１０、１１、１２を含む、命令語キャッシュ
ディレクトリ７と、ヒット検出回路１３、１４、１５、
１６と、命令語キャッシュメモリ制御回路１８と、デー
タ選択回路１９と、アドレス更新回路２０と、命令語キ
ャッシュメモリバッファ装置１７と、バッファ装置制御
回路２１と、命令語キャッシュメモリ書込み制御回路２
２と、ＬＲＵリプレースメント情報更新回路２３とを備
えている。
【００１９】図１において、主処理装置（図示されてな
い）によるデータ読み出し要求に対して、主処理装置か
らコマンド１０１及びアドレス信号１０２が命令語キャ
ッシュメモリ装置に送られてくる。アドレス信号１０２
は、アドレスレジスタ１に入力されて保持される。この
アドレス信号１０２の内の中位アドレス信号１０４は、
命令語キャッシュメモリ２と命令語キャッシュディレク
トリ７と命令語キャッシュメモリ書込み抑止回路２２と
におけるカラム番号を指定し、アクセスアドレス信号と
なる。
い）によるデータ読み出し要求に対して、主処理装置か
らコマンド１０１及びアドレス信号１０２が命令語キャ
ッシュメモリ装置に送られてくる。アドレス信号１０２
は、アドレスレジスタ１に入力されて保持される。この
アドレス信号１０２の内の中位アドレス信号１０４は、
命令語キャッシュメモリ２と命令語キャッシュディレク
トリ７と命令語キャッシュメモリ書込み抑止回路２２と
におけるカラム番号を指定し、アクセスアドレス信号と
なる。
【００２０】命令語キャッシュディレクトリ７のブロッ
ク群９、１０、１１、１２からは、中位アドレス信号１
０４によって指定されるカラム番号から、そのロード内
容がそれぞれヒット検出回路１３、１４、１５、１６に
対して読み出される。またＬＲＵリプレースメント情報
８も、中位アドレス信号１０４によって指定されるカラ
ム番号部分が更新される。この時、ＨＣＳＷ命令群によ
り指定されたＬＲＵリプレースメント更新抑止信号１２
５が主処理装置より送られていれば、ＬＲＵリプレース
メント情報更新回路２３の動作が中止され、ＬＲＵリプ
レースメント情報８は更新されず、旧値の状態を保持し
たままとなる。
ク群９、１０、１１、１２からは、中位アドレス信号１
０４によって指定されるカラム番号から、そのロード内
容がそれぞれヒット検出回路１３、１４、１５、１６に
対して読み出される。またＬＲＵリプレースメント情報
８も、中位アドレス信号１０４によって指定されるカラ
ム番号部分が更新される。この時、ＨＣＳＷ命令群によ
り指定されたＬＲＵリプレースメント更新抑止信号１２
５が主処理装置より送られていれば、ＬＲＵリプレース
メント情報更新回路２３の動作が中止され、ＬＲＵリプ
レースメント情報８は更新されず、旧値の状態を保持し
たままとなる。
【００２１】また、命令語キャッシュメモリ２のブロッ
ク群３、４、５、６からは、同様に中位アドレス信号１
０４によって指定されるカラム番号から、そのロード内
容がデータ選択回路１９に対して読み出される。
ク群３、４、５、６からは、同様に中位アドレス信号１
０４によって指定されるカラム番号から、そのロード内
容がデータ選択回路１９に対して読み出される。
【００２２】ヒット検出回路１３、１４、１５、１６に
おいては、ブロック群９、１０、１１、１２の有効ビッ
トが有効表示を示している場合、読み出されるデータビ
ットとアドレスレジスタ１から送られてくる上位アドレ
ス１０３とが比較照合され、ヒットまたはミスヒットの
状態を示すヒット信号１１０、１１１、１１２、１１３
が、それぞれ命令語キャッシュメモリ制御回路１８に送
られる。
おいては、ブロック群９、１０、１１、１２の有効ビッ
トが有効表示を示している場合、読み出されるデータビ
ットとアドレスレジスタ１から送られてくる上位アドレ
ス１０３とが比較照合され、ヒットまたはミスヒットの
状態を示すヒット信号１１０、１１１、１１２、１１３
が、それぞれ命令語キャッシュメモリ制御回路１８に送
られる。
【００２３】この過程において、ヒット検出回路１３、
１４、１５、１６からそれぞれ命令語キャッシュメモリ
制御回路１８に送られてくるヒット信号１１０、１１
１、１１２、１１３が全てミスヒットの状態を示す場合
には、前述の命令語キャッシュメモリ２のブロック群
３、４、５、６から読み出されるデータは放棄され、命
令語キャッシュメモリ制御回路１８からは、メインメモ
リ装置（図示されてない）に対して読み出し要求信号１
１７が送出される。この時、ＨＣＳＷ命令群により指定
されたブロックロード回数分、主処理装置より送られて
くるブロックロード要求信号１２６によりメインメモリ
装置に対する読み出し要求が送出される。
１４、１５、１６からそれぞれ命令語キャッシュメモリ
制御回路１８に送られてくるヒット信号１１０、１１
１、１１２、１１３が全てミスヒットの状態を示す場合
には、前述の命令語キャッシュメモリ２のブロック群
３、４、５、６から読み出されるデータは放棄され、命
令語キャッシュメモリ制御回路１８からは、メインメモ
リ装置（図示されてない）に対して読み出し要求信号１
１７が送出される。この時、ＨＣＳＷ命令群により指定
されたブロックロード回数分、主処理装置より送られて
くるブロックロード要求信号１２６によりメインメモリ
装置に対する読み出し要求が送出される。
【００２４】この読み出し要求信号１１７に対して、メ
インメモリ装置からは、所定のカラム番号のブロックか
らデータブロック１０８が送出され、命令語キャッシュ
メモリバッファ装置１７へ送られる。
インメモリ装置からは、所定のカラム番号のブロックか
らデータブロック１０８が送出され、命令語キャッシュ
メモリバッファ装置１７へ送られる。
【００２５】命令語キャッシュメモリバッファ出力デー
タブロック１０９は、ＬＲＵリプレースメント情報８に
よって示されるブロック群、本例の場合においては、命
令語キャッシュメモリ２のブロック群３における、前記
所定のカラム番号のブロックにロードされ、同時に、命
令語キャッシュメモリディレクトリ７のブロック群９に
おいても、所定のカラム番号のブロックに、所定のデー
タビットがロードされる。また、ＬＲＵリプレースメン
ト情報８における所定のカラム番号のブロックも、ＬＲ
Ｕリプレースメント情報更新回路２３の出力信号１０７
がロードされる。この時も、前述のＨＣＳＷ命令群によ
り指定されたＬＲＵリプレースメント情報更新抑止信号
１２５が主処理装置より送られていれば、ＬＲＵリプレ
ースメント情報更新回路２３の動作が中止され、ＬＲＵ
リプレースメント情報８は、更新されず、旧値の状態を
保持したままとなり、今回ロードされたブロック群３
が、次回のブロックロード時のリプレースメント対象ブ
ロック群となる。
タブロック１０９は、ＬＲＵリプレースメント情報８に
よって示されるブロック群、本例の場合においては、命
令語キャッシュメモリ２のブロック群３における、前記
所定のカラム番号のブロックにロードされ、同時に、命
令語キャッシュメモリディレクトリ７のブロック群９に
おいても、所定のカラム番号のブロックに、所定のデー
タビットがロードされる。また、ＬＲＵリプレースメン
ト情報８における所定のカラム番号のブロックも、ＬＲ
Ｕリプレースメント情報更新回路２３の出力信号１０７
がロードされる。この時も、前述のＨＣＳＷ命令群によ
り指定されたＬＲＵリプレースメント情報更新抑止信号
１２５が主処理装置より送られていれば、ＬＲＵリプレ
ースメント情報更新回路２３の動作が中止され、ＬＲＵ
リプレースメント情報８は、更新されず、旧値の状態を
保持したままとなり、今回ロードされたブロック群３
が、次回のブロックロード時のリプレースメント対象ブ
ロック群となる。
【００２６】また、一方においてデータ選択回路１９に
入力される命令語キャッシュメモリバッファ出力データ
ブロック１０９は、アドレスレジスタ１から命令語キャ
ッシュメモリ制御回路１８に入力される低位アドレス信
号１０５を介して生成されデータ選択回路１９に入力さ
れる制御信号１２７により制御されて、主処理装置から
の読み出し対象ワードのみが選択されて、読み出しデー
タ１１９として主処理装置は送出される。言うまでもな
く命令語キャッシュメモリ制御回路１８からは、読み出
しデータ１１９とともにリプライ信号１１８も主処理装
置へ送出される。
入力される命令語キャッシュメモリバッファ出力データ
ブロック１０９は、アドレスレジスタ１から命令語キャ
ッシュメモリ制御回路１８に入力される低位アドレス信
号１０５を介して生成されデータ選択回路１９に入力さ
れる制御信号１２７により制御されて、主処理装置から
の読み出し対象ワードのみが選択されて、読み出しデー
タ１１９として主処理装置は送出される。言うまでもな
く命令語キャッシュメモリ制御回路１８からは、読み出
しデータ１１９とともにリプライ信号１１８も主処理装
置へ送出される。
【００２７】また、この時、複数回のブロックロード要
求がＨＣＳＷ命令群により指示されていれば、ブロック
ロード要求回数分のデータブロックが命令語キャッシュ
メモリバッファ装置１７に保持される。更に、ＨＣＳＷ
命令群により指示された複数回ブロックロード要求信号
１２３により、バッファ装置制御回路２１から、バッフ
ァ制御信号１２４が出力され、所定のデータブロックが
命令語キャッシュメモリバッファ出力データブロック１
０９として、命令語キャッシュメモリバッファ装置１７
より送出される。また、これと同期して、主処理装置よ
りアドレス更新信号１２１がアドレス更新回路２１に送
出され、前述の所定のデータブロックのアドレスを示す
中位アドレス１２０が生成され、アドレスレジスタ１が
更新される。以下、前述の動作が、ブロックロード要求
回数がつきるまで繰返される。
求がＨＣＳＷ命令群により指示されていれば、ブロック
ロード要求回数分のデータブロックが命令語キャッシュ
メモリバッファ装置１７に保持される。更に、ＨＣＳＷ
命令群により指示された複数回ブロックロード要求信号
１２３により、バッファ装置制御回路２１から、バッフ
ァ制御信号１２４が出力され、所定のデータブロックが
命令語キャッシュメモリバッファ出力データブロック１
０９として、命令語キャッシュメモリバッファ装置１７
より送出される。また、これと同期して、主処理装置よ
りアドレス更新信号１２１がアドレス更新回路２１に送
出され、前述の所定のデータブロックのアドレスを示す
中位アドレス１２０が生成され、アドレスレジスタ１が
更新される。以下、前述の動作が、ブロックロード要求
回数がつきるまで繰返される。
【００２８】また、この時、ＨＣＳＷ命令群により、命
令語キャッシュメモリブロックロード抑止要求が出てい
れば、主処理装置より命令語キャッシュメモリ書込み動
作抑止要求信号１２２が、命令語キャッシュメモリ書込
み制御回路２２に送出され、命令語キャッシュメモリ書
込み制御回路２２より、書込み抑止信号１２８が出力さ
れ、命令語キャッシュメモリ２への書込みが抑止され
る。言うまでもなく命令語キャッシュメモリディレクト
リ７の更新も抑止される。また、この時の命令語キャッ
シュメモリバッファ出力データブロック１０９は、デー
タ選択回路１９へ送出され、制御信号１２７により、所
定のワードが読み出しデータ１１９として主処理装置へ
送出される。命令語キャッシュメモリ制御回路１８から
も、前述の説明と同様に、主処理装置へリプライ信号１
１８が送出される。
令語キャッシュメモリブロックロード抑止要求が出てい
れば、主処理装置より命令語キャッシュメモリ書込み動
作抑止要求信号１２２が、命令語キャッシュメモリ書込
み制御回路２２に送出され、命令語キャッシュメモリ書
込み制御回路２２より、書込み抑止信号１２８が出力さ
れ、命令語キャッシュメモリ２への書込みが抑止され
る。言うまでもなく命令語キャッシュメモリディレクト
リ７の更新も抑止される。また、この時の命令語キャッ
シュメモリバッファ出力データブロック１０９は、デー
タ選択回路１９へ送出され、制御信号１２７により、所
定のワードが読み出しデータ１１９として主処理装置へ
送出される。命令語キャッシュメモリ制御回路１８から
も、前述の説明と同様に、主処理装置へリプライ信号１
１８が送出される。
【００２９】図２は、本発明のＨＣＳＷ起動前に命令語
キャッシュメモリ２のブロックロード時の動作を変更す
るためのＨＣＳＷ起動方法の一実施例を示す図である。
キャッシュメモリ２のブロックロード時の動作を変更す
るためのＨＣＳＷ起動方法の一実施例を示す図である。
【００３０】本実施例では、各テーブルのポインタをた
どる事により、一つの処理を実現するＨＣＳＷ命令群に
たどりつく様になっている。今、起動アドレス格納テー
ブルポインタ２００は、起動アドレス格納テーブル２１
０の先頭を指している。起動アドレス格納テーブル２１
０は、複数のエントリーを順次配列することにより構成
される。ＨＣＳＷが実現する一つの処理に対応して一つ
のエントリーが存在する。各エントリーは制御情報フィ
ールド２１１と起動アドレス情報フィールド２１２を含
む。制御情報フィールド２１１は、ＨＣＳＷへの移入に
先立ち処理する内容に関する情報を格納しており、本発
明での命令語キャッシュメモリに関する制御情報のブロ
ックロード回数、ＬＲＵリプレースメント情報の更新抑
止情報、命令語キャッシュメモリへのブロックロード抑
止情報等を含んでいる。起動アドレス情報フィールド２
１２は、実行されるＨＣＳＷ命令群２２０の先頭アドレ
スを格納している。
どる事により、一つの処理を実現するＨＣＳＷ命令群に
たどりつく様になっている。今、起動アドレス格納テー
ブルポインタ２００は、起動アドレス格納テーブル２１
０の先頭を指している。起動アドレス格納テーブル２１
０は、複数のエントリーを順次配列することにより構成
される。ＨＣＳＷが実現する一つの処理に対応して一つ
のエントリーが存在する。各エントリーは制御情報フィ
ールド２１１と起動アドレス情報フィールド２１２を含
む。制御情報フィールド２１１は、ＨＣＳＷへの移入に
先立ち処理する内容に関する情報を格納しており、本発
明での命令語キャッシュメモリに関する制御情報のブロ
ックロード回数、ＬＲＵリプレースメント情報の更新抑
止情報、命令語キャッシュメモリへのブロックロード抑
止情報等を含んでいる。起動アドレス情報フィールド２
１２は、実行されるＨＣＳＷ命令群２２０の先頭アドレ
スを格納している。
【００３１】ＨＣＳＷへの移入は、ハードウェア及びフ
ァームウェアにより行う。ＨＣＳＷ命令群への移入ルー
チンはまず、共通の前処理としてＨＣＳＷモードへの移
行を表示し、命令カウンタ、ベースレジスタ、汎用レジ
スタ等の退避あるいはＨＣＳＷ専用レジスタ群への切り
替えを行う。その後、起動アドレス格納テーブルポイン
タ２００をもとに、これから実行する処理に対応したエ
ントリーを該テーブル２１０から読み出し、エントリー
の制御情報フィールド２１１を調べる事により移入に先
立って実行すべき個別処理を行い、該エントリーのアド
レス情報フィールド２１２から起動アドレスを判断す
る。
ァームウェアにより行う。ＨＣＳＷ命令群への移入ルー
チンはまず、共通の前処理としてＨＣＳＷモードへの移
行を表示し、命令カウンタ、ベースレジスタ、汎用レジ
スタ等の退避あるいはＨＣＳＷ専用レジスタ群への切り
替えを行う。その後、起動アドレス格納テーブルポイン
タ２００をもとに、これから実行する処理に対応したエ
ントリーを該テーブル２１０から読み出し、エントリー
の制御情報フィールド２１１を調べる事により移入に先
立って実行すべき個別処理を行い、該エントリーのアド
レス情報フィールド２１２から起動アドレスを判断す
る。
【００３２】図２の場合、ＨＣＳＷ命令群２２１、２２
２、２２３の性能上の重要度を各々高位、中位、低位と
設定すると、起動アドレス格納テーブル２１０中の制御
情報フィールド２１１は、各々表１のＨＣＳＷ制御情報
フィールドの設定表に示すように設定できる。
２、２２３の性能上の重要度を各々高位、中位、低位と
設定すると、起動アドレス格納テーブル２１０中の制御
情報フィールド２１１は、各々表１のＨＣＳＷ制御情報
フィールドの設定表に示すように設定できる。
【００３３】
【表１】
【００３４】すなわち、性能上重要度の高位なＨＣＳＷ
命令群２２１では、ブロックロードが複数回実行され、
ＬＲＵリプレースメント情報の更新及び命令語キャッシ
ュメモリへのブロックロードが実施される。これにより
ＨＣＳＷ命令群２２１は、命令語キャッシュメモリを十
分に活用して動作する事になり、ＨＣＳＷ命令群２２１
実行中は命令語キャッシュメモリのミスヒットの回数が
減少し性能向上が期待できる。
命令群２２１では、ブロックロードが複数回実行され、
ＬＲＵリプレースメント情報の更新及び命令語キャッシ
ュメモリへのブロックロードが実施される。これにより
ＨＣＳＷ命令群２２１は、命令語キャッシュメモリを十
分に活用して動作する事になり、ＨＣＳＷ命令群２２１
実行中は命令語キャッシュメモリのミスヒットの回数が
減少し性能向上が期待できる。
【００３５】また、性能上重要度の中位なＨＣＳＷ命令
群２２２では、ブロックロードは複数回実行され、命令
語キャッシュメモリへのブロックロードも実行される
が、ＬＲＵリプレースメント情報は更新されないため、
他のより重要度の高位な一般ソフトウェアおよびＨＣＳ
Ｗ命令群を次のブロックロード時に命令語キャッシュメ
モリから追い出さずに済み、効率的に命令語キャッシュ
メモリが使用される。
群２２２では、ブロックロードは複数回実行され、命令
語キャッシュメモリへのブロックロードも実行される
が、ＬＲＵリプレースメント情報は更新されないため、
他のより重要度の高位な一般ソフトウェアおよびＨＣＳ
Ｗ命令群を次のブロックロード時に命令語キャッシュメ
モリから追い出さずに済み、効率的に命令語キャッシュ
メモリが使用される。
【００３６】また、性能上重要度の低位なＨＣＳＷ命令
群２２３では、命令語キャッシュメモリへのブロックロ
ードが抑止されているため、命令語の読み出しは、毎回
メインメモリ装置から読み出してくる事になり、命令語
キャッシュメモリ上変化はなく、他のより性能上重要度
の高位な一般ソフトウェアおよびＨＣＳＷ命令群が命令
語キャッシュメモリ上に保持されたままとなる。
群２２３では、命令語キャッシュメモリへのブロックロ
ードが抑止されているため、命令語の読み出しは、毎回
メインメモリ装置から読み出してくる事になり、命令語
キャッシュメモリ上変化はなく、他のより性能上重要度
の高位な一般ソフトウェアおよびＨＣＳＷ命令群が命令
語キャッシュメモリ上に保持されたままとなる。
【００３７】以上の様にして、ＨＣＳＷ起動前に命令語
キャッシュメモリのブロックロード時の動作を、各々の
ＨＣＳＷ命令群の性能上の重要度に適した動作に変更す
る事により、命令語キャッシュメモリを有効に使用する
ことができる。
キャッシュメモリのブロックロード時の動作を、各々の
ＨＣＳＷ命令群の性能上の重要度に適した動作に変更す
る事により、命令語キャッシュメモリを有効に使用する
ことができる。
【００３８】図３は、本発明のＨＣＳＷの指示により命
令語キャッシュメモリのブロックロード時の動作を変更
する場合のＨＣＳＷ動作の一実施例を示す図である。
令語キャッシュメモリのブロックロード時の動作を変更
する場合のＨＣＳＷ動作の一実施例を示す図である。
【００３９】図３は、ＨＣＳＷ命令群３１０、３２０、
３３０より構成され、各ＨＣＳＷ命令群の性能上の重要
度は各々高位、中位、低位となっている。また、各ＨＣ
ＳＷ命令群内には、分岐命令３４０および命令語キャッ
シュメモリのブロックロード時の動作を変更するための
ＨＣＳＷサポート命令３４１、３４２、３４３およびＨ
ＣＳＷモード退出用のＨＣＳＷサポート命令３４４が配
置されている。ＨＣＳＷサポート命令３４１、３４２、
３４３で実行される命令語キャッシュメモリのブロック
ロード時の動作の変更内容は、表２のＨＣＳＷサポート
命令の実行内容表に示す様に、
３３０より構成され、各ＨＣＳＷ命令群の性能上の重要
度は各々高位、中位、低位となっている。また、各ＨＣ
ＳＷ命令群内には、分岐命令３４０および命令語キャッ
シュメモリのブロックロード時の動作を変更するための
ＨＣＳＷサポート命令３４１、３４２、３４３およびＨ
ＣＳＷモード退出用のＨＣＳＷサポート命令３４４が配
置されている。ＨＣＳＷサポート命令３４１、３４２、
３４３で実行される命令語キャッシュメモリのブロック
ロード時の動作の変更内容は、表２のＨＣＳＷサポート
命令の実行内容表に示す様に、
【００４０】
【表２】
【００４１】ポート命令３４１では性能上重要度の高位
なＨＣＳＷ命令群を実行する時のブロックロード時の動
作内容となっており、またＨＣＳＷサポート命令３４２
では性能上重要度の中位なＨＣＳＷ命令群を実行する時
のブロックロード時の動作内容となっており、またＨＣ
ＳＷサポート命令３４３では性能上重要度の低位なＨＣ
ＳＷ命令群を実行する時のブロックロード時の動作内容
となっている。
なＨＣＳＷ命令群を実行する時のブロックロード時の動
作内容となっており、またＨＣＳＷサポート命令３４２
では性能上重要度の中位なＨＣＳＷ命令群を実行する時
のブロックロード時の動作内容となっており、またＨＣ
ＳＷサポート命令３４３では性能上重要度の低位なＨＣ
ＳＷ命令群を実行する時のブロックロード時の動作内容
となっている。
【００４２】今、ＨＣＳＷ命令群３１０が動作中である
とすると性能上の重要度が高位であるため、命令語キャ
ッシュメモリのブロックロード時の動作は、ブロックロ
ードは複数回実行され、ＬＲＵリプレースメント情報の
更新も実行され、命令語キャッシュメモリへのブロック
ロードも実行され、命令語キャッシュメモリを十分に使
用している状態となっている。
とすると性能上の重要度が高位であるため、命令語キャ
ッシュメモリのブロックロード時の動作は、ブロックロ
ードは複数回実行され、ＬＲＵリプレースメント情報の
更新も実行され、命令語キャッシュメモリへのブロック
ロードも実行され、命令語キャッシュメモリを十分に使
用している状態となっている。
【００４３】ＨＣＳＷの動作がＨＣＳＷ命令群３１０よ
りＨＣＳＷ命令群３２０へ移る場合、ＨＣＳＷ命令群３
１０ではＨＣＳＷサポート命令３４２が実行され、命令
語キャッシュメモリのブロックロード時の動作は、ブロ
ックロード回数は複数回実行、ＬＲＵリプレースメント
情報の更新動作は抑止、命令語キャッシュメモリへのブ
ロックロードは実行されるという性能上重要度の中位な
ＨＣＳＷ命令群に適した内容に設定される。この後、分
岐命令３４０が実行されＨＣＳＷの動作がＨＣＳＷ命令
群３２０へ移るが、この時ＨＣＳＷ命令群３２０の命令
語の取り出しで命令語キャッシュメモリのミスヒットが
発生し、命令語キャッシュメモリへのブロックロードが
実行される。この時実行されるブロックロード時の動作
は、前述のＨＣＳＷサポート命令３４２で設定された性
能上重要度の中位なＨＣＳＷ命令群に適した動作とな
り、以後ＨＣＳＷ命令群３２０はこの状態で動作し続け
る。また、更にＨＣＳＷ命令群３２０よりＨＣＳＷ命令
群３３０へＨＣＳＷの動作が移る場合は、ＨＣＳＷサポ
ート命令３４３が実行され、ＨＣＳＷ命令群３３０が動
作する時には、命令語キャッシュメモリのブロックロー
ド時の動作は性能上重要度の低位なＨＣＳＷ命令群に適
した動作となっている。また、更にＨＣＳＷ命令群３３
０よりＨＣＳＷ命令群３１０へＨＣＳＷの動作が移る場
合は、ＨＣＳＷサポート命令３４１が実行され、ＨＣＳ
Ｗ命令群３１０が動作する時には、命令語キャッシュメ
モリのブロックロード時の動作は性能上重要度の高位な
ＨＣＳＷ命令群に適した動作となっている。
りＨＣＳＷ命令群３２０へ移る場合、ＨＣＳＷ命令群３
１０ではＨＣＳＷサポート命令３４２が実行され、命令
語キャッシュメモリのブロックロード時の動作は、ブロ
ックロード回数は複数回実行、ＬＲＵリプレースメント
情報の更新動作は抑止、命令語キャッシュメモリへのブ
ロックロードは実行されるという性能上重要度の中位な
ＨＣＳＷ命令群に適した内容に設定される。この後、分
岐命令３４０が実行されＨＣＳＷの動作がＨＣＳＷ命令
群３２０へ移るが、この時ＨＣＳＷ命令群３２０の命令
語の取り出しで命令語キャッシュメモリのミスヒットが
発生し、命令語キャッシュメモリへのブロックロードが
実行される。この時実行されるブロックロード時の動作
は、前述のＨＣＳＷサポート命令３４２で設定された性
能上重要度の中位なＨＣＳＷ命令群に適した動作とな
り、以後ＨＣＳＷ命令群３２０はこの状態で動作し続け
る。また、更にＨＣＳＷ命令群３２０よりＨＣＳＷ命令
群３３０へＨＣＳＷの動作が移る場合は、ＨＣＳＷサポ
ート命令３４３が実行され、ＨＣＳＷ命令群３３０が動
作する時には、命令語キャッシュメモリのブロックロー
ド時の動作は性能上重要度の低位なＨＣＳＷ命令群に適
した動作となっている。また、更にＨＣＳＷ命令群３３
０よりＨＣＳＷ命令群３１０へＨＣＳＷの動作が移る場
合は、ＨＣＳＷサポート命令３４１が実行され、ＨＣＳ
Ｗ命令群３１０が動作する時には、命令語キャッシュメ
モリのブロックロード時の動作は性能上重要度の高位な
ＨＣＳＷ命令群に適した動作となっている。
【００４４】すなわち、命令語キャッシュメモリのブロ
ックロード時の動作を、性能上重要度の高位なＨＣＳＷ
命令群へＨＣＳＷの動作が移る場合には、ＨＣＳＷサポ
ート命令３４１を実行する事により、性能上重要度の高
位なＨＣＳＷ命令群に適した動作に変更し、また性能上
重要度の中位なＨＣＳＷ命令群へＨＣＳＷの動作が移る
場合には、ＨＣＳＷサポート命令３４２を実行する事に
より、性能上重要度の中位なＨＣＳＷ命令群に適した動
作に変更し、また性能上重要度の低位なＨＣＳＷ命令群
へＨＣＳＷの動作が移る場合には、ＨＣＳＷサポート命
令３４３を実行する事により、性能上重要度の低位なＨ
ＣＳＷ命令群に適した動作に変更している。
ックロード時の動作を、性能上重要度の高位なＨＣＳＷ
命令群へＨＣＳＷの動作が移る場合には、ＨＣＳＷサポ
ート命令３４１を実行する事により、性能上重要度の高
位なＨＣＳＷ命令群に適した動作に変更し、また性能上
重要度の中位なＨＣＳＷ命令群へＨＣＳＷの動作が移る
場合には、ＨＣＳＷサポート命令３４２を実行する事に
より、性能上重要度の中位なＨＣＳＷ命令群に適した動
作に変更し、また性能上重要度の低位なＨＣＳＷ命令群
へＨＣＳＷの動作が移る場合には、ＨＣＳＷサポート命
令３４３を実行する事により、性能上重要度の低位なＨ
ＣＳＷ命令群に適した動作に変更している。
【００４５】また、各ＨＣＳＷ命令群の動作終了時には
ＨＣＳＷモードからソフトウェアモードに移るために、
ＨＣＳＷモード退出用のＨＣＳＷサポート命令３４４が
実行され、命令語キャッシュメモリのブロックロード時
の動作を、ハードウェア所定の動作、すなわちブロック
ロードの回数を１回とし、ＬＲＵリプレースメント情報
の更新抑止を解除し、命令語キャッシュメモリへのブロ
ックロード抑止を解除している。
ＨＣＳＷモードからソフトウェアモードに移るために、
ＨＣＳＷモード退出用のＨＣＳＷサポート命令３４４が
実行され、命令語キャッシュメモリのブロックロード時
の動作を、ハードウェア所定の動作、すなわちブロック
ロードの回数を１回とし、ＬＲＵリプレースメント情報
の更新抑止を解除し、命令語キャッシュメモリへのブロ
ックロード抑止を解除している。
【００４６】以上の様に、ＨＣＳＷサポート命令により
命令語キャッシュメモリのブロックロード時の動作をダ
イナミックに変更する事により、各々のＨＣＳＷ命令群
の性能上の重要度に適した形で命令語キャッシュメモリ
を制御することができる。
命令語キャッシュメモリのブロックロード時の動作をダ
イナミックに変更する事により、各々のＨＣＳＷ命令群
の性能上の重要度に適した形で命令語キャッシュメモリ
を制御することができる。
【００４７】
【発明の効果】以上説明したように、本発明のハードウ
ェア制御ソフトウェアによるキャッシュメモリ制御方式
は、必要に応じてＨＣＳＷにより命令語キャッシュメモ
リのブロックロード時の動作を変更する事により、性能
上重要度の高位なＨＣＳＷでは、ブロックロード回数を
複数回実行することで命令語キャッシュメモリのミスヒ
ットの回数を減少させる事が可能となり、性能が向上す
る。また性能上重要度の低位なＨＣＳＷでは、ＬＲＵリ
プレースメント情報の更新および命令語キャッシュメモ
リへのブロックロードを抑止することで、より性能上重
要度の高い一般ソフトウェアおよびＨＣＳＷを命令語キ
ャッシュメモリ内より消去せずにすみ、命令語キャッシ
ュメモリを有効に使用する事ができる。
ェア制御ソフトウェアによるキャッシュメモリ制御方式
は、必要に応じてＨＣＳＷにより命令語キャッシュメモ
リのブロックロード時の動作を変更する事により、性能
上重要度の高位なＨＣＳＷでは、ブロックロード回数を
複数回実行することで命令語キャッシュメモリのミスヒ
ットの回数を減少させる事が可能となり、性能が向上す
る。また性能上重要度の低位なＨＣＳＷでは、ＬＲＵリ
プレースメント情報の更新および命令語キャッシュメモ
リへのブロックロードを抑止することで、より性能上重
要度の高い一般ソフトウェアおよびＨＣＳＷを命令語キ
ャッシュメモリ内より消去せずにすみ、命令語キャッシ
ュメモリを有効に使用する事ができる。
【図１】本発明のハードウェア制御ソフトウェアによる
キャッシュメモリ制御方式の一実施例を示すブロック図
である。
キャッシュメモリ制御方式の一実施例を示すブロック図
である。
【図２】本実施例のハードウェア制御ソフトウェアによ
るキャッシュメモリ制御方式におけるＨＣＳＷ起動前に
命令語キャッシュメモリのブロックロード時の動作を変
更するためのＨＣＳＷ起動方法の一実施例を示す図であ
る。
るキャッシュメモリ制御方式におけるＨＣＳＷ起動前に
命令語キャッシュメモリのブロックロード時の動作を変
更するためのＨＣＳＷ起動方法の一実施例を示す図であ
る。
【図３】本実施例のハードウェア制御ソフトウェアによ
るキャッシュメモリ制御方式におけるＨＣＳＷの指示に
より命令語キャッシュメモリのブロックロード時の動作
を変更する場合のＨＣＳＷ動作の一実施例を示す図であ
る。
るキャッシュメモリ制御方式におけるＨＣＳＷの指示に
より命令語キャッシュメモリのブロックロード時の動作
を変更する場合のＨＣＳＷ動作の一実施例を示す図であ
る。
１ アドレスレジスタ ２ 命令語キャッシュメモリ ３、４、５、６、９、１０、１１、１２ ブロック群 ７ 命令語キャッシュディレクトリ ８ ＬＲＵリプレースメント情報 １３、１４、１５、１６ ヒット検出回路 １７ 命令語キャッシュメモリバッファ装置 １８ 命令語キャッシュメモリ制御回路 １９ データ選択回路 ２０ アドレス更新回路 ２１ バッファ装置制御回路 ２２ 命令語キャッシュメモリ書込み制御回路 ２３ ＬＲＵリプレースメント情報更新回路 ２００ 起動アドレス格納テーブルポインタ ２１０ 起動アドレス格納テーブル ２１１ 制御情報フィールド ２１２ 起動アドレス情報フィールド ２２０、２２１、２２２、２２３、３１０、３２０、３
３０ ＨＣＳＷ命令群 ３４０ 分岐命令 ３４１、３４２、３４３、３４４ ＨＣＳＷサーポト
命令
３０ ＨＣＳＷ命令群 ３４０ 分岐命令 ３４１、３４２、３４３、３４４ ＨＣＳＷサーポト
命令
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 12/08 G06F 12/12 G06F 9/26
Claims (3)
- 【請求項１】 メインメモリ装置のハードウェア領域に
格納された機械語命令形式のルーチンであるハードウェ
ア制御ソフトウェアをマイクロプログラムにより呼出
し、前記ハードウェア制御ソフトウェアをマイクロプロ
グラムで逐一実行する事によりハードウェアを制御する
機能を備え、前記ハードウェア制御ソフトウェア命令と
一般ソフトウェァ命令を区別せず同一のキャッシュメモ
リに格納する方式のデータ処理装置において、 メインメモリ装置からの前記キャッシュメモリに対する
ブロックロード時のブロックロード回数を、前記ハード
ウェア制御ソフトウェアの起動前に変更する手段と、前
記ハードウェア制御ソフトウェアにより任意に変更する
手段と、前記ハードウェア制御ソフトウェアの終了を契
機として、ハードウェア所定のブロックロード回数に変
更する手段とを備える事を特徴とするハードウェア制御
ソフトウェアによるキャッシュメモリ制御方式。 - 【請求項２】 メインメモリ装置のハードウェア領域に
格納された機械語命令形式のルーチンであるハードウェ
ア制御ソフトウェアをマイクロプログラムにより呼出
し、前記ハードウェア制御ソフトウェアをマイクロプロ
グラムで逐一実行する事によりハードウェアを制御する
機能を備え、前記ハードウェア制御ソフトウェア命令と
一般ソフトウェァ命令を区別せず同一のキャッシュメモ
リに格納する方式のデータ処理装置において、 メインメモリ装置からの前記キャッシュメモリに対する
ブロックロード時に実行されるＬＲＵリプレースメント
情報の更新動作を、前記ハードウェア制御ソフトウェア
の起動前の指示で抑止する手段と、前記ハードウェア制
御ソフトウェアの指示により抑止する手段と、前記ハー
ドウェア制御ソフトウェアの終了を契機に、前記ＬＲＵ
リプレースメント情報の更新動作抑止を解除する手段と
を備える事を特徴とするハードウェア制御ソフトウェア
によるキャッシュメモリ制御方式。 - 【請求項３】 メインメモリ装置のハードウェア領域に
格納された機械語命令形式のルーチンであるハードウェ
ア制御ソフトウェアをマイクロプログラムにより呼出
し、前記ハードウェア制御ソフトウェアをマイクロプロ
グラムで逐一実行する事によりハードウェアを制御する
機能を備え、前記ハードウェア制御ソフトウェア命令と
一般ソフトウェァ命令を区別せず同一のキャッシュメモ
リに格納する方式のデータ処理装置において、 キャッシュブロックロードを抑止してキャッシュメモリ
を経由せずに命令語を読み出せるように構成し、前記ハ
ードウェア制御ソフトウェアの起動前にブロックロード
の抑止を指示する手段と、前記ハードウェア制御ソフト
ウェアによりブロックロードの抑止を指示する手段と、
前記ハードウェア制御ソフトウェアの終了を契機に、前
記ブロックロードの抑止を解除する手段とを備える事を
特徴とするハードウェア制御ソフトウェアによるキャッ
シュメモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218864A JP2972451B2 (ja) | 1992-08-18 | 1992-08-18 | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4218864A JP2972451B2 (ja) | 1992-08-18 | 1992-08-18 | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0667976A JPH0667976A (ja) | 1994-03-11 |
| JP2972451B2 true JP2972451B2 (ja) | 1999-11-08 |
Family
ID=16726512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4218864A Expired - Fee Related JP2972451B2 (ja) | 1992-08-18 | 1992-08-18 | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972451B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001092745A (ja) * | 1999-09-17 | 2001-04-06 | Internet Research Institute Inc | インターネットのウェブコンテンツデータを静止衛星を利用して複数のサーバコンピュータへマルチキャストデータ配信を行うための通信システムおよびその方法 |
-
1992
- 1992-08-18 JP JP4218864A patent/JP2972451B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0667976A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1124888A (en) | Integrated multilevel storage hierarchy for a data processing system with improved channel to memory write capability | |
| JP3239218B2 (ja) | キャッシュ管理システム | |
| JP4298800B2 (ja) | キャッシュメモリにおけるプリフェッチ管理 | |
| KR930022222A (ko) | 캐시가 일관된 다중 처리기 컴퓨터 시스템에서 다중 미결동작을 제공하기 위한 장치 및 그 방법 | |
| JPS6219947A (ja) | 周辺記憶サブシステム初期化時間短縮装置 | |
| JPH06348595A (ja) | キャッシュ装置 | |
| JP3236287B2 (ja) | マルチプロセッサシステム | |
| US5471602A (en) | System and method of scoreboarding individual cache line segments | |
| JP2972451B2 (ja) | ハードウェア制御ソフトウェアによるキャッシュメモリ制御方式 | |
| JPH0756808A (ja) | データキャッシュバッファ及び記憶方法 | |
| JPH05282208A (ja) | キャッシュメモリ制御方式 | |
| JP2002041358A (ja) | プロセッサシステム | |
| JP3284508B2 (ja) | データ先読み制御装置 | |
| US6904500B2 (en) | Cache controller | |
| JP3130591B2 (ja) | キャッシュメモリを持つコンピュータ | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP2850340B2 (ja) | キャッシュメモリ制御回路 | |
| CA1315004C (en) | Instruction cache flush-on-rei control | |
| JPH06266623A (ja) | キャッシュメモリ及びキャッシュメモリ制御方法 | |
| JP3039391B2 (ja) | メモリシステム | |
| JPH0628258A (ja) | マイクロプロセッサ | |
| JPH0612331A (ja) | キャッシュメモリ制御装置 | |
| JPH09282231A (ja) | ライトバック型キャッシュ装置 | |
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH1185613A (ja) | キャッシュメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |