JP2970914B2 - スイッチマトリックスの入力検出装置 - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 複数個のスイッチがマトリックス状に配設されたスイ
ッチマトリックスにおいて、動作させたスイッチの入力
を検出する方法に関し、 10個以下の重ね動作による廻り込み電流を識別させる
ことを目的とし、 抵抗素子（６）とスイッチ素子（５）とが直列に接続
されて構成された複数個のスイッチ部材（Ｓ）のそれぞ
れが、駆動回路（２）に接続された複数本の第１の配線
（1₀〜1₆）の１本と、検出回路（４）に接続された複数
本の第２の配線（3₀〜3₆）の１本とにそれぞれ接続され
たスイッチマトリックスであって、該駆動回路（２）に
は、第１のデコーダが設けられており、該第１のデコー
ダは、該複数本の第１の配線（1₀〜1₆）を一本づつ順
次、該第１のデコーダの持つローレベル（Ｌ）の電位に
接続させるものであり、又該複数本の第２の配線（3₀〜
3₆）の各々は該検出回路（４）に設けられたセレクタ
（７）を介して一本づつ順次電圧検出器（８）の一方の
入力端子に接続されるように構成されており、且つ該セ
レクタと同期して該第２の配線の各々を一本ずつ順次オ
ープンにする第２のデコーダにも接続されるとともに、
該複数本の第２の配線（3₀〜3₆）の各々には、該電圧検
出器（８）の他方の入力端子に供給される検出基準電圧
よりも高い電圧を付加する手段が設けられていることを
特徴とするスイッチマトリックス入力検出装置 〔産業上の利用分野〕 本発明は、キーボードの如く複数個のスイッチを配設
したスイッチマトリックスにおいて、動作させたスイッ
チの入力を検出する方法、特に、キーボードにおいて10
キー以下の重ね打ち（一定期間内で複数個のキースイッ
チが同時に導通している状態）に対し廻り込み信号を識
別する検出方法に関する。

コンピュータの入力装置等に利用されるキーボード
は、近年、高信頼に加えて低コスト化が要求されてい
る。一対の絶縁フィルムのそれぞれに複数個の固定電極
または可動電極とそれらの配線を形成し、第１の絶縁フ
ィルムに形成した固定電極に対して、第２の絶縁フィル
ムに形成した可動電極が適当な間隙で対向するシート状
スイッチ（通称メンブレンシート）は、低コストのキー
ボードに広く利用されるようになった。しかし、通常は
ダイオードを使用する重ね打ちの廻り込み信号防止方法
は、シート状スイッチ素子においてダイオード等の回路
部品を搭載するが困難なため、その対策に苦慮してい
た。

〔従来の技術〕

第２図は従来のキーボードの入力検出回路の基本構成
を示す模式図であり、複数本（第２図には７本の例を示
す）の第１の配線であるＸ配線1₀〜1₆は駆動回路２に接
続され、複数本の第２の配線であるＹ配線3₀〜3₆（第２
図では７本の例を示す）は検出回路４に接続されてお
り、一端がＸ配線1₀〜1₆に接続された複数個の各スイッ
チ素子５（第２図では例えば36個である）は、抵抗素子
６を介してＹ配線3₀〜3₆に接続される。

なお、検出回路４はＹ配線3₀〜3₆を１本ずつ順次電圧
検出器に接続させるセレクタ７を具え、該電圧検出器は
コンパレータ８と、コンパレータ８の一方の入力端子に
適当な電源電圧（例えば5V）を印加させるインピーダン
スＲと、コンパレータ８の他方の入力端子に検出基準電
圧（例えば2.5V）を印加させる抵抗r₁,r₂を具えている
ものである。

このように、抵抗素子６を使用したキーボードは、数
個のキーの重ね打ちによる廻り込み電流を防止すること
は可能である。

なお、抵抗素子６に替えてダイオードを使用したもの
は、キーの重ね打ちに対し廻り込み信号を完全に防止す
る完全なＮキーロールオーバになるが、ダイオードより
安価かつ取り扱いが容易であり、膜形成の可能な抵抗素
子６を使用したＮキーロールオーバ方式のキーボード
は、安価かつ薄型となり実用的である。

〔発明が解決しようとする課題〕

しかしながら第２図に示すように、抵抗素子６と共に
スイッチ５をマトリックス状に配設し、それを駆動回路
２と検出回路４に接続した従来のキーボードは、３キー
の重ね打ちによる廻り込み信号を防止できる程度のもの
であり、それ以上の重ね打ちに対し廻り込みを防止でき
ないという問題点があった。

コンパレータ８に印加する検出電源電圧を5V、スイッ
チ５の閉成を検知する検出基準電圧を2.5V、インピーダ
ンスＲを10KΩとしたとき、各スイッチ５と直列に接続
する抵抗素子６は7KΩが好ましい値になる。かかるキー
ボードにおいて、任意の１個所のスイッチ５を閉成し検
出される電圧V₁、例えばで示す個所のスイッチ５を閉
成し配線1₀と3₀とを接続させたとき検出される電圧V
₁は、 V₁＝５・r/（Ｒ＋ｒ）≒2V となり、検出基準電圧2.5Vより小さいため該閉成が検出
される。

次いで、図中に，，で示す３個所のスイッチ５
を重ねて閉成したとき、あたかものスイッチ５が閉成
されたように検出される廻り込み電圧V₃は、 V₃＝３・ｒ・5/（Ｒ＋３・ｒ）≒3.4V となり、検出基準電圧2.5Vより大きいため廻り込みの発
生したことを検知可能である。

次いで、６箇所のスイッチ５を重ねて閉成させた最悪
条件、即ち図中に〜で示す６箇所のスイッチ５を閉
成させたとき、あたかものスイッチ５が閉成されたよ
うに検出される廻り込み電圧V₆は、 V₆＝５・1.5・r/（Ｒ＋1.5・ｒ）≒2.56V となり、検出基準電圧2.5Vに著しく近似するため廻り込
みの発生は検知できないようになる。

さらに、図中に〜で示す９個のスイッチを重ねて
閉成させたとき、あたかものスイッチ５が閉成された
ように検出される電圧V₉は、 V₉≒2V となり、１個のスイッチを閉成し検出される電圧V₁と同
じになる。

以上説明したように、廻り込み電流の検出用として抵
抗素子を使用した従来のスイッチマトリックスは、重ね
打ちによる廻り込みが３個の程度スイッチまでしか識別
できないと共に、廻り込み電圧がインピーダンスＲと抵
抗素子６との双方に係わる。

そのため、インピーダンスＲに対し抵抗素子６の抵抗
値が制約されることになり、インピーダンスＲと抵抗素
子６の抵抗値との差を大きくすることができない。従っ
て各抵抗素子６の抵抗値は規定値に設定する必要があ
り、抵抗素子６は製造単価の安価な印刷手段が採用でき
ないという問題点があった。

本発明の目的は前記問題点を除去し、両手の指を使っ
て高速に操作する際のキーの誤操作による廻り込みの有
無を最低10個のスイッチキーに対し識別可能にすること
である。

〔課題を解決するための手段〕

本発明は上記の目的を達成するため第１図に具体例が
示されているように、 抵抗素子（６）とスイッチ素子（５）とが直列に接続
されて構成された複数個のスイッチ部材（Ｓ）のそれぞ
れが、駆動回路（２）に接続された複数本の第１の配線
（1₀〜1₆）の１本と、検出回路（４）に接続された複数
本の第２の配線（3₀〜3₆）の１本とにそれぞれ接続され
たスイッチマトリックスであって、該駆動回路（２）に
は、第１のデコーダが設けられており、該第１のデコー
ダは、該複数本の第１の配線（1₀〜1₆）を一本づつ順
次、該第１のデコーダの持つローレベル（Ｌ）の電位に
接続させるものであり、又該複数本の第２の配線（3₀〜
3₆）の各々は該検出回路（４）に設けられたセレクタ
（７）を介して一本づつ順次電圧検出器（８）の一方の
入力端子に接続されるように構成されており、且つ該セ
レクタと同期して該第２の配線の各々を一本づつ順次オ
ープンにする第２のデコーダにも接続されるとともに、
該複数本の第２の配線（3₀〜3₆）の各々には、該電圧検
出器（８）の他方の入力端子に接続される検出基準電圧
よりも高い電圧を付加する手段が設けられていることを
特徴とするスイッチマトリックス入力検出装置である。

〔作 用〕

上記手段によれば、本発明方法は、廻り込み（重ね接
続）なしの検出電圧がほぼ零ボルトであるのに対し、廻
り込みによる検出電圧は検出基準電圧に対して常にプラ
ス電圧になる。そのため、閉成しないスイッチに対する
従来の誤検出をなくすと共に、所要のスイッチと一緒に
他のスイッチを閉成させて生じた廻り込み電位の検出が
容易となる。しかも、検出回路のインピーダンスは廻り
込み電圧の検出にほとんど係わらないため、インピーダ
ンスを各スイッチの抵抗素子に対し遥かに大きく設定可
能であり、同一スイッチマトリックス内で各スイッチに
接続させる抵抗素子のばらつきを抑制すれば、異なるス
イッチマトリックスで該抵抗素子の抵抗値に差異があっ
ても一向に差支えないことになり、該抵抗素子を印刷に
よって形成可能とする。

〔実施例〕

以下に、図面を用いて本発明によるスイッチマトリッ
クスの入力検出装置を説明する。

第１図は本発明の一実施例によるキーボードの入力検
出回路の模式図である。

第１図において、それぞれに抵抗素子６とスイッチ素
子５とが直列に接続したスイッチ部材Ｓを複数個（本例
では例えば36個）用意しておきそのそれぞれは個々にそ
の一端が第１の配線1₀〜1₆（Ｘ配線）の一本に接続さ
れ、他端が第２の配線3₀〜3₆（Ｙ配線）の一本に接続さ
れている。

第１の配線1₀〜1₆は、その一端を駆動回路２のデコー
ダ（オープンコレクタ出力）11に接続されている。第２
の配線（3₀〜3₆）は、接続される形式はともかく、デコ
ーダ12とセレクタ（アナログスイッチ方式のデータセレ
クタ）７に接続されている。その一例としては、第１図
に示す様に、第２の配線（3₀〜3₆）は、一端をデコーダ
12に接続され、又その他端は検出回路４のセレクタ（ア
ナログスイッチ方式のデータセレクタ）７に接続されて
いるものであっても良い。

デコーダ12は選択される第２の配線3₀〜3₆の１本をオ
ープンとしその他の配線のそれぞれに所望の定電圧を印
加するように機能する。ここで上記定電圧としては、例
えば3Vとする。

また、デコーダ12と各第２の配線3₀〜3₆との間には、
過電流防止用の抵抗r₄と前記定電圧を設定するためのダ
イオードDiおよびツェナダイオードZDiが接続される。

一方第２の配線3₀〜3₆の他端はセレクタ７に接続され
ており、該セレクタは第２の配線3₀〜3₆を一本づつ選択
してスイッチ動作検出電圧回路であるコンパレータに順
次接続する。

上記デコーダ12とセレクタ７とはクロック信号により
同期して走査を行うものであり、従ってデコーダ12によ
り選択された第２の配線の１つ例えば3₀が同時にセレク
タ７でも選択されコンパレータ８に接続される。又コン
パレータ８の一方の入力端子N₁には電源電圧V_CC（例え
ば5V）からインピーダンスＲを介して電圧が印加され同
時にこの入力にセレクタ７の出力も入力されるのでセレ
クタ７により選択された第２の配線の電圧も印加され
る。又他方の入力端子N₂には検出基準電圧（例えば2.5
〜3V）を決める抵抗r₃とツェナダイオードZDiが接続さ
れている。

本実施例ではこの基準電圧を2.6Vとする。又第１の配
線（1₀〜1₆）の一方の端部は駆動回路２に設けられたデ
コーダ11に接続されており、該デコーダ11は上記のデコ
ーダ12とセレクタ７と同様にこれ等と同期して走査を行
い選択された１本の配線（1₀〜1₆）の電圧を該デコーダ
が有するローレベル（LOW）或いは0V若しくはそれに近
い電圧値の電圧とし他の配線の端部はオープンとなるよ
うに機能する。

従って今第２の配線のうち配線3₀がデコーダ12とセレ
クタ７により選択され、第１の配線のうち配線1₀がデコ
ーダ11により選択されたとすると、第２の配線3₀の電圧
は5Vに維持され、他の第２の配線3₁〜3₆のそれぞれは3V
に維持される。又第１の配線の1₀がデコーダ11により選
択されたとすると、第１の配線1₀の電圧は該デコーダが
有するローレベル（LOW≒0V）となり、他の第１の配線1
₁〜1₆はオープン状態となる。

かかる状態でスイッチＳを押下げると配線3₀と配線
1₀とが接続されるため電源V_CC（5V）により維持されて
いた配線3₀の電圧は０に近くなり、コンパレータの入力
N₁も0Vに近い電圧が印加される。厳密に言えば配線3₀の
内部抵抗とスイッチ部材Ｓの抵抗素子（６）のｒが存在
しているため完全に0VにはならないがインピーダンスＲ
に比べてスイッチ部材の抵抗素子（６）のｒを小さくと
れば例えばＲの10分の１以下とすれば端子N₁の入力電圧
は０とみても差支えない。これは後述するように本発明
においてはインピーダンスＲと抵抗素子６のｒとは独立
に変化させうることが出来ることに起因している。

従って上述のような構成からなる入力検出装置におい
て、１個のスイッチだけを閉成させたとき、該スイッチ
の接続された第２の配線の検出電圧は0Vとなり、検出基
準電圧＝2.6Vより小さくなるのでその結果が検出出来
る。

そして、スイッチＳを閉成せずに誤って例えばＳ
〜Ｓのスイッチ部材Ｓを同時に閉成させた場合第３の
等価回路に示されるように少くともスイッチ部材Ｓの
抵抗r₄とスイッチ部材Ｓの抵抗r₂との間が定電圧3Vに
ホールドされているためコンパレータの入力N₁は3V以上
となっているので、検出が出来るためスイッチＳが閉
成されないのにそのまわりのスイッチＳ〜Ｓが閉成
されたそれによる廻り込みに電圧の発生の結果あたかも
スイッチＳが閉成されたかのように判断される誤は防
止される。

しかしながら、所望のスイッチＳと共に複数個の他の
スイッチを同時に閉成させると、該他のスイッチの接続
された第２の配線より廻り込む電圧が発生して電位が上
がり、所望のスイッチの動作を判断できない場合が生じ
るので、以下にその場の廻り込み電圧について説明す
る。

第１図において、Ｓのスイッチ５を閉成させるべき
ところ誤って同時にＳとＳ〜Ｓで示す７個のスイ
ッチ５を重ねて閉成させたとき、スイッチＳの検出に
際し他の配線からの廻り込み電圧V₇は、 の式で表わされこの式より約1.9Vとなる。この値は、検
出基準電圧＝2.6Vより識別可能に小さい値であり、スイ
ッチＳが押されたという検出が正常に行えることにな
る。

次いで、所望のスイッチ例えばスイッチＳと共に10
箇所の他のスイッチＳを同時に閉成させた最悪条件、即
ち第１図中にＳとＳ〜Ｓで示す10箇所のスイッチ
Ｓを重ねて閉成させたとき、スイッチＳの検出に際し
他の配線からの廻り込み電圧V₁₀は、 の式より約2.05Vとなる。この値は、検出基準電圧＝3V
より識別可能に小さい値であり、スイッチＳの検出が
正常に行えることになる。

以上の具体例をまとめてみると第４図に示すようなグ
ラフが得られる。第４図は同時に押下げられるつまり閉
成されるスイッチＳの数とまわり込みにより発生する検
出電圧の変化を所望のスイッチを同時に押した場合（グ
ラフＡ）と押さない場合（グラフＢ）とに分けて表示し
たものである。つまりグラフＡは所望のスイッチ例えば
Ｓを押したのにそのまわりのスイッチＳ〜Ｓのい
くつかが同時に押されたため検出電圧が上昇（スイッチ
Ｓだけが押圧される時は上述の通り検出電圧は0Vとな
る）して、スイッチＳが押されなかったと判断される
危険があることを示すものであり、そのグラフＡが電圧
検出器の基準電圧2.6Vに接近すればするほど識別が出来
なくなり上記の問題が発生する危険があることを示して
いる。一方グラフＢは所望のスイッチＳを押していな
い状態でその囲りのスイッチＳ〜Ｓのいくつかが押
された結果、スイッチＳを押していないのに押してい
ると判断される危険があることを示すものでありグラフ
Ｂが前記基準電圧2.6Vに接近し、その差が判別出来なく
なると上記の問題が発生する危険がある。

従ってスイッチマトリックスを設計するに当っては所
定数のスイッチを同時に押圧閉成しても図中の基準電圧
2.6VとグラフＡ又はＢとの差Δｖをコンパレータが識別
しうる最小値以上に維持しておく必要がある。

一般的には最大10個のスイッチを同時に押下閉成した
場合を最悪の誤動作条件と考え、この状態でΔｖを十分
大きく保てるように設計することが望ましい。

そこで上記Δｖの値をいかに決定するかが問題とな
る。勿論押圧スイッチの数が少くて両グラフと基準電圧
との差が十分ある間は問題ないが押圧スイッチの数が増
えてその差が狭ばまった時が問題となる。上述のように
最大10個のスイッチキーを押下した場合でも区別が出来
ることを保証するとすればかなりシビヤな条件をクリヤ
する必要がありかかる状態においては、抵抗素子そのも
のの抵抗値のバラツキ例えば初期値のバラツキや経時変
化によるバラツキが問題となる他、押下スイッチのパタ
ーン（どのスイッチを押したかというパターン）や回路
定数の偏差（即ち抵抗値の偏差）も問題となる。

本発明者等は上述した保証を行うための条件について
種々検討の結果、スイッチマトリックスがシート状のメ
ンブレーンに形成される場合にはシート１枚ごとに形成
されている抵抗素子（６）の抵抗値の分布が正規分布を
示すことを前提とし抵抗値の平均値その３σが判って
いる場合には第５図を参照しながら最悪の条件を考える
と、所望のスイッチとして最大の十の偏差値を有する即
ち抵抗値が一番大きい抵抗r₁が選ばれ、その他の９個の
スイッチとして最小の抵抗値をもつものから順に９個の
抵抗r₂〜r₁₀が選択された時と考えられるので、この条
件においてキーロールオーバーが保証出来ればよいとの
考え方で設計することになる。

本発明者等は抵抗値の初期規格値を選択するため種々
検討した結果第７図に示すようなチャートが得られたの
であり、このチャートの初期規格領域F,Gから抵抗値を
選択すると良い。尚第７図におけるラインＣは限界許容
値を示すラインであり又エリアＤは経時変化等のマージ
ンを示すエリアでありかつエリアＥはその他のマージン
を示すエリアであるが、領域F,Gの範囲から抵抗値を選
択することが好ましい。

本発明における抵抗値の設定にあたっては各シートの
全ての抵抗値を測定し次のＡ条件とＢ条件とを同時に満
すように選択すればよい。

Ｂ条件 そのシートでの最悪組合せでの検出電圧を計
算し検出限界値にはいるか確認する。例えば V_H＞2.80〔Ｖ〕 V_L＜2.70〔Ｖ〕 又回路上の状態に関しては、まず所望のスイッチＳが
ONの場合には、第６図に示すＸの部分（抵抗素子９個分
の合成抵抗を示す等価回路）の合成抵抗が最小となる時
のＸを求め検出抵抗V_L（最小値）を求める。

一方所望のスイッチＳがOFFの場合、計算の都合上全
てのスイッチが抵抗素子r₂（最小の抵抗値をもつもの）
であるとして計算しV_Hを求める。

前述したように、抵抗値ばらつきを検討する場合、初
期製造ばらつきと経時変化等の環境特性を考慮する必要
がある。製品試験においては環境特性＋α（マージン）
をさし引いた値を規格とするのが妥当であり第７図に示
す太枠エリアを初期規格とする。

本発明においては前記したようにまわり込み電圧の検
出にインピーダンスＲはほとんど関与しないので、本発
明においては、インピーダンスＲに対しスイッチ部材の
抵抗素子６の抵抗ｒは遥かに小さく規定することが出来
る。例えばインピーダンスＲを500KΩにしたとき該抵抗
ｒは、同一スイッチマトリックス内でのばらつきを20％
程度以下に抑えるならば、インピーダンスＲの10分の１
以下例えば10〜30KΩ程度の幅を持たせて規定すればよ
い。

かかる抵抗ｒは、印刷手段で形成させたとき同一工程
でのばらつきを20％以下にすることが容易であるため、
本発明をシート状のマトリックススイッチ（メンブレン
スイッチ）に適用したとき抵抗素子６は、スイッチＳの
固定電極を形成した絶縁フィルムに印刷手段で形成させ
ることができる。

本発明にかかるスイッチマトリックスをシート状物体
上に形成した例を第８図に示す。

第８図において、シート状スイッチマトリックス71
は、複数箇所に透孔75をあけたフィルム状の絶縁スペー
サ72と、スペーサ72をその厚さ方向に挟む一対の可撓性
絶縁フィルム73,74とを具えたものである。スペーサ7
2、絶縁フィルム73,74には、例えばポリエステルフィル
ムが使用される。

一方の絶縁フィルム73はスペーサ72との接触面（上
面）に、各透孔75内に表呈する複数の第２の電極76と、
電極76の各リード部76aに一端が接続する抵抗素子77
と、抵抗素子77の他端が接続する配線78とを、少なくと
もパターン形成してなる。又第２の配線3₀〜3₆に相当す
る複数本の各配線78は主幹配線78aと、例えばＹ方向に
並ぶ複数の抵抗素子77を同一主幹配線78aに接続される
分枝配線78bにて構成される。

他方の絶縁フィルム74はスペーサ72との接触面（下
面）に、透孔75内に表呈し第２の電極76に対向する複数
の第２の電極79と、第１の電極79をそれぞれ外部接続す
る第１の配線l₀〜l₃に相当する複数の配線とを、少なく
ともパターン形成している。Ｘ配線3₀〜3₆に相当する複
数本の配線80は、例えば複数の電極79の間を接続する接
続部80bと、一連の接続部80bで接続された複数の電極79
を外部接続する主幹部80aにて構成される。

電極76,89と配線78,80は、銀等にてなる導体層にその
マイグレーション防止用の低抵抗層を積層させた二層構
成または、低抵抗層のみの一層構成にて形成される。

第８図のシート状スイッチ素子71は、絶縁フィルム73
に対しスペーサ72と絶縁フィルム74の一部分を剥離させ
た状態であり、このように構成したシート状スイッチ素
子71は、電極79の形成された絶縁フィルム74の上面をキ
ー等にて押下すると、絶縁フィルム74が変形することに
よって、その電極79は対向する電極76に接触し、次いで
該押下力を除去すると電極79は、絶縁フィルム74が有す
る復元力で復帰し、電極76と電極79は開離するようにな
る。

次に本発明における他の実施例を第９図に沿って説明
する。

上記した具体例では、スイッチマトリックスには、定
電圧を供給するためのツェナーダイオードZDiが第２の
配線3₀〜3₆にそれぞれ１個づつ設けられるとともにコン
パレータ８に供給される基準電圧を設定する部分にも使
用されている。

本具体例では第９図に示すようにツェナーダイオード
ZDiを１つだけ設け、各配線3₀〜3₆への定電圧供給と、
コンパレータの基準電圧設定の両機能を兼用させるもの
である。

このように構成することによって、本発明のスイッチ
マトリックス回路をシンプル化するとともに、ツェナー
ダイオードのバラツキによる影響を除去することが可能
となる。

〔発明の効果〕

以上説明したように、本発明方法は廻り込みなしの検
出電圧がほぼ零ボルトであるのに対し、廻り込み電流は
検出基準電圧に対して常にプラス電圧になるため、該廻
り込みによって閉成しないスイッチを誤って検出する誤
検出をなくすことができると共に、所要のスイッチと共
に複数の他のスイッチを閉成させたとき、該所要スイッ
チは他のスイッチを９個同時に閉成させても検出可能な
10キーロールオーバを実現し得た効果がある。

また本発明方法によれば、検出回路のインピーダンス
に対し各スイッチの抵抗ｒの規定値を1/20以下程度に小
さく設定できることによって、同一スイッチマトリック
ス内でのばらつきが20％程度以下であれば、抵抗ｒの値
は比較的大きい自由度を持たせることが可能となり、印
刷手段によってその製造が容易となる効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例によるキーボードの入力検出
回路の模式図、 第２図は従来のキーボードの入力検出回路の基本模式
図、である。 第３図（ａ）は本発明におけるまわり込みが発生した場
合の電流経路の例を示す図であり、第３図（ｂ）は第３
図（ａ）の等価回路を示す図である。 第４図は押下スイッチ数（Ｎ）と検出電圧ｖとの関係を
示す図である。 第５図は抵抗素子の抵抗値の分布を示す図である。 第６図はまわり込み発生時の検出電圧を算出するための
等価回路図である。 第７図は抵抗素子の抵抗値ばらつき規格を示す図であ
る。 第８図は本発明をシート状物体に形成した場合の例を示
す図である。 第９図は本発明の他の実施例を示す図である。 図中において、 1₀〜1₆は第１の配線、 ２は駆動回路、 3₀〜3₆は第２の配線、 ４は検出回路、 ５はスイッチ素子、 ６は抵抗素子、 ７はセレクタ、 ８はコンパレータ、 11,12はデコーダ、 Ｒはインピーダンス、 Ｓはスイッチ部材、 ZDiはツェナーダイオード、 71はシート状スイッチ素子、 72はスペーサ、 73,74は絶縁フィルム、 75は透孔、 76は第２の電極、 77は抵抗素子、 78,78a,78bは第２の配線、 79は第１の電極、 80は第１の配線、 を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹治 成生 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林 和敏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭57−193830（ＪＰ，Ａ) 特開 昭61−99220（ＪＰ，Ａ) 特開 昭60−39718（ＪＰ，Ａ)

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】抵抗素子（６）とスイッチ素子（５）とが
   直列に接続されて構成された複数個のスイッチ部材
   （Ｓ）のそれぞれが、駆動回路（２）に接続された複数
   本の第１の配線（1₀〜1₆）の１本と、検出回路（４）に
   接続された複数本の第２の配線（3₀〜3₆）の１本とにそ
   れぞれ接続されたスイッチマトリックスであって、該駆
   動回路（２）には、第１のデコーダが設けられており、
   該第１のデコーダは、該複数本の第１の配線（1₀〜1₆）
   を一本づつ順次、該第１のデコーダの持つローレベル
   （Ｌ）の電位に接続させるものであり、又該複数本の第
   ２の配線（3₀〜3₆）の各々は該検出回路（４）に設けら
   れたセレクタ（７）を介して一本づつ順次電圧検出器
   （８）の一方の入力端子に接続されるように構成されて
   おり、且つ該セレクタと同期して該第２の配線の各々を
   一本づつ順次オープンにする第２のデコーダにも接続さ
   れるとともに、該複数本の第２の配線（3₀〜3₆）の各々
   には、該電圧検出器（８）の他方の入力端子に供給され
   る検出基準電圧よりも高い電圧を付加する手段が設けら
   れていることを特徴とするスイッチマトリックス入力検
   出装置。
2. 【請求項２】該第２の配線（3₀〜3₆）の各々に一定の該
   高電圧を付加するためのツェナーダイオードからなる定
   電圧回路を設けたことを特徴とする請求項１記載のスイ
   ッチマトリックス入力検出装置。
3. 【請求項３】該電圧検出器に入力される基準電圧の供給
   源と該高電圧の電圧供給源とが等しいことを特徴とする
   請求項１記載のスイッチマトリックス入力検出装置。
4. 【請求項４】第２の配線（3₀〜3₆）のそれぞれに加えら
   れる該一定の高電圧は１個のツェナーダイオードを介し
   て供給されるものであることを特徴とする請求項１乃至
   ３記載のスイッチマトリックス入力検出装置。
5. 【請求項５】該スイッチマトリックスは積層された２枚
   のシート状物の対向する表面間に形成されていることを
   特徴とする請求項１乃至４記載のスイッチマトリックス
   入力検出装置。
6. 【請求項６】該抵抗素子は、印刷抵抗である事を特徴と
   する請求項１乃至２記載のスイッチマトリックス入力検
   出装置。