JP2963552B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP2963552B2 JP2963552B2 JP3119034A JP11903491A JP2963552B2 JP 2963552 B2 JP2963552 B2 JP 2963552B2 JP 3119034 A JP3119034 A JP 3119034A JP 11903491 A JP11903491 A JP 11903491A JP 2963552 B2 JP2963552 B2 JP 2963552B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- signal
- value
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、出力周波数を任意に可
変設定できる機能を有し、周波数切替時間の高速化が可
能な、位相同期ループ（ＰＬＬ：Phase Locked Loop)構
成を用いた周波数シンセサイザの改良に関するものであ
る。
変設定できる機能を有し、周波数切替時間の高速化が可
能な、位相同期ループ（ＰＬＬ：Phase Locked Loop)構
成を用いた周波数シンセサイザの改良に関するものであ
る。
【０００２】
【従来の技術】出力周波数を任意に可変設定することの
できる位相同期ループ（ＰＬＬ）構成を用いた周波数シ
ンセサイザとして、従来は、電圧制御発振器（ＶＣＯ：
Voltage Controlled Oscillator)の出力を可変分周器を
用いて分周した帰還信号と、周波数が一定の基準信号と
を位相比較器に入力し、その位相比較器の出力をループ
フィルタを介してＶＣＯに帰還するという構成が広く応
用されている。図７はこのような従来の構成例図であ
る。図中、２０１はＶＣＯ、２０２は分周器、２０３は
基準発振器（ＯＳＣ）、２０４は位相比較器、２０５は
ループフィルタである。
できる位相同期ループ（ＰＬＬ）構成を用いた周波数シ
ンセサイザとして、従来は、電圧制御発振器（ＶＣＯ：
Voltage Controlled Oscillator)の出力を可変分周器を
用いて分周した帰還信号と、周波数が一定の基準信号と
を位相比較器に入力し、その位相比較器の出力をループ
フィルタを介してＶＣＯに帰還するという構成が広く応
用されている。図７はこのような従来の構成例図であ
る。図中、２０１はＶＣＯ、２０２は分周器、２０３は
基準発振器（ＯＳＣ）、２０４は位相比較器、２０５は
ループフィルタである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、位相比較器２０４は一般に基準信号と帰
還信号との乗算処理を行うように構成されており、位相
比較器２０４の出力の低周波成分に位相誤差情報が含ま
れているため、不要な高調波を十分に抑圧して除去する
ためのループフィルタ２０５が不可欠である。ところ
が、周波数シンセサイザの周波数切替時間はループフィ
ルタ２０５の時定数に依存しており、また、周波数シン
セサイザ出力のＳ／Ｎ（信号対雑音電力比）を一定値以
上に確保するためにはループフィルタ２０５の時定数を
大きく設定する必要がある。
来の構成では、位相比較器２０４は一般に基準信号と帰
還信号との乗算処理を行うように構成されており、位相
比較器２０４の出力の低周波成分に位相誤差情報が含ま
れているため、不要な高調波を十分に抑圧して除去する
ためのループフィルタ２０５が不可欠である。ところ
が、周波数シンセサイザの周波数切替時間はループフィ
ルタ２０５の時定数に依存しており、また、周波数シン
セサイザ出力のＳ／Ｎ（信号対雑音電力比）を一定値以
上に確保するためにはループフィルタ２０５の時定数を
大きく設定する必要がある。
【０００４】以上のように、従来の構成では、不要な高
調波を除去することによるＳ／Ｎの向上と周波数切替時
間の高速化とは互いに相反関係にあるため、両者を同時
に満足させることができないという不具合が生ずる。こ
の不具合を救済するため、図７の構成において、周波数
切替時の引込み動作と引込み後の定常動作とで、ループ
フィルタ２０５の時定数を小さい値（高速引込み）から
大きい値（高Ｓ／Ｎ）へ切替える方法も考案されてい
る。しかしこの方法では、ループフィルタ２０５の切替
時に発生するＶＣＯ２０１の入力電圧の変動による周波
数ゆらぎによって位相比較器２０４の出力値が変動し、
結局、長い時間の過渡応答が生じてしまう。このため、
周波数切替時点でのループフィルタの出力変動の抑圧や
位相比較器の出力値の一時記憶保持などの対策が別途必
要となり回路規模が大きくなるという問題点がある。本
発明の目的は、前記従来の構成における周波数切替時間
の高速化と、高Ｓ／Ｎ化の相反関係の問題を回避すると
ともに、小形化，ＩＣ化に適する周波数シンセサイザを
提供することにある。
調波を除去することによるＳ／Ｎの向上と周波数切替時
間の高速化とは互いに相反関係にあるため、両者を同時
に満足させることができないという不具合が生ずる。こ
の不具合を救済するため、図７の構成において、周波数
切替時の引込み動作と引込み後の定常動作とで、ループ
フィルタ２０５の時定数を小さい値（高速引込み）から
大きい値（高Ｓ／Ｎ）へ切替える方法も考案されてい
る。しかしこの方法では、ループフィルタ２０５の切替
時に発生するＶＣＯ２０１の入力電圧の変動による周波
数ゆらぎによって位相比較器２０４の出力値が変動し、
結局、長い時間の過渡応答が生じてしまう。このため、
周波数切替時点でのループフィルタの出力変動の抑圧や
位相比較器の出力値の一時記憶保持などの対策が別途必
要となり回路規模が大きくなるという問題点がある。本
発明の目的は、前記従来の構成における周波数切替時間
の高速化と、高Ｓ／Ｎ化の相反関係の問題を回避すると
ともに、小形化，ＩＣ化に適する周波数シンセサイザを
提供することにある。
【０００５】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、制御電圧に従って出力周波数を任意に可変設定
できる電圧制御発振器を備えた位相同期ループ構成の周
波数シンセサイザにおいて、基準クロックを出力する基
準発振器と、該基準発振器からの基準クロックを一方の
入力とし、他方の入力端に与えられる開ループ／閉ルー
プ切替信号により閉ループ動作時には該基準クロックを
出力し開ループ動作時には基準クロックの出力を停止す
る第１のＡＮＤゲート回路と、該第１のＡＮＤゲート回
路から出力される基準クロックを分周し積算カウントし
て０から２πラジアンまでの値域を有する鋸歯状波形の
基準位相信号ψを生成出力するカウンタと、前記電圧制
御発振器の出力周波数を１／Ｐ（Ｐ≧１）に分周して分
周クロックを出力する固定分周器と、該分周クロックを
一方の入力とし、他方の入力端に与えられる前記開ルー
プ／閉ループ切替信号により閉ループ動作時には該分周
クロックを出力し開ループ動作時には該分周クロックの
出力を停止する第２のＡＮＤゲート回路と、該第２のＡ
ＮＤゲート回路の出力クロックのタイミングに従って所
定の位相増加ステップ値を積算した位相積算出力の２π
ラジアンを法とする値を帰還位相信号φとして出力する
数値制御発振器と、前記基準位相信号ψと前記帰還位相
信号φとを式ε＝［｛（ψ−φ）＋３π｝ｍｏｄ２π］
−π（但し、｛・｝ｍｏｄ２πは２πラジアンで除した
ときの剰余）により演算しその出力範囲が（−π〜π）
ラジアンの位相誤差信号εを出力する位相比較回路と、
前記開ループ／閉ループ切替信号により閉ループ動作開
始後の所定の時間帯で該位相誤差信号εの平均化動作を
行い位相誤差平均値外１が得られた時点で保持し開ルー
プ動作になって該保持値を出力する平均化回路と、前記
位相誤差信号εと位相誤差平均値外１とを入力し前記開
ループ／閉ループ切替信号により閉ループ動作中は位相
誤差信号εを開ループ動作中は位相誤差平均値外１を切
替出力する切替器と、該切替器の出力をアナログ値に変
換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力に含まれ
る量子化雑音成分を除去した出力を前記電圧制御発振器
の前記制御電圧として与える低域ろ波器とを備えたこと
を特徴とする。
イザは、制御電圧に従って出力周波数を任意に可変設定
できる電圧制御発振器を備えた位相同期ループ構成の周
波数シンセサイザにおいて、基準クロックを出力する基
準発振器と、該基準発振器からの基準クロックを一方の
入力とし、他方の入力端に与えられる開ループ／閉ルー
プ切替信号により閉ループ動作時には該基準クロックを
出力し開ループ動作時には基準クロックの出力を停止す
る第１のＡＮＤゲート回路と、該第１のＡＮＤゲート回
路から出力される基準クロックを分周し積算カウントし
て０から２πラジアンまでの値域を有する鋸歯状波形の
基準位相信号ψを生成出力するカウンタと、前記電圧制
御発振器の出力周波数を１／Ｐ（Ｐ≧１）に分周して分
周クロックを出力する固定分周器と、該分周クロックを
一方の入力とし、他方の入力端に与えられる前記開ルー
プ／閉ループ切替信号により閉ループ動作時には該分周
クロックを出力し開ループ動作時には該分周クロックの
出力を停止する第２のＡＮＤゲート回路と、該第２のＡ
ＮＤゲート回路の出力クロックのタイミングに従って所
定の位相増加ステップ値を積算した位相積算出力の２π
ラジアンを法とする値を帰還位相信号φとして出力する
数値制御発振器と、前記基準位相信号ψと前記帰還位相
信号φとを式ε＝［｛（ψ−φ）＋３π｝ｍｏｄ２π］
−π（但し、｛・｝ｍｏｄ２πは２πラジアンで除した
ときの剰余）により演算しその出力範囲が（−π〜π）
ラジアンの位相誤差信号εを出力する位相比較回路と、
前記開ループ／閉ループ切替信号により閉ループ動作開
始後の所定の時間帯で該位相誤差信号εの平均化動作を
行い位相誤差平均値外１が得られた時点で保持し開ルー
プ動作になって該保持値を出力する平均化回路と、前記
位相誤差信号εと位相誤差平均値外１とを入力し前記開
ループ／閉ループ切替信号により閉ループ動作中は位相
誤差信号εを開ループ動作中は位相誤差平均値外１を切
替出力する切替器と、該切替器の出力をアナログ値に変
換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力に含まれ
る量子化雑音成分を除去した出力を前記電圧制御発振器
の前記制御電圧として与える低域ろ波器とを備えたこと
を特徴とする。
【０００６】
〔構成〕 図１は、本発明の第１の実施例を示す一構成例図であ
る。図において、１は基準発振器であり基準クロックを
出力する。１はＡＮＤゲート回路であり、前記基準クロ
ックを一方の入力とし、他方の入力端に供給される開ル
ープ／閉ループ切替信号により、閉ループ動作時には基
準クロックを出力し、開ループ動作時には基準クロック
の出力を停止する。３はカウンタであり、前記ＡＮＤゲ
ート回路２からの基準クロックを分周し、カウント動作
により積算して０から２πまでの値域を有する基準位相
信号ψを生成して出力する。
る。図において、１は基準発振器であり基準クロックを
出力する。１はＡＮＤゲート回路であり、前記基準クロ
ックを一方の入力とし、他方の入力端に供給される開ル
ープ／閉ループ切替信号により、閉ループ動作時には基
準クロックを出力し、開ループ動作時には基準クロック
の出力を停止する。３はカウンタであり、前記ＡＮＤゲ
ート回路２からの基準クロックを分周し、カウント動作
により積算して０から２πまでの値域を有する基準位相
信号ψを生成して出力する。
【０００７】４は電圧制御発振器（ＶＣＯ：Voltage Co
ntrolled Oscillator)であり、外部から与えられる制御
電圧に従った発振周波数ｆ0 を出力する。５は固定分周
器であり、前記ＶＣＯ４の出力周波数ｆ0 を１／Ｐ（Ｐ
≧１）に固定分周し、ｆCLK （＝ｆ0 ／Ｐ）を出力す
る。６は２と同様のＡＮＤゲート回路であり、前記固定
分周器５の出力であるｆCLK を一方の入力とし、他方の
入力端に与えられる前記開ループ／閉ループ切替信号に
より、閉ループ動作時にはｆCLK を出力し、開ループ動
作時にはｆCLK の出力を停止する。
ntrolled Oscillator)であり、外部から与えられる制御
電圧に従った発振周波数ｆ0 を出力する。５は固定分周
器であり、前記ＶＣＯ４の出力周波数ｆ0 を１／Ｐ（Ｐ
≧１）に固定分周し、ｆCLK （＝ｆ0 ／Ｐ）を出力す
る。６は２と同様のＡＮＤゲート回路であり、前記固定
分周器５の出力であるｆCLK を一方の入力とし、他方の
入力端に与えられる前記開ループ／閉ループ切替信号に
より、閉ループ動作時にはｆCLK を出力し、開ループ動
作時にはｆCLK の出力を停止する。
【０００８】７は数値制御発振器（ＮＣＯ：Numerical
Controlled Oscillator)であり、ＡＮＤゲート回路６の
出力ｆCLK のタイミングに従って外部から設定される位
相増加ステップ値（ディジタル値）Δφを積算し、帰還
位相信号φ（０≦φ≦２π、φはディジタル値）を出力
する。このＮＣＯ７は加算器とレジスタとで容易に構成
することができる。
Controlled Oscillator)であり、ＡＮＤゲート回路６の
出力ｆCLK のタイミングに従って外部から設定される位
相増加ステップ値（ディジタル値）Δφを積算し、帰還
位相信号φ（０≦φ≦２π、φはディジタル値）を出力
する。このＮＣＯ７は加算器とレジスタとで容易に構成
することができる。
【０００９】８は位相比較回路であり、前記カウンタ３
からの基準位相信号ψを一方の入力（加算値）とし、前
記ＮＣＯ７からの帰還位相信号φを他方の入力（減算
値）として加算演算を行い、次の（１）式に従って演算
された位相誤差信号ε（−π≦ε≦π）を出力する。
からの基準位相信号ψを一方の入力（加算値）とし、前
記ＮＣＯ７からの帰還位相信号φを他方の入力（減算
値）として加算演算を行い、次の（１）式に従って演算
された位相誤差信号ε（−π≦ε≦π）を出力する。
【数１】 ε＝［｛（ψ−φ）＋３π｝ｍｏｄ２π］−π ……………（１） （但し、｛・｝ｍｏｄ２πは２πラジアンで除したとき
の剰余） この位相比較回路８は加算器で容易に構成することがで
きる。
の剰余） この位相比較回路８は加算器で容易に構成することがで
きる。
【００１０】９は平均化回路であり、前記開ループ／閉
ループ切替信号に従って、閉ループ動作開始後の所定の
時間帯に位相比較回路８からの位相誤差信号εを平均化
し、位相誤差平均値外１が得られた時点で保持し開ルー
プ動作になって該保持値を出力する。この平均化回路９
は加算器とレジスタとで容易に構成することができる。
ループ切替信号に従って、閉ループ動作開始後の所定の
時間帯に位相比較回路８からの位相誤差信号εを平均化
し、位相誤差平均値外１が得られた時点で保持し開ルー
プ動作になって該保持値を出力する。この平均化回路９
は加算器とレジスタとで容易に構成することができる。
【００１１】図３は上記平均化回路９の一構成例図であ
る。図において、１０１は位相誤差信号εを一方の入力
とし、後述のレジスタ１０２より帰還される値を他方の
入力として加算演算を行い、その結果を出力する加算器
である。１０２は加算器１０１の出力を一時記憶してお
き、外部より供給されるタイミングに従って出力するレ
ジスタである。レジスタ１０２の出力は加算器１０１へ
帰還される。以上の構成により、加算器１０１によるε
の積算回数を２m 回とし、得られた積算値をｍビットだ
け桁落としした値、即ち２-m倍の値を平均値（位相誤差
平均出力）外１とすることにより、２m 個のサンプルの
平均動作を得ることができる。
る。図において、１０１は位相誤差信号εを一方の入力
とし、後述のレジスタ１０２より帰還される値を他方の
入力として加算演算を行い、その結果を出力する加算器
である。１０２は加算器１０１の出力を一時記憶してお
き、外部より供給されるタイミングに従って出力するレ
ジスタである。レジスタ１０２の出力は加算器１０１へ
帰還される。以上の構成により、加算器１０１によるε
の積算回数を２m 回とし、得られた積算値をｍビットだ
け桁落としした値、即ち２-m倍の値を平均値（位相誤差
平均出力）外１とすることにより、２m 個のサンプルの
平均動作を得ることができる。
【００１２】再び図１に戻って、１０は切替器であり、
位相比較回路８からの位相誤差信号εと平均化回路９か
らの位相誤差平均値外１とを入力し、前記開ループ／閉
ループ切替信号に従って、閉ループ動作中は位相誤差信
号εを出力し、開ループ動作中は位相誤差平均値外１を
出力する。１１はＤ／Ａ変換器であり、切替器１０の出
力ディジタル値をアナログ値に変換する。１２は低域ろ
波器（ＬＰＦ：Low Pass Filter)であり、Ｄ／Ａ変換器
１１の出力に含まれる量子化雑音成分を除去して前記Ｖ
ＣＯ４の制御電圧入力とする。
位相比較回路８からの位相誤差信号εと平均化回路９か
らの位相誤差平均値外１とを入力し、前記開ループ／閉
ループ切替信号に従って、閉ループ動作中は位相誤差信
号εを出力し、開ループ動作中は位相誤差平均値外１を
出力する。１１はＤ／Ａ変換器であり、切替器１０の出
力ディジタル値をアナログ値に変換する。１２は低域ろ
波器（ＬＰＦ：Low Pass Filter)であり、Ｄ／Ａ変換器
１１の出力に含まれる量子化雑音成分を除去して前記Ｖ
ＣＯ４の制御電圧入力とする。
【００１３】次に、図２は本発明による第２の実施例を
示す構成例図である。図２の構成例における全ての構成
要素は、図１の構成要素１〜１２と全く同一であって、
ただＡＮＤゲート回路２及び６の入力が、それぞれ固定
分周器５及び基準発振器１の出力に接続されていること
のみが、図１の第１の実施例の場合と異なっている。
示す構成例図である。図２の構成例における全ての構成
要素は、図１の構成要素１〜１２と全く同一であって、
ただＡＮＤゲート回路２及び６の入力が、それぞれ固定
分周器５及び基準発振器１の出力に接続されていること
のみが、図１の第１の実施例の場合と異なっている。
【００１４】〔作用〕 図１及び図３の本発明の第１の実施例についてその作用
を図４，図５及び図６を用いて次に説明する。図４
（Ａ），（Ｂ）及び（Ｃ）は、閉ループ動作時の帰還位
相信号φ，基準位相信号ψ，位相誤差信号εの動作例を
示すタイムチャートである。まず、図４により、閉ルー
プ動作時における同期引込みの作用を説明する。今、時
刻０においてＮＣＯ７の出力をφ＝０とする。以降ＮＣ
Ｏ７は固定分周器５の出力信号ｆCLK の１周期毎（１／
ｆCLK ）に位相増加ステップ値Δφの積算を続け、その
積算によるＮＣＯ７の出力は、図４（Ａ）に示すように
Δφのステップで階段状に上昇する。次に時刻ｔ1 に至
りφの値が２π以上に到達すると、２π値を超えて破線
で示した仮の積算値から２πを差し引いた値に下降し、
再びΔφのステップで上昇していく。時刻ｔ1 以降は時
刻０以降と同様の動作を繰り返し、鋸歯状波形の帰還位
相信号φを得る。一方、基準位相信号ψは、第１のＡＮ
Ｄゲート回路２の出力をカウンタ３によって分周し積算
カウントした数値で与えられるので、図４（Ｂ）に示す
ように、φと同様に０から２πまでの値域を有する鋸歯
状波形となる。
を図４，図５及び図６を用いて次に説明する。図４
（Ａ），（Ｂ）及び（Ｃ）は、閉ループ動作時の帰還位
相信号φ，基準位相信号ψ，位相誤差信号εの動作例を
示すタイムチャートである。まず、図４により、閉ルー
プ動作時における同期引込みの作用を説明する。今、時
刻０においてＮＣＯ７の出力をφ＝０とする。以降ＮＣ
Ｏ７は固定分周器５の出力信号ｆCLK の１周期毎（１／
ｆCLK ）に位相増加ステップ値Δφの積算を続け、その
積算によるＮＣＯ７の出力は、図４（Ａ）に示すように
Δφのステップで階段状に上昇する。次に時刻ｔ1 に至
りφの値が２π以上に到達すると、２π値を超えて破線
で示した仮の積算値から２πを差し引いた値に下降し、
再びΔφのステップで上昇していく。時刻ｔ1 以降は時
刻０以降と同様の動作を繰り返し、鋸歯状波形の帰還位
相信号φを得る。一方、基準位相信号ψは、第１のＡＮ
Ｄゲート回路２の出力をカウンタ３によって分周し積算
カウントした数値で与えられるので、図４（Ｂ）に示す
ように、φと同様に０から２πまでの値域を有する鋸歯
状波形となる。
【００１５】さて、今、図４に示すように、帰還位相信
号φが基準位相信号ψに対して進み位相である場合を考
える。このとき、図４（Ｃ）の破線に示す基準位相信号
ψと帰還位相信号φの単純な数値上の差（ψ−φ）に
は、基準位相信号が２πから０に変換する度に−２πの
位相ジャンプが生ずる。この位相ジャンプは（１）式に
基づく演算により補正され、図４（Ｃ）の実線で示すよ
うな位相誤差信号εが得られる。
号φが基準位相信号ψに対して進み位相である場合を考
える。このとき、図４（Ｃ）の破線に示す基準位相信号
ψと帰還位相信号φの単純な数値上の差（ψ−φ）に
は、基準位相信号が２πから０に変換する度に−２πの
位相ジャンプが生ずる。この位相ジャンプは（１）式に
基づく演算により補正され、図４（Ｃ）の実線で示すよ
うな位相誤差信号εが得られる。
【００１６】以上から、本発明による構成では、閉ルー
プ動作による同期引込みにおいて、上記基準位相信号ψ
と帰還位相信号φが直接的な位相情報であり、位相誤差
信号εに真の位相誤差が得られるため、理論上は位相誤
差信号εに高調波成分を含むことがなく、従来の構成に
必要であった高調波成分抑圧のためのループフィルタは
本質的に不要となることが分かる。このため、従来の構
成において、周波数切替時間が長くなる要因であったル
ープフィルタの時定数は、本発明においては小さい値に
設定することができるので周波数の高速切替が可能とな
る。位相誤差信号εは、Ｄ／Ａ変換器１１によってアナ
ログ値に変換され、ＬＰＦ１２による量子化雑音成分の
除去後、ＶＣＯ４の制御電圧入力として帰還される。こ
の負帰還ループの構成により希望する出力周波数ｆ0 を
得ることができる。
プ動作による同期引込みにおいて、上記基準位相信号ψ
と帰還位相信号φが直接的な位相情報であり、位相誤差
信号εに真の位相誤差が得られるため、理論上は位相誤
差信号εに高調波成分を含むことがなく、従来の構成に
必要であった高調波成分抑圧のためのループフィルタは
本質的に不要となることが分かる。このため、従来の構
成において、周波数切替時間が長くなる要因であったル
ープフィルタの時定数は、本発明においては小さい値に
設定することができるので周波数の高速切替が可能とな
る。位相誤差信号εは、Ｄ／Ａ変換器１１によってアナ
ログ値に変換され、ＬＰＦ１２による量子化雑音成分の
除去後、ＶＣＯ４の制御電圧入力として帰還される。こ
の負帰還ループの構成により希望する出力周波数ｆ0 を
得ることができる。
【００１７】ここで、出力周波数ｆ0 とＮＣＯ７の位相
増加ステップ値Δφとの関係を導出してみる。まず、カ
ウンタ３の入力である基準クロックをｆc とし、カウン
タ３の分周数をＮとすると図４（Ｂ）における周期Ｔc
は次の（２）式で表される。
増加ステップ値Δφとの関係を導出してみる。まず、カ
ウンタ３の入力である基準クロックをｆc とし、カウン
タ３の分周数をＮとすると図４（Ｂ）における周期Ｔc
は次の（２）式で表される。
【数２】 また、ＮＣＯ７の周期ＴNCO は次の（３）式で与えられ
る。
る。
【数３】 基準位相信号の周期Ｔc と帰還位相信号の周期ＴNCO
は、位相同期状態ではＴc ＝ＴNCO であるので（２）
式，（３）式より次の（４）式が得られる。
は、位相同期状態ではＴc ＝ＴNCO であるので（２）
式，（３）式より次の（４）式が得られる。
【数４】 また、固定分周器５の出力クロックｆCLK は次の（５）
式で示される。
式で示される。
【数５】 従って（４）式，（５）式より、出力周波数ｆ0 は次
の（６）式で表すことができる。
の（６）式で表すことができる。
【数６】 （６）式より、Ｐ，Ｎ，ｆc を一定とすると、出力周
波数ｆ0はΔφに逆比例する関係で一意に決定できるこ
とが分かる。
波数ｆ0はΔφに逆比例する関係で一意に決定できるこ
とが分かる。
【００１８】次に、図５は本発明の構成における周波数
切替動作のフローチャートである。図において、動作開
始（ＳＴＡＲＴ）後、まず、ステップ１において（６）
式の関係に基づきΔφを設定することにより出力周波数
を設定し、ステップ２の閉ループ動作に入る。該閉ルー
プ動作によりステップ３で同期引込み後、ステップ４に
入り平均化回路９により位相誤差信号εの平均化動作を
行い平均値外１を得た時点で、ステップ５において外１
を保持値とする制御電圧で開ループ動作に入る。
切替動作のフローチャートである。図において、動作開
始（ＳＴＡＲＴ）後、まず、ステップ１において（６）
式の関係に基づきΔφを設定することにより出力周波数
を設定し、ステップ２の閉ループ動作に入る。該閉ルー
プ動作によりステップ３で同期引込み後、ステップ４に
入り平均化回路９により位相誤差信号εの平均化動作を
行い平均値外１を得た時点で、ステップ５において外１
を保持値とする制御電圧で開ループ動作に入る。
【００１９】以上の一連の動作を、更に図６を用いて説
明する。図６は、図５に示したフローチャートに基づく
周波数切替動作のタイムチャートである。図中上段はＶ
ＣＯ４の出力周波数、中段はＡＮＤゲート回路２及び
６、平均化回路９及び切替器１０に入力される開ループ
／閉ループ切替信号、下段は平均化回路９の積算出力
を、それぞれ示している。図において、出力周波数をｆ
1 からｆ2 へ切替える場合を考える。このとき、図５の
ステップ１からステップ３へ到るプロセスで、ＶＣＯ４
の出力周波数は閉ループ動作によりｆ1 からｆ2 へ変化
する。次に、同期引込みが終了した時点から、ステップ
４においてまず平均化回路９の出力がリセットされ、た
だちに平均化（積算）処理が開始される。ステップ５で
は開ループ動作に切替わり、Ｄ／Ａ変換器１１及びＬＰ
Ｆ１２には平均化回路出力外１が供給される。外１は開
ループ動作中一定値となるので安定した出力周波数が得
られる。また、開ループ動作中は、ＡＮＤゲート回路２
及び６により、カウンタ３及びＮＣＯ７に供給する基準
クロック及び固定分周器５の出力ｆCLK をそれぞれ停止
することによって、基準位相信号ψ及び帰還位相信号φ
を保持し、ψ及びφの位相すべりを防止する。これによ
り、次の閉ループ動作開始時の位相誤差信号εが前回の
閉ループ動作の最終値に保持され、次のチャネル切替え
による同期引込みが高速で行なえる。
明する。図６は、図５に示したフローチャートに基づく
周波数切替動作のタイムチャートである。図中上段はＶ
ＣＯ４の出力周波数、中段はＡＮＤゲート回路２及び
６、平均化回路９及び切替器１０に入力される開ループ
／閉ループ切替信号、下段は平均化回路９の積算出力
を、それぞれ示している。図において、出力周波数をｆ
1 からｆ2 へ切替える場合を考える。このとき、図５の
ステップ１からステップ３へ到るプロセスで、ＶＣＯ４
の出力周波数は閉ループ動作によりｆ1 からｆ2 へ変化
する。次に、同期引込みが終了した時点から、ステップ
４においてまず平均化回路９の出力がリセットされ、た
だちに平均化（積算）処理が開始される。ステップ５で
は開ループ動作に切替わり、Ｄ／Ａ変換器１１及びＬＰ
Ｆ１２には平均化回路出力外１が供給される。外１は開
ループ動作中一定値となるので安定した出力周波数が得
られる。また、開ループ動作中は、ＡＮＤゲート回路２
及び６により、カウンタ３及びＮＣＯ７に供給する基準
クロック及び固定分周器５の出力ｆCLK をそれぞれ停止
することによって、基準位相信号ψ及び帰還位相信号φ
を保持し、ψ及びφの位相すべりを防止する。これによ
り、次の閉ループ動作開始時の位相誤差信号εが前回の
閉ループ動作の最終値に保持され、次のチャネル切替え
による同期引込みが高速で行なえる。
【００２０】次に、図２の第２の実施例に基づく本発明
の動作について述べる。図２では、図１の第１の実施例
の場合とは逆に、基準位相信号ψはＮＣＯ７により得ら
れ、また、帰還位相信号φはカウンタ３により得られる
構成となっている。従って、図１の構成において導出し
た、（２）式，（３）式及び（４）式におけるｆc とｆ
CLK は互いに交換されるので、それぞれ下式を得る。
の動作について述べる。図２では、図１の第１の実施例
の場合とは逆に、基準位相信号ψはＮＣＯ７により得ら
れ、また、帰還位相信号φはカウンタ３により得られる
構成となっている。従って、図１の構成において導出し
た、（２）式，（３）式及び（４）式におけるｆc とｆ
CLK は互いに交換されるので、それぞれ下式を得る。
【数７】 一方、図２の構成においても前述の（５）式は成立して
いるので、この（５）式と上記（４）′式とにより、結
局出力周波数ｆ0 は前述の（６）式に対応する次の式で
表すことができる。
いるので、この（５）式と上記（４）′式とにより、結
局出力周波数ｆ0 は前述の（６）式に対応する次の式で
表すことができる。
【数８】 上記（６）′式より、Ｐ，Ｎ，ｆc を一定とすると、
出力周波数ｆ0 は、図１の構成では（６）式によりΔφ
に逆比例する関係であったのに対し、図２の構成ではΔ
ψに比例する関係で一意に決定できることが分かる。
出力周波数ｆ0 は、図１の構成では（６）式によりΔφ
に逆比例する関係であったのに対し、図２の構成ではΔ
ψに比例する関係で一意に決定できることが分かる。
【００２１】
【発明の効果】以上詳細に説明したように、本発明の周
波数シンセサイザの構成では、ＮＣＯを用いることによ
り直接的に帰還位相信号の抽出、もしくは基準位相信号
の生成を実現しているので、ディジタル信号処理による
直接位相比較が可能となる。従って、従来の構成におい
て発生した高調波成分が発生せず、ループフィルタの時
定数を小さい値に設定できるので閉ループ動作時の周波
数引込み時間の高速化がはかれる。また、閉ループ動作
による周波数引込み後、平均化回路を用いて位相誤差成
分を平均化し、その平均値を保持して開ループ動作を行
うことにより周波数安定性の高い信号が得られる。更
に、回路の大半がディジタル信号処理であるので回路の
小形化，ＩＣ化に適している等の利点がある。
波数シンセサイザの構成では、ＮＣＯを用いることによ
り直接的に帰還位相信号の抽出、もしくは基準位相信号
の生成を実現しているので、ディジタル信号処理による
直接位相比較が可能となる。従って、従来の構成におい
て発生した高調波成分が発生せず、ループフィルタの時
定数を小さい値に設定できるので閉ループ動作時の周波
数引込み時間の高速化がはかれる。また、閉ループ動作
による周波数引込み後、平均化回路を用いて位相誤差成
分を平均化し、その平均値を保持して開ループ動作を行
うことにより周波数安定性の高い信号が得られる。更
に、回路の大半がディジタル信号処理であるので回路の
小形化，ＩＣ化に適している等の利点がある。
【図１】本発明の第１の実施例を示すブロック図
【図２】本発明の第の２実施例を示すブロック図
【図３】図１及び図２中の平均化回路の一構成例を示す
ブロック図
ブロック図
【図４】帰還位相信号，基準位相信号及び位相誤差信号
のタイムチャート
のタイムチャート
【図５】周波数切替動作のフローチャート
【図６】周波数切替のタイムチャート
【図７】従来のＰＬＬ構成の周波数シンセサイザのブロ
ック図
ック図
１ 基準発振器 ２ ＡＮＤゲート回路 ３ カウンタ ４ ＶＣＯ ５ 固定分周器 ６ ＡＮＤゲート回路 ７ ＮＣＯ ８ 位相比較回路 ９ 平均化回路 １０ 切替器 １１ Ｄ／Ａ変換器 １２ ＬＰＦ １０１ 加算器 １０２ レジスタ ２０１ ＶＣＯ ２０２ 分周器 ２０３ 基準発振器 ２０４ 位相比較器 ２０５ ループフィルタ
Claims (2)
- 【請求項１】 制御電圧に従って出力周波数を任意に可
変設定できる電圧制御発振器を備えた位相同期ループ構
成の周波数シンセサイザにおいて、 基準クロックを出力する基準発振器と、 該基準発振器からの基準クロックを一方の入力とし、他
方の入力端に与えられる開ループ／閉ループ切替信号に
より閉ループ動作時には該基準クロックを出力し開ルー
プ動作時には基準クロックの出力を停止する第１のＡＮ
Ｄゲート回路と、 該第１のＡＮＤゲート回路から出力される基準クロック
を分周して積算カウントし０から２πラジアンまでの値
域を有する鋸歯状波形の基準位相信号ψを生成出力する
カウンタと、 前記電圧制御発振器の出力周波数を１／Ｐ（Ｐ≧１）に
分周して分周クロックを出力する固定分周器と、 該分周クロックを一方の入力とし、他方の入力端に与え
られる前記開ループ／閉ループ切替信号により閉ループ
動作時には該分周クロックを出力し開ループ動作時には
該分周クロックの出力を停止する第２のＡＮＤゲート回
路と、 該第２のＡＮＤゲート回路の出力クロックのタイミング
に従って所定の位相増加ステップ値を積算した位相積算
出力の２πラジアンを法とする値を帰還位相信号φとし
て出力する数値制御発振器と、 前記基準位相信号ψと前記帰還位相信号φとを式ε＝
［｛（ψ−φ）＋３π｝ｍｏｄ２π］−π（但し、
｛・｝ｍｏｄ２πは２πラジアンで除したときの剰余）
により演算しその出力範囲が（−π〜π）ラジアンの位
相誤差信号εを出力する位相比較回路と、前記開ループ／閉ループ切替信号により閉ループ動作開
始後の所定の時間帯で該位相誤差信号εの平均化動作を
行い位相誤差平均値外１が得られた時点で保持し開ルー
プ動作になって該保持値を 出力する平均化回路と、 前記位相誤差信号εと位相誤差平均値外１とを入力し前
記開ループ／閉ループ切替信号により閉ループ動作中は
位相誤差信号εを開ループ動作中は位相誤差平均値外１
を切替出力する切替器と、 該切替器の出力をアナログ値に変換するＤ／Ａ変換器
と、 該Ｄ／Ａ変換器の出力に含まれる量子化雑音成分を除去
した出力を前記電圧制御発振器の前記制御電圧として与
える低域ろ波器とを備えた周波数シンセサイザ。 【外１】 - 【請求項２】 請求項１の第１のＡＮＤゲート回路の一
方の入力として前記固定分周器からの分周クロックを与
えて前記カウンタから帰還位相信号φを出力し、請求項
１の第２のＡＮＤゲート回路の一方の入力として前記基
準発振器からの基準クロックを与えて前記数値制御発振
器から基準位相信号ψを出力するように構成したことを
特徴とする請求項１に記載した周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119034A JP2963552B2 (ja) | 1991-04-24 | 1991-04-24 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3119034A JP2963552B2 (ja) | 1991-04-24 | 1991-04-24 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04324716A JPH04324716A (ja) | 1992-11-13 |
| JP2963552B2 true JP2963552B2 (ja) | 1999-10-18 |
Family
ID=14751334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3119034A Expired - Fee Related JP2963552B2 (ja) | 1991-04-24 | 1991-04-24 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963552B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001098190A1 (fr) | 2000-06-20 | 2001-12-27 | Mitsubishi Denki Kabushiki Kaisha | Panneau de commande d'ascenseur |
| JP5810253B2 (ja) | 2010-06-03 | 2015-11-11 | パナソニックＩｐマネジメント株式会社 | ガスタービンシステム |
| CN114221653A (zh) * | 2022-02-22 | 2022-03-22 | 浙江赛思电子科技有限公司 | 一种信号处理装置 |
-
1991
- 1991-04-24 JP JP3119034A patent/JP2963552B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04324716A (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7177611B2 (en) | Hybrid control of phase locked loops | |
| US6380811B1 (en) | Signal generator, and method | |
| KR100237539B1 (ko) | 주파수 합성기 | |
| US5351014A (en) | Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator | |
| JPH07264062A (ja) | フェーズロック・ループ回路 | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| JP2000278124A (ja) | Ｐｌｌ回路 | |
| JPS6256689B2 (ja) | ||
| WO2007080918A1 (ja) | 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ | |
| US4996699A (en) | Digitally settable frequency divider, especially for a frequency synthesizer | |
| US8664989B1 (en) | Method to increase frequency resolution of a fractional phase-locked loop | |
| JP2963552B2 (ja) | 周波数シンセサイザ | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JP2000315945A (ja) | デジタル位相ロックループ回路 | |
| EP0454955A1 (en) | Sampling clock generating circuit | |
| JP3144497B2 (ja) | 周波数シンセサイザ | |
| JPH08340254A (ja) | 周波数シンセサイザ | |
| AU750763B2 (en) | Frequency synthesiser | |
| JP2007515813A (ja) | シグマデルタ変調器を有する可変周波数シンセサイザ | |
| JP2916943B2 (ja) | 周波数倍周器 | |
| JPH0730418A (ja) | 周波数シンセサイザ | |
| JPH03263922A (ja) | 位相同期発振器 | |
| JPS6333739B2 (ja) | ||
| JPH03151718A (ja) | Ｐｌｌ方式の周波数シンセサイザ | |
| JPH04248715A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |