JP2962427B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP2962427B2 JP2962427B2 JP322491A JP322491A JP2962427B2 JP 2962427 B2 JP2962427 B2 JP 2962427B2 JP 322491 A JP322491 A JP 322491A JP 322491 A JP322491 A JP 322491A JP 2962427 B2 JP2962427 B2 JP 2962427B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- signal
- pin
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Programmable Controllers (AREA)
Description
るプログラマブルコントローラに関し、特に電子機器に
対する入出力信号の入出力点数を可変に設定することの
可能なプログラマブルコントローラに関する。
で、ブロック型と称される形態のものは、一般的に電気
回路を一つの筐体内に設置しているので、情報信号のレ
ベル変換を行う入出力素子が故障したときに入出力素子
を取り替えることが難しく、発生した故障箇所がたとえ
入出力素子1点であってもそれに係わるユニット全て
や、その故障に係わるカードを交換しなければならず、
また製造メーカでなければ入出力素子の交換ができなか
った。
プログラマブルコントローラで、出力素子のみ交換可能
なものが提案されている。図19において、51, 52はケ
ースに収納されている制御部と電源部である。53は制御
対象の電子機器からの情報信号を入力する入力部、54は
上記又は別途制御対象の電子機器に情報信号を出力する
出力部であり、57が出力信号のレベル変換を行い、か
つ、脱着自在に交換可能な出力素子である。不図示の素
子用ソケットに出力素子を装着しているため、交換可能
となっている。
上述したような形態をもつプログラマブルコントローラ
においても、出力素子のみの交換にとどまり、入力部の
故障については、従来通りユニット毎またはカード毎に
交換しなければならないという欠点があった。
目し、その解決を図るべく、入力部においても入力素子
を交換することができ、かつ、装置の小型化に寄与する
ことができるプログラマブルコントローラを提供するこ
とにある。
るために本発明は、制御対象機器から入力した情報信号
を転送信号の形態から制御信号の形態に変換する入力素
子および該入力素子とは別体であって、前記制御対象機
器へ出力する情報信号を前記制御信号の形態から前記転
送信号の形態に変換する出力素子とを同一の外形形状お
よびピン配置となし、前記入力素子および前記出力素子
のいずれも脱着可能であり、交換しても接続可能な複数
の素子用ソケットを有する信号入出力手段と、該信号入
出力手段の各前記ソケットに装着された素子が入力素子
であるか出力素子であるかを指示する指示手段と、該指
示手段の指示に対応させて、前記入力素子の装着された
ソケットからの制御信号の形態の情報信号を保持記憶
し、前記出力素子の装着されたソケットに対しては記憶
の情報信号を制御信号の形態で保持出力する信号保持手
段とを具えたことを特徴とする。
出力素子を交換的に装着可能としたので、情報信号の入
力回路および出力回路を予め別個に設ける必要はなく、
情報信号の入出力回路の設置スペースを従来よりも小さ
くすることができる。また、装着された素子の形態を保
持手段に指示し、保持手段において入力素子により変換
された情報信号を保持記憶し、出力素子に出力すべき情
報信号を保持出力するようにしたので、入力素子および
出力素子の交換毎に素子用ソケットの配線を変える必要
はない。
的に説明する。
ントローラ本体ユニットの外観を図1にしたがって説明
する。
号の入出力動作および、シーケンス演算を実行する制御
部2が内蔵されている。3が入出力用の端子台であり、
端子台3に隣接して配線基板(不図示)が設けられてい
る。この配線基板上に入力および出力の素子用ソケット
30が実装されている。
がって説明する。
は接続用のピンである。30は素子用ソケット、31は接続
用のピン11と電気的・機械的に係合するコンタクトピン
である。また、素子の着脱時に着脱用具と係合する係合
突起12が素子の側面に設けられている。以上のような本
体とソケットの形状により、入力素子を1点単位で交換
が可能となる。また、入力素子10と素子用ソケット30
の他の形態を図3に示す。
およびピン構成となるように考慮されている。
置の一例を示す。
合、入力端子となる端子へ接続される入力端子ピン、1
13は入力素子駆動用電源ピン、112はプログラマブ
ルコントローラの制御部2と接続される入力制御信号ピ
ンである。
置の一例を示す。
合、出力端子となる端子へ接続される出力端子ピン、21
2 はプログラマブルコントローラの制御部2と接続され
る出力制御信号ピン、213 は駆動用の電源ピンである。
置を同一としており、1つのソケット30に対して入力,
出力どちらの素子でも装着が可能である。
び出力素子の回路構成を図6〜図10に示す。
形態で入力し、中央演算処理装置(CPU) の処理が可能な
制御信号レベルに変換する例を示す。図6の入力素子
は、入力端子ピン111(端子記号A,B)に抵抗器301 と
フォトカプラ303 の発光ダイオードが直列に接続され、
前記フォトカプラ303 の発光ダイオードに並列に抵抗器
301A,コンデンサ302,ダイオード304 が接続され、
フォトカプラ303 のフォトトランジスタが5V電源ピン11
3(端子記号D)と入力制御信号ピン112(端子記号C)に
接続されている。
を示す。この入力素子は入力端子ピン111(端子記号A,
B)にダイオードブリッジ整流器305の交流入力端子に
接続され、ダイオードブリッジ整流器305の直流出力端
子にフォトカプラ303の発光ダイオードが接続されてい
る。301B〜301Eは抵抗器、302A,302B はコンデンサであ
る。
レベルの情報信号をレベル変換して出力する例を示す。
この出力素子は出力端子ピン211(端子記号A,B)にリ
レーRyのリレー接点307が接続され、リレーRyに直列接
続されたスイッチングトランジスタ308 のエミッタが5V
電源ピン213( 端子記号D)、ベースが出力制御信号
ピン212( 端子記号E)、コレクタがリレーRyを介し
て0V電源ピン214(端子記号F)に接続されている。306
はリレーRyに並列に接続されたダイオードである。
ー (SSR)を用いる例を示す。この出力素子は出力端子ピ
ン211(端子記号A,B)にソリッドステートリレー311
のフォトトライアックが接続され、このフォトトライア
ックに抵抗器301Fとコンデンサ302Cとの直列回路および
サージアブソーバ309 が並列に接続されている。ソリッ
ドステートリレー311 の発光ダイオードに直列にスイッ
チングトランジスタ308 のエミッタ・コレクタ通路が接
続されている。
いる例を示す。この出力素子は出力端子ピン211(端子記
号A,B)にゲートトランジスタ310 のソース・ドレイ
ン通路が接続され、ゲートトランジスタ310 のゲートに
フォトボルカプラ312 の受光素子と抵抗器301Eの接続
点が接続され、フォトボルカプラ312 の発光素子が5V
電源ピン213( 端子記号D)と出力制御信号ピン21
2( 端子記号E)に接続されている。
るプログラマブルコントローラの回路構成を図11,図12
に示す。
の制御部2は、次の機器から主に構成されている。
に、制御対象機器から受信した情報信号を不図示の接点
メモリに格納する。また接点メモリに格納されているシ
ーケンス演算後の情報信号を読出し、制御対象機器に送
信する。信号保持手段としての入出力インタフェース(I
/O)2-2は、入力バッファ2-2Aおよび出力バッファ2-2Bを
有し、制御対象機器との間で授受する情報信号を一時記
憶する。
ぞれ複数のレジスタ群からなり、デコーダ2-1Aを介した
CPU2-1の指示により、入力信号の一時記憶および一時記
憶の情報信号の保持出力が可能である。
力用レジスタおよび出力用レジスタをそれぞれ1個ずつ
接続させており、1対の入力および出力用レジスタに対
して同一のアドレスを割当て、他の1ビットのアドレス
指示により入力用レジスタおよび出力用レジスタのいず
れかを選択する。
するシーケンスプログラムを作成し、I/O 2-3 を介して
入力する。またI/O 2-2 のレジスタ群の種類、すなわ
ち、入力用か出力用かの種類の指定情報をも指示手段と
して入力する。
4 はCPU2-1の演算に用いるデータを一時記憶する。ま
た、ローダ40から入力された指定情報をI/O 2-2 のレ
ジスタ群の各アドレスに対応させて格納する接点テーブ
ルを有する。
プログラムが格納され、この制御プログラムをCPU2-1に
より実行することにより、CPU2-1は各種制御動作を実行
する。
信号用端子CがI/O 2-2 と接続され、転送信号レベルの
情報信号の入力または出力用端子A,Bが端子台3に接
続されている。この素子用ソケット30に対して入力素子
または出力素子が差し込まれる。素子ソケット30および
端子台3が信号入出力手段として動作する。
の入出力動作を説明する。
個設けてあり、このために入力バッファ2-2Aおよび出力
バッファそれぞれのレジスタ個数も16個設けている。ま
たレジスタ群にはアドレスには“0”〜“15”(10進
数)、また、入力用レジスタには“0”、出力用レジス
タには“1”の1ビットのアドレスを予め割当ているも
のとする。
オフの情報信号を入力し、6個のオン/オフの情報信号
を制御対象機器に出力する。このために、アドレス
“0”〜“9”までのレジスタと接続する素子用ソケッ
ト30には入力素子を装着し、アドレス“10”〜“15”の
レジスタと接続する素子用ソケット30には出力素子を装
着する。
“9”までのレジスタは入力用である旨を指示し、アド
レス“10”〜“15”までのレジスタは出力用である旨を
指示する。
ムRAM2-4の接点テーブル2-4Aに記憶される。
と、制御対象機器から送られてくる情報信号は入力素子
により制御信号レベルに変換された後、入力バッファ2-
2Aのレジスタに一時記憶される。CPU2-1は接点テーブル
2-4Aを参照し、アドレス“0”〜“9”のアドレス信号
および読出し信号を順に発生してレジスタの記憶情報を
読出す。読出し情報は接点メモリに転送する。続いてCP
U2-1は接点メモリから、入力の情報信号を読出し、シー
ケンス演算を行った後、演算の結果として、得られる送
信対象の信号を接点メモリに書き込む。次に、接点メモ
リに格納された情報信号を読出し、接点テーブルの示す
出力用のレジスタに読出しの情報を書き込む。
後、CPU2-1は上述の情報信号の入力,シーケンス演算お
よび情報信号の出力処理を繰返し実行する。
は対応の素子ソケット30の出力素子により転送信号レベ
ルに変換され、端子台3を経由して制御対象機器に送信
される。
素子100 のピン配置の一例を示し、この実施例ではピン
数が4本の場合を示す。
合、入力端子となる端子へ接続される入力端子ピン、11
3 は入力素子駆動用電源ピン、112 はプログラマブルコ
ントローラの制御部2と接続される入力制御信号ピンで
ある。
の出力素子200 のピン配置の一例を示し、この実施例で
はピン数が4本の場合を示す。
合、出力端子となる端子へ接続される出力端子ピン、2
13は駆動用の電源ピン、212はプログラマブルコン
トローラの制御部2と接続される出力制御信号ピンであ
る。
おける端子記号A,BおよびDのピン配置を同一とする
ことにより、1つのソケット30に対して入力,出力どち
らの素子でも装着が可能である。
てソリッドステートリレーを用いた例を示す。この出力
素子は5V電源ピン213( 端子記号D)と出力制御信号
ピン212( 端子記号C)にフォトカプラ411 の発光ダ
イオードが抵抗器401 を介して接続され、フォトカプラ
411 のフォトトライアックが抵抗器402 を介して抵抗器
404 とコンデンサ405 の接続点とトライアック412 のゲ
ート抵抗器412 に接続され、トライアック412 の主電流
路が出力端子ピン211 に接続されている。406はサージ
アブソーバである。
てトランジスタを用いた例を示す。この出力素子は5V電
源ピン213( 端子記号D)と出力制御信号ピン212
( 端子記号C)にフォトボルカプラ413 の発光素子が接
続され、フォトボルカプラ413 の受光素子がゲートトラ
ンジスタ414 に接続され、ゲートトランジタ414 が出力
端子ピン211(端子記号A,B)に接続されている。407
は抵抗器、408 はダイオード、409 はツェナーダイオー
ドである。
成を図17および図18に示し、図において図11および図12
と同一の部分には同一の符号を付してその説明を省略す
る。
する点は素子用ソケット300 が2本の入出力信号ピン35
1 と電源ピン331 と制御信号ピン321 と空きピン341 の
5本からなる点である。この空きピン341 は素子用ソケ
ット300 に入力素子が装着された場合には文字通りの空
きであるが、出力素子が接続された場合には出力制御信
号ピンとして使用されるものである。
ケットに入力素子および出力素子のいずれをも装着可能
としているので、従来のように情報入力部と情報出力部
とを別個に設ける必要はなく、情報信号の入出力回路の
設置スペースを従来よりも小さくすることが可能とな
る。また、設置された素子用ソケット30の中の入力素子
と出力素子の装着比率は、ユーザにより任意に決定でき
るので、ユーザ側に取っては制御対象の機器に合わせ必
要な入力素子および出力素子を別途用意すればよい。ま
た、プログラマブルコントローラの製造者側にとって
は、制御対象機器の仕様(入力および出力点数)に合わ
せて情報信号の入出力回路を製作する必要がなく、汎用
性に優れたプログラマブルコントローラを提供すること
ができるというメリットがある。
る。
30に対して入力用レジスタおよび出力用レジスタを接続
しているが、入力および出力兼用可能なレジスタを用い
ればレジスタは1個でよい。この場合はこの兼用レジス
タに対して情報信号の入力(一時記憶)出力(情報信号
の保持出力)の指示をCPU2-1により一定周期で行う。
された素子の種類をローダ10からCPU2-1に対して指示す
るようにしているが、入力素子また出力素子に電気スイ
ッチを設け入力素子および出力素子の種類を示す識別信
号をこの電気スイッチ等により発生させて、この識別信
号をCPU2-1により自動的に識別するようにしてもよい。
ば、入力素子および出力素子を1つのソケットで共有使
用できるので、入出力回路の設置スペースを小さくで
き、もってプログラマブルコントローラの小型化に寄与
することができる。また、ソケットに装着した素子の種
類に応じてその素子への情報信号の入出力を行うことが
できるので、ソケットの配線を固定させることができ、
違う種類の素子を交換接続してもソケットの配線を変え
る必要がない。
外観を示す斜視図である。
の外観を示す斜視図である。
ットの外観を示す斜視図である。
路構成例を示す回路図である。
路構成例を示す回路図である。
路構成例を示す回路図である。
路構成例を示す回路図である。
回路構成例を示す回路図である。
ある。
ある。
を示す平面図である。
を示す平面図である。
回路構成例を示す回路図である。
回路構成例を示す回路図である。
ック図である。
ック図である。
Claims (1)
- 【請求項1】 制御対象機器から入力した情報信号を転
送信号の形態から制御信号の形態に変換する入力素子お
よび該入力素子とは別体であって、前記制御対象機器へ
出力する情報信号を前記制御信号の形態から前記転送信
号の形態に変換する出力素子とを同一の外形形状および
ピン配置となし、前記入力素子および前記出力素子のい
ずれも脱着可能であり、交換しても接続可能な複数の素
子用ソケットを有する信号入出力手段と、 該信号入出力手段の各前記ソケットに装着された素子が
入力素子であるか出力素子であるかを指示する指示手段
と、 該指示手段の指示に対応させて、前記入力素子の装着さ
れたソケットからの制御信号の形態の情報信号を保持記
憶し、前記出力素子の装着されたソケットに対しては記
憶の情報信号を制御信号の形態で保持出力する信号保持
手段と を具えたことを特徴とするプログラマブルコント
ローラ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4106193A DE4106193A1 (de) | 1990-03-01 | 1991-02-27 | Eingabe-/ausgabe-signalwandlerschaltung einer programmierbaren steuereinrichtung |
US07/662,172 US5218679A (en) | 1990-03-01 | 1991-02-28 | Programmable controller with input/output signal converting circuit for variably setting a number of inputs and/or outputs |
GB9104346A GB2242318B (en) | 1990-03-01 | 1991-03-01 | A programmable controller with input/output signal converting circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4716590 | 1990-03-01 | ||
JP2-47165 | 1990-03-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04211804A JPH04211804A (ja) | 1992-08-03 |
JP2962427B2 true JP2962427B2 (ja) | 1999-10-12 |
Family
ID=12767460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP322491A Expired - Fee Related JP2962427B2 (ja) | 1990-03-01 | 1991-01-16 | プログラマブルコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2962427B2 (ja) |
-
1991
- 1991-01-16 JP JP322491A patent/JP2962427B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04211804A (ja) | 1992-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4167786A (en) | Load control processor | |
US5218679A (en) | Programmable controller with input/output signal converting circuit for variably setting a number of inputs and/or outputs | |
US4649514A (en) | Computer revision port | |
JP3740746B2 (ja) | 増設ユニットを備えるプログラマブルコントローラ | |
JP2962427B2 (ja) | プログラマブルコントローラ | |
KR950010952B1 (ko) | 직렬 통신포트와 광 통신포트의 절환 제어장치 및 그의 구동방법 | |
US4196360A (en) | Interface driver circuit | |
JP2810576B2 (ja) | プログラマブルコントローラの入出力回路 | |
EP0464393A2 (en) | Signal processor | |
JP2527998Y2 (ja) | 携帯型電子機器 | |
JPH06324722A (ja) | プログラマブルコントローラ | |
JPH08182191A (ja) | 電源アダプタ | |
JPS5941768U (ja) | 電源瞬断制御装置 | |
JPS61173309A (ja) | デイジタル制御装置 | |
JP2570977B2 (ja) | 日本語コード変換装置 | |
JPH036037Y2 (ja) | ||
JPS6380313A (ja) | 外部記憶装置 | |
JPS5948401B2 (ja) | シ−ケンス制御装置 | |
JPS6442744A (en) | Microprocessor | |
JPS61122968A (ja) | 磁気カ−ドリ−ダ端末機 | |
JPS59121721U (ja) | フアイル保護装置 | |
JPH03282665A (ja) | デジタル入出力装置 | |
JPS59142814U (ja) | 電源切換回路 | |
JPH03188516A (ja) | 電源制御方式 | |
JPH04182805A (ja) | プログラマブル・コントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090806 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090806 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |