JP2959767B2 - 半導体基板並びに半導体装置及びその製造方法 - Google Patents
半導体基板並びに半導体装置及びその製造方法Info
- Publication number
- JP2959767B2 JP2959767B2 JP62285076A JP28507687A JP2959767B2 JP 2959767 B2 JP2959767 B2 JP 2959767B2 JP 62285076 A JP62285076 A JP 62285076A JP 28507687 A JP28507687 A JP 28507687A JP 2959767 B2 JP2959767 B2 JP 2959767B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- semiconductor
- buffer layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体基板並びに半導体装置及びその製造
方法に関する。 〔発明の概要〕 本発明は、Si基板、石英基板、サファイア基板または
SiC基板上にバッファ層を介してこのバッファ層より格
子定数が小さい半導体層を形成することにより良質の半
導体層が設けられている半導体基板を提供することがで
きるようにしたものである。 〔従来の技術〕 異種半導体により形成される半導体ヘテロ接合は、素
子を作製する上で必須のものである。例えば、この半導
体ヘテロ接合は、用途でいえば高速半導体素子と光半導
体素子とをモノリシック化した光電子集積回路（OEI
C）、種類でいえばSi系素子とGaAsまたはInP系素子との
モノリシック化など非常に広範囲かつ重要な応用の基本
となるものである。 GaAs/Siヘテロ接合は、この半導体ヘテロ接合の代表
的な例である。このGaAs/Siヘテロ接合は、Si基板上にG
aAs層を成長させることにより形成される。しかしなが
ら、GaAsの格子定数は5.6534Åであるのに対してSiの格
子定数は5.43086Åであり、それらの差は約４％と大き
いため、このSi基板上に成長されるGaAs層中の欠陥密度
は大きく、良質なGaAs層を成長することは困難である。 応用物理、第55巻、第11号（1986）第1069頁から第10
73頁においては、このような問題を解決することを目的
とする二段階成長法について論じられている。この二段
階成長法は、例えばSi基板上に多結晶または非晶質の薄
い例えばGaAs層を一旦成長させた後、これをアニールす
ることにより固相エピタキシーを起こさせて一応層状成
長させておき、その上に能動層となる例えば単結晶GaAs
層を成長させる方法である。 〔発明が解決しようとする問題点〕 しかしながら、上述の二段階成長法により成長される
化合物半導体層の品質は十分とは言えず、より良質の化
合物半導体層を成長させることが望まれていた。 従って本発明の目的は、Si基板、石英基板、サファイ
ア基板、SiC基板等の多様な基板上に良質の半導体層が
設けられた半導体基板並びにこの半導体基板を用いた半
導体装置及びその製造方法を提供することにある。 〔問題点を解決するための手段〕 本発明者の知見によれば、例えばGaAs層上のSi層のよ
うに、半導体層上にこの半導体層よりも格子定数の小さ
な他の半導体層を成長させると、それらの間に格子定数
の差が存在するにもかかわらず、上層の半導体層は良質
なものとなる。従って、半導体基板等の上に、最終的に
成長される化合物半導体層よりも格子定数の大きな半導
体層をバッファ層として形成し、このバッファ層の上に
化合物半導体層を成長させると良質のものが得られる。
また、単に良質の化合物半導体層を成長させるという意
味では、基板として半導体基板以外の基板を用いること
も可能である。 本発明はこのような検討に基づいて案出されたもので
ある。 すなわち、本発明の第１の発明は、Si基板と、Si基板
上のInAsからなるバッファ層と、バッファ層上のGaAs層
とを有することを特徴とする半導体基板である。 本発明の第２の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい半導体層とを有することを特
徴とする半導体装置である。 本発明の第３の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい化合物半導体層とを有するこ
とを特徴とする半導体装置である。 本発明の第４の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい化合物半導体層とを有する半
導体基板上に光半導体素子が形成されていることを特徴
とする半導体装置である。 本発明の第５の発明は、石英、サファイアまたはSiC
からなる基板上にこの基板と格子定数が異なる半導体層
をエピタキシャル成長させるようにした半導体装置の製
造方法において、基板上にバッファ層を形成する工程
と、バッファ層上にバッファ層より格子定数が小さい半
導体層をエピタキシャル成長させる工程とを有すること
を特徴とする半導体装置の製造方法である。 〔作用〕 上記した手段によれば、バッファ層上にこのバッファ
層より格子定数が小さい半導体層を成長させるので、Si
基板、石英基板、サファイア基板、SiC基板等の多様な
基板上に良質の半導体層が設けられた半導体基板を得る
ことができる。 〔実施例〕 以下、本発明の一実施例について図面を参照して説明
する。本実施例は、非極性半導体であるSi基板上に極性
半導体であるGaAs層を形成する実施例である。 第１図に示すように、まず例えばMOCVD（有機金属化
学気相成長）法により、Si基板１上に、GaAsよりも格子
定数が大きく、しかもこのGaAsと同様に極性半導体であ
る例えばInAs（格子定数＝6.0585Å）層２をバッファ層
として成長させる。このInAs層２の厚さは例えば数Åか
ら３μｍ程度とすることができまた、成長は例えば成長
温度440〜700℃で行うことができる。 次に第２図に示すように、例えばMOCVD法により、バ
ッファ層としての上記InAs層２の上にGaAs層３を成長さ
せる。このGaAs層３の厚さは必要に応じて選定すること
ができるものであるが、例えば１μｍ程度とすることが
できる。また、このGaAs層３の成長は例えば成長温度60
0〜800℃で行うことができる。 このようにして成長されるGaAs層３は、転位等の結晶
欠陥密度が小さく良質である。 このように、本実施例によれば、GaAsよりも格子定数
が大きいInAs層２バッファ層として用い、このInAs層２
の上にGaAs層３を成長させているので、格子定数が大き
く異なるSi基板１上に良質なGaAs層３を成長させること
ができる。これによって、良質なGaAs層３が設けられた
半導体基板を提供することができる。また、非極性半導
体であるSi基板１上に極性半導体であるGaAs層３を成長
させるとantiphase domain（異なった方向を持つ相が存
在する領域）が発生し、single domainとはならない
が、本実施例においては、極性半導体であるInAs相２層
にGaAs層３を成長させているので、このような問題もな
い。さらに、GaAsの熱膨張係数はSiのそれの約2.5倍で
あり大きく異なるが、InAsの熱膨張係数はSiのそれの約
1.7倍でありGaAsとSiとの中間の大きさであるので、Si
基板１上にGaAs層３を直接成長させる場合に比べて、Si
基板１との熱膨張係数差に起因してGaAs層３に生じる応
力を緩和することができる。このため、ひずみやクラッ
ク等を生じることなくGaAs層３を例えば４μｍ程度以上
に厚く成長させることができる。 本実施例により得られる良質なGaAs層３を能動層とし
て用いることにより、高速半導体素子等の高性能の半導
体素子の作製が可能となる。また、この高速半導体素子
と光半導体素子とのモノリシック化により、高性能のOE
ICの実現が可能となる。 以上、本発明の一実施例について具体的に説明した
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。 例えば、InAs層２及びGaAs層３の成長はMBE法により
行ってもよい。また、InAs層２は既述の二段階成長法に
より成長してもよい。すなわち、まず例えば400℃程度
の低温で例えば厚さが100〜300Å程度の薄い非晶質のIn
As層を成長させ、これを例えば500〜550℃程度でアニー
ルすることにより固相エピタキシーを起こさせて単結晶
化した後、この単結晶化した薄いInAs層の上に例えば50
0〜550℃程度で所要の厚さの単結晶InAs層を形成しても
よい。また、InAs層２の厚さを数原子層程度まで薄くし
てもよい。さらに、InAs層２の代わりに例えばInP（格
子定数＝5.8688Å）層をバッファ層として用いてもよ
い。また、Si基板１の代わりに石英基板、サファイア基
板、SiC基板、ガラス基板等の各種材料から成る基板を
用いることもできる。さらにまた、上述の実施例におい
ては、Si基板１上にGaAs層３を形成する場合につき説明
したが、本発明は、GaAs層３以外の各種の化合物半導体
層を成長させる場合に適用することができる 〔発明の効果〕 本発明によれば、バッファ層上にこのバッファ層より
格子定数が小さい半導体層を成長させるので、Si基板、
石英基板、サファイア基板、SiC基板等の多様な基板上
に良質の半導体層が設けられた半導体基板を得ることが
でき、また、この半導体基板を用いた高性能の半導体装
置を得ることができる。
方法に関する。 〔発明の概要〕 本発明は、Si基板、石英基板、サファイア基板または
SiC基板上にバッファ層を介してこのバッファ層より格
子定数が小さい半導体層を形成することにより良質の半
導体層が設けられている半導体基板を提供することがで
きるようにしたものである。 〔従来の技術〕 異種半導体により形成される半導体ヘテロ接合は、素
子を作製する上で必須のものである。例えば、この半導
体ヘテロ接合は、用途でいえば高速半導体素子と光半導
体素子とをモノリシック化した光電子集積回路（OEI
C）、種類でいえばSi系素子とGaAsまたはInP系素子との
モノリシック化など非常に広範囲かつ重要な応用の基本
となるものである。 GaAs/Siヘテロ接合は、この半導体ヘテロ接合の代表
的な例である。このGaAs/Siヘテロ接合は、Si基板上にG
aAs層を成長させることにより形成される。しかしなが
ら、GaAsの格子定数は5.6534Åであるのに対してSiの格
子定数は5.43086Åであり、それらの差は約４％と大き
いため、このSi基板上に成長されるGaAs層中の欠陥密度
は大きく、良質なGaAs層を成長することは困難である。 応用物理、第55巻、第11号（1986）第1069頁から第10
73頁においては、このような問題を解決することを目的
とする二段階成長法について論じられている。この二段
階成長法は、例えばSi基板上に多結晶または非晶質の薄
い例えばGaAs層を一旦成長させた後、これをアニールす
ることにより固相エピタキシーを起こさせて一応層状成
長させておき、その上に能動層となる例えば単結晶GaAs
層を成長させる方法である。 〔発明が解決しようとする問題点〕 しかしながら、上述の二段階成長法により成長される
化合物半導体層の品質は十分とは言えず、より良質の化
合物半導体層を成長させることが望まれていた。 従って本発明の目的は、Si基板、石英基板、サファイ
ア基板、SiC基板等の多様な基板上に良質の半導体層が
設けられた半導体基板並びにこの半導体基板を用いた半
導体装置及びその製造方法を提供することにある。 〔問題点を解決するための手段〕 本発明者の知見によれば、例えばGaAs層上のSi層のよ
うに、半導体層上にこの半導体層よりも格子定数の小さ
な他の半導体層を成長させると、それらの間に格子定数
の差が存在するにもかかわらず、上層の半導体層は良質
なものとなる。従って、半導体基板等の上に、最終的に
成長される化合物半導体層よりも格子定数の大きな半導
体層をバッファ層として形成し、このバッファ層の上に
化合物半導体層を成長させると良質のものが得られる。
また、単に良質の化合物半導体層を成長させるという意
味では、基板として半導体基板以外の基板を用いること
も可能である。 本発明はこのような検討に基づいて案出されたもので
ある。 すなわち、本発明の第１の発明は、Si基板と、Si基板
上のInAsからなるバッファ層と、バッファ層上のGaAs層
とを有することを特徴とする半導体基板である。 本発明の第２の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい半導体層とを有することを特
徴とする半導体装置である。 本発明の第３の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい化合物半導体層とを有するこ
とを特徴とする半導体装置である。 本発明の第４の発明は、石英基板、サファイア基板ま
たはSiC基板と、石英基板、サファイア基板またはSiC基
板上のバッファ層と、バッファ層上に形成され、バッフ
ァ層より格子定数が小さい化合物半導体層とを有する半
導体基板上に光半導体素子が形成されていることを特徴
とする半導体装置である。 本発明の第５の発明は、石英、サファイアまたはSiC
からなる基板上にこの基板と格子定数が異なる半導体層
をエピタキシャル成長させるようにした半導体装置の製
造方法において、基板上にバッファ層を形成する工程
と、バッファ層上にバッファ層より格子定数が小さい半
導体層をエピタキシャル成長させる工程とを有すること
を特徴とする半導体装置の製造方法である。 〔作用〕 上記した手段によれば、バッファ層上にこのバッファ
層より格子定数が小さい半導体層を成長させるので、Si
基板、石英基板、サファイア基板、SiC基板等の多様な
基板上に良質の半導体層が設けられた半導体基板を得る
ことができる。 〔実施例〕 以下、本発明の一実施例について図面を参照して説明
する。本実施例は、非極性半導体であるSi基板上に極性
半導体であるGaAs層を形成する実施例である。 第１図に示すように、まず例えばMOCVD（有機金属化
学気相成長）法により、Si基板１上に、GaAsよりも格子
定数が大きく、しかもこのGaAsと同様に極性半導体であ
る例えばInAs（格子定数＝6.0585Å）層２をバッファ層
として成長させる。このInAs層２の厚さは例えば数Åか
ら３μｍ程度とすることができまた、成長は例えば成長
温度440〜700℃で行うことができる。 次に第２図に示すように、例えばMOCVD法により、バ
ッファ層としての上記InAs層２の上にGaAs層３を成長さ
せる。このGaAs層３の厚さは必要に応じて選定すること
ができるものであるが、例えば１μｍ程度とすることが
できる。また、このGaAs層３の成長は例えば成長温度60
0〜800℃で行うことができる。 このようにして成長されるGaAs層３は、転位等の結晶
欠陥密度が小さく良質である。 このように、本実施例によれば、GaAsよりも格子定数
が大きいInAs層２バッファ層として用い、このInAs層２
の上にGaAs層３を成長させているので、格子定数が大き
く異なるSi基板１上に良質なGaAs層３を成長させること
ができる。これによって、良質なGaAs層３が設けられた
半導体基板を提供することができる。また、非極性半導
体であるSi基板１上に極性半導体であるGaAs層３を成長
させるとantiphase domain（異なった方向を持つ相が存
在する領域）が発生し、single domainとはならない
が、本実施例においては、極性半導体であるInAs相２層
にGaAs層３を成長させているので、このような問題もな
い。さらに、GaAsの熱膨張係数はSiのそれの約2.5倍で
あり大きく異なるが、InAsの熱膨張係数はSiのそれの約
1.7倍でありGaAsとSiとの中間の大きさであるので、Si
基板１上にGaAs層３を直接成長させる場合に比べて、Si
基板１との熱膨張係数差に起因してGaAs層３に生じる応
力を緩和することができる。このため、ひずみやクラッ
ク等を生じることなくGaAs層３を例えば４μｍ程度以上
に厚く成長させることができる。 本実施例により得られる良質なGaAs層３を能動層とし
て用いることにより、高速半導体素子等の高性能の半導
体素子の作製が可能となる。また、この高速半導体素子
と光半導体素子とのモノリシック化により、高性能のOE
ICの実現が可能となる。 以上、本発明の一実施例について具体的に説明した
が、本発明は上述の実施例に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。 例えば、InAs層２及びGaAs層３の成長はMBE法により
行ってもよい。また、InAs層２は既述の二段階成長法に
より成長してもよい。すなわち、まず例えば400℃程度
の低温で例えば厚さが100〜300Å程度の薄い非晶質のIn
As層を成長させ、これを例えば500〜550℃程度でアニー
ルすることにより固相エピタキシーを起こさせて単結晶
化した後、この単結晶化した薄いInAs層の上に例えば50
0〜550℃程度で所要の厚さの単結晶InAs層を形成しても
よい。また、InAs層２の厚さを数原子層程度まで薄くし
てもよい。さらに、InAs層２の代わりに例えばInP（格
子定数＝5.8688Å）層をバッファ層として用いてもよ
い。また、Si基板１の代わりに石英基板、サファイア基
板、SiC基板、ガラス基板等の各種材料から成る基板を
用いることもできる。さらにまた、上述の実施例におい
ては、Si基板１上にGaAs層３を形成する場合につき説明
したが、本発明は、GaAs層３以外の各種の化合物半導体
層を成長させる場合に適用することができる 〔発明の効果〕 本発明によれば、バッファ層上にこのバッファ層より
格子定数が小さい半導体層を成長させるので、Si基板、
石英基板、サファイア基板、SiC基板等の多様な基板上
に良質の半導体層が設けられた半導体基板を得ることが
でき、また、この半導体基板を用いた高性能の半導体装
置を得ることができる。
【図面の簡単な説明】
第１図及び第２図は本発明の一実施例による半導体基板
の形成方法を工程順に説明するための断面図である。 図面における主要な符号の説明 1:Si基板、2:InAs層（バッファ層）、3:GaAs層（化合物
半導体層）。
の形成方法を工程順に説明するための断面図である。 図面における主要な符号の説明 1:Si基板、2:InAs層（バッファ層）、3:GaAs層（化合物
半導体層）。
フロントページの続き
(56)参考文献 特開 昭61−210675（ＪＰ，Ａ)
特開 昭62−11221（ＪＰ，Ａ)
特開 昭62−229821（ＪＰ，Ａ)
特開 昭62−291909（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．Si基板と、 上記Si基板上のInAsからなるバッファ層と、 上記バッファ層上のGaAs層とを有することを特徴とする
半導体基板。 ２．石英基板、サファイア基板またはSiC基板と、 上記石英基板、サファイア基板またはSiC基板上のバッ
ファ層と、 上記バッファ層上に形成され、上記バッファ層より格子
定数が小さい半導体層とを有することを特徴とする半導
体装置。 ３．石英基板、サファイア基板またはSiC基板と、 上記石英基板、サファイア基板またはSiC基板上のバッ
ファ層と、 上記バッファ層上に形成され、上記バッファ層より格子
定数が小さい化合物半導体層とを有することを特徴とす
る半導体装置。 ４．石英基板、サファイア基板またはSiC基板と、 上記石英基板、サファイア基板またはSiC基板上のバッ
ファ層と、 上記バッファ層上に形成され、上記バッファ層より格子
定数が小さい化合物半導体層とを有する半導体基板上に
光半導体素子が形成されていることを特徴とする半導体
装置。 ５．石英、サファイアまたはSiCからなる基板上にこの
基板と格子定数が異なる半導体層をエピタキシャル成長
させるようにした半導体装置の製造方法において、 上記基板上にバッファ層を形成する工程と、 上記バッファ層上に上記バッファ層より格子定数が小さ
い半導体層をエピタキシャル成長させる工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285076A JP2959767B2 (ja) | 1987-11-11 | 1987-11-11 | 半導体基板並びに半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62285076A JP2959767B2 (ja) | 1987-11-11 | 1987-11-11 | 半導体基板並びに半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01125918A JPH01125918A (ja) | 1989-05-18 |
| JP2959767B2 true JP2959767B2 (ja) | 1999-10-06 |
Family
ID=17686836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62285076A Expired - Lifetime JP2959767B2 (ja) | 1987-11-11 | 1987-11-11 | 半導体基板並びに半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2959767B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022564A (ja) * | 2012-07-18 | 2014-02-03 | Asahi Kasei Corp | 化合物半導体基板及びその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210675A (ja) * | 1985-03-15 | 1986-09-18 | Sumitomo Electric Ind Ltd | 化合物半導体装置 |
| JPS6211221A (ja) * | 1985-07-08 | 1987-01-20 | Sharp Corp | 分子線エピタキシヤル成長方法 |
| KR900002687B1 (ko) * | 1985-12-16 | 1990-04-23 | 후지쓰가부시끼가이샤 | Mbe법에 의한 기판에 격자 정합시키는 4원 또는 5원 흔정 반도체의 성장방법 |
-
1987
- 1987-11-11 JP JP62285076A patent/JP2959767B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01125918A (ja) | 1989-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900000203B1 (ko) | 적층홈이 없는 단일 결정성 반도체장치 제조방법 | |
| US8796121B1 (en) | Stress mitigating amorphous SiO2 interlayer | |
| WO1989004594A1 (en) | Omcvd of iii-v material on silicon | |
| KR20000025914A (ko) | Gan계 화합물 반도체 및 그의 결정성장 방법 | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| US8703561B2 (en) | High quality GaN high-voltage HFETs on silicon | |
| JP5254195B2 (ja) | 基板上に単結晶半導体層を作製する方法 | |
| EP0430562B1 (en) | Semiconductor heterostructure and method of producing the same | |
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| US5363799A (en) | Method for growth of crystal | |
| JP2557546B2 (ja) | 半導体装置の製造方法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| US5753040A (en) | Method for the growth of epitaxial metal-insulator-metal-semiconductor structures | |
| JPS61188927A (ja) | 化合物半導体装置 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JP2651146B2 (ja) | 結晶の製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| KR100425092B1 (ko) | 실리콘 컴플라이언트 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |