JP2944679B2 - トランスコーダ - Google Patents
トランスコーダInfo
- Publication number
- JP2944679B2 JP2944679B2 JP1173169A JP17316989A JP2944679B2 JP 2944679 B2 JP2944679 B2 JP 2944679B2 JP 1173169 A JP1173169 A JP 1173169A JP 17316989 A JP17316989 A JP 17316989A JP 2944679 B2 JP2944679 B2 JP 2944679B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- image signal
- field
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
- H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0125—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards being a high definition standard
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオ信号を走査線飛び越し方式において
変換するためのトランスコーダに関する。
変換するためのトランスコーダに関する。
従来の技術 ビデオ信号の画像再生改善のために、現在画像当たり
625の走査線を1250の走査線に高めることが提案されて
いる。装置の処理すべき高い偏向電力および帯域制限さ
れたチャネルのために今日通例の、50Hzの画像繰返し周
波数並びに走査線飛び越し方式は依然として使用され
る。
625の走査線を1250の走査線に高めることが提案されて
いる。装置の処理すべき高い偏向電力および帯域制限さ
れたチャネルのために今日通例の、50Hzの画像繰返し周
波数並びに走査線飛び越し方式は依然として使用され
る。
発明が解決しようとする問題点 走査線数を高めたにも拘わらず、この再生方式では大
面積のちらつきおよび走査線間ちらつき、並びに正にこ
の走査線飛び越し方式による垂直方向の解像度の低減が
生じる。
面積のちらつきおよび走査線間ちらつき、並びに正にこ
の走査線飛び越し方式による垂直方向の解像度の低減が
生じる。
本発明の課題は、僅かなコストで第１の規格のビデオ
画像を第２の規格のビデオ画像に変換するトランスコー
ダを提供することである。
画像を第２の規格のビデオ画像に変換するトランスコー
ダを提供することである。
問題点を解決するための手段 本発明の課題は、請求項１の特徴部分に記載の構成に
よって解決される。本発明の有利な構成はその他の請求
項に記載されている。
よって解決される。本発明の有利な構成はその他の請求
項に記載されている。
発明の作用および効果 例えば1250本の走査線および50Hzの画像繰り返し周波
数および走査線飛越しを有する第１の規格のカラービデ
オ画像を100Hzの画像繰り返し周波数および走査線飛び
越しを有する第２の規格のビデオ画像に動きに適応する
ように変換するために、第１の規格の例えば1250本の走
査線の変換すべき画像が第１の処理ステップにおいて例
えば1250本の走査線、走査線飛越しなしの50Hzの第３の
画像信号に動き適応されて変換される。第３の規格のこ
の画像信号から第２の処理ステップにおいてフィルタリ
ングによって第２の規格の画像信号の第１のフィールド
が得られ、これは第１の処理ステップにおいて得られ
た、第３の規格のビデオ画像から画像メモリの読出しの
際の相応のアドレス指定によって得られる第２のフィー
ルドと共に、第２の規格の安全なビデオ画像を形成す
る。変換を行うためにフレームおよびフィールドメモリ
が必要である。第１の画像メモリに、到来する、走査線
飛越し方式において記録されている第１の規格のビデオ
信号が書込まれ、一方時間的に同期して２つの別の画像
メモリから読出される。第１の規格の1250走査線/50Hz/
2:1画像の画素を処理するために、これらは走査線メモ
リに読込まれる。引き続いて、その都度の画素がダイナ
ミック情報を含んでいるかまたはスタティック情報を含
んでいるかどうかが検査される。入力フィールドが静止
画像内容の場合、対応する出力フィールドに相応の空間
位置の原画素が挿入される。その際第１の入力フィール
ド画像に第１および第３の出力フィールドが対応し、第
２の入力フィールドに第２および第４の出力フィールド
が対応している。
数および走査線飛越しを有する第１の規格のカラービデ
オ画像を100Hzの画像繰り返し周波数および走査線飛び
越しを有する第２の規格のビデオ画像に動きに適応する
ように変換するために、第１の規格の例えば1250本の走
査線の変換すべき画像が第１の処理ステップにおいて例
えば1250本の走査線、走査線飛越しなしの50Hzの第３の
画像信号に動き適応されて変換される。第３の規格のこ
の画像信号から第２の処理ステップにおいてフィルタリ
ングによって第２の規格の画像信号の第１のフィールド
が得られ、これは第１の処理ステップにおいて得られ
た、第３の規格のビデオ画像から画像メモリの読出しの
際の相応のアドレス指定によって得られる第２のフィー
ルドと共に、第２の規格の安全なビデオ画像を形成す
る。変換を行うためにフレームおよびフィールドメモリ
が必要である。第１の画像メモリに、到来する、走査線
飛越し方式において記録されている第１の規格のビデオ
信号が書込まれ、一方時間的に同期して２つの別の画像
メモリから読出される。第１の規格の1250走査線/50Hz/
2:1画像の画素を処理するために、これらは走査線メモ
リに読込まれる。引き続いて、その都度の画素がダイナ
ミック情報を含んでいるかまたはスタティック情報を含
んでいるかどうかが検査される。入力フィールドが静止
画像内容の場合、対応する出力フィールドに相応の空間
位置の原画素が挿入される。その際第１の入力フィール
ド画像に第１および第３の出力フィールドが対応し、第
２の入力フィールドに第２および第４の出力フィールド
が対応している。
ダイナミック画像内容の場合には、２つの入力フィー
ルドから変換によって４つの出力フィールドがどのよう
に発生されるかを第５図を参照して説明する。第５図に
おいて、×は入力フィールド画素であり、○は出力フィ
ールド画素であり、□は中間補間画素値である。
ルドから変換によって４つの出力フィールドがどのよう
に発生されるかを第５図を参照して説明する。第５図に
おいて、×は入力フィールド画素であり、○は出力フィ
ールド画素であり、□は中間補間画素値である。
ａ）第１の出力フィールドは第１の入力フィールドの画
素を引き受ける。
素を引き受ける。
ｂ）第２の出力フィールドにおいて、再生すべき画素に
対して第２の入力フィールドの空間位置を有する第１の
（後続する第１の）入力フィールドの走査線にあると見
なすことができる、第１の（後続する第１の）フィール
ドの垂直方向に補間された画素値（第５図では入力フィ
ールド１の走査線２等で□で表わされている）が求めら
れる。このようにして求められた画素は同じ走査線にお
ける第２の入力フィールドの時間的にずれた画素（第５
図では入力フィールド２の走査線２等で×で表わされて
いる）によって補間される。補間結果は第２の出力フィ
ールドの相応の画素を表している。
対して第２の入力フィールドの空間位置を有する第１の
（後続する第１の）入力フィールドの走査線にあると見
なすことができる、第１の（後続する第１の）フィール
ドの垂直方向に補間された画素値（第５図では入力フィ
ールド１の走査線２等で□で表わされている）が求めら
れる。このようにして求められた画素は同じ走査線にお
ける第２の入力フィールドの時間的にずれた画素（第５
図では入力フィールド２の走査線２等で×で表わされて
いる）によって補間される。補間結果は第２の出力フィ
ールドの相応の画素を表している。
ｃ）第３の出力フィールドにおいて再生すべき画素が第
２の入力フィールドの垂直方向において隣接する画素
（第５図において入力フィールド２の×で示されてい
る）から求められる。求められた値は第５図では×の間
の○で示されている。
２の入力フィールドの垂直方向において隣接する画素
（第５図において入力フィールド２の×で示されてい
る）から求められる。求められた値は第５図では×の間
の○で示されている。
ｄ）第４の出力フィールドにおいて再生すべき画素に対
して、第２の入力フィールドの空間位置を有する第１の
（後続の第１の）入力フィールドの走査線にあると見な
すことができる、第１の（後続の第１の）フィールドの
垂直方向に補間された画素値（これは第５図の入力フィ
ールド３の□に相当する）。このようにして求められた
画素は同じ走査線における第２の入力フィールドの時間
的にずれた画素（第５図では入力フィールド２の×によ
って表されている）によって補間される。補間された値
は出力フィールド４において○で示されている。
して、第２の入力フィールドの空間位置を有する第１の
（後続の第１の）入力フィールドの走査線にあると見な
すことができる、第１の（後続の第１の）フィールドの
垂直方向に補間された画素値（これは第５図の入力フィ
ールド３の□に相当する）。このようにして求められた
画素は同じ走査線における第２の入力フィールドの時間
的にずれた画素（第５図では入力フィールド２の×によ
って表されている）によって補間される。補間された値
は出力フィールド４において○で示されている。
第２および第４の出力フィールドの輝度画素の補間の
ために、***国特許第3803605号明細書に記載の２アウ
ト・オブ６メディアンフィルタを使用することができ
る。相応のクロミナンス画素U,Vの補間のために、同じ
空間位置の時間的に隣接する画素から算術平均値を形成
することができる。
ために、***国特許第3803605号明細書に記載の２アウ
ト・オブ６メディアンフィルタを使用することができ
る。相応のクロミナンス画素U,Vの補間のために、同じ
空間位置の時間的に隣接する画素から算術平均値を形成
することができる。
ダイナミック情報内容の場合、異なった垂直方向フィ
ルタリングを実施するためにフィルタリングのために同
じフィルタ係数セットおよび所属の画素が選択される。
ルタリングを実施するためにフィルタリングのために同
じフィルタ係数セットおよび所属の画素が選択される。
実施例 次に本発明を図示の実施例につき図面を用いて詳細に
説明する。
説明する。
第１図は、輝度信号Ｙに対する本発明のトランスコー
ダを示している。入力端子Ｙ−Inを介して８本の並列な
線を用いて処理すべき画像信号Ｙが３つのフレームメモ
リ1,3および８の並列接続された入力側に供給される。
例えば54MHzのクロック周波数を有するクロック発生器1
4は列アドレス計数器13および走査線アドレス計数器12
を介してフィールドアドレス計数器11を設定し、このフ
ィールドアドレス計数器のアドレス結果がフレームメモ
リ1,3,8の記憶過程を制御する。フィールドアドレス計
数器11を切換スイッチ４を制御する。この切換スイッチ
４はフレームメモリ1,3および８の出力側を走査線メモ
リ５および９に切換える。
ダを示している。入力端子Ｙ−Inを介して８本の並列な
線を用いて処理すべき画像信号Ｙが３つのフレームメモ
リ1,3および８の並列接続された入力側に供給される。
例えば54MHzのクロック周波数を有するクロック発生器1
4は列アドレス計数器13および走査線アドレス計数器12
を介してフィールドアドレス計数器11を設定し、このフ
ィールドアドレス計数器のアドレス結果がフレームメモ
リ1,3,8の記憶過程を制御する。フィールドアドレス計
数器11を切換スイッチ４を制御する。この切換スイッチ
４はフレームメモリ1,3および８の出力側を走査線メモ
リ５および９に切換える。
フレームメモリ1,3および８は、切換スイッチ４を介
して走査線メモリ５および９に切換えることができる８
本の出力線を有している。フィールドアドレス計数器11
および走査線アドレス計数器12および列アドレス計数器
13はアドレスバススイッチ15に導かれている。このアド
レスバススイッチ15を用いてフレームメモリ1,3および
８の書込みおよび読出しが制御される。例えばクロック
発生器14のクロック周波数の２倍の周波数を有しかつ位
相同期されている別のクロック発生器18は列アドレス計
数器17および走査線アドレス計数器16を制御する。列ア
ドレス計数器17および走査線アドレス計数器16の出力側
は同様アドレスバス切換スイッチ15に導かれている。走
査線アドレス計数器16の別の出力側は走査線および係数
アドレス発生器19並びにフィールドアドレス計数器29、
フレームメモリ24およびフィールドメモリ27に導かれて
いる。列アドレス計数器17の別の出力側は走査線および
係数アドレス発生器19および走査線メモリ５および９に
導かれている。この走査線および係数アドレス発生器19
は一方において２＊４本の線を介して走査線メモリ５お
よび９に接続されており、他方において10＊４本のアド
レス線を介して走査線スイッチ６に接続されておりかつ
６＊４本のアドレス線を介して走査線スイッチ20に接続
されている。走査線スイッチ６は走査線メモリ５からの
別の９＊８の入力側並びに走査線メモリ９からの12＊８
の入力側を有している。更に走査線メモリ９の12＊８本
の線が走査線スイッチ20に導かれている。走査線スイッ
チ６は10＊８本の線を動き検出器７の入力側に導いてい
る。走査線スイッチ20は６＊８本の線を介してダイナミ
ック情報内容に対して作用するバーチカルフィルタ21に
接続されている。走査線および係数アドレス発生器19の
出力側はそれぞれ３本の線を介して動き検出器７および
ダイナミック情報内容に対して作用するフィルタ21に導
かれている。動き検出器７の出力側は１本の線を介し
て、***国特許第3809249号明細書、第２図に記載され
ているような、動き検出器信号を平均化するための回路
30に接続されている。動き検出器７の別の線は静止動き
切換スイッチ23に接続されている。ダイナミック情報内
容に対して作用するバーチカルフィルタ21の８本の線
は、バーチカルフィルタ21の信号を動き検出器信号を平
均化するための回路30の切換信号に同期する遅延回路22
の入力側に導かれている。バーチカルフィルタ21の信号
およびスタティックな状態の場合に生じる、従って動き
検出器から直接導出される信号は静止動き切換スイッチ
23に導かれる。動き検出器信号を平均化するための回路
30の出力側は静止動き切換スイッチ23および分類器25に
導かれている。回路部分である動き検出器７および動き
に対して作用するバーチカルフィルタ21は５個もしくは
６個設けられている。
して走査線メモリ５および９に切換えることができる８
本の出力線を有している。フィールドアドレス計数器11
および走査線アドレス計数器12および列アドレス計数器
13はアドレスバススイッチ15に導かれている。このアド
レスバススイッチ15を用いてフレームメモリ1,3および
８の書込みおよび読出しが制御される。例えばクロック
発生器14のクロック周波数の２倍の周波数を有しかつ位
相同期されている別のクロック発生器18は列アドレス計
数器17および走査線アドレス計数器16を制御する。列ア
ドレス計数器17および走査線アドレス計数器16の出力側
は同様アドレスバス切換スイッチ15に導かれている。走
査線アドレス計数器16の別の出力側は走査線および係数
アドレス発生器19並びにフィールドアドレス計数器29、
フレームメモリ24およびフィールドメモリ27に導かれて
いる。列アドレス計数器17の別の出力側は走査線および
係数アドレス発生器19および走査線メモリ５および９に
導かれている。この走査線および係数アドレス発生器19
は一方において２＊４本の線を介して走査線メモリ５お
よび９に接続されており、他方において10＊４本のアド
レス線を介して走査線スイッチ６に接続されておりかつ
６＊４本のアドレス線を介して走査線スイッチ20に接続
されている。走査線スイッチ６は走査線メモリ５からの
別の９＊８の入力側並びに走査線メモリ９からの12＊８
の入力側を有している。更に走査線メモリ９の12＊８本
の線が走査線スイッチ20に導かれている。走査線スイッ
チ６は10＊８本の線を動き検出器７の入力側に導いてい
る。走査線スイッチ20は６＊８本の線を介してダイナミ
ック情報内容に対して作用するバーチカルフィルタ21に
接続されている。走査線および係数アドレス発生器19の
出力側はそれぞれ３本の線を介して動き検出器７および
ダイナミック情報内容に対して作用するフィルタ21に導
かれている。動き検出器７の出力側は１本の線を介し
て、***国特許第3809249号明細書、第２図に記載され
ているような、動き検出器信号を平均化するための回路
30に接続されている。動き検出器７の別の線は静止動き
切換スイッチ23に接続されている。ダイナミック情報内
容に対して作用するバーチカルフィルタ21の８本の線
は、バーチカルフィルタ21の信号を動き検出器信号を平
均化するための回路30の切換信号に同期する遅延回路22
の入力側に導かれている。バーチカルフィルタ21の信号
およびスタティックな状態の場合に生じる、従って動き
検出器から直接導出される信号は静止動き切換スイッチ
23に導かれる。動き検出器信号を平均化するための回路
30の出力側は静止動き切換スイッチ23および分類器25に
導かれている。回路部分である動き検出器７および動き
に対して作用するバーチカルフィルタ21は５個もしくは
６個設けられている。
静止動き切換スイッチ23の出力線はフレームメモリ24
と分類器25とに導かれている。フレームメモリ24の８ビ
ット出力線は分類器25および、フィールドアドレス計数
器29によって制御されるスイッチ28に接続されている。
分類器25は２×８ビット線を介して平均値形成器26に接
続されておりかつ平均値形成器は８ビット線を介してフ
ィールドメモリ27に接続されている。フィールドメモリ
27は処理された信号の偶数番目の走査線を記憶する。フ
ィールドメモリ27の８ビット出力線は切換スイッチ28に
接続されている。画像メモリ24は列アドレス計数器17に
接続されており、フィールドメモリ27は列アドレス計数
器17および走査線および係数アドレス発生器19に接続さ
れている。
と分類器25とに導かれている。フレームメモリ24の８ビ
ット出力線は分類器25および、フィールドアドレス計数
器29によって制御されるスイッチ28に接続されている。
分類器25は２×８ビット線を介して平均値形成器26に接
続されておりかつ平均値形成器は８ビット線を介してフ
ィールドメモリ27に接続されている。フィールドメモリ
27は処理された信号の偶数番目の走査線を記憶する。フ
ィールドメモリ27の８ビット出力線は切換スイッチ28に
接続されている。画像メモリ24は列アドレス計数器17に
接続されており、フィールドメモリ27は列アドレス計数
器17および走査線および係数アドレス発生器19に接続さ
れている。
第１図の回路装置は次のように作用する： 画像ｎとは回路装置の入力側にその時点に入力された
画像、即ち現画像または実画像を表わすものとし、ｎ−
１は１つ先行する画像を表わし、以下ｎ−2,n−3,…と
同様の意味を有するものとする。また、実処理すべき画
像とはその時点で計算等の処理を行なう画像のことであ
る。
画像、即ち現画像または実画像を表わすものとし、ｎ−
１は１つ先行する画像を表わし、以下ｎ−2,n−3,…と
同様の意味を有するものとする。また、実処理すべき画
像とはその時点で計算等の処理を行なう画像のことであ
る。
1250走査線、50Hz、2:1画像ｎの到来するデータが、
フィールドアドレス発生器11によって制御されて、例え
ば画像ｎ−３の画像データを格納しているフレームメモ
リ１に記憶される。画像ｎ−３のこれらデータは引続く
計算のためにもはや必要ない。同時にフィールドアドレ
ス発生器11は切換スイッチ４を例えば、画像ｎ−１のデ
ータを格納しているフレームメモリ３に切換える。記憶
すべきデータの低減のために、1250本の走査線を有する
画像のうち1152本のアクティブな走査線のみがフレーム
メモリ1,3,8に記憶される。切換スイッチ４を介して画
像ｎ−１のデータは12個の走査線メモリ９に書込まれか
つ画像ｎ−２のデータは10個の走査線メモリ５に書込ま
れる。走査線切換スイッチ６は走査線メモリ５および９
のデータを、例えば***国特許第3809249号明細書に記
載されているように、計算のために動き検出器７に転送
する。動き検出器７の結果は、動き検出器信号を平均化
するための回路30に評価のために供給される。この回路
は***国特許第3809249号に記載のようにそれぞれの画
素に対する切換信号を切換スイッチ23に送出する。走査
線スイッチ20は走査線メモリ９のデータを、固定の前以
て決められたフィルタ係数を有するダイナミック情報内
容に対する作用するバーチカフィルタ21に切換える。動
き検出器７は５個、ダイナミック情報内容に対して作用
するバーチカルフィルタ21は６個設けられている。その
理由はクロック毎に存在する５つないし６つの値から１
つの値が計算されるからである。従ってこれら回路部分
の出力側にはクロック毎に１つの計算された値が現れ
る。動き検出器７の検出に依存して切換スイッチ23は、
スタティックな画像情報が現れる、動き検出器７の出力
側かまたはダイナミック情報内容に対して作用するバー
チカルフィルタ21の出力信号をその出力側に切換える。
切換スイッチ23の出力側に現れる画像情報は、走査線飛
越しなしの1250本の走査線、50Hzの画像繰返し周波数を
有する画像に相応する。
フィールドアドレス発生器11によって制御されて、例え
ば画像ｎ−３の画像データを格納しているフレームメモ
リ１に記憶される。画像ｎ−３のこれらデータは引続く
計算のためにもはや必要ない。同時にフィールドアドレ
ス発生器11は切換スイッチ４を例えば、画像ｎ−１のデ
ータを格納しているフレームメモリ３に切換える。記憶
すべきデータの低減のために、1250本の走査線を有する
画像のうち1152本のアクティブな走査線のみがフレーム
メモリ1,3,8に記憶される。切換スイッチ４を介して画
像ｎ−１のデータは12個の走査線メモリ９に書込まれか
つ画像ｎ−２のデータは10個の走査線メモリ５に書込ま
れる。走査線切換スイッチ６は走査線メモリ５および９
のデータを、例えば***国特許第3809249号明細書に記
載されているように、計算のために動き検出器７に転送
する。動き検出器７の結果は、動き検出器信号を平均化
するための回路30に評価のために供給される。この回路
は***国特許第3809249号に記載のようにそれぞれの画
素に対する切換信号を切換スイッチ23に送出する。走査
線スイッチ20は走査線メモリ９のデータを、固定の前以
て決められたフィルタ係数を有するダイナミック情報内
容に対する作用するバーチカフィルタ21に切換える。動
き検出器７は５個、ダイナミック情報内容に対して作用
するバーチカルフィルタ21は６個設けられている。その
理由はクロック毎に存在する５つないし６つの値から１
つの値が計算されるからである。従ってこれら回路部分
の出力側にはクロック毎に１つの計算された値が現れ
る。動き検出器７の検出に依存して切換スイッチ23は、
スタティックな画像情報が現れる、動き検出器７の出力
側かまたはダイナミック情報内容に対して作用するバー
チカルフィルタ21の出力信号をその出力側に切換える。
切換スイッチ23の出力側に現れる画像情報は、走査線飛
越しなしの1250本の走査線、50Hzの画像繰返し周波数を
有する画像に相応する。
1250本の走査線、100Hz、2:1画像情報を得るための後
続のメディアンフィルタリングのために、信号がフレー
ムメモリ24に記憶される。このフレームメモリは画像情
報を１フレーム分だけ遅延するために用いられる。その
理由は画像繰返し周波数を高めるために、そこからフレ
ーム画像ｎ＊のデータが求められる２つの基準画像が必
要である。例えば画像ｎ−1,n−２の１走査線の３つの
画素が大きさに応じて分類される。それから真中の値の
２つの画素が平均化されかつ画像ｎ＊の画素としてフィ
ールドメモリ27に記憶される。切換スイッチ28を介して
フレームメモリ24およびフィールドメモリ27の画像デー
タが順次読出され、その際フレームメモリから奇数番目
の走査線かまたは偶数番目の走査線のみが読出される。
続のメディアンフィルタリングのために、信号がフレー
ムメモリ24に記憶される。このフレームメモリは画像情
報を１フレーム分だけ遅延するために用いられる。その
理由は画像繰返し周波数を高めるために、そこからフレ
ーム画像ｎ＊のデータが求められる２つの基準画像が必
要である。例えば画像ｎ−1,n−２の１走査線の３つの
画素が大きさに応じて分類される。それから真中の値の
２つの画素が平均化されかつ画像ｎ＊の画素としてフィ
ールドメモリ27に記憶される。切換スイッチ28を介して
フレームメモリ24およびフィールドメモリ27の画像デー
タが順次読出され、その際フレームメモリから奇数番目
の走査線かまたは偶数番目の走査線のみが読出される。
アドレスバススイッチ15は中央制御を行う。フレーム
メモリ1,3,8の書込過程に対してアドレスバススイッチ1
5は例えば走査線アドレス計数器12並びに列アドレス計
数器13を書込むべきフレームメモリ１に切換える。それ
から読出過程に対してそれは走査線アドレス計数器16お
よび列アドレス計数器17をフレームメモリ3,8に切換え
る。この過程は、どのフレームメモリ1,3,8が丁度書込
まれるかもしくは読出されるかに応じて、循環的に繰返
される。走査線アドレス計数器16から係数および走査線
アドレス発生器19に別の接続線が出ている。この係数お
よび走査線アドレス発生器19は走査線アドレス計数器16
から、その都度計算のために生じている、走査線メモリ
5,9の実走査線および係数セットに対してその都度生じ
ているアドレスを計算する。
メモリ1,3,8の書込過程に対してアドレスバススイッチ1
5は例えば走査線アドレス計数器12並びに列アドレス計
数器13を書込むべきフレームメモリ１に切換える。それ
から読出過程に対してそれは走査線アドレス計数器16お
よび列アドレス計数器17をフレームメモリ3,8に切換え
る。この過程は、どのフレームメモリ1,3,8が丁度書込
まれるかもしくは読出されるかに応じて、循環的に繰返
される。走査線アドレス計数器16から係数および走査線
アドレス発生器19に別の接続線が出ている。この係数お
よび走査線アドレス発生器19は走査線アドレス計数器16
から、その都度計算のために生じている、走査線メモリ
5,9の実走査線および係数セットに対してその都度生じ
ているアドレスを計算する。
第２図は、クロミナンス信号U,Vに対する本発明の変
換器を示している。第１図および第２図からわかるよう
に、輝度信号Ｙに対する変換器から制御信号uv1……uv1
1が並列信号処理のためにクロミナンス信号U,V用の変換
器に供給される。従ってクロック発生、動き検出並びに
メモリの制御のための回路部分は必要でない。
換器を示している。第１図および第２図からわかるよう
に、輝度信号Ｙに対する変換器から制御信号uv1……uv1
1が並列信号処理のためにクロミナンス信号U,V用の変換
器に供給される。従ってクロック発生、動き検出並びに
メモリの制御のための回路部分は必要でない。
入力端子UV−Inを介して８本の並列線をを用いて処理
すべき画像信号U,Vが並列接続された、２つのフレーム
メモリ31,39の入力側に供給される。制御およびクロッ
ク信号uv1,uv2およびuv3はフィールドアドレス計数器11
およびアドレスバススイッチ15からフレームメモリ31,3
9に供給される。フィールドアドレス計数器11から送出
された制御信号uv4は切換スイッチ32を制御する。この
切換スイッチ32はフレームメモリ31,39の出力側を走査
線メモリ33に切換える。フレームメモリ31,39は、切換
スイッチ32を介して走査線メモリ33に切換えることがで
きる８本の出力線を有している。走査線メモリ33は列ア
ドレス計数器17の制御信号uv8およびフィールドアドレ
ス計数器29の制御信号uv6によって制御される。走査線
メモリ33は４＊８本の線を介して走査線スイッチ34に接
続されている。この走査線スイッチ34は走査線および係
数アドレス発生器19の３＊２本の線を用いて信号uv7に
よって制御される。走査線スイッチ34は２＊８本の線を
介してダイナミック情報内容に対して作用するバーチカ
ルフィルタ35に接続されている。このフィルタには遅延
回路36が後置接続されている。遅延回路36の出力信号並
びにスタティック情報内容から得られかつ同期のために
同様遅延回路40に供給される出力信号は切換スイッチ37
に供給される。この切換スイッチは、動き検出器信号を
平均化するための回路30の切換信号uv5によって動きの
検出に相応してフォーマット1250本の走査線,50Hz,1:1
の変換されるクロミナンス信号をフレームメモリ38およ
び平均値形成器41に供給する。フレームメモリ38の８ビ
ット出力線は平均値形成器41および、フィールドアドレ
ス計数器29の信号uv11によって制御されるスイッチ43に
接続されている。平均値形成器41は８ビット線を介して
フィールドメモリ42に接続されておりかつこのフィール
ドメモリは８ビット線を介して切換スイッチ43に接続さ
れている。フィールドメモリ42は列計数器17の信号uv8
および係数および走査線アドレス発生器19の信号uv10に
よって制御される。フィールドメモリ42は処理された信
号の偶数番目の走査線を記憶する。フィールドメモリ42
の８ビット出力線は切換スイッチ43に接続されている。
すべき画像信号U,Vが並列接続された、２つのフレーム
メモリ31,39の入力側に供給される。制御およびクロッ
ク信号uv1,uv2およびuv3はフィールドアドレス計数器11
およびアドレスバススイッチ15からフレームメモリ31,3
9に供給される。フィールドアドレス計数器11から送出
された制御信号uv4は切換スイッチ32を制御する。この
切換スイッチ32はフレームメモリ31,39の出力側を走査
線メモリ33に切換える。フレームメモリ31,39は、切換
スイッチ32を介して走査線メモリ33に切換えることがで
きる８本の出力線を有している。走査線メモリ33は列ア
ドレス計数器17の制御信号uv8およびフィールドアドレ
ス計数器29の制御信号uv6によって制御される。走査線
メモリ33は４＊８本の線を介して走査線スイッチ34に接
続されている。この走査線スイッチ34は走査線および係
数アドレス発生器19の３＊２本の線を用いて信号uv7に
よって制御される。走査線スイッチ34は２＊８本の線を
介してダイナミック情報内容に対して作用するバーチカ
ルフィルタ35に接続されている。このフィルタには遅延
回路36が後置接続されている。遅延回路36の出力信号並
びにスタティック情報内容から得られかつ同期のために
同様遅延回路40に供給される出力信号は切換スイッチ37
に供給される。この切換スイッチは、動き検出器信号を
平均化するための回路30の切換信号uv5によって動きの
検出に相応してフォーマット1250本の走査線,50Hz,1:1
の変換されるクロミナンス信号をフレームメモリ38およ
び平均値形成器41に供給する。フレームメモリ38の８ビ
ット出力線は平均値形成器41および、フィールドアドレ
ス計数器29の信号uv11によって制御されるスイッチ43に
接続されている。平均値形成器41は８ビット線を介して
フィールドメモリ42に接続されておりかつこのフィール
ドメモリは８ビット線を介して切換スイッチ43に接続さ
れている。フィールドメモリ42は列計数器17の信号uv8
および係数および走査線アドレス発生器19の信号uv10に
よって制御される。フィールドメモリ42は処理された信
号の偶数番目の走査線を記憶する。フィールドメモリ42
の８ビット出力線は切換スイッチ43に接続されている。
第３図はバーチカルフィルタ21の構成を示している。
1250/100/2:1の画像の画素の計算のために、1250/50/2:
1画像の６個の画素が必要である。これらは既述のよう
に、走査線スイッチ20を介して走査線メモリ９からバー
チカルフィルタ21に供給される。信号Ｙ−Inは遅延回路
44…48に供給される。遅延回路44…48の出力信号並びに
入力信号Ｙ−Inは、フィルタリングに対して必要な係数
を格納しているROM表49…54に供給される。ROM表49,50
の出力信号は加算器56において加算される。これらの出
力信号はROM表51の出力信号と加算器57において加算さ
れる。同じことがROM表52…54の出力信号および加算器5
8…60によって実施される。加算器56…60は、計算が行
なわれた後に加算器56…60をリセットする監視回路55に
接続されている。加算器60の出力信号はシフトレジスタ
62に供給される。このシフトレジスタは割算に相当す
る、和の下位のビットを消去しかつ残る８つの最下位ビ
ットを信号F11としてスイッチ61に供給する。このスイ
ッチは丁度その時処理された信号値に依存して信号FI1
…FI6の１つを遅延回路22に供給する。このスイッチ61
は遅延回路22へのデータ転送後に監視回路55によって順
次切換えられる。
1250/100/2:1の画像の画素の計算のために、1250/50/2:
1画像の６個の画素が必要である。これらは既述のよう
に、走査線スイッチ20を介して走査線メモリ９からバー
チカルフィルタ21に供給される。信号Ｙ−Inは遅延回路
44…48に供給される。遅延回路44…48の出力信号並びに
入力信号Ｙ−Inは、フィルタリングに対して必要な係数
を格納しているROM表49…54に供給される。ROM表49,50
の出力信号は加算器56において加算される。これらの出
力信号はROM表51の出力信号と加算器57において加算さ
れる。同じことがROM表52…54の出力信号および加算器5
8…60によって実施される。加算器56…60は、計算が行
なわれた後に加算器56…60をリセットする監視回路55に
接続されている。加算器60の出力信号はシフトレジスタ
62に供給される。このシフトレジスタは割算に相当す
る、和の下位のビットを消去しかつ残る８つの最下位ビ
ットを信号F11としてスイッチ61に供給する。このスイ
ッチは丁度その時処理された信号値に依存して信号FI1
…FI6の１つを遅延回路22に供給する。このスイッチ61
は遅延回路22へのデータ転送後に監視回路55によって順
次切換えられる。
第４図には、処理過程が時間に関して示されている。
1250/50/2:1画像の２つのフィールド70,71が例えば第１
図のメモリ１であるメモリ74に記憶される。メモリ76,7
8において記憶過程によって形成された1250/50/1:1画像
が記憶されている。それらは画像ｎ−1,n−２に相応し
かつ例えば第１図のメモリ3,8に格納されている。丁度
その時記憶すべき画像74は画像ｎを表している。これら
の画像76,78から動き検出80,81並びに垂直方向フィルタ
リング84,85のためのデータが用いられる。これらステ
ップの後に動きに適応された画像信号1250/50/1:1が生
じる。画像信号1250/100/2:1を発生するために相応のフ
ィールド104がメモリ88から取出されかつ分類92,平均値
形成96およびフィールド記憶100を介してフィールド105
が時間的に順次発生される。同じ過程がフィールド106
…111に対して繰返される。検出された動き信号の記憶
を回避するために動き検出81,83におけるデータがその
都度２つのフィールド106,107ないし110,111の発生に対
して新たに処理される。
1250/50/2:1画像の２つのフィールド70,71が例えば第１
図のメモリ１であるメモリ74に記憶される。メモリ76,7
8において記憶過程によって形成された1250/50/1:1画像
が記憶されている。それらは画像ｎ−1,n−２に相応し
かつ例えば第１図のメモリ3,8に格納されている。丁度
その時記憶すべき画像74は画像ｎを表している。これら
の画像76,78から動き検出80,81並びに垂直方向フィルタ
リング84,85のためのデータが用いられる。これらステ
ップの後に動きに適応された画像信号1250/50/1:1が生
じる。画像信号1250/100/2:1を発生するために相応のフ
ィールド104がメモリ88から取出されかつ分類92,平均値
形成96およびフィールド記憶100を介してフィールド105
が時間的に順次発生される。同じ過程がフィールド106
…111に対して繰返される。検出された動き信号の記憶
を回避するために動き検出81,83におけるデータがその
都度２つのフィールド106,107ないし110,111の発生に対
して新たに処理される。
第１図は、Ｙ信号に対する変換器のブロック線図であ
り、第２図は、uv信号に対する変換器のブロック線図で
あり、第３図は、バーチカルフィルタのブロック線図で
あり、第４図は、処理経過を時間に関して説明するため
のブロック線図であり、第５図はダイナミック画像内容
の場合の補間の手法を説明する線図である。 1,3,8,24……フレームメモリ、5,9……走査線メモリ、
７……動き検出器、21……バーチカルフィルタ、25……
分類器、26……メディアンフィルタ、27……フィールド
メモリ
り、第２図は、uv信号に対する変換器のブロック線図で
あり、第３図は、バーチカルフィルタのブロック線図で
あり、第４図は、処理経過を時間に関して説明するため
のブロック線図であり、第５図はダイナミック画像内容
の場合の補間の手法を説明する線図である。 1,3,8,24……フレームメモリ、5,9……走査線メモリ、
７……動き検出器、21……バーチカルフィルタ、25……
分類器、26……メディアンフィルタ、27……フィールド
メモリ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 7/01
Claims (8)
- 【請求項１】第１の規格の走査線飛び越し方式による画
像信号の画像再生周波数を２倍化するためのトランスコ
ーダであって、第２の規格の走査線飛び越し方式による
画像信号を形成するために、スタチックな画像内容の場
合、空間的に対応するフィールドの画素値が繰返し出力
され、かつダイナミックの画像内容の場合、別の方法で
求められた画像値が出力される形式のトランスコーダに
おいて、 第１の規格の画像信号のダイナミックな画像内容では、
２つの入力フィールドおよび第１の規格の画像信号の時
間的に続くフィールドから第２の規格の画像信号の４つ
の連続する出力フィールドが次のように形成される： −第１の出力フィールドが第１の入力フィールドの画素
値を有し、 −第２の出力フィールドにおいて、第２の入力フィール
ドの空間位置を有する、第１の（後続する第１の）入力
フィールドの走査線にあると見なすことができる、第１
の（後続する第１の）フィールドの垂直方向に補間され
た画素値と、第２の入力フィールドの同じ空間位置にあ
る画素値とから補間される画素が再生され、 −第３の出力フィールドにおいて、第２の入力フィール
ドの垂直方向において隣接する画素値から補間されかつ
第１の入力フィールドの同じ空間位置と同じ空間位置を
有する画素値が再生され、 −第４の出力フィールドにおいて、第２の入力フィール
ドの空間位置を有する、第１の（後続する第１の）入力
フィールドの走査線にあると見なすことができる、第１
の（後続する第１の）フィールドの垂直方向に補間され
た画素値と、第２の入力フィールドの同じ空間位置にあ
る画素値とから補間される画素が再生されることを特徴
とするトランスコーダ。 - 【請求項２】第２の規格の画像信号は、1250本の走査線
および100Hzの画像繰り返し周波数を有する走査線飛び
越し方式による画像信号であり、かつ第１の規格の画像
信号は、1250本の走査線および50Hzの画像繰り返し周波
数を有する走査線飛び越し方式による画像信号である請
求項１記載のトランスコーダ。 - 【請求項３】第１の規格の画像信号（ｎ）は画像メモリ
（1,3,8）に記憶され、かつ第１の規格の、記憶された
実処理すべき画像の画像信号（ｎ−１）は第１の走査線
メモリ（５）に供給されかつ第１の規格の先行する画像
の記憶された画像信号（ｎ−２）は第２の走査線メモリ
（９）に供給され、かつ前記走査線メモリ（5,9）のデ
ータは動き検出器（７）に供給され、かつ前記第２の走
査線メモリ（９）のデータはダイナミックな画像内容に
対して作用するバーチカルフィルタ（21）に供給されか
つ動きが検出された場合動き検出器（７）の出力信号に
依存して垂直方向にフィルタリングされた信号がまたは
スタティックな情報においては第１の規格の実処理され
た画像信号（ｎ−１）から導出された信号が画像メモリ
（24）に走査線飛び越しのない画像信号として記憶され
ることを特徴とする請求項１または２記載のトランスコ
ーダ。 - 【請求項４】記憶すべき画像信号および記憶された画像
信号の同じ垂直位置の画素が分類器（25）に供給され、
かつ分類が、関連する画素の量値に相応して実施されか
つ分類された値はメディアンフィルタ（26）に供給され
かつ該メディアンフィルタ（26）の出力信号は第２の規
格の画像信号の第２のフィールドを表すことを特徴とす
る請求項３記載のトランスコーダ。 - 【請求項５】前記画像信号がカラー画像信号である場
合、スタチックな画像内容の場合クロミナンス出力画素
は輝度情報のスタチックな画像内容を表わす前記画素値
のように計算されかつダイナミックの画像内容の場合前
記輝度情報の変換の間に得られた動き検出器信号が、ク
ロミナンス情報の変換に対して用いられることを特徴と
する請求項１から４までのいづれか１項記載のトランス
コーダ。 - 【請求項６】第２および第４の出力フィールドに対する
クロミナンス画素（U,V）は、第２の入力フィールドの
その都度１つの画素と第１の入力フィールドないし後続
の第１の入力フィールドの同じ空間位置の垂直方向に補
間された画素とから求められることを特徴とする請求項
５記載のトランスコーダ。 - 【請求項７】画素の補間値を計算するための重み付けら
れた入力画素値が累算加算されかつ重み係数の和によっ
て割り算されかつ前記和は２のべき乗であることを特徴
とする請求項６記載のトランスコーダ。 - 【請求項８】前記補間結果は、多重ビット語によって表
わされかつ結果として、割り算後８つの低位ビットを表
しているビットが使用されることを特徴とする請求項７
記載のトランスコーダ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3823592 | 1988-07-12 | ||
| DE3823592.7 | 1988-07-12 | ||
| DE3831524.6 | 1988-09-16 | ||
| DE3831524 | 1988-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258987A JPH0258987A (ja) | 1990-02-28 |
| JP2944679B2 true JP2944679B2 (ja) | 1999-09-06 |
Family
ID=25870011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1173169A Expired - Lifetime JP2944679B2 (ja) | 1988-07-12 | 1989-07-06 | トランスコーダ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0350765B1 (ja) |
| JP (1) | JP2944679B2 (ja) |
| KR (1) | KR900002621A (ja) |
| DE (1) | DE58904604D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2240230B (en) * | 1990-01-18 | 1994-04-13 | British Broadcasting Corp | Field-rate upconversion of television signals |
| DE4233368C1 (ja) * | 1992-10-05 | 1993-04-29 | Loewe Opta Gmbh, 8640 Kronach, De |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8402707A (nl) * | 1984-09-05 | 1986-04-01 | Philips Nv | Rasterfrequentieverdubbelingsschakeling. |
| GB8608876D0 (en) * | 1986-04-11 | 1986-05-14 | Rca Corp | Television display system |
-
1989
- 1989-07-04 EP EP89112157A patent/EP0350765B1/de not_active Expired - Lifetime
- 1989-07-04 DE DE8989112157T patent/DE58904604D1/de not_active Expired - Fee Related
- 1989-07-06 JP JP1173169A patent/JP2944679B2/ja not_active Expired - Lifetime
- 1989-07-12 KR KR1019890009899A patent/KR900002621A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900002621A (ko) | 1990-02-28 |
| DE58904604D1 (en) | 1993-07-15 |
| EP0350765A1 (de) | 1990-01-17 |
| JPH0258987A (ja) | 1990-02-28 |
| EP0350765B1 (de) | 1993-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0546845B1 (en) | Digital video signal converting apparatus | |
| US5019904A (en) | Scan converter with adaptive vertical filter for single bit computer graphics systems | |
| JPH0612485A (ja) | 動き補償テレビジョンのようなフィードバックシステムにおいて使用する多重シリアルアクセスメモリ | |
| JPS6130887A (ja) | デジタルテレビジヨン受像機の信号変換回路 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JPH05244573A (ja) | 画像信号処理装置及び方法 | |
| JP2584138B2 (ja) | テレビジョン方式変換装置 | |
| JP2944679B2 (ja) | トランスコーダ | |
| EP0725534B1 (en) | Image processing method and apparatus | |
| KR0131458B1 (ko) | 비디오 화상의 재생 화질 개선 방법 및 회로 장치 | |
| US4703341A (en) | Television having luma/chroma separation apparatus | |
| JP3237527B2 (ja) | 高速度カメラシステム | |
| JPH04505079A (ja) | 信号処理装置 | |
| JPH01208985A (ja) | テレビジョン画像拡大システム | |
| JP2827200B2 (ja) | ビデオ信号の順序変換回路 | |
| JP3204708B2 (ja) | 映像記録再生装置 | |
| JPS62290284A (ja) | ビデオ信号処理方法及び装置 | |
| JP3435732B2 (ja) | 映像信号のフィルタ処理方法およびこれを用いた映像特殊効果装置 | |
| JP4109328B2 (ja) | ビデオ信号符号化装置 | |
| JP2910213B2 (ja) | 高能率符号化装置及び方法 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JPH0740733B2 (ja) | 信号変換装置 | |
| JP2653940B2 (ja) | 磁気テープ記録再生装置 | |
| JP2951489B2 (ja) | 画像変換装置 | |
| JP4206827B2 (ja) | 映像信号処理装置 |