JP2940562B2 - コード化物品とその他同種類のものの遠隔識別用電子システムおよび方法 - Google Patents
コード化物品とその他同種類のものの遠隔識別用電子システムおよび方法Info
- Publication number
- JP2940562B2 JP2940562B2 JP5520146A JP52014693A JP2940562B2 JP 2940562 B2 JP2940562 B2 JP 2940562B2 JP 5520146 A JP5520146 A JP 5520146A JP 52014693 A JP52014693 A JP 52014693A JP 2940562 B2 JP2940562 B2 JP 2940562B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- article
- signal
- word
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/74—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems
- G01S13/75—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/74—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems
- G01S13/75—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors
- G01S13/751—Systems using reradiation of radio waves, e.g. secondary radar systems; Analogous systems using transponders powered from received waves, e.g. using passive transponders, or using passive reflectors wherein the responder or reflector radiates a coded signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
- G06K17/0022—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations arrangements or provisious for transferring data to distant stations, e.g. from a sensing device
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Engineering & Computer Science (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】 この発明は、同時に多数の電子コード化物品を、高速
（１秒のほんの一部分内に）、かつ極めて正確で安全に
（60ビリオンコード化ナンバーのどれでも正確な識別）
遠隔問合せおよび識別する高い経済性の効率的な装置お
よび方法に関するものである。
（１秒のほんの一部分内に）、かつ極めて正確で安全に
（60ビリオンコード化ナンバーのどれでも正確な識別）
遠隔問合せおよび識別する高い経済性の効率的な装置お
よび方法に関するものである。
発明の背景 銀行クレジットカードは、従業員識別（ID）バッジ、
コード化タグおよびその他同種類のものは、しばしばそ
の表面に磁気ストリップがある。会計状態、従業員識別
ナンバー、エントリ許可その他のようなコード化情報
が、後続の検索と使用のためにストリップに記録され
る。カードの情報を読取るために、適当なカード読取り
装置内に、カードは物理的に配置されねばならない。所
定カード読取り装置により一度に唯１枚のカードが読取
られ、しかもカード読取り装置に各カードを直接持って
行く必要がある。カードのこの方法の識別は極めて低コ
ストのカード符号化の利点があるが、カード読取り装置
内へ物理的挿入を必要とし、順々に一度に１枚読取るカ
ードの待ち行列を必要とする重大欠点がある。
コード化タグおよびその他同種類のものは、しばしばそ
の表面に磁気ストリップがある。会計状態、従業員識別
ナンバー、エントリ許可その他のようなコード化情報
が、後続の検索と使用のためにストリップに記録され
る。カードの情報を読取るために、適当なカード読取り
装置内に、カードは物理的に配置されねばならない。所
定カード読取り装置により一度に唯１枚のカードが読取
られ、しかもカード読取り装置に各カードを直接持って
行く必要がある。カードのこの方法の識別は極めて低コ
ストのカード符号化の利点があるが、カード読取り装置
内へ物理的挿入を必要とし、順々に一度に１枚読取るカ
ードの待ち行列を必要とする重大欠点がある。
鉄道車両カードのような移動物体の遠隔識別用の種々
のシステムが過去に開発された。最も簡単なシステムの
一つは、各車両の側面に付けられた光学バーコードを用
いる。車両が所定位置を通過する際に、電子モニタが少
し離れたところからレーザービームを投射して、上記バ
ーコードを走査する。上記モニタはバーコードが走査さ
れるにつれてレーザビームから反射された光をピックア
ップして、特定車両のコードに相当する電子信号を生じ
る。このようなシステムは、少し離れたところから急速
にコード化物体を（バーコードを介して）読取ることが
できるが、霧、ほこり、その他同種類のものが反射され
たレーザ光を妨げる時には、上記システムは不正確また
は動作できなくなる。目的どおり動作する時でも、この
システムは、ある狭い角度内の光学バーコードに衝突し
そして適正に反射されるレーザ光ビームにたよってい
る。
のシステムが過去に開発された。最も簡単なシステムの
一つは、各車両の側面に付けられた光学バーコードを用
いる。車両が所定位置を通過する際に、電子モニタが少
し離れたところからレーザービームを投射して、上記バ
ーコードを走査する。上記モニタはバーコードが走査さ
れるにつれてレーザビームから反射された光をピックア
ップして、特定車両のコードに相当する電子信号を生じ
る。このようなシステムは、少し離れたところから急速
にコード化物体を（バーコードを介して）読取ることが
できるが、霧、ほこり、その他同種類のものが反射され
たレーザ光を妨げる時には、上記システムは不正確また
は動作できなくなる。目的どおり動作する時でも、この
システムは、ある狭い角度内の光学バーコードに衝突し
そして適正に反射されるレーザ光ビームにたよってい
る。
遠隔問合せ／識別（I/I）システムにおけるデータ通
信リンクとして高周波の使用はまた公知である。「マイ
クロ波タグ識別システム」と題する論文、ダニエルディ
ーモーイニによるpp589−610,アール・シー・エイ レ
ビュー,44巻 1983年12月（“Microwave Tog Identific
ation SYstems"by Daniel DMawhinney,pp.589to610,RCA
Review,Vol.44,December 1983,）は、マイクロ波周波
数を用いる上記システムの種々の種類を詳細に論じてい
る。この論文が指摘しているように、識別すべきコード
化物体（バッジ、タグその他のような）は、「受動
型」、「駆動型」、および「能動型」として類別され
る。「受動型」タグの一例は、光学バーコードを有する
ものである。「能動型」であるタグの簡単な一例は、問
合せ高周波（RF）信号で付勢される時に不コード化応答
信号を出すダイオードおよび同調回路を有するものであ
る。「能動型」タグの一例は、それ自体の電源（通常電
池）を有するものである。問合された時に、能動型タグ
は、独自にタグを識別するのに役立つコード化信号を送
信することにより応答する。受動型タグの欠点は、RF信
号でそれらのおのおのを遠隔問合せかつ独自に識別する
ことが相当に困難なことにある。同様に駆動型タグは、
多少または幾分かこれらと同じ欠点があり、さらにその
応答に駆動型タグを適当に付勢するために問合せRF信号
が、相当な量の電力を供給する必要がある。上記RF信号
は受動型タグ手段を付勢するのに十分なだけ強力である
というこの要求は、その適用においてそのようなシステ
ムは、高周波無線フィールドエネルギーが存在するとこ
ろの人体安全に関するゆえに、また米国連邦通信委員会
（FCC）無線送信規制のゆえにきびしく制限される。他
方「能動型」タグは、過去においてかさ高く、そしてタ
グ回路により比較的大量の電力が消費され、かつ小型電
池の制限されたパワー容量のために限定された動作寿命
であった。前記論文に記載された能動型タグを用いるマ
イクロ波システムにおいては、タグ自体が比較的コスト
高で、用いられるコード組合せの数は限定されていた。
信リンクとして高周波の使用はまた公知である。「マイ
クロ波タグ識別システム」と題する論文、ダニエルディ
ーモーイニによるpp589−610,アール・シー・エイ レ
ビュー,44巻 1983年12月（“Microwave Tog Identific
ation SYstems"by Daniel DMawhinney,pp.589to610,RCA
Review,Vol.44,December 1983,）は、マイクロ波周波
数を用いる上記システムの種々の種類を詳細に論じてい
る。この論文が指摘しているように、識別すべきコード
化物体（バッジ、タグその他のような）は、「受動
型」、「駆動型」、および「能動型」として類別され
る。「受動型」タグの一例は、光学バーコードを有する
ものである。「能動型」であるタグの簡単な一例は、問
合せ高周波（RF）信号で付勢される時に不コード化応答
信号を出すダイオードおよび同調回路を有するものであ
る。「能動型」タグの一例は、それ自体の電源（通常電
池）を有するものである。問合された時に、能動型タグ
は、独自にタグを識別するのに役立つコード化信号を送
信することにより応答する。受動型タグの欠点は、RF信
号でそれらのおのおのを遠隔問合せかつ独自に識別する
ことが相当に困難なことにある。同様に駆動型タグは、
多少または幾分かこれらと同じ欠点があり、さらにその
応答に駆動型タグを適当に付勢するために問合せRF信号
が、相当な量の電力を供給する必要がある。上記RF信号
は受動型タグ手段を付勢するのに十分なだけ強力である
というこの要求は、その適用においてそのようなシステ
ムは、高周波無線フィールドエネルギーが存在するとこ
ろの人体安全に関するゆえに、また米国連邦通信委員会
（FCC）無線送信規制のゆえにきびしく制限される。他
方「能動型」タグは、過去においてかさ高く、そしてタ
グ回路により比較的大量の電力が消費され、かつ小型電
池の制限されたパワー容量のために限定された動作寿命
であった。前記論文に記載された能動型タグを用いるマ
イクロ波システムにおいては、タグ自体が比較的コスト
高で、用いられるコード組合せの数は限定されていた。
個人のIDバッジその他同種類のものを問合せるため
に、マイクロ波ビーム（健康および安全限度よりも十分
に低いビームパワーを有する）を用いることが種々の理
由から望ましい。マイクロ波信号は比較的短かい波長を
有するので、方向性のビームに集束することが容易であ
る。このようなビームは普通の衣服を容易に通過できる
ので、個人のポケット内に携帯している時でもバッジを
検出かつ識別できる。さらに、方向性ビームは望ましく
ない反射、または他の種類の干渉で混乱させられること
もほとんどない。その上に、単数または複数のバッジを
問合せかつ独自に識別するための極めて大量のコード化
情報が、非常に短時間でマイクロ波信号を介して送られ
る。しかし電子コード化バッジを低パワーマイクロ波ビ
ームと共に使用にするには、バッジは、マイクロ波周波
数に優れた入力感度を有していなければならないし、ま
た実際問題として極めて大量のコード組合せ（例えば数
百万）を収容できなければならない。そして微小電池で
長時間（多数年）動作するために、回路は極めて低い平
均電流（例えば、実質上１マイクロアンペア未満）を流
さねばならない。これらの組合わされた物体は以前に経
験したことがない。
に、マイクロ波ビーム（健康および安全限度よりも十分
に低いビームパワーを有する）を用いることが種々の理
由から望ましい。マイクロ波信号は比較的短かい波長を
有するので、方向性のビームに集束することが容易であ
る。このようなビームは普通の衣服を容易に通過できる
ので、個人のポケット内に携帯している時でもバッジを
検出かつ識別できる。さらに、方向性ビームは望ましく
ない反射、または他の種類の干渉で混乱させられること
もほとんどない。その上に、単数または複数のバッジを
問合せかつ独自に識別するための極めて大量のコード化
情報が、非常に短時間でマイクロ波信号を介して送られ
る。しかし電子コード化バッジを低パワーマイクロ波ビ
ームと共に使用にするには、バッジは、マイクロ波周波
数に優れた入力感度を有していなければならないし、ま
た実際問題として極めて大量のコード組合せ（例えば数
百万）を収容できなければならない。そして微小電池で
長時間（多数年）動作するために、回路は極めて低い平
均電流（例えば、実質上１マイクロアンペア未満）を流
さねばならない。これらの組合わされた物体は以前に経
験したことがない。
「個人追跡システム」と題する論文、マックイーハ
ン，プロスト，ハンペルとモーイニによるpp.57−63,ア
ール・シー・エイ エンジニヤ28−6,1983年11−12月
（“Personnel−Tracking System,"by Mc Eachern,Pros
t,Hampel and Mawhinney,pp.57to63,RCA Engineer,28−
6,Nov−Dec.1983）には、著者たちは独自にコード化し
た電池電源バッジ（信用証明書）が、各使用者に発行さ
れる、マイクロ波ベース追跡システムを記載している。
これらのバッジは16周波数変調トーンを有する10.5GHz
マイクロ波搬送波で問合わされる。各バッジはこれらの
トーンの１つをモニタするようにセットされ、検出と同
時に200−300MHzの範囲内の予め割当てられた８個の周
波数の１つで、64タイムスロットの１つでリターンパル
スを送る。所定位置の多数のバッジがこのように全部ま
とめて問合わされ、１つずつ分離して識別される。しか
しこのシステムは、約8000コードの組合せしかできず、
そしてバッジ内電池は、バッジの電子回路による大きい
電流ドレーンのために約３ケ月しか持たない。
ン，プロスト，ハンペルとモーイニによるpp.57−63,ア
ール・シー・エイ エンジニヤ28−6,1983年11−12月
（“Personnel−Tracking System,"by Mc Eachern,Pros
t,Hampel and Mawhinney,pp.57to63,RCA Engineer,28−
6,Nov−Dec.1983）には、著者たちは独自にコード化し
た電池電源バッジ（信用証明書）が、各使用者に発行さ
れる、マイクロ波ベース追跡システムを記載している。
これらのバッジは16周波数変調トーンを有する10.5GHz
マイクロ波搬送波で問合わされる。各バッジはこれらの
トーンの１つをモニタするようにセットされ、検出と同
時に200−300MHzの範囲内の予め割当てられた８個の周
波数の１つで、64タイムスロットの１つでリターンパル
スを送る。所定位置の多数のバッジがこのように全部ま
とめて問合わされ、１つずつ分離して識別される。しか
しこのシステムは、約8000コードの組合せしかできず、
そしてバッジ内電池は、バッジの電子回路による大きい
電流ドレーンのために約３ケ月しか持たない。
米国特許第4,912,471号に記載されたマイクロ波識別
システムは、補助低周波付勢フィールド（例えば25kH
z）により分離して（瞬間的ではあるが）パワーを与え
られるコード化「目標」（電子コード化デバイス）を有
する。この目標は補助付勢フィールドから受けた内部蓄
積電力を使用して、問合せ装置が不変調マイクロ波ビー
ム（915MHz）で上記目標を走査する時に、問合せ装置に
そのコード化情報を送る。上記目標は、目標内の記憶装
置に記憶されたコード化情報に従って、その受信アンテ
ナのインピーダンスを変える。このようにして上記目標
アンテナから反射された、コード変調マイクロ波信号は
上記問合せ装置に送られて、信号が受信されかつ復号さ
れる。上記問合せ装置から上記目標までデータの送信は
（不変調マイクロ波ビーム自体以外には）ない。このシ
ステムに用いられるマイクロ波ビームは低パワーレベル
を有し（FCC規制内）、そして所定目標は大量のコード
組合せを収容することができる。しかしこのシステムの
使用に関する重要な規制は、一度に１目標だけを問合
せ、かつ識別できることである。上記システムは同時に
すべての多数目標を操作できない。さらに上記システム
は比較的複雑、かつコスト高である。
システムは、補助低周波付勢フィールド（例えば25kH
z）により分離して（瞬間的ではあるが）パワーを与え
られるコード化「目標」（電子コード化デバイス）を有
する。この目標は補助付勢フィールドから受けた内部蓄
積電力を使用して、問合せ装置が不変調マイクロ波ビー
ム（915MHz）で上記目標を走査する時に、問合せ装置に
そのコード化情報を送る。上記目標は、目標内の記憶装
置に記憶されたコード化情報に従って、その受信アンテ
ナのインピーダンスを変える。このようにして上記目標
アンテナから反射された、コード変調マイクロ波信号は
上記問合せ装置に送られて、信号が受信されかつ復号さ
れる。上記問合せ装置から上記目標までデータの送信は
（不変調マイクロ波ビーム自体以外には）ない。このシ
ステムに用いられるマイクロ波ビームは低パワーレベル
を有し（FCC規制内）、そして所定目標は大量のコード
組合せを収容することができる。しかしこのシステムの
使用に関する重要な規制は、一度に１目標だけを問合
せ、かつ識別できることである。上記システムは同時に
すべての多数目標を操作できない。さらに上記システム
は比較的複雑、かつコスト高である。
上記システムの限界、規制および欠点の、もしすべて
でないにしても大部分を克服する電子問合せ／識別（I/
I）システムを提供することが望ましい。この目的のた
め、バッジ、タグその他同種類のもののようなコード化
物品は、電池のできるだけ長い貯蔵寿命の時間（例え
ば、４年またはそれ以上）微小電池で動作する超低電力
消費，極低コスト，前記FCC規制および健康と安全基準
により許される限度より十分低いRFフィールドパワーレ
ベルで信頼性のある動作を提供するために適当な周波数
（例えばマイクロ波）における優れた感度、コードの遠
隔再書込みと共に大量のコード組合せ、超安全保護コー
ド記憶を操作する能力、多数の異なる物品が同時に（１
秒のほんの一部分内に）遠隔問合され、かつ他のものが
残って、しかも小サイズの間、各物品が独自に識別され
る能力をもたなければならない。
でないにしても大部分を克服する電子問合せ／識別（I/
I）システムを提供することが望ましい。この目的のた
め、バッジ、タグその他同種類のもののようなコード化
物品は、電池のできるだけ長い貯蔵寿命の時間（例え
ば、４年またはそれ以上）微小電池で動作する超低電力
消費，極低コスト，前記FCC規制および健康と安全基準
により許される限度より十分低いRFフィールドパワーレ
ベルで信頼性のある動作を提供するために適当な周波数
（例えばマイクロ波）における優れた感度、コードの遠
隔再書込みと共に大量のコード組合せ、超安全保護コー
ド記憶を操作する能力、多数の異なる物品が同時に（１
秒のほんの一部分内に）遠隔問合され、かつ他のものが
残って、しかも小サイズの間、各物品が独自に識別され
る能力をもたなければならない。
上記物品と共に用いる問合せ／読取り（I/Rユニッ
ト）は、無線（マイクロ波）送信およびデータコード化
および復号化のため低コストの既製の構成要素を使用
し、無線周波数（サイトライセンス要求なし、健康ハザ
ードなし）極めて低パワー符号化信号を送信および受信
する能力をもち、同時に（１秒のほんの一部分内に）多
数の物品を問合せ／識別するための独自算法で動作する
能力、RS−232、ウエイガンド（Weigand）、Track 2ABA
等の各種コード書式の入力／出力（I/O）インタフェー
ス、および新しい識別データで物品を遠隔プログラムを
作成する能力をもつことがまた望ましい。
ト）は、無線（マイクロ波）送信およびデータコード化
および復号化のため低コストの既製の構成要素を使用
し、無線周波数（サイトライセンス要求なし、健康ハザ
ードなし）極めて低パワー符号化信号を送信および受信
する能力をもち、同時に（１秒のほんの一部分内に）多
数の物品を問合せ／識別するための独自算法で動作する
能力、RS−232、ウエイガンド（Weigand）、Track 2ABA
等の各種コード書式の入力／出力（I/O）インタフェー
ス、および新しい識別データで物品を遠隔プログラムを
作成する能力をもつことがまた望ましい。
発明の摘要 本発明の一態様によれば、個々のIDコードナンバーが
電子記憶されている、単数または複数の物品と共に、I/
Rユニットがマイクロ波ビームを用いて遠隔動作する、
電子I/Iシステムが提供される。各物品は微小寸法電池
による自己出力型であり、その電子回路は平均して極め
て僅かな電流しか流さないので、物品の動作寿命は事実
上その電池の貯蔵寿命である。物品の存在を検出すると
同時に、上記I/Rユニットは、独自の検索順序に従って
全部一緒にこれらを問合せ始める。各物品の特定IDナン
バーは、複数の２進「ワード」（例えば、６個の６ビッ
トワード）として物品内それぞれの記憶位置内フラグメ
ントに記憶される。I/Rユニットが物品に問合す時に
は、上記I/Rユニットから送られたコードワード（デー
タ値）が、物品の記憶位置の１つまたはそれ以上に記憶
されたコードワードと整合する時はいつでも、物品の１
つまたはそれ以上のものが上記I/Rユニットに応答す
る。可能性のあるコードワードおよひ位置をすべて検索
した後、少なくとも１バッジ（物品が正しいIDナンバー
をもっていると仮定して）のワード位置のおのおの内に
記憶された少なくとも１コードワードを上記I/Rユニッ
トは識別した。I/Rユニットは次に、識別したばかりの
コードワードの起こりうる組合せが、各種物品のそれぞ
れのワード位置に整合される探索順序を続行する。各物
品のIDナンバーはこのように独自に識別される。識別さ
れた後、物品はI/Rユニットからの指令により「パワダ
ウン」された後、一つずつ全残留物品もまた迅速に識別
されるように非活動のままである。このI/Iシステム
は、高い効率と高速で動作し、かつ高い正確度と安全保
護性がある。
電子記憶されている、単数または複数の物品と共に、I/
Rユニットがマイクロ波ビームを用いて遠隔動作する、
電子I/Iシステムが提供される。各物品は微小寸法電池
による自己出力型であり、その電子回路は平均して極め
て僅かな電流しか流さないので、物品の動作寿命は事実
上その電池の貯蔵寿命である。物品の存在を検出すると
同時に、上記I/Rユニットは、独自の検索順序に従って
全部一緒にこれらを問合せ始める。各物品の特定IDナン
バーは、複数の２進「ワード」（例えば、６個の６ビッ
トワード）として物品内それぞれの記憶位置内フラグメ
ントに記憶される。I/Rユニットが物品に問合す時に
は、上記I/Rユニットから送られたコードワード（デー
タ値）が、物品の記憶位置の１つまたはそれ以上に記憶
されたコードワードと整合する時はいつでも、物品の１
つまたはそれ以上のものが上記I/Rユニットに応答す
る。可能性のあるコードワードおよひ位置をすべて検索
した後、少なくとも１バッジ（物品が正しいIDナンバー
をもっていると仮定して）のワード位置のおのおの内に
記憶された少なくとも１コードワードを上記I/Rユニッ
トは識別した。I/Rユニットは次に、識別したばかりの
コードワードの起こりうる組合せが、各種物品のそれぞ
れのワード位置に整合される探索順序を続行する。各物
品のIDナンバーはこのように独自に識別される。識別さ
れた後、物品はI/Rユニットからの指令により「パワダ
ウン」された後、一つずつ全残留物品もまた迅速に識別
されるように非活動のままである。このI/Iシステム
は、高い効率と高速で動作し、かつ高い正確度と安全保
護性がある。
本発明の他の一態様によると、物品の電子回路は相補
形金属酸化膜半導体（CMOS）技術を用いて実現される。
上記回路はI/Rユニットからバッジ内小アンテナを経て
受信したデジタルワード命令およびデータ値に従って動
作し、かつI/Rユニットがそのマイクロ波ビームを送信
しつつ、このアンテナのインピダンスを変調することに
より適切な時に上記I/Rユニットに応答するように設計
される。本発明の重要な特徴は、電子回路の入力素子
が、I/Rユニットから物品へ送信されるマイクロ波信号
を、極めて低電圧レベルで検出および復調するため独自
に配置される。容易に操作されたビットワード書式のコ
ード化情報（命令およびデータワード）は従って物品の
残余の回路に適用される。この設計は上記物品の製造お
よび品質保証を大幅に単純化し、かつそれらの小型化、
長寿命、および費用有効性に寄与している。上記電子回
路は広い周波数範囲にわたって動作ができ、かつマイク
ロ波信号として通常分類される信号のみに限定されるも
のではない。上記回路は事実上その入力に印加される
「DC」（直流）レベル入力２進信号に応答する。
形金属酸化膜半導体（CMOS）技術を用いて実現される。
上記回路はI/Rユニットからバッジ内小アンテナを経て
受信したデジタルワード命令およびデータ値に従って動
作し、かつI/Rユニットがそのマイクロ波ビームを送信
しつつ、このアンテナのインピダンスを変調することに
より適切な時に上記I/Rユニットに応答するように設計
される。本発明の重要な特徴は、電子回路の入力素子
が、I/Rユニットから物品へ送信されるマイクロ波信号
を、極めて低電圧レベルで検出および復調するため独自
に配置される。容易に操作されたビットワード書式のコ
ード化情報（命令およびデータワード）は従って物品の
残余の回路に適用される。この設計は上記物品の製造お
よび品質保証を大幅に単純化し、かつそれらの小型化、
長寿命、および費用有効性に寄与している。上記電子回
路は広い周波数範囲にわたって動作ができ、かつマイク
ロ波信号として通常分類される信号のみに限定されるも
のではない。上記回路は事実上その入力に印加される
「DC」（直流）レベル入力２進信号に応答する。
本発明の他の一態様によると、I/Rユニットは１また
はそれ以上の物品と共に動作すると同時に、事実上誤差
なし動作を与えるような方法で本発明の独自の探索順序
を用いるように設計されている。I/Rユニットは、物品
と繰返し相互作用するため、コード化命令とデータ指令
の独特のセットを用い、物品は本質的に完全な正確度と
コード安全保護に関し個々に識別される。
はそれ以上の物品と共に動作すると同時に、事実上誤差
なし動作を与えるような方法で本発明の独自の探索順序
を用いるように設計されている。I/Rユニットは、物品
と繰返し相互作用するため、コード化命令とデータ指令
の独特のセットを用い、物品は本質的に完全な正確度と
コード安全保護に関し個々に識別される。
本発明はまたコード化物品を問合せ／識別する電子装
置を目的としている。上記装置はI/Rユニットおよび複
数のコード化物品を含んでいる。上記I/Rユニットは物
品に対して適当な周波数で、命令の２進ビットおよびデ
ータワードの流れを送信し、そして各物品からの応答を
受信する。上記物品のおのおのには識別コードナンバー
をデジタルビットとして記憶する回路がある。各物品の
上記回路には、上記I/Rユニットからの入力のビット流
れを検出および復調する手段（装置）、および入力のデ
ジタルワードをフレーム指示するビット流れに従属した
クロックおよびタイミング信号を発生する手段（装置）
がある。上記回路は上記ビット流れの命令およびデータ
ワードに内部で応答し、物品のコードナンバーが独自に
識別され、しかもそのように識別される時には、多数の
中で孤立して物品が単独で上記I/Rユニットと通信する
ように、選択された時に上記I/Rユニットに外部で応答
する論理手段をもっている。
置を目的としている。上記装置はI/Rユニットおよび複
数のコード化物品を含んでいる。上記I/Rユニットは物
品に対して適当な周波数で、命令の２進ビットおよびデ
ータワードの流れを送信し、そして各物品からの応答を
受信する。上記物品のおのおのには識別コードナンバー
をデジタルビットとして記憶する回路がある。各物品の
上記回路には、上記I/Rユニットからの入力のビット流
れを検出および復調する手段（装置）、および入力のデ
ジタルワードをフレーム指示するビット流れに従属した
クロックおよびタイミング信号を発生する手段（装置）
がある。上記回路は上記ビット流れの命令およびデータ
ワードに内部で応答し、物品のコードナンバーが独自に
識別され、しかもそのように識別される時には、多数の
中で孤立して物品が単独で上記I/Rユニットと通信する
ように、選択された時に上記I/Rユニットに外部で応答
する論理手段をもっている。
本発明はまたコード化物品用電子回路を目的としてい
る。この回路は入力検出／復調器（D/D）、複数のデジ
タルワードとコード化情報を記憶するメモリ手段（装
置）、論理と制御回路、および信号手段（装置）を含
む。上記入力D/Dは、入力デジタルワードマイクロ波信
号を検出し、そしてゲート共通ソース駆動型増幅器とし
て接続される第１対の金属酸化膜半導体（MOS）トラン
ジスタを有し、トランジスタの１つのソースはマイクロ
波信号用入力に接続される。上記D/Dはまた上記第１対
のMOSトランジスタに不均等な事実上一定電流を供給す
る第２対のMOSトランジスタを有する。上記D/Dはデジタ
ルワードマイクロ波信号に対応する２進「０」または
「１」パルスを発生する。上記メモリ装置はコード化情
報を複数デジタルワードとして記憶する。上記論理と制
御回路は、上記D/Dおよびメモリ装置に接続され、マイ
クロ波信号からのデジタルワードを上記メモリ装置に記
憶されたワードと比較する。上記信号装置は、論理と制
御装置に接続されて、マイクロ波信号のデジタルワード
と記憶されたワードとが整合する時に応答信号を発生す
る。
る。この回路は入力検出／復調器（D/D）、複数のデジ
タルワードとコード化情報を記憶するメモリ手段（装
置）、論理と制御回路、および信号手段（装置）を含
む。上記入力D/Dは、入力デジタルワードマイクロ波信
号を検出し、そしてゲート共通ソース駆動型増幅器とし
て接続される第１対の金属酸化膜半導体（MOS）トラン
ジスタを有し、トランジスタの１つのソースはマイクロ
波信号用入力に接続される。上記D/Dはまた上記第１対
のMOSトランジスタに不均等な事実上一定電流を供給す
る第２対のMOSトランジスタを有する。上記D/Dはデジタ
ルワードマイクロ波信号に対応する２進「０」または
「１」パルスを発生する。上記メモリ装置はコード化情
報を複数デジタルワードとして記憶する。上記論理と制
御回路は、上記D/Dおよびメモリ装置に接続され、マイ
クロ波信号からのデジタルワードを上記メモリ装置に記
憶されたワードと比較する。上記信号装置は、論理と制
御装置に接続されて、マイクロ波信号のデジタルワード
と記憶されたワードとが整合する時に応答信号を発生す
る。
本発明はまたマイクロ波信号用MOS検出器を目的とし
ている。この検出器は、第１および第2MOSトランジス
タ、第１および第２制御電流源、第１コンデンサおよび
第２コンデンサを含む。上記第１および第2MOSトランジ
スタは、ゲート共通ソース駆動型増幅器として、上記第
１トランジスタのドレーンに接続される２つのトランジ
スタのゲートに接続され、第１トランジスタのソースは
第１電圧レールに接続され、第２トランジスタのソース
はマイクロ波信号の入力に接続される。第１および第２
制御電流ソースは等しくない電流を第１および第2MOSト
ランジスタに供給する。上記第１コンデンサは、第１ト
ランジスタのドレーンと上記第１レールとの間に接続さ
れ；そして第２コンデンサは第２トランジスタのドレー
ンと上記第１レールとの間に接続される。第２コンデン
サの電圧は、マイクロ波信号のない時に休止値を示し、
マイクロ波信号の各サイクルによって僅かな量増分的に
変化し、これによりマイクロ波信号の十分な数のサイク
ルの後上記電圧を事実上変化させる。
ている。この検出器は、第１および第2MOSトランジス
タ、第１および第２制御電流源、第１コンデンサおよび
第２コンデンサを含む。上記第１および第2MOSトランジ
スタは、ゲート共通ソース駆動型増幅器として、上記第
１トランジスタのドレーンに接続される２つのトランジ
スタのゲートに接続され、第１トランジスタのソースは
第１電圧レールに接続され、第２トランジスタのソース
はマイクロ波信号の入力に接続される。第１および第２
制御電流ソースは等しくない電流を第１および第2MOSト
ランジスタに供給する。上記第１コンデンサは、第１ト
ランジスタのドレーンと上記第１レールとの間に接続さ
れ；そして第２コンデンサは第２トランジスタのドレー
ンと上記第１レールとの間に接続される。第２コンデン
サの電圧は、マイクロ波信号のない時に休止値を示し、
マイクロ波信号の各サイクルによって僅かな量増分的に
変化し、これによりマイクロ波信号の十分な数のサイク
ルの後上記電圧を事実上変化させる。
本発明はまた、複数のコード化デジタルワードが電子
的に記憶されている物品を、遠隔問合せ／識別する方法
を目的とする。上記方法は、少なくとも１物品の存在を
決定するため、存在する各物品および全物品に、命令の
ビット流れおよびデータワードを送信することのステッ
プを含む。次にステップは、各物品および全物品に記憶
された複数のコード化ワードの値のあらゆる可能性のあ
る組合せを通して順序に整列させることである。次のス
テップは、各物品および全物品の、送信ワードと記憶ワ
ードとの間に見られる整合を作表すること、および整合
が見られる時に物品により応答することである。次のス
テップは少なくとも一物品がその全記憶ワードに整合す
ることを決定すること；および次のステップは、応答し
た全物品の整合したワードの全可能性のある組合せを処
理するために、物品に命令およびデータワードを送信す
ることである。最終ステップはそれぞれが独特に識別さ
れる時に一つずつ物品によって応答されることである。
的に記憶されている物品を、遠隔問合せ／識別する方法
を目的とする。上記方法は、少なくとも１物品の存在を
決定するため、存在する各物品および全物品に、命令の
ビット流れおよびデータワードを送信することのステッ
プを含む。次にステップは、各物品および全物品に記憶
された複数のコード化ワードの値のあらゆる可能性のあ
る組合せを通して順序に整列させることである。次のス
テップは、各物品および全物品の、送信ワードと記憶ワ
ードとの間に見られる整合を作表すること、および整合
が見られる時に物品により応答することである。次のス
テップは少なくとも一物品がその全記憶ワードに整合す
ることを決定すること；および次のステップは、応答し
た全物品の整合したワードの全可能性のある組合せを処
理するために、物品に命令およびデータワードを送信す
ることである。最終ステップはそれぞれが独特に識別さ
れる時に一つずつ物品によって応答されることである。
図面の簡単な説明 図１は少なくとも１無線周波数（マイクロ波）I/Rユ
ニットおよび多重コード化バツジを使用するI/Iシステ
ムの略示図であり； 図２は上記バッジをほぼ普通サイズで示す、バッジの
Ｘ線類似の図であり； 図３はI/Rユニットおよび図１のシステムの単一バッ
ジの極めて簡易略示図であり； 図4A,4Bおよび4Cは、問合せ／受信ユニットからバッ
ジへ送信された異なるコード化RF信号を示し； 図５は、バッジの電子回路の詳細略示線図であり； 図６は、D/Dユニットのトランジスタおよび他の素子
の電子回路図であり； 図７は、図６のD/Dユニットの一部分の動作を略示す
る電流および電圧線図であり； 図８は、図６のD/Dユニット一部分の動作をさらに示
す電圧および時間線図であり； 図９パートA,B,C,D,E,Fはバッジの回路内にある電圧
および時間関係の略示線図を示し； 図10は、バッジの回路の一部分の略示線図であり； 図11は、バッジの回路の他の一部分の略示回路図であ
り；そして 図12は、上記I/Rユニットの略示回路図である。
ニットおよび多重コード化バツジを使用するI/Iシステ
ムの略示図であり； 図２は上記バッジをほぼ普通サイズで示す、バッジの
Ｘ線類似の図であり； 図３はI/Rユニットおよび図１のシステムの単一バッ
ジの極めて簡易略示図であり； 図4A,4Bおよび4Cは、問合せ／受信ユニットからバッ
ジへ送信された異なるコード化RF信号を示し； 図５は、バッジの電子回路の詳細略示線図であり； 図６は、D/Dユニットのトランジスタおよび他の素子
の電子回路図であり； 図７は、図６のD/Dユニットの一部分の動作を略示す
る電流および電圧線図であり； 図８は、図６のD/Dユニット一部分の動作をさらに示
す電圧および時間線図であり； 図９パートA,B,C,D,E,Fはバッジの回路内にある電圧
および時間関係の略示線図を示し； 図10は、バッジの回路の一部分の略示線図であり； 図11は、バッジの回路の他の一部分の略示回路図であ
り；そして 図12は、上記I/Rユニットの略示回路図である。
詳細な説明 図１において、I/Iシステム10は、１または２以上の
問合せ／読取り（I/R）ユニット12、１又は２以上のバ
ッジ14、それぞれ送信および受信アンテナ18および19、
および中央コンピュータ22を含む。上記I/Rユニット12
は適当な無線周波数またはマイクロ波周波数（例えば、
915MHzまたは5.8GHz）で動作し、そしてマイクロ波（無
線周波数）ビーム16を送信する。上記バッジ14（独自に
個々の従業員を識別）は内部電源あり、かつ選択された
位置に置かれたI/Rユニット12の方向性アンテナ18から
送信されたそれぞれのビーム16により問合はされる。さ
らに、各I/Rユニット12は、送信アンテナ18によく似て
いる受信アンテナ19をもっている。上記I/Rユニット12
はそれぞれケーブル20を経て卓上コンピュータ22に接続
される。I/Rユニット12からマイクロ波ビーム16を介し
て問合されるコースにおいて、同一ビーム16の一部分を
上記I/Rユニット12の受信アンテナ19に反射し返すこと
により、バッジ（単数または複数）14は電子的に回答す
る。上記バッジ14はこのようにそれぞれコード化され電
子的に記憶されたIDナンバーに従って、それ自体独自に
識別する。簡単に説明されるように、各バッジは60ビリ
オン以上の異なるナンバーの任意の１つでコード化する
ことができる。例として、５個前後の異なるバッジ14は
一度に20ミリ秒よりも少ない間にそれぞれのI/Rユニッ
ト12によって問合わされそして識別される（検出の範囲
内にある時）。バッジ14が識別されるや否や、その電子
回路は非活動すなわち「パワダウン」状態となるので、
上記バッジが（一たび識別されると）それぞれのビーム
16の範囲内に残る限り、上記バッジ14は上記I/Rユニッ
ト12に応答を継続しない。保持する力に加え、下記に詳
述するように、これは同時に存在する多数のバッジ14の
識別を容易にする。一たびバッジ14が上記ビーム16の範
囲外に移動すると、上記バッジの電子回路はそれ自体自
動的に休止状態に戻り、その内部電源からは無視できる
ほどの電流しか流さない。しかし休止状態にあっても、
バッジ14はビーム16に対し大きい入力感度をもっている
ので、上記バッジはビーム16の非常に低いパワー密度レ
ベルを検出および応答できるように残っている。例とし
て上記I/Rユニット12の送信アンテナ18直前のビーム16
のパワー密度はたったの約0.3mW/cm2で、健康および安
全基準によるレベルセットのたった10分の１である。バ
ッジ14自体の位置におけるビーム16のパワー密度は事実
上低い。
問合せ／読取り（I/R）ユニット12、１又は２以上のバ
ッジ14、それぞれ送信および受信アンテナ18および19、
および中央コンピュータ22を含む。上記I/Rユニット12
は適当な無線周波数またはマイクロ波周波数（例えば、
915MHzまたは5.8GHz）で動作し、そしてマイクロ波（無
線周波数）ビーム16を送信する。上記バッジ14（独自に
個々の従業員を識別）は内部電源あり、かつ選択された
位置に置かれたI/Rユニット12の方向性アンテナ18から
送信されたそれぞれのビーム16により問合はされる。さ
らに、各I/Rユニット12は、送信アンテナ18によく似て
いる受信アンテナ19をもっている。上記I/Rユニット12
はそれぞれケーブル20を経て卓上コンピュータ22に接続
される。I/Rユニット12からマイクロ波ビーム16を介し
て問合されるコースにおいて、同一ビーム16の一部分を
上記I/Rユニット12の受信アンテナ19に反射し返すこと
により、バッジ（単数または複数）14は電子的に回答す
る。上記バッジ14はこのようにそれぞれコード化され電
子的に記憶されたIDナンバーに従って、それ自体独自に
識別する。簡単に説明されるように、各バッジは60ビリ
オン以上の異なるナンバーの任意の１つでコード化する
ことができる。例として、５個前後の異なるバッジ14は
一度に20ミリ秒よりも少ない間にそれぞれのI/Rユニッ
ト12によって問合わされそして識別される（検出の範囲
内にある時）。バッジ14が識別されるや否や、その電子
回路は非活動すなわち「パワダウン」状態となるので、
上記バッジが（一たび識別されると）それぞれのビーム
16の範囲内に残る限り、上記バッジ14は上記I/Rユニッ
ト12に応答を継続しない。保持する力に加え、下記に詳
述するように、これは同時に存在する多数のバッジ14の
識別を容易にする。一たびバッジ14が上記ビーム16の範
囲外に移動すると、上記バッジの電子回路はそれ自体自
動的に休止状態に戻り、その内部電源からは無視できる
ほどの電流しか流さない。しかし休止状態にあっても、
バッジ14はビーム16に対し大きい入力感度をもっている
ので、上記バッジはビーム16の非常に低いパワー密度レ
ベルを検出および応答できるように残っている。例とし
て上記I/Rユニット12の送信アンテナ18直前のビーム16
のパワー密度はたったの約0.3mW/cm2で、健康および安
全基準によるレベルセットのたった10分の１である。バ
ッジ14自体の位置におけるビーム16のパワー密度は事実
上低い。
図２について説明すると、本発明の代表的バッジ14の
構成部品（普通サイズよりもやや大きい）が示される。
これらの部品はバッジ集積回路（BIC）30,アンテナ32,
極薄電池34,絶縁基板36（プリント回路PC盤等）、およ
び外部プラスチック体38からなる。上記バッジ本体38
は、その中に囲まれる部品の説明のため、透明として示
されているが、上記本体38は事実不透明プラスチックに
することもできる。上記BIC30は、簡潔に詳細を説明す
べき本発明の重要特徴に基づいて、単一ICチップとして
相補金属酸化膜半導体（CMOS）技術で完全に実行でき
る。そういうものとして、上記BIC30はI/Iシステム10の
バッジ14の動作に要求される、完備した電子回路を含
む。従って上記バッジ14は高い費用有効性がある。上記
BIC30は上記絶縁基板36上に取付けられて、アンテナ32
のそれぞれの端部に端子40および42で接続される。例と
してアンテナ32は915MHzビーム16の周波数に同調され
る、半波長折返しダイポールの変型である。アンテナ32
は基板32上にプリント回路トレースとして形成されて、
図のように「Ｕ」形に構成される。他のアンテナ形式ル
ープまたはバッジなど同様に適している。バッジ本体38
の厚さは寸法44によりその右縁に沿って示され、そして
電池34の厚さよりも僅かに大きいだけである。例として
上記電池34は僅か約30milsの厚さで定格3V、そして50mA
−hrの容量をもつリチウム電池にできる。上記電池の
＋，−、端子はそれぞれ基板36上のパッド46および47に
接続され、次にBIC30のパワー入力端子（図１に示され
ず図２に示す）に接続される。BIC30の平均電流ドレー
ンは非常に低いので（例えば事実上１マイクロアンペア
よりも低い）電池34の有効寿命は、実際上その貯蔵寿命
である（例えば４年または４年以上）。上記BIC30、ア
ンテナ32、および電池34は基板36上に極めて容易に取付
けられそして図示のように共に接続されることに注意す
べきである。これらの４部品はあらゆるバッジ14に同じ
で、部品（特にBIC30）はバッジ本体38が組立ておよび
シールされる前に各種ステージにおける適正機能を検査
できる。従ってバッジ14の製造および組立は非常に簡単
で、高品質と均一性が保証される。それぞれのIDコード
ナンバーが上記バッジ14内に続いて電子的に書込まれ
る。バッジ14の記憶されたコードナンバは所要時はいつ
でも再書込みされる。
構成部品（普通サイズよりもやや大きい）が示される。
これらの部品はバッジ集積回路（BIC）30,アンテナ32,
極薄電池34,絶縁基板36（プリント回路PC盤等）、およ
び外部プラスチック体38からなる。上記バッジ本体38
は、その中に囲まれる部品の説明のため、透明として示
されているが、上記本体38は事実不透明プラスチックに
することもできる。上記BIC30は、簡潔に詳細を説明す
べき本発明の重要特徴に基づいて、単一ICチップとして
相補金属酸化膜半導体（CMOS）技術で完全に実行でき
る。そういうものとして、上記BIC30はI/Iシステム10の
バッジ14の動作に要求される、完備した電子回路を含
む。従って上記バッジ14は高い費用有効性がある。上記
BIC30は上記絶縁基板36上に取付けられて、アンテナ32
のそれぞれの端部に端子40および42で接続される。例と
してアンテナ32は915MHzビーム16の周波数に同調され
る、半波長折返しダイポールの変型である。アンテナ32
は基板32上にプリント回路トレースとして形成されて、
図のように「Ｕ」形に構成される。他のアンテナ形式ル
ープまたはバッジなど同様に適している。バッジ本体38
の厚さは寸法44によりその右縁に沿って示され、そして
電池34の厚さよりも僅かに大きいだけである。例として
上記電池34は僅か約30milsの厚さで定格3V、そして50mA
−hrの容量をもつリチウム電池にできる。上記電池の
＋，−、端子はそれぞれ基板36上のパッド46および47に
接続され、次にBIC30のパワー入力端子（図１に示され
ず図２に示す）に接続される。BIC30の平均電流ドレー
ンは非常に低いので（例えば事実上１マイクロアンペア
よりも低い）電池34の有効寿命は、実際上その貯蔵寿命
である（例えば４年または４年以上）。上記BIC30、ア
ンテナ32、および電池34は基板36上に極めて容易に取付
けられそして図示のように共に接続されることに注意す
べきである。これらの４部品はあらゆるバッジ14に同じ
で、部品（特にBIC30）はバッジ本体38が組立ておよび
シールされる前に各種ステージにおける適正機能を検査
できる。従ってバッジ14の製造および組立は非常に簡単
で、高品質と均一性が保証される。それぞれのIDコード
ナンバーが上記バッジ14内に続いて電子的に書込まれ
る。バッジ14の記憶されたコードナンバは所要時はいつ
でも再書込みされる。
図３について説明すると、I/Iシステム10の省略かつ
単純化した略示回路が示される。このシステムは、その
ビーム16と共にI/Rユニット12、送信アンテナ18、受信
アンテナ19、そしてBIC30、遠隔アンテナ32、およびバ
ッジ14の電池34（バッジ本体はここに示さず）。上記ビ
ーム16は遠隔アンテナ32で受信され、そしてRF電圧はBI
C30（図３の閉鎖線長方形内に示され）の端子42に入力
信号として印加される（図２も参照）。上記電池34の正
端子は端子＋VDDに結合される導線48に接続され、そし
て電池34の負端子は地電位に結合されている基準端子
（REF）に結合される導線49に接続される。上記BIC30
（便利に単一CMOSチップ）の回路は、ここに略示される
検出／復調ブロック50、リセット／ウエイクアップブロ
ック52、制御／論理データメモリ・アンド・データレジ
スタブロック54、及び変調ブロック56のブロックで配列
される。上記ビーム16に関し入力コード化信号（簡単に
詳細を記載）は、常にターンオフのブロック50で検出お
よび復調される。上記BIC30の他の部分は、ビーム16の
範囲にない時には、ターンオフされる。上記I/Rユニッ
ト12からの「リセット」命令がブロック50で正しく検出
かつ復調される時には、ブロック50が「リセット」デー
タワードを経路60を経てリセット／ウエイクアップブロ
ック52に印加し、順次パワーオン信号を経路62を経て制
御／論理データメモリ・アンド・データレジスタ54に印
加する。上記ブロック50からのビットデータとクロック
信号は経路64および66を経てブロック54に印加され、こ
こでターンオフされた後I/Rユニット12からBIC30によっ
て受信される命令およびコード化「ワード」に応答す
る。例として、特定バッジ14が割当てられる従業員用識
別バッジは、上記BIC30のブロック54に６個の記憶レジ
スタナー（ＡからＦまでとして識別されるが、図３には
示されず）の６個の６ビット「ワード」の形式である。
この36ビットナンバを識別するため60ビリオン10進数以
上の中の任意の１つであるものを、I/Rユニット12は各
バッジ14を一「ワード」ずつ問合せる。BIC30は次に、
ブロック54から経路68を経て変調ブロック56の動作によ
り、上記バッジ14が完全にそれ自体識別されるまで、適
当な間隔で上記I/Rユニット12に回答する。I/Iのこの反
復的手順は間もなく詳記する。一たび特定バッジ14が識
別されると上記I/Rユニット12からの命令で上記BIC30は
それ自体「パワーダウン」状態に保持され、BIC30はI/R
ユニット12にもはや応答しなくなる（バッジが上記ビー
ム16の範囲内に残る限り）。バッジ14がビーム16の範囲
から出るとBIC30はそれ自体自動的に「リセット」し休
止状態になる（検出／復調ブロック50はオンのまま）。
上記BIC30はその後、I/Rユニット12から次に「リセッ
ト」命令を受信する時には、再びウエイクアップ（すな
わち、完全に起動）される。
単純化した略示回路が示される。このシステムは、その
ビーム16と共にI/Rユニット12、送信アンテナ18、受信
アンテナ19、そしてBIC30、遠隔アンテナ32、およびバ
ッジ14の電池34（バッジ本体はここに示さず）。上記ビ
ーム16は遠隔アンテナ32で受信され、そしてRF電圧はBI
C30（図３の閉鎖線長方形内に示され）の端子42に入力
信号として印加される（図２も参照）。上記電池34の正
端子は端子＋VDDに結合される導線48に接続され、そし
て電池34の負端子は地電位に結合されている基準端子
（REF）に結合される導線49に接続される。上記BIC30
（便利に単一CMOSチップ）の回路は、ここに略示される
検出／復調ブロック50、リセット／ウエイクアップブロ
ック52、制御／論理データメモリ・アンド・データレジ
スタブロック54、及び変調ブロック56のブロックで配列
される。上記ビーム16に関し入力コード化信号（簡単に
詳細を記載）は、常にターンオフのブロック50で検出お
よび復調される。上記BIC30の他の部分は、ビーム16の
範囲にない時には、ターンオフされる。上記I/Rユニッ
ト12からの「リセット」命令がブロック50で正しく検出
かつ復調される時には、ブロック50が「リセット」デー
タワードを経路60を経てリセット／ウエイクアップブロ
ック52に印加し、順次パワーオン信号を経路62を経て制
御／論理データメモリ・アンド・データレジスタ54に印
加する。上記ブロック50からのビットデータとクロック
信号は経路64および66を経てブロック54に印加され、こ
こでターンオフされた後I/Rユニット12からBIC30によっ
て受信される命令およびコード化「ワード」に応答す
る。例として、特定バッジ14が割当てられる従業員用識
別バッジは、上記BIC30のブロック54に６個の記憶レジ
スタナー（ＡからＦまでとして識別されるが、図３には
示されず）の６個の６ビット「ワード」の形式である。
この36ビットナンバを識別するため60ビリオン10進数以
上の中の任意の１つであるものを、I/Rユニット12は各
バッジ14を一「ワード」ずつ問合せる。BIC30は次に、
ブロック54から経路68を経て変調ブロック56の動作によ
り、上記バッジ14が完全にそれ自体識別されるまで、適
当な間隔で上記I/Rユニット12に回答する。I/Iのこの反
復的手順は間もなく詳記する。一たび特定バッジ14が識
別されると上記I/Rユニット12からの命令で上記BIC30は
それ自体「パワーダウン」状態に保持され、BIC30はI/R
ユニット12にもはや応答しなくなる（バッジが上記ビー
ム16の範囲内に残る限り）。バッジ14がビーム16の範囲
から出るとBIC30はそれ自体自動的に「リセット」し休
止状態になる（検出／復調ブロック50はオンのまま）。
上記BIC30はその後、I/Rユニット12から次に「リセッ
ト」命令を受信する時には、再びウエイクアップ（すな
わち、完全に起動）される。
例として、図１に１または２以上のバッジ14を識別す
るコースにおいて、I/Rユニット12によってBIC30に発せ
られる各種命令およびリセット指令が示される。上記命
令は６ビット２進「ワード」の形式である。データおよ
び他のワード（示さず）も６ビット２進ワード形式であ
る。
るコースにおいて、I/Rユニット12によってBIC30に発せ
られる各種命令およびリセット指令が示される。上記命
令は６ビット２進「ワード」の形式である。データおよ
び他のワード（示さず）も６ビット２進ワード形式であ
る。
表１は線番号によりその第１欄に、BIC30と共に用い
られる命令集合を構成する31機能を列挙する。第２欄は
命令の機能的説明である。第３欄は命令を参照するのに
用いられる簡略記憶を与える。第４欄は命令の６ビット
２進ワードを与える。これは上記I/Rユニット12からバ
ッジへ逐次送信されるビットワードである。特に、この
作表において、第４欄において最上位ビット（MSB）が
最初に与えられ、最下位ビット（LSB）が最後に与えら
れることに注意されたい。最終（第５）欄は２進コード
に等価の10進数を与える。
られる命令集合を構成する31機能を列挙する。第２欄は
命令の機能的説明である。第３欄は命令を参照するのに
用いられる簡略記憶を与える。第４欄は命令の６ビット
２進ワードを与える。これは上記I/Rユニット12からバ
ッジへ逐次送信されるビットワードである。特に、この
作表において、第４欄において最上位ビット（MSB）が
最初に与えられ、最下位ビット（LSB）が最後に与えら
れることに注意されたい。最終（第５）欄は２進コード
に等価の10進数を与える。
上記命令は２大グループに区分される応答を必要とし
ないBIC30への指令であるもの、およびBIC30に対し質問
の形式で応答を生じるものである。後者は変調指令と呼
ばれる。全変調指令は10進値32を有し、換言すれば、
２進ワードの最上位ビットMSBは常に「１」である。
ないBIC30への指令であるもの、およびBIC30に対し質問
の形式で応答を生じるものである。後者は変調指令と呼
ばれる。全変調指令は10進値32を有し、換言すれば、
２進ワードの最上位ビットMSBは常に「１」である。
下記に述べるものは、表１に列挙した各種命令の機能
の説明である。
の説明である。
線番号31、リセット（RESET）：リセット命令はBIC30
をその正規休止状態から初期パワアップするのに用いら
れる。BIC30内のリセット動作は、リセット指令がビー
ム16の範囲内に来る時に生じ、次いでそれらが１ワード
（111111）の全部分であるか、２つの隣接ワード（例え
ば、010011,111100）間の分割かにせよ少なくとも一列
に並んだ６個の「１」を受信する。このように６個の連
続した「１」はリセット命令の部分として以外送信され
ることはない。リセット機能はまた６ビット命令分離文
字を、入力の直列ビット流れと同期（ワード同期）させ
るために、上記BIC30のビットおよびワードクロックを
初期設定する責任がある。このことはリセット命令に続
く次のワードの最下位ビットとして常に「０」を送信す
ることにより達成される。残る30命令（リセット以外）
のビットパターンは、上記リセット条件（６以上の隣接
「１」）が命令の任意の逐次組合せにより生じ得ないよ
うに保証するために割当てられている。
をその正規休止状態から初期パワアップするのに用いら
れる。BIC30内のリセット動作は、リセット指令がビー
ム16の範囲内に来る時に生じ、次いでそれらが１ワード
（111111）の全部分であるか、２つの隣接ワード（例え
ば、010011,111100）間の分割かにせよ少なくとも一列
に並んだ６個の「１」を受信する。このように６個の連
続した「１」はリセット命令の部分として以外送信され
ることはない。リセット機能はまた６ビット命令分離文
字を、入力の直列ビット流れと同期（ワード同期）させ
るために、上記BIC30のビットおよびワードクロックを
初期設定する責任がある。このことはリセット命令に続
く次のワードの最下位ビットとして常に「０」を送信す
ることにより達成される。残る30命令（リセット以外）
のビットパターンは、上記リセット条件（６以上の隣接
「１」）が命令の任意の逐次組合せにより生じ得ないよ
うに保証するために割当てられている。
線番号23、無条件変調（MODALL）：この指令はBIC30
に変調ブロック56を即時ターンオンさせ、これにより上
記I/Rユニット12に応答させる。この指令はバッジ14の
存在または不在の単純テストのためI/Rユニット12によ
り用いられる。
に変調ブロック56を即時ターンオンさせ、これにより上
記I/Rユニット12に応答させる。この指令はバッジ14の
存在または不在の単純テストのためI/Rユニット12によ
り用いられる。
線番号17、データワード後続（DATAWORD）：この指令
は、BIC30に、それによって受信される次のワードを命
令としてでなくデータ値として処理するように命令す
る。従ってこの指令受信後上記BIC30により受信される
次の６ビットは、BIC30のIDコードレジスタとの後続比
較動作のため用いられるデータレジスタ内に記憶され
る。後に続くデータワードは０から62までの任意値にで
きる。63という値（111111）はリセット動作を引き起こ
すのでデータとして決して用いられない。
は、BIC30に、それによって受信される次のワードを命
令としてでなくデータ値として処理するように命令す
る。従ってこの指令受信後上記BIC30により受信される
次の６ビットは、BIC30のIDコードレジスタとの後続比
較動作のため用いられるデータレジスタ内に記憶され
る。後に続くデータワードは０から62までの任意値にで
きる。63という値（111111）はリセット動作を引き起こ
すのでデータとして決して用いられない。
線番号30、任意一致で変調（MODANY）：この指令はBI
C30に、そのデータレジスタの内容と、レジスタＡ〜Ｆ
として呼ばれる６個のIDコードワードレジスタのおのお
のとを比較させる。上記変調ブロック56は、もしも少な
くとも１個の一致があればターンオンする。MODANYはバ
ッジ14の６個の６ビットワイドコードワードのどの中
に、どんなデータ値（０から62まで）が存在するか迅速
に発見するため、探索算法の最初のパスに用いられる。
C30に、そのデータレジスタの内容と、レジスタＡ〜Ｆ
として呼ばれる６個のIDコードワードレジスタのおのお
のとを比較させる。上記変調ブロック56は、もしも少な
くとも１個の一致があればターンオンする。MODANYはバ
ッジ14の６個の６ビットワイドコードワードのどの中
に、どんなデータ値（０から62まで）が存在するか迅速
に発見するため、探索算法の最初のパスに用いられる。
線番号 18−23: Ａ一致で変調 （MODA）： Ｂ一致で変調 （MODB）： Ｃ一致で変調 （MODC）： Ｄ一致で変調 （MODD）： Ｅ一致で変調 （MODE）： Ｆ一致で変調 （MODF）： このグループの指令は、BIC30に、データレジスタの
値が指令により特定された特定コードレジスタ（Ａ−
Ｆ）と一致するときにだけ上記変調ブロック56を起動さ
せる。例えば、もしもBIC30のIDコードメモリレジスタ
（Ａ〜Ｆ）が値12−15−30−15−45−27を含みそしてデ
ータレジスタが値15をロードすると、上記MODA,MODC,MO
DE,及びMODF指令は無応答であるが、上記MODBおよびMOD
Dは両方とも「yes」応答を生じる。これらの指令は上記
MODANY指令と共に探索算法の最初のパスに用いられる。
MONDAMYへの応答はI/Rユニット12だけに電流データ値が
若干のBIC30のIDコード内に存在することを表わし；そ
こでI/Rユニット12はどのレジスタがデータ値に一致す
るか正確に決定するためにMODAF指令のおのおのを送
る。
値が指令により特定された特定コードレジスタ（Ａ−
Ｆ）と一致するときにだけ上記変調ブロック56を起動さ
せる。例えば、もしもBIC30のIDコードメモリレジスタ
（Ａ〜Ｆ）が値12−15−30−15−45−27を含みそしてデ
ータレジスタが値15をロードすると、上記MODA,MODC,MO
DE,及びMODF指令は無応答であるが、上記MODBおよびMOD
Dは両方とも「yes」応答を生じる。これらの指令は上記
MODANY指令と共に探索算法の最初のパスに用いられる。
MONDAMYへの応答はI/Rユニット12だけに電流データ値が
若干のBIC30のIDコード内に存在することを表わし；そ
こでI/Rユニット12はどのレジスタがデータ値に一致す
るか正確に決定するためにMODAF指令のおのおのを送
る。
線番号 ４−9: セット Ａフラグ （SETA）： セット Ｂフラグ （SETB）： セット Ｃフラグ （SETC）： セット Ｄフラグ （SETD）： セット Ｅフラグ （SETE）： セット Ｆフラグ （SETF）： このグループの各指令は、もしもデータレジスタ内の
値が対応IDコードワードに一致すれば、上記BIC30内に
対応電子「フラグ」（ラッチ）をセットする。例えば、
もしもIDコードのＡワードが45ならば指令シーケンスDA
TAWORD,45,SETAでＡワード一致フラグをセットする。こ
のフラグは後続SETA指令がこれを変えない限り、指令の
つづきに関係なくセットのまま残る。これらの指令は特
定IDコードレジスタが先に一致したことを、BIC30に
「記憶」させる。I/Rユニット12はデータレジスタの内
容を次に変化できて、一致の組合せを検査する（下記参
照）。上記SETA−Ｆ指令はまたIDコードプログラミング
順序の一部として用いられる（下記参照）。
値が対応IDコードワードに一致すれば、上記BIC30内に
対応電子「フラグ」（ラッチ）をセットする。例えば、
もしもIDコードのＡワードが45ならば指令シーケンスDA
TAWORD,45,SETAでＡワード一致フラグをセットする。こ
のフラグは後続SETA指令がこれを変えない限り、指令の
つづきに関係なくセットのまま残る。これらの指令は特
定IDコードレジスタが先に一致したことを、BIC30に
「記憶」させる。I/Rユニット12はデータレジスタの内
容を次に変化できて、一致の組合せを検査する（下記参
照）。上記SETA−Ｆ指令はまたIDコードプログラミング
順序の一部として用いられる（下記参照）。
線番号 25−29: AB一致で変調 （MODAB）： ABC一致で変調 （MODABC）： ABCD一致で変調 （MODABCD）： ABCDE一致で変調 （MODABCDE）： ABCDEF一致で変調 （MODABCDEF）： これらの指令は上記BIC30を多重IDコードレジスタの
一致に応答させる。MODABは、ＡフラグとＢフラグの両
方ともセットされると変調ブロック56（図３）を起動す
る。もしこれが生じるとI/Rユニット12はバッジの36ビ
ットIDコード中の最初の12ビット（ワードＡとＢ）を
「knows」している。もしもＡ−,B−，およびＣ−フラ
グがセットされると、事実I/Rユニット12がIDコードの
最初の18ビットを有することを示す応答を呼び出す。MO
DABCD,MODABCDE,およびMODABCDEF、すべて同様に作業す
る。上記BIC30がMODABCDEF指令に「yes」の応答を与え
る時には、I/Rユニット12はBIC30の36ビットIDコードを
完全に決定したことに注意すべきである。
一致に応答させる。MODABは、ＡフラグとＢフラグの両
方ともセットされると変調ブロック56（図３）を起動す
る。もしこれが生じるとI/Rユニット12はバッジの36ビ
ットIDコード中の最初の12ビット（ワードＡとＢ）を
「knows」している。もしもＡ−,B−，およびＣ−フラ
グがセットされると、事実I/Rユニット12がIDコードの
最初の18ビットを有することを示す応答を呼び出す。MO
DABCD,MODABCDE,およびMODABCDEF、すべて同様に作業す
る。上記BIC30がMODABCDEF指令に「yes」の応答を与え
る時には、I/Rユニット12はBIC30の36ビットIDコードを
完全に決定したことに注意すべきである。
線番号１、一致でパワダウン（POWERDOWN）：この指
令は、識別された、すなわちすべての一致フラグがセッ
トされたバッジ14を選択的にターンオフするのに用いら
れる。そこでバッジ14は全後続指令に応答することを禁
止される。このことは多重のバッジ14から同時応答を解
決するために探索算法（後続）の第２パス中に必要であ
る。この指令はBIC30内へRESET指令さえも禁止し、多重
問合せを防止するために（I/Rユニット12のRFフィール
ドの範囲内にある間）識別されたバッジ14を非活動状態
に保つ。このリセット禁止機能がなければ、バッジ14は
毎秒多数回問合せ／識別されシステム性能を妨害する。
これはまた長期間にわたってI/Rユニットの範囲内にも
しも上記バッジ14が残されると仮定すれば電池寿命は減
るであろう。BIC30のリセット回路は、一たびBIC30が時
間切れ、すなわち約150マイクロ秒間のビーム16の検出R
Fパルスの停止、により、RESET指令検出を再可能にされ
る。
令は、識別された、すなわちすべての一致フラグがセッ
トされたバッジ14を選択的にターンオフするのに用いら
れる。そこでバッジ14は全後続指令に応答することを禁
止される。このことは多重のバッジ14から同時応答を解
決するために探索算法（後続）の第２パス中に必要であ
る。この指令はBIC30内へRESET指令さえも禁止し、多重
問合せを防止するために（I/Rユニット12のRFフィール
ドの範囲内にある間）識別されたバッジ14を非活動状態
に保つ。このリセット禁止機能がなければ、バッジ14は
毎秒多数回問合せ／識別されシステム性能を妨害する。
これはまた長期間にわたってI/Rユニットの範囲内にも
しも上記バッジ14が残されると仮定すれば電池寿命は減
るであろう。BIC30のリセット回路は、一たびBIC30が時
間切れ、すなわち約150マイクロ秒間のビーム16の検出R
Fパルスの停止、により、RESET指令検出を再可能にされ
る。
線番号２、無条件パワダウン（PDOWNNOW）：この指令
はBIC30を即時パワダウンして、さらに指令復号を禁止
する。他の点においては、POWERDOWN指令に類似してい
る。
はBIC30を即時パワダウンして、さらに指令復号を禁止
する。他の点においては、POWERDOWN指令に類似してい
る。
線番号３、書込みロック（LOCK）： 線番号16、書込みアンロック（UNLOCK）： これらの指令はBIC30に対するIDコードプログラミン
グ順序期間中に用いられ;UNLOCKは上記順序の開始時に
出されて、LOCKは順序の終る直前に送られる。
グ順序期間中に用いられ;UNLOCKは上記順序の開始時に
出されて、LOCKは順序の終る直前に送られる。
線番号10−15: 書込み Ａ・ワード （WRITEA）： 書込み Ｂ・ワード （WRITEB）： 書込み Ｃ・ワード （WRITEC）： 書込み Ｄ・ワード （WRITED）： 書込み Ｅ・ワード （WRITEE）： 書込み Ｆ・ワード （WRITEF）： これらの指令はIDコードプログラミング順序期間中に
用いられる。各指令はBIC30のどのコードワードレジス
タが実際の書込み動作により影響を受けるかを特定す
る。
用いられる。各指令はBIC30のどのコードワードレジス
タが実際の書込み動作により影響を受けるかを特定す
る。
ノーオペレーション指令、「No−Ops」（NOP2,NOP4,N
OP8）は用いられるが、表１には示されない： これらの指令（000010,000100,および001000）はBIC3
0に無動作をつくる。実際に上記任意の他の指令で示さ
れない任意のビット順序はまたNo−Opであるが、これら
の３指令は明らかにそのように限定されている。No−Op
sは下記のある違法指令順序を避けるために用いられ、
そしてこのために上位ビット位置および下位ビット位置
にNo−Op指令をゼロと共に用いることは有利である。
OP8）は用いられるが、表１には示されない： これらの指令（000010,000100,および001000）はBIC3
0に無動作をつくる。実際に上記任意の他の指令で示さ
れない任意のビット順序はまたNo−Opであるが、これら
の３指令は明らかにそのように限定されている。No−Op
sは下記のある違法指令順序を避けるために用いられ、
そしてこのために上位ビット位置および下位ビット位置
にNo−Op指令をゼロと共に用いることは有利である。
違法指令制約：上記BIC30の論理設計の性質により、
ある指令組合せは所期の成果を生ぜず、避けられるべき
である。これらの周囲の事情が持ち上がる条件は、下記
のとおりである。
ある指令組合せは所期の成果を生ぜず、避けられるべき
である。これらの周囲の事情が持ち上がる条件は、下記
のとおりである。
（１）リセットは６個の連続的な「１」がBIC30により
検出されるといつでも起こる。リセット動作（そしてフ
レームまたはワード同期）は、６個の「１」のRESETス
トリングの後に最初の「０」ビットが検出されるまで実
際に起こらない。従ってもしもRESETにすぐ続く指令
が、最下位ビットに１個または２個以上の１を含むと、
それらは正規に復号されず、そして誤ったワードフレー
ム指示を生じる。これはRESETに続く指令が常に最下位
ビット（任意の偶数指令）に常に「０」を有する。任意
のNo−Op指令が目的に適している。
検出されるといつでも起こる。リセット動作（そしてフ
レームまたはワード同期）は、６個の「１」のRESETス
トリングの後に最初の「０」ビットが検出されるまで実
際に起こらない。従ってもしもRESETにすぐ続く指令
が、最下位ビットに１個または２個以上の１を含むと、
それらは正規に復号されず、そして誤ったワードフレー
ム指示を生じる。これはRESETに続く指令が常に最下位
ビット（任意の偶数指令）に常に「０」を有する。任意
のNo−Op指令が目的に適している。
（２）上記指令コード（上記RESET以外）は６個の引続
く「１」（偶然にリセットを生じることあり）の送信を
避けるように設計されているけれどもデータ値の送信に
続く指令にも注意すべきである。DATAWORD指令（表１の
線番号17）は、続いて生じるデータワードが上位または
下位ビット位置に多数の隣接１をもつこともある故（何
故ならばデータワードは０から62までの任意の10進値を
もち得るから）、「１」の流れを絶つためにビット１と
６に「０」をもつことに注意。しかし、指令は、データ
値自体の後に、もしデータ値の上位ビットが「１」で次
の指令の下位ビットも「１」であるとした場合、不注意
のリセットを生じるおそれがある。例えば、もし10進部
62がデータ（111110）として送られ、そして続く指令が
最下位ビットに「１」をもっておれば、BIC30はリセッ
トとみるであろう（６個の連続した「１」）。この状態
は、データ値の後に、常にその最下位ビットに０をもつ
指令（任意の偶数値指令）をもつことにより避けられ
る。任意のNo−Op指令がこの目的に適している。
く「１」（偶然にリセットを生じることあり）の送信を
避けるように設計されているけれどもデータ値の送信に
続く指令にも注意すべきである。DATAWORD指令（表１の
線番号17）は、続いて生じるデータワードが上位または
下位ビット位置に多数の隣接１をもつこともある故（何
故ならばデータワードは０から62までの任意の10進値を
もち得るから）、「１」の流れを絶つためにビット１と
６に「０」をもつことに注意。しかし、指令は、データ
値自体の後に、もしデータ値の上位ビットが「１」で次
の指令の下位ビットも「１」であるとした場合、不注意
のリセットを生じるおそれがある。例えば、もし10進部
62がデータ（111110）として送られ、そして続く指令が
最下位ビットに「１」をもっておれば、BIC30はリセッ
トとみるであろう（６個の連続した「１」）。この状態
は、データ値の後に、常にその最下位ビットに０をもつ
指令（任意の偶数値指令）をもつことにより避けられ
る。任意のNo−Op指令がこの目的に適している。
（３）実際上の考察（コスト、複雑性、その他）のため
に、BIC30の変調ブロック56は連続的に２つの変調指令
に対し起動されない。従って任意の変調指令後の指令は
決して６ビット（最上位ビット）に１をもたない。従っ
て変調指令（表１の線番号18−30中の任意のもの）は常
にNo−Op指令を従えている。
に、BIC30の変調ブロック56は連続的に２つの変調指令
に対し起動されない。従って任意の変調指令後の指令は
決して６ビット（最上位ビット）に１をもたない。従っ
て変調指令（表１の線番号18−30中の任意のもの）は常
にNo−Op指令を従えている。
図4A,4Bおよび4Cにおいて、上記I/Rユニット12のビー
ム16が、異なるコード化指令およびデータワードを送信
するため如何にキーオンおよびキーオフされるかを略示
している。増加時間が水平軸線右方に沿い示される。図
4Aは６個の２進「１」を作るため約50％オン、50％オフ
のデューティサイクルでキーオンおよびキーオフされる
ビーム16を示す。これは表１の線番号31の「リセット」
指令を表わす。任意の６ビットワードの最下位ビット
（LSB）は常に最初に送信され、そして最上位ビット（M
SB）は最後に送信される。６個の「１」２進ワードRESE
Tの等価10進数は「63」である。図4Bは２進ワード00111
0、これは表１線番号３「ロック」指令である。図4Cは
表１線番号25のMODAB命令を示す。ここで６ビットワー
ドは100001、そしてこの指令のMSBは拡張された「１」
ビットである。しかし簡単に云えば、任意のMOD指令の
拡張された「１」MSBは、拡張「１」MSBの時限部分の期
間中バッジ14のアンテナ32を変調することにより、BIC3
0をI/Rユニット12に応答可能にする（応答が適当な時
に）。表１に列挙された指令のすべては、そして他の２
進ワード（示されず）は、図4A,4Bおよび4Cに示される
様式でビーム16を経て送信される。例として「１」およ
び「０」の時間持続期間は次のとおりである。各２進
「０」はほぼ250ナノ秒続くビーム16のバーストによっ
て表われ、各２進「１」は（拡張された「１」ではな
い）約２マイクロ秒続くバーストによって表わされる。
拡張「１」は約25−30マイクロ秒続くビーム16のバース
トである。１ワード６個の２進ビットの１ビットの開始
（タイムオン）から、その次のビットの開始まで約４マ
イクロ秒だけ時間空間がある。従って915MHzのビーム16
の周波数に対し、２進「０」内搬送波の約230の正弦波
振動があり、後述するように、これは「０」ビットのBI
C30による検出に十分である。２進「１」の搬送波振動
数は非常に低いパワレベルにおいて、さらに一層正に、
比例して大きい検出を行なう。１または２以上のバッジ
14と共にI/Rユニット12により用いられるIDコード探索
手順の動作は次のとおりである。探索方法は２つの反復
的ループまたはパスからなる。上記最初のパスは、完全
な36ビットIDコード（ワードA,B,C,D,EおよびＦ）の中
のどの６ビット広域ワードが、単数または複数バッジ14
内に存在するかを決定する。もしも少なくとも１つの値
が６コードワードのおのおのに対し発見されると、次に
第２パスは同時に応答する多重バッジから生じる可能性
がある、あらゆる起こりうる組合せを分類しようと試み
る。完全な手順は次のように起こる。
ム16が、異なるコード化指令およびデータワードを送信
するため如何にキーオンおよびキーオフされるかを略示
している。増加時間が水平軸線右方に沿い示される。図
4Aは６個の２進「１」を作るため約50％オン、50％オフ
のデューティサイクルでキーオンおよびキーオフされる
ビーム16を示す。これは表１の線番号31の「リセット」
指令を表わす。任意の６ビットワードの最下位ビット
（LSB）は常に最初に送信され、そして最上位ビット（M
SB）は最後に送信される。６個の「１」２進ワードRESE
Tの等価10進数は「63」である。図4Bは２進ワード00111
0、これは表１線番号３「ロック」指令である。図4Cは
表１線番号25のMODAB命令を示す。ここで６ビットワー
ドは100001、そしてこの指令のMSBは拡張された「１」
ビットである。しかし簡単に云えば、任意のMOD指令の
拡張された「１」MSBは、拡張「１」MSBの時限部分の期
間中バッジ14のアンテナ32を変調することにより、BIC3
0をI/Rユニット12に応答可能にする（応答が適当な時
に）。表１に列挙された指令のすべては、そして他の２
進ワード（示されず）は、図4A,4Bおよび4Cに示される
様式でビーム16を経て送信される。例として「１」およ
び「０」の時間持続期間は次のとおりである。各２進
「０」はほぼ250ナノ秒続くビーム16のバーストによっ
て表われ、各２進「１」は（拡張された「１」ではな
い）約２マイクロ秒続くバーストによって表わされる。
拡張「１」は約25−30マイクロ秒続くビーム16のバース
トである。１ワード６個の２進ビットの１ビットの開始
（タイムオン）から、その次のビットの開始まで約４マ
イクロ秒だけ時間空間がある。従って915MHzのビーム16
の周波数に対し、２進「０」内搬送波の約230の正弦波
振動があり、後述するように、これは「０」ビットのBI
C30による検出に十分である。２進「１」の搬送波振動
数は非常に低いパワレベルにおいて、さらに一層正に、
比例して大きい検出を行なう。１または２以上のバッジ
14と共にI/Rユニット12により用いられるIDコード探索
手順の動作は次のとおりである。探索方法は２つの反復
的ループまたはパスからなる。上記最初のパスは、完全
な36ビットIDコード（ワードA,B,C,D,EおよびＦ）の中
のどの６ビット広域ワードが、単数または複数バッジ14
内に存在するかを決定する。もしも少なくとも１つの値
が６コードワードのおのおのに対し発見されると、次に
第２パスは同時に応答する多重バッジから生じる可能性
がある、あらゆる起こりうる組合せを分類しようと試み
る。完全な手順は次のように起こる。
最初のパス： ステップ1.上記I/Rユニット12は未識別バッジ14をウ
エイアップするためRESET指令を出し、領域内に少なく
とも１個の未識別バッジ14があるか否かを決定するため
に無条件変調指令を用いる。
エイアップするためRESET指令を出し、領域内に少なく
とも１個の未識別バッジ14があるか否かを決定するため
に無条件変調指令を用いる。
RESET RESET NOP ノーオペレーション MODALL もしもバッジ14からの応答が検出されると、ステップ
２に続くか、再度試みよ。先に識別したバッジ14が、ま
だ上記ビーム16の範囲内に、先のPOWERDOWNまたはPDOWN
NOW指令を介してパワダウンされているかも知れないこ
とに注意すべきである。これらの識別されたバッジ14は
領域内にあるかも知れないが、前述のようにこれらの指
令のリセット禁止の特性により応答しない。
２に続くか、再度試みよ。先に識別したバッジ14が、ま
だ上記ビーム16の範囲内に、先のPOWERDOWNまたはPDOWN
NOW指令を介してパワダウンされているかも知れないこ
とに注意すべきである。これらの識別されたバッジ14は
領域内にあるかも知れないが、前述のようにこれらの指
令のリセット禁止の特性により応答しない。
ステップ2.少なくとも１バッジ14が検出されたので、
I/Rユニット12はどの６ビットコードワードフラグメン
トが存在するのかを決定する。これはデータ「value」
を送って、それが任意バッジ14の任意コードワードに一
致するかを検査することにより達成される： ０から62まで１つずつデータ値をループせよ DATAWORD データ値を送れ MODANY もしもBIC30による増分値応答がなければ、再度試み
よ。
I/Rユニット12はどの６ビットコードワードフラグメン
トが存在するのかを決定する。これはデータ「value」
を送って、それが任意バッジ14の任意コードワードに一
致するかを検査することにより達成される： ０から62まで１つずつデータ値をループせよ DATAWORD データ値を送れ MODANY もしもBIC30による増分値応答がなければ、再度試み
よ。
もしも一致がわかると、I/Rユニット12は単数または
複数のBIC30のどのコードレジスタが一致を含むのかを
決定する。レジスタ一致が検出されるたびに、I/Rユニ
ット12およびBIC30は、どのデータ値が一致を生じ、ま
たどのレジスタと一致を生じたかを保存しなければなら
ない。これを行うため、Ａワードレジスタと一致する値
を記憶するようＡワードを配列させ、Ｂワードレジスタ
と一致する値を記憶するようＢワードを配列させ、その
他Ｆワードまで同じ。またNaをＡワード一致発見の数と
して,NbをＢワード一致発見の数とし、その他Ｆワード
まで同じ。すべてNxは初期ゼロである。次に、ステップ
２の上記ループにおいてMODANYの応答が検出されるたび
に、I/Rユニット12は下記のとおり実行する： NOP MODA 応答検出されればＡワード（Na）＝値、増分Na. NOP MODB 応答検出されればＢワード（Nb）＝値、増分Nb. NOP MODC 応答検出されればＣワード（Nc）＝値、増分Nc. NOP MODD 応答検出されればＤワード（Nd）＝値、増分Nd. NOP MODE 応答検出されればＥワード（Ne）＝値、増分Ne. NOP MODF 応答検出されればＦワード（Nf）＝値、増分Nf. ０から62まで全データ値が一たび試行されると、ルー
プは閉じられて、探索算方の最初のパスが完結する。こ
の点で、I/Rユニット12は、どのデータ値がどのコード
ワードレジスタに存在するかわかる。例として、単数ま
たは複数のBIC30のMODA−MODF指令に対する応答をＸで
表示する次の表２によって表わすことができる。
複数のBIC30のどのコードレジスタが一致を含むのかを
決定する。レジスタ一致が検出されるたびに、I/Rユニ
ット12およびBIC30は、どのデータ値が一致を生じ、ま
たどのレジスタと一致を生じたかを保存しなければなら
ない。これを行うため、Ａワードレジスタと一致する値
を記憶するようＡワードを配列させ、Ｂワードレジスタ
と一致する値を記憶するようＢワードを配列させ、その
他Ｆワードまで同じ。またNaをＡワード一致発見の数と
して,NbをＢワード一致発見の数とし、その他Ｆワード
まで同じ。すべてNxは初期ゼロである。次に、ステップ
２の上記ループにおいてMODANYの応答が検出されるたび
に、I/Rユニット12は下記のとおり実行する： NOP MODA 応答検出されればＡワード（Na）＝値、増分Na. NOP MODB 応答検出されればＢワード（Nb）＝値、増分Nb. NOP MODC 応答検出されればＣワード（Nc）＝値、増分Nc. NOP MODD 応答検出されればＤワード（Nd）＝値、増分Nd. NOP MODE 応答検出されればＥワード（Ne）＝値、増分Ne. NOP MODF 応答検出されればＦワード（Nf）＝値、増分Nf. ０から62まで全データ値が一たび試行されると、ルー
プは閉じられて、探索算方の最初のパスが完結する。こ
の点で、I/Rユニット12は、どのデータ値がどのコード
ワードレジスタに存在するかわかる。例として、単数ま
たは複数のBIC30のMODA−MODF指令に対する応答をＸで
表示する次の表２によって表わすことができる。
表２に示されるように、I/Rユニット12は少なくとも
２つのバッジ14の、それぞれのＡ−Ｆレジスタ内に存在
する７つの数字3,12,20,21,34,47および52を検出した。
しかはこの特定例においてはバッジ14が２個以上のこと
もありうる。上記表２から下記IDコードの任意のもの
は、次の表３に挙げられた可能性のある組合せにより示
されるように、バッジ14が８個も存在できる。
２つのバッジ14の、それぞれのＡ−Ｆレジスタ内に存在
する７つの数字3,12,20,21,34,47および52を検出した。
しかはこの特定例においてはバッジ14が２個以上のこと
もありうる。上記表２から下記IDコードの任意のもの
は、次の表３に挙げられた可能性のある組合せにより示
されるように、バッジ14が８個も存在できる。
上記コードワードレジスタＡ−Ｆのおのおのに対し
て、少なくとも１個の応答が要求されることに注意。も
しもこれが実情でなければ探索は中止される。これは、
もしもバッジ14が不当のコードワード値（すなわち63）
をもったり、またはもしもバッジが検出の周辺領域に置
かれて断続的に応答しておれば起こるであろう。
て、少なくとも１個の応答が要求されることに注意。も
しもこれが実情でなければ探索は中止される。これは、
もしもバッジ14が不当のコードワード値（すなわち63）
をもったり、またはもしもバッジが検出の周辺領域に置
かれて断続的に応答しておれば起こるであろう。
第２パス： 探索算法の第２パスは、既知レジスタ値の可能性のあ
る組合せを整列しようと試みる。これは、セットフラグ
指令（表１の線番号４−９）および上記多重レジスタ一
致変調指令（表１の線番号25−29）を用いるコードワー
ドの組合せを含む一致を求めることにより達成される。
る組合せを整列しようと試みる。これは、セットフラグ
指令（表１の線番号４−９）および上記多重レジスタ一
致変調指令（表１の線番号25−29）を用いるコードワー
ドの組合せを含む一致を求めることにより達成される。
最初に、I/Rユニット12が既知Ａワードを送信しそし
てセットＡフラグ指令を送出する。これは少なくとも１
バッジ14に作用する。I/R12は既知Ｂワードおよび上記
セットＢフラグ（これも少なくとも１バッジに作用す
る）。次に上記I/R12はMODAB指令を送出する。もしも応
答が検出されなければ、I/R12は次に新Ａワードを試み
そして始動を繰返す。応答が検出されれば、I/R12はこ
こでIDコードの最初の12ビット（ＡおよびＢワード）を
認める。
てセットＡフラグ指令を送出する。これは少なくとも１
バッジ14に作用する。I/R12は既知Ｂワードおよび上記
セットＢフラグ（これも少なくとも１バッジに作用す
る）。次に上記I/R12はMODAB指令を送出する。もしも応
答が検出されなければ、I/R12は次に新Ａワードを試み
そして始動を繰返す。応答が検出されれば、I/R12はこ
こでIDコードの最初の12ビット（ＡおよびＢワード）を
認める。
探索は既知のＣワードのあとにSETCおよびMODABCを送
信する。応答がなければ、次の既知Ｃワードがテストさ
れる。もしも応答が検出されれば、次に18ビットがここ
で認められ、その他同じ。
信する。応答がなければ、次の既知Ｃワードがテストさ
れる。もしも応答が検出されれば、次に18ビットがここ
で認められ、その他同じ。
既知のコードワードの送信により上記IDコードを蓄積
し、また多重レジスタの一致を検査する処置は、MODABC
DEF指令が（表１の線番号29）応答をして特定バッジ14
が識別されるまで継続される。これは次のように行われ
る： ループ繰返しａ＝１〜Na DATAWORD Ａワード（ａ） SETA ループ繰返しｂ＝１〜Nb DATAWORD Ｂワード（ｂ） SETB MODAB もしも無応答ならば、次のＢワードを試みよ。Ｂワー
ドなければ、次にＡワードを試みよ。別法で： ループ繰返しｃ＝１〜Nc DATAWORD Ｃワード（ｃ） SETB MODAC もしも無応答ならば、次のＣワードを試みよ。Ｃワー
ドなければ、次にＢワードを試みよ。別法で： ループ繰返しｄ＝１〜Nd DATAWORD Ｄワード（ｄ） SETB MODABCD もしも無応答ならば、次のＤワードを試みよ。Ｄワー
ドなければ、次にＣワードを試みよ。別法で： ループ繰返しｅ＝１〜Ne DATAWORD Ｅワード（ｅ） SETB MODABCDE もしも無応答ならば、次のＥワードを試みよ。Ｅワー
ドなければ、次にＤワードを試みよ。別法で： ループ繰返しｆ＝１〜Nf DATAWORD Ｆワード（ｆ） SETB MODABCDEF もしも無応答ならば、バッジは識別される。POWERDOW
N通信。無応答ならば次のＦワードを試みよ。Ｆワード
なければ次にＥワードを試みよ。
し、また多重レジスタの一致を検査する処置は、MODABC
DEF指令が（表１の線番号29）応答をして特定バッジ14
が識別されるまで継続される。これは次のように行われ
る： ループ繰返しａ＝１〜Na DATAWORD Ａワード（ａ） SETA ループ繰返しｂ＝１〜Nb DATAWORD Ｂワード（ｂ） SETB MODAB もしも無応答ならば、次のＢワードを試みよ。Ｂワー
ドなければ、次にＡワードを試みよ。別法で： ループ繰返しｃ＝１〜Nc DATAWORD Ｃワード（ｃ） SETB MODAC もしも無応答ならば、次のＣワードを試みよ。Ｃワー
ドなければ、次にＢワードを試みよ。別法で： ループ繰返しｄ＝１〜Nd DATAWORD Ｄワード（ｄ） SETB MODABCD もしも無応答ならば、次のＤワードを試みよ。Ｄワー
ドなければ、次にＣワードを試みよ。別法で： ループ繰返しｅ＝１〜Ne DATAWORD Ｅワード（ｅ） SETB MODABCDE もしも無応答ならば、次のＥワードを試みよ。Ｅワー
ドなければ、次にＤワードを試みよ。別法で： ループ繰返しｆ＝１〜Nf DATAWORD Ｆワード（ｆ） SETB MODABCDEF もしも無応答ならば、バッジは識別される。POWERDOW
N通信。無応答ならば次のＦワードを試みよ。Ｆワード
なければ次にＥワードを試みよ。
一たびバッジ14がMODABCDEF指令に応答すれば、それ
は一致でパワダウン指令（POWERDOWN）を経て選択的に
ターンオフされて、もはやどんな後続指令にも応答しな
くなる。全ループが完了した時に、可能性のあるバッジ
コード組合せのすべてが試みられて、きっと全バッジが
識別されてしまう。
は一致でパワダウン指令（POWERDOWN）を経て選択的に
ターンオフされて、もはやどんな後続指令にも応答しな
くなる。全ループが完了した時に、可能性のあるバッジ
コード組合せのすべてが試みられて、きっと全バッジが
識別されてしまう。
実際問題として、たとえ一つの探索機順序が雑音また
は距離制限のために、誤伝送指令または誤応答を生じた
としても、他の一探索が極めて迅速（ミリ秒以内）に行
なわれるので、バッジ14を持つ人々は遅延には気付かな
い。
は距離制限のために、誤伝送指令または誤応答を生じた
としても、他の一探索が極めて迅速（ミリ秒以内）に行
なわれるので、バッジ14を持つ人々は遅延には気付かな
い。
上記探索の方法は、各バッジが独自のIDコードもって
さえおれば、たとえ多重バッジ14が同時に検出領域内に
存在するとしても作動する。これは下記により達成され
る： （ａ）IDコードワードのあらゆる可能性のある組合せを
迅速かつ有効に調べるための探索算法の性質。
さえおれば、たとえ多重バッジ14が同時に検出領域内に
存在するとしても作動する。これは下記により達成され
る： （ａ）IDコードワードのあらゆる可能性のある組合せを
迅速かつ有効に調べるための探索算法の性質。
（ｂ）識別された特定バッジ１を選択的にターンオフす
るための能力。
るための能力。
（ｃ）バッジが上記I/Rユニット12のRFフィールドの有
効距離内にある限り、識別されたバッジ14内のウエイア
ップ指令（RESET）を禁止する能力。
効距離内にある限り、識別されたバッジ14内のウエイア
ップ指令（RESET）を禁止する能力。
同時に、I/Iシステム10のこれらの三つの特性は、問
合せ領域内全バッジ14が、極めて迅速（ミリ秒以内）に
独自に識別されることを保証する。
合せ領域内全バッジ14が、極めて迅速（ミリ秒以内）に
独自に識別されることを保証する。
二つ異なるバッジ14を識別する完全な探索順序の一例
を次に示す。バッジはそれらのIDコード内にA,B,Cワー
ドだけをもつものと仮定する。その上のD,E,Fワードは
簡潔のために省略した。しかし探索は、バッジのIDコー
ドの上記D,E,Fワードを操作するため容易に拡張される
ことを理解すべきである。第１バッジ14は上記A,B,Cワ
ード「１」，「２」，「３」および第２バッジ14は上記
A,B,Cワード「10」，「20」，「30」が存在するものと
仮定される。上記I/Rユニット12による探索順序、およ
び上記二つのバッジ14の応答は、本明細書の終りに設け
られた付録に示される。
を次に示す。バッジはそれらのIDコード内にA,B,Cワー
ドだけをもつものと仮定する。その上のD,E,Fワードは
簡潔のために省略した。しかし探索は、バッジのIDコー
ドの上記D,E,Fワードを操作するため容易に拡張される
ことを理解すべきである。第１バッジ14は上記A,B,Cワ
ード「１」，「２」，「３」および第２バッジ14は上記
A,B,Cワード「10」，「20」，「30」が存在するものと
仮定される。上記I/Rユニット12による探索順序、およ
び上記二つのバッジ14の応答は、本明細書の終りに設け
られた付録に示される。
上記付録に示される探索順序のための所要時間は極め
て短い。例えば、図4A,4Bおよび4Cに示されるような時
間および持続期間をもつ信号に関して、この探索順序の
両方のパスは僅か数ミリ秒で完了する。おのおのが、例
えば６個の６ビットIDコードワード（Ａ−Ｆ）をもつ、
多重バッジ14を含む探索順序に対して、全時間は増加す
るが、それでもなお約20ミリ秒よりも少ない。本発明の
この態様により与えられる探索方法は、10進値「０」か
ら、36の２進ビット（60ビリオンをかなり越える）の等
価10進数を通して、ある数からその次の数へ順次に進行
する、バッジ14の起こりうるIDナンバのすべての探索に
比較して、高い効率で極めて迅速であることは理解でき
よう。さらに、バッジ14もI/Rユニット12も、上記問合
せ／識別順序中に完全なIDナンバ自体を決して送信しな
い。上記I/Iシステム10はこのように高い程度のコード
安全保護を内在的に与える。
て短い。例えば、図4A,4Bおよび4Cに示されるような時
間および持続期間をもつ信号に関して、この探索順序の
両方のパスは僅か数ミリ秒で完了する。おのおのが、例
えば６個の６ビットIDコードワード（Ａ−Ｆ）をもつ、
多重バッジ14を含む探索順序に対して、全時間は増加す
るが、それでもなお約20ミリ秒よりも少ない。本発明の
この態様により与えられる探索方法は、10進値「０」か
ら、36の２進ビット（60ビリオンをかなり越える）の等
価10進数を通して、ある数からその次の数へ順次に進行
する、バッジ14の起こりうるIDナンバのすべての探索に
比較して、高い効率で極めて迅速であることは理解でき
よう。さらに、バッジ14もI/Rユニット12も、上記問合
せ／識別順序中に完全なIDナンバ自体を決して送信しな
い。上記I/Iシステム10はこのように高い程度のコード
安全保護を内在的に与える。
上記記載の探索順序の第１パス期間中、存在するバッ
ジ14のすべては、変調指令（例えば、MODALL）期間中分
離してまたは一緒に応答可能にされる。しかし、一たび
特定バッジ14が、それぞれのメモリレジスタ内のそのコ
ードワードフラグメント（例えば、ワードA,B,Cその
他）のすべての一致するものとして識別されると、たと
え他の複数バッジ14がまだ存在していても、上記特定バ
ッジ14だけが上記I/Rユニット12からのある指令（例え
ば、最の全ワードMATCHおよびPOWERDOWN）に応答する。
他のバッジ14（未識別のものまたはさきに識別されて
「パワーダウン」状態にあるもの）は、この時I/Rユニ
ット12に応答しない。先に説明したように、各バッジ14
はそのIDコードに関して独自に識別され、そしてそれだ
けが探索順序の適当な瞬間に上記I/Rユニット12に独自
に通信する。これが本発明の重要な特徴である。
ジ14のすべては、変調指令（例えば、MODALL）期間中分
離してまたは一緒に応答可能にされる。しかし、一たび
特定バッジ14が、それぞれのメモリレジスタ内のそのコ
ードワードフラグメント（例えば、ワードA,B,Cその
他）のすべての一致するものとして識別されると、たと
え他の複数バッジ14がまだ存在していても、上記特定バ
ッジ14だけが上記I/Rユニット12からのある指令（例え
ば、最の全ワードMATCHおよびPOWERDOWN）に応答する。
他のバッジ14（未識別のものまたはさきに識別されて
「パワーダウン」状態にあるもの）は、この時I/Rユニ
ット12に応答しない。先に説明したように、各バッジ14
はそのIDコードに関して独自に識別され、そしてそれだ
けが探索順序の適当な瞬間に上記I/Rユニット12に独自
に通信する。これが本発明の重要な特徴である。
図５においては、先に示された略示線図（図３）より
もBIC30の一層詳細な略示回路図（２枚の図）が示され
る。上記BIC30は、１対のアンテナ入力端子40および42
（下方右にあり）、検出／復調（D/D）ユニット70、直
列−並列（S/P）データユニット72、リセットユニット7
4、クロック表示（C/P）ユニット76、制御（CTL）ユニ
ット78、命令ラッチ（IL）ユニット80、データラツチ
（DL）ユニット82、命令復号（I/D）ユニット84、メモ
リ比較（MC）ユニット86、変調復号（M/D）ユニット8
8、変調（MOD）ユニット90、変調タイマ（MODT）ユニッ
ト92、および前記アンテナ入力端子40および42に接続さ
れる可変インピーダンスユニット94（長方形破線内に示
される）を含む。
もBIC30の一層詳細な略示回路図（２枚の図）が示され
る。上記BIC30は、１対のアンテナ入力端子40および42
（下方右にあり）、検出／復調（D/D）ユニット70、直
列−並列（S/P）データユニット72、リセットユニット7
4、クロック表示（C/P）ユニット76、制御（CTL）ユニ
ット78、命令ラッチ（IL）ユニット80、データラツチ
（DL）ユニット82、命令復号（I/D）ユニット84、メモ
リ比較（MC）ユニット86、変調復号（M/D）ユニット8
8、変調（MOD）ユニット90、変調タイマ（MODT）ユニッ
ト92、および前記アンテナ入力端子40および42に接続さ
れる可変インピーダンスユニット94（長方形破線内に示
される）を含む。
上記BIC30（およびそのおのおののバッジ14）が、I/R
ユニット12（図１および３）からのビーム16のRFフィー
ルドの有効距離内に最初にもたらされる時には、BIC30
は休止状態にある。休止状態にある時にはBIC30の回路
の大部分は事実上電流は流れない（例えば、0.1マイク
ロアンペヤよりも少ない漏れ電流）。しかし、上記アン
テナ入力端子42に極めて短い導線100で接線される上記D
/Dユニット70はオンのまま残り、上記ビーム16の低レベ
ルパルスを検出できる。そうとしても、例として上記BI
C30の全休止回路の電流は約0.5マイクロアンペヤだけで
ある。上記D/Dユニット70の個々の回路素子および動作
の独自モードは以下詳細に述べる。手短かに言えばしか
し、上記D/Dユニット70はビーム16のRFパルスを（図4A,
4Bおよび4Cに示されるように）検出し、そしてそれらを
２進の「１」と「０」の連続ビットワード順序に変換
（復調）する。上記D/Dユニット70はまた、上記BIC30に
その動作を６ビット命令に同期可能とし、かつ上記I/R
ユニット12から上記BIC30へデータワード（表１）を送
信可能とするクロックパルスを生じる。これらは本発明
の重要特徴である。
ユニット12（図１および３）からのビーム16のRFフィー
ルドの有効距離内に最初にもたらされる時には、BIC30
は休止状態にある。休止状態にある時にはBIC30の回路
の大部分は事実上電流は流れない（例えば、0.1マイク
ロアンペヤよりも少ない漏れ電流）。しかし、上記アン
テナ入力端子42に極めて短い導線100で接線される上記D
/Dユニット70はオンのまま残り、上記ビーム16の低レベ
ルパルスを検出できる。そうとしても、例として上記BI
C30の全休止回路の電流は約0.5マイクロアンペヤだけで
ある。上記D/Dユニット70の個々の回路素子および動作
の独自モードは以下詳細に述べる。手短かに言えばしか
し、上記D/Dユニット70はビーム16のRFパルスを（図4A,
4Bおよび4Cに示されるように）検出し、そしてそれらを
２進の「１」と「０」の連続ビットワード順序に変換
（復調）する。上記D/Dユニット70はまた、上記BIC30に
その動作を６ビット命令に同期可能とし、かつ上記I/R
ユニット12から上記BIC30へデータワード（表１）を送
信可能とするクロックパルスを生じる。これらは本発明
の重要特徴である。
上記D/D70は、データ導線102を経て、「１」と「０」
の復調された直列ビット順序を上記S/Pユニット72に印
加する。上記D/Dユニット70は、共通導線104を経て、ク
ロックパルスを上記S/Pユニット72、そしてまた上記CP
ユニット76およびCTLユニット78に印加する。一ワード
の６ビットが、導線102を経て上記S/Pユニット72内に逐
次クロック入力された後、上記S/Pユニット72の「A0」
から「A5」までの出力端子の６ビットを並行して、ラベ
ル付「B0」から「B5」までの６個の共通データ線のそれ
ぞれの端子に印加する。これらのデータ線は、各ワード
のそれぞれの並列データビットを、リセットユニット74
の入力端子「R0」から「R5」まで、ILユニット80の入力
端子「10」から「15」まで、およびDLユニット82の入力
端子「D0」から「D5」までの入力端子に印加する。上記
リセットユニット74は、６個の逐次的「１」がその入力
端子「R0」から「R5」までに印加される命令（すなわち
表１の線番号31のRESET指令）にだけ応答する。上記リ
セットユニット74は、先に説明したように一または二以
上の「０」ビットをもつ他の６ビットワードのすべてに
応答しない。上記リセットユニット74がRESET指令（111
111）に会う時には、ユニット74は共通導線105を経て
「syn」のラベル付きその出力端子に、上記CTLユニット
78の「syn」入力端子に、そしてMODTユニット92の「sy
n」入力端子に、単一同期パルスを印加する。リセット
ユニット74からの、導線105を経る同期パルスは、BIC30
内の直列並列ビット流れが適正に「フレーム化」、すな
わちI/Rユニット12から送られるそれぞれの６ビットワ
ード（例えば上記表１に挙げられたような命令）に分割
されそして６ビットワードとして認識される。上記リセ
ットユニット74は同時に、導線105に同期パルス「syn」
を印加し、またその「pwron」のラベル付その出力端子
に、上記CTLユニット78の「pwron」入力端子に導線106
を経て印加される制御電圧を印加する。また同時に上記
リセットユニット74その「poweron」出力端子における
制御電圧を導線106に印加し、上記リセットユニット74
は、「active」のラベル付きその出力端子からの制御電
圧を、導線108を経て、上記D/Dユニット70のそれぞれの
入力端子に印加する。後記するように上記導線108の電
圧は、上記D/Dユニット70の応答を強め、そして「パワ
ダウン」指令が受信されるまで、またはビーム16の領域
からBIC30が退去した直後まで「真」のままである。上
記リセットユニット74は、CPユニット76からの制御信号
を導線110を経て、「clk−present」のラベル付き入力
端子に受信する。クロックパルスが導線104を経てCPユ
ニット76に印加される限り、上記D/Dユニット70はビー
ム16からの信号を今でも受信かつ復調しつづけており、
導線110の「clk−present」信号が「真」であることを
示す。上記CPユニット76へのクロック信号が無しになっ
て約150マイクロ秒後、ユニットは「時間切れ」で導線1
10の制御信号は「為」となる。これはリセットユニット
74（そしてBIC30）をその休止状態に戻す。これが起こ
った後にだけ上記リセットユニット74（およびBIC30）
は、I/Rユニット12からの後続PESET指令により再び「リ
セット」（ウエイクトアップ）される。導線110のクロ
ックプレゼント信号が「真」である問は、受信されたRE
SET指令は、上記リセットユニット74（およびBIC30）に
影響を与えない。さきに説明したように、この装置は、
一たび識別されれば、上記I/Rユニット12からの「パワ
ーダウン」指令後、および上記BIC30が上記ビーム16の
領域内に残っている限り、BIC30に対して応答を継続さ
せない。
の復調された直列ビット順序を上記S/Pユニット72に印
加する。上記D/Dユニット70は、共通導線104を経て、ク
ロックパルスを上記S/Pユニット72、そしてまた上記CP
ユニット76およびCTLユニット78に印加する。一ワード
の６ビットが、導線102を経て上記S/Pユニット72内に逐
次クロック入力された後、上記S/Pユニット72の「A0」
から「A5」までの出力端子の６ビットを並行して、ラベ
ル付「B0」から「B5」までの６個の共通データ線のそれ
ぞれの端子に印加する。これらのデータ線は、各ワード
のそれぞれの並列データビットを、リセットユニット74
の入力端子「R0」から「R5」まで、ILユニット80の入力
端子「10」から「15」まで、およびDLユニット82の入力
端子「D0」から「D5」までの入力端子に印加する。上記
リセットユニット74は、６個の逐次的「１」がその入力
端子「R0」から「R5」までに印加される命令（すなわち
表１の線番号31のRESET指令）にだけ応答する。上記リ
セットユニット74は、先に説明したように一または二以
上の「０」ビットをもつ他の６ビットワードのすべてに
応答しない。上記リセットユニット74がRESET指令（111
111）に会う時には、ユニット74は共通導線105を経て
「syn」のラベル付きその出力端子に、上記CTLユニット
78の「syn」入力端子に、そしてMODTユニット92の「sy
n」入力端子に、単一同期パルスを印加する。リセット
ユニット74からの、導線105を経る同期パルスは、BIC30
内の直列並列ビット流れが適正に「フレーム化」、すな
わちI/Rユニット12から送られるそれぞれの６ビットワ
ード（例えば上記表１に挙げられたような命令）に分割
されそして６ビットワードとして認識される。上記リセ
ットユニット74は同時に、導線105に同期パルス「syn」
を印加し、またその「pwron」のラベル付その出力端子
に、上記CTLユニット78の「pwron」入力端子に導線106
を経て印加される制御電圧を印加する。また同時に上記
リセットユニット74その「poweron」出力端子における
制御電圧を導線106に印加し、上記リセットユニット74
は、「active」のラベル付きその出力端子からの制御電
圧を、導線108を経て、上記D/Dユニット70のそれぞれの
入力端子に印加する。後記するように上記導線108の電
圧は、上記D/Dユニット70の応答を強め、そして「パワ
ダウン」指令が受信されるまで、またはビーム16の領域
からBIC30が退去した直後まで「真」のままである。上
記リセットユニット74は、CPユニット76からの制御信号
を導線110を経て、「clk−present」のラベル付き入力
端子に受信する。クロックパルスが導線104を経てCPユ
ニット76に印加される限り、上記D/Dユニット70はビー
ム16からの信号を今でも受信かつ復調しつづけており、
導線110の「clk−present」信号が「真」であることを
示す。上記CPユニット76へのクロック信号が無しになっ
て約150マイクロ秒後、ユニットは「時間切れ」で導線1
10の制御信号は「為」となる。これはリセットユニット
74（そしてBIC30）をその休止状態に戻す。これが起こ
った後にだけ上記リセットユニット74（およびBIC30）
は、I/Rユニット12からの後続PESET指令により再び「リ
セット」（ウエイクトアップ）される。導線110のクロ
ックプレゼント信号が「真」である問は、受信されたRE
SET指令は、上記リセットユニット74（およびBIC30）に
影響を与えない。さきに説明したように、この装置は、
一たび識別されれば、上記I/Rユニット12からの「パワ
ーダウン」指令後、および上記BIC30が上記ビーム16の
領域内に残っている限り、BIC30に対して応答を継続さ
せない。
CTLユニット78は、導線106を経て一たび「pwron」信
号で起動されると、６ビット命令がLLユニット80に入る
こと、および６ビットデータ値がDLユニット82に入るこ
とを制御する。上記CTLユニット78は、導線114を経てIL
ユニット80に制御信号（「INST STB」として識別）を印
加し、かつ導線116を経てDLユニット82に制御信号（「D
ATASTB」として識別）を印加する。導線114の制御信号
が真の時には、導線116の信号は偽であり、そしてILユ
ニット80だけがそのそれぞれの入力端子「10」から「1
5」までに印加された６ビットワードを入力することを
可能化される。導線116の制御信号が真の時には、導線1
14の信号は偽であり、そしてDLユニット82だけがそのそ
れぞれの入力端子「D0」から「D5」までに印加された６
ビットワードを入力することを可能化される。上記CTL
ユニット78からの導線116上の制御信号は、「読取り」
信号（DATAWORD指令から出る）が導線118を経て上記CTL
ユニット78に印加された後にだけ真である。その後、導
線114の制御信号は真となり、そしてILユニット80は再
び可能化される。上記CTLユニット78は、その出力端子
「CLK6」において、共通導線120を経て刻時パルスまた
はフレーム指示パルス（おのおのの６ビットワード）を
ILユニット80の入力端子CLK6,DLユニット82の入力端子C
LK6,I/Dユニット84の入力端子CLK6,M/Cユニット86の入
力端子CLK6、およびM/Dユニット88の入力端子CLK6に印
加される。上記CTLユニット78は以下さらに詳細に記載
される。
号で起動されると、６ビット命令がLLユニット80に入る
こと、および６ビットデータ値がDLユニット82に入るこ
とを制御する。上記CTLユニット78は、導線114を経てIL
ユニット80に制御信号（「INST STB」として識別）を印
加し、かつ導線116を経てDLユニット82に制御信号（「D
ATASTB」として識別）を印加する。導線114の制御信号
が真の時には、導線116の信号は偽であり、そしてILユ
ニット80だけがそのそれぞれの入力端子「10」から「1
5」までに印加された６ビットワードを入力することを
可能化される。導線116の制御信号が真の時には、導線1
14の信号は偽であり、そしてDLユニット82だけがそのそ
れぞれの入力端子「D0」から「D5」までに印加された６
ビットワードを入力することを可能化される。上記CTL
ユニット78からの導線116上の制御信号は、「読取り」
信号（DATAWORD指令から出る）が導線118を経て上記CTL
ユニット78に印加された後にだけ真である。その後、導
線114の制御信号は真となり、そしてILユニット80は再
び可能化される。上記CTLユニット78は、その出力端子
「CLK6」において、共通導線120を経て刻時パルスまた
はフレーム指示パルス（おのおのの６ビットワード）を
ILユニット80の入力端子CLK6,DLユニット82の入力端子C
LK6,I/Dユニット84の入力端子CLK6,M/Cユニット86の入
力端子CLK6、およびM/Dユニット88の入力端子CLK6に印
加される。上記CTLユニット78は以下さらに詳細に記載
される。
並列６ビット命令ワードは、それぞれの導線「IL0」
から「IL5」までを経て、ILユニット80からI/Dユニット
84に印加される。同様に６ビットデータワードが、それ
ぞれの導線「DL0」から「DL5」まで経て、DLユニット82
からMCユニット86に印加される。６ビット命令ワードが
I/Dユニット84に入る時には、上記ワードは復号され、
そして上記ユニット84の対応出力が可能化される。BIC3
0の動作およびそのユニットの動的機能の理解を容易に
するため、I/Dユニット84、MCユニット86およびM/Dユニ
ット88の各種出力および相互接続が、前記表１に列挙し
たそれぞれの命令の等価の10進数により識別される。従
ってI/Dユニット84の出力「X7」は表１の線番号１に挙
げた命令POWERDOWNに対応し、出力「X15」は命令POWERD
OWNNOWに対応する。I/Dユニット84をM/Dユニット88に接
続するそれぞれを122（X38）として識別している19本の
導線122等がある。I/Dユニット84をMCユニット86に接続
する、それぞれ124（X29）その他として識別される６本
の導線124があり、MCユニット86をM/Dユニット88に接続
するそれぞれ126（Ａ一致）として識別される６本の導
線126がある。上記LOCKおよびUNLOCK命令は、L/Dユニッ
ト84により復号される時、導線128を経てMCユニット86
に接続される、「WORK」ラベル付出力端子に現われる。
I/Dユニット84の出力端子「X7」の指令信号（パワダウ
ン）は、導線130を経てリセットユニット74の第１「pwr
off−X7」入力端子に印加され、そしてI/Dユニット84の
出力端子「X15」の指令信号（パワダウンナウ）は導線1
32を経てリセットユニット74の第２「pwroffX15」入力
端子に印加される。リセットユニット74がM/Dユニット8
8から導線134を経て真の信号（IDナンバーのA,B,C,D,E
およびＦ一致を示す）および導線130の指令を受信する
時には、リセットユニット74は上記BIC30を「パワダウ
ン」させる。「パワダウン」状態においては、BIC30は
その休止状態にある時よりも、ただ極めて僅かな電流を
流すだけである。さらに、「パワーダウン」状態では、
BIC30は、それがビーム16の領域内に残留し、そしてCP
ユニット76が「timed out」でない限り、I/Rユニット12
からのどんな指令（RESETを含む）にも応答することを
禁止される。
から「IL5」までを経て、ILユニット80からI/Dユニット
84に印加される。同様に６ビットデータワードが、それ
ぞれの導線「DL0」から「DL5」まで経て、DLユニット82
からMCユニット86に印加される。６ビット命令ワードが
I/Dユニット84に入る時には、上記ワードは復号され、
そして上記ユニット84の対応出力が可能化される。BIC3
0の動作およびそのユニットの動的機能の理解を容易に
するため、I/Dユニット84、MCユニット86およびM/Dユニ
ット88の各種出力および相互接続が、前記表１に列挙し
たそれぞれの命令の等価の10進数により識別される。従
ってI/Dユニット84の出力「X7」は表１の線番号１に挙
げた命令POWERDOWNに対応し、出力「X15」は命令POWERD
OWNNOWに対応する。I/Dユニット84をM/Dユニット88に接
続するそれぞれを122（X38）として識別している19本の
導線122等がある。I/Dユニット84をMCユニット86に接続
する、それぞれ124（X29）その他として識別される６本
の導線124があり、MCユニット86をM/Dユニット88に接続
するそれぞれ126（Ａ一致）として識別される６本の導
線126がある。上記LOCKおよびUNLOCK命令は、L/Dユニッ
ト84により復号される時、導線128を経てMCユニット86
に接続される、「WORK」ラベル付出力端子に現われる。
I/Dユニット84の出力端子「X7」の指令信号（パワダウ
ン）は、導線130を経てリセットユニット74の第１「pwr
off−X7」入力端子に印加され、そしてI/Dユニット84の
出力端子「X15」の指令信号（パワダウンナウ）は導線1
32を経てリセットユニット74の第２「pwroffX15」入力
端子に印加される。リセットユニット74がM/Dユニット8
8から導線134を経て真の信号（IDナンバーのA,B,C,D,E
およびＦ一致を示す）および導線130の指令を受信する
時には、リセットユニット74は上記BIC30を「パワダウ
ン」させる。「パワダウン」状態においては、BIC30は
その休止状態にある時よりも、ただ極めて僅かな電流を
流すだけである。さらに、「パワーダウン」状態では、
BIC30は、それがビーム16の領域内に残留し、そしてCP
ユニット76が「timed out」でない限り、I/Rユニット12
からのどんな指令（RESETを含む）にも応答することを
禁止される。
データ「ワード」がDLユニット82内に在る時、前記探
索順序の第１パスに従い、上記ワードは１つ１つ、MCユ
ニット86内それぞれのメモリ位置に記憶されたIDワード
ＡからＦまでと比較される。ワードＡ−Ｆの１つとの一
致があれば、対応「一致」信号がM/Dユニット88の「Aco
mp」から「Fcomp」までのそれぞれ入力端子の一つに、
導線126の一つを経て印加される。探索順序の第２パス
に関し、M/Dユニット88のそれぞれフラグＡ−Ｆが、I/D
ユニット84から導線122の一つを経て指令させる。
索順序の第１パスに従い、上記ワードは１つ１つ、MCユ
ニット86内それぞれのメモリ位置に記憶されたIDワード
ＡからＦまでと比較される。ワードＡ−Ｆの１つとの一
致があれば、対応「一致」信号がM/Dユニット88の「Aco
mp」から「Fcomp」までのそれぞれ入力端子の一つに、
導線126の一つを経て印加される。探索順序の第２パス
に関し、M/Dユニット88のそれぞれフラグＡ−Ｆが、I/D
ユニット84から導線122の一つを経て指令させる。
I/Dユニット84が変調命令（例えばMODALL,X38）をそ
れぞれ導線122の一つを経てM/Dユニット88に印加する時
に、このユニットはその「decode」ラベル付出力端子に
おいて、導線140を経て制御信号をMODTユニット92に印
加する。このユニットは、導線142を経てMODユニット90
から印加される適当な周波数（例えば5MHz）の信号によ
り駆動される。MODTユニット92が導線140の「decode」
信号で可能化される時には、短かい精密な間隔で継続す
る変調信号を、導線144を経て、出力端子「FMOD」にお
いて、破線ボックス内に示される可変インピーダンスユ
ニット94に印加する。上記MODTユニット92が共通導線14
5を経てまた「MOD ON」信号を、CTLユニット78およびMO
Dユニット90に印加する時には、これらのユニットは変
調が進行中であることを示す。上記可変インピーダンス
ユニット94はｎチヤネル電界効果トランジスタ（FET）1
46を含み、そのゲート147は導線144に接続され、そのド
レーン148はアンテナリード線100およびそこから端子42
に接続され、そしてそのソース149は接地および端子40
に接続される。一方FET146のゲート147はMODTユニット9
2からの変調信号により変調され、FET146のインピーダ
ンスは適当な周波数（例えば5MHz）で事実上変化する。
これは前記説明のように、バッジアンテナ32（図２およ
び図３参照）のインピーダンスを変調し、かつこれは
「拡張された最上位ビット」（図4c）としてI/Rユニッ
ト12から送られるマイクロ波エネルギーの一部分を用い
て信号を逆反射する。容易に検出された、バッジアンテ
ナ32からの側波帯（例えば915MHz±5MHz）の搬送周波数
の反射信号はRFビーム70で表現される（図３）。他の変
調指令（表１）は、I/Dユニット84でM/Dユニット88に印
加される時に同様な結果を生じる。前記のように、IDワ
ードＡ〜ＦはBIC30内に遠隔書込みされる。それらはMC
ユニット86に電子的に記憶される。BIC30内に記憶され
たIDコードの安全性が最も重要である。コードの安全保
護を維持するために、許可されたプログラミング順序を
経る以外に、記憶されたIDコードを変更することは事実
上不可能である。またIDコードは、フィールドプログラ
マブルであるため、無意識のうちにプログラミングする
のを防止する警戒が必要である。BIC30はいつでも、ID
コード欠損に対する電位差の存在を、問合せ機により送
られたビットの流れの正規受信を経るほかに、入力ビッ
トを検出する。これが起こる一時機は、バッジ14がビー
ム16の領域内にある時である。D/Dユニット70で見落と
したどんなビットも同期をはずれる後続命令を生じる。
歪曲したビットパターンはやがて記憶したIDコード内の
変化または損失に終わるものと考えられる。この状態は
無作為雑音の結果を考えることによりもっと一般にアプ
ローチできる。もしも無作為雑音が、BIC30で「１」お
よび「０」の無作為入力流として解釈されると、指令順
序がコードプログラミングを見出し実施するに十分な時
間を与える。この事件に対し守護するため、かつIDコー
ド損失の機会を消滅する程小確率にするため、IDコード
をプログラミングするのに要する算法は、極めて特殊な
順序で適当な数の指令ワードの送信を必要とする。この
順序の中に少しでもエラーが起これば、BIC30は内部リ
セットを自動的に生じる。１つのありうる順序は次の通
りである： （１）Write−Unlock指令送信（表１線番号16,） （２）６個のSet−Match−Flag指令のおのおの送信（表
１の線番号４−９）ある順序で１回または２回以上、も
しくは固定順序の他の指令で送信。
れぞれ導線122の一つを経てM/Dユニット88に印加する時
に、このユニットはその「decode」ラベル付出力端子に
おいて、導線140を経て制御信号をMODTユニット92に印
加する。このユニットは、導線142を経てMODユニット90
から印加される適当な周波数（例えば5MHz）の信号によ
り駆動される。MODTユニット92が導線140の「decode」
信号で可能化される時には、短かい精密な間隔で継続す
る変調信号を、導線144を経て、出力端子「FMOD」にお
いて、破線ボックス内に示される可変インピーダンスユ
ニット94に印加する。上記MODTユニット92が共通導線14
5を経てまた「MOD ON」信号を、CTLユニット78およびMO
Dユニット90に印加する時には、これらのユニットは変
調が進行中であることを示す。上記可変インピーダンス
ユニット94はｎチヤネル電界効果トランジスタ（FET）1
46を含み、そのゲート147は導線144に接続され、そのド
レーン148はアンテナリード線100およびそこから端子42
に接続され、そしてそのソース149は接地および端子40
に接続される。一方FET146のゲート147はMODTユニット9
2からの変調信号により変調され、FET146のインピーダ
ンスは適当な周波数（例えば5MHz）で事実上変化する。
これは前記説明のように、バッジアンテナ32（図２およ
び図３参照）のインピーダンスを変調し、かつこれは
「拡張された最上位ビット」（図4c）としてI/Rユニッ
ト12から送られるマイクロ波エネルギーの一部分を用い
て信号を逆反射する。容易に検出された、バッジアンテ
ナ32からの側波帯（例えば915MHz±5MHz）の搬送周波数
の反射信号はRFビーム70で表現される（図３）。他の変
調指令（表１）は、I/Dユニット84でM/Dユニット88に印
加される時に同様な結果を生じる。前記のように、IDワ
ードＡ〜ＦはBIC30内に遠隔書込みされる。それらはMC
ユニット86に電子的に記憶される。BIC30内に記憶され
たIDコードの安全性が最も重要である。コードの安全保
護を維持するために、許可されたプログラミング順序を
経る以外に、記憶されたIDコードを変更することは事実
上不可能である。またIDコードは、フィールドプログラ
マブルであるため、無意識のうちにプログラミングする
のを防止する警戒が必要である。BIC30はいつでも、ID
コード欠損に対する電位差の存在を、問合せ機により送
られたビットの流れの正規受信を経るほかに、入力ビッ
トを検出する。これが起こる一時機は、バッジ14がビー
ム16の領域内にある時である。D/Dユニット70で見落と
したどんなビットも同期をはずれる後続命令を生じる。
歪曲したビットパターンはやがて記憶したIDコード内の
変化または損失に終わるものと考えられる。この状態は
無作為雑音の結果を考えることによりもっと一般にアプ
ローチできる。もしも無作為雑音が、BIC30で「１」お
よび「０」の無作為入力流として解釈されると、指令順
序がコードプログラミングを見出し実施するに十分な時
間を与える。この事件に対し守護するため、かつIDコー
ド損失の機会を消滅する程小確率にするため、IDコード
をプログラミングするのに要する算法は、極めて特殊な
順序で適当な数の指令ワードの送信を必要とする。この
順序の中に少しでもエラーが起これば、BIC30は内部リ
セットを自動的に生じる。１つのありうる順序は次の通
りである： （１）Write−Unlock指令送信（表１線番号16,） （２）６個のSet−Match−Flag指令のおのおの送信（表
１の線番号４−９）ある順序で１回または２回以上、も
しくは固定順序の他の指令で送信。
（３）所定Write−Word指令（例えば表１の線番号10−1
5の中の１つ）適当な回数送信。
5の中の１つ）適当な回数送信。
（４）Write−Lock指令送信（表１線番号３） （５）Wtite−Word指令再送信 ステップ５実施後、DLユニット82のデータレジスタの
値は特定Write−Word指令で特定されるMCユニット86の
メモリレジスタにコピーされる。
値は特定Write−Word指令で特定されるMCユニット86の
メモリレジスタにコピーされる。
例として、IDコードのＢ−ワード位置にデータ値「2
3」（010111）をプログラする指令順序は： 最後のWRITEB指令の受取りと同時に、MCユニット86のＢ
ワードIDコードレジスタは「23」に変わる。他のレジス
タは影響を受けない。上記順序はこのようにIDコードの
ワードすべてをBIC30にプログラムするために継続す
る。
3」（010111）をプログラする指令順序は： 最後のWRITEB指令の受取りと同時に、MCユニット86のＢ
ワードIDコードレジスタは「23」に変わる。他のレジス
タは影響を受けない。上記順序はこのようにIDコードの
ワードすべてをBIC30にプログラムするために継続す
る。
図６について説明すると（シート１およびシート２に
示される）、本発明の特徴によるD/Dユニット70の詳細
回路図が示される。各素子（例えばトランジスタ）の寸
法および各導線の長さならびに節の接続が、説明のため
に大きく誇張されている。しかし回路70はCMOS技術を用
いて有利に実施されることを理解すべきである。当業者
には、CMOS技術がマイクロ波信号の検出／復調に用いる
には余りにも応答が遅いので通常不適当と考えられてい
る。しかし本発明の重要態様によると、D/Dユニット70
の回路のCMOS素子は、ビーム16により表現されるよう
な、マイクロ波信号に対し高い効率の非常に高感度の検
出／復調器として配列されている。
示される）、本発明の特徴によるD/Dユニット70の詳細
回路図が示される。各素子（例えばトランジスタ）の寸
法および各導線の長さならびに節の接続が、説明のため
に大きく誇張されている。しかし回路70はCMOS技術を用
いて有利に実施されることを理解すべきである。当業者
には、CMOS技術がマイクロ波信号の検出／復調に用いる
には余りにも応答が遅いので通常不適当と考えられてい
る。しかし本発明の重要態様によると、D/Dユニット70
の回路のCMOS素子は、ビーム16により表現されるよう
な、マイクロ波信号に対し高い効率の非常に高感度の検
出／復調器として配列されている。
図６（シート１）の左下部に見られるように、接地ア
ンテナ端子40は接地回路に接続され、他のアンテナ端子
42は導線100（また図５も参照）に接続される。アンテ
ナ32（図２参照）は、図６には示されない。上記導線10
0はRF信号（図4A,4Bおよび4Cにあるような）を入力ステ
ージ200（破線ボックス内に見られる）に印加する。ス
テージ200は第1nチャネルFET202と第2nチャネルFET204
は共通ゲートソース駆動型増幅器として接続される。上
記FET202のソース206は回路接地導線208（負レール）に
接続され、そしてFET204のソース210はRF入力導線100に
接続される。FET202および204のそれぞれのゲート212お
よび214は、またFET202のドレーン218に接続される共通
導線216に共に接続される。第1pチャネルFET220から導
線216（およびドレーン218）に電流が供給され、そのド
レーン222は導線216に接続され、そしてこれはFET202に
対する一定電流源として役立つ。上記FET220はそのゲー
ト224が共通導線226に接続され、調整トランジスタ230
および高抵抗負荷とフィルタ232（MOS技術で実行され
た）によって、適当に調整されかつ濾過された直接電圧
を維持する。上記FET220はそのソース234が第１供給電
圧導線236（正レール）に接続され、順に正端子＋VDDに
接続され導線48を経て電池34（ここに示されず図２に示
される）。トランジスタ230はまた正供給導線236に接続
されたそのソース238をもち、トランジスタ230のドレー
ン239は共通導線226および負荷232に接続される。トラ
ンジスタ230のゲート240は共通導線226に接続される。
調整トランジスタ230と負荷232は、トランジスタ220を
通る電流を決定する電流ミラーとして役立つ。
ンテナ端子40は接地回路に接続され、他のアンテナ端子
42は導線100（また図５も参照）に接続される。アンテ
ナ32（図２参照）は、図６には示されない。上記導線10
0はRF信号（図4A,4Bおよび4Cにあるような）を入力ステ
ージ200（破線ボックス内に見られる）に印加する。ス
テージ200は第1nチャネルFET202と第2nチャネルFET204
は共通ゲートソース駆動型増幅器として接続される。上
記FET202のソース206は回路接地導線208（負レール）に
接続され、そしてFET204のソース210はRF入力導線100に
接続される。FET202および204のそれぞれのゲート212お
よび214は、またFET202のドレーン218に接続される共通
導線216に共に接続される。第1pチャネルFET220から導
線216（およびドレーン218）に電流が供給され、そのド
レーン222は導線216に接続され、そしてこれはFET202に
対する一定電流源として役立つ。上記FET220はそのゲー
ト224が共通導線226に接続され、調整トランジスタ230
および高抵抗負荷とフィルタ232（MOS技術で実行され
た）によって、適当に調整されかつ濾過された直接電圧
を維持する。上記FET220はそのソース234が第１供給電
圧導線236（正レール）に接続され、順に正端子＋VDDに
接続され導線48を経て電池34（ここに示されず図２に示
される）。トランジスタ230はまた正供給導線236に接続
されたそのソース238をもち、トランジスタ230のドレー
ン239は共通導線226および負荷232に接続される。トラ
ンジスタ230のゲート240は共通導線226に接続される。
調整トランジスタ230と負荷232は、トランジスタ220を
通る電流を決定する電流ミラーとして役立つ。
同様にして、FET204は、そのドレーン242が共通導線2
44に接続され、これは定電流源として接続される第2pチ
ャネルFET250のドレーン246に接続される。このFET250
は正導線236に接続されたそのソース252を有し、そのゲ
ート254は共通導線226に接続される。FET220におけるよ
うに、FET250は、トランジスタ230および負荷232で形成
される電流ミラー配列により、その電流が決定される。
例として、調整トランジスタ230の幅は、役0.1マイクロ
アンペアのトランジスタを通る電流を与えるように選定
される。第1FET220のゲートの幅は、トランジスタ230の
ゲート幅の２倍大きく作られるので、トランジスタ220
を通る調整された電流は、トランジスタ230を通る電流
の２倍大きくなって（約0.2マイクロアンペア）いる。F
ET250のゲートの幅は、後述する理由からFET220の幅よ
り約20％大きく作られる。FET250に加え、第３のｐチャ
ネルFET260があり、そのドレーン262が共通導線244に接
続される。FET260のゲート264は、共通線266に接続さ
れ、そのソース266はｐチャネル制御FET270のゾレーン2
68に接続され、そのソース272は正導線236に接続され
る。上記FET270は常開（開路）で、そのゲート274は導
線276からそれに印加される信号によって制御される。
44に接続され、これは定電流源として接続される第2pチ
ャネルFET250のドレーン246に接続される。このFET250
は正導線236に接続されたそのソース252を有し、そのゲ
ート254は共通導線226に接続される。FET220におけるよ
うに、FET250は、トランジスタ230および負荷232で形成
される電流ミラー配列により、その電流が決定される。
例として、調整トランジスタ230の幅は、役0.1マイクロ
アンペアのトランジスタを通る電流を与えるように選定
される。第1FET220のゲートの幅は、トランジスタ230の
ゲート幅の２倍大きく作られるので、トランジスタ220
を通る調整された電流は、トランジスタ230を通る電流
の２倍大きくなって（約0.2マイクロアンペア）いる。F
ET250のゲートの幅は、後述する理由からFET220の幅よ
り約20％大きく作られる。FET250に加え、第３のｐチャ
ネルFET260があり、そのドレーン262が共通導線244に接
続される。FET260のゲート264は、共通線266に接続さ
れ、そのソース266はｐチャネル制御FET270のゾレーン2
68に接続され、そのソース272は正導線236に接続され
る。上記FET270は常開（開路）で、そのゲート274は導
線276からそれに印加される信号によって制御される。
FET202および204の製造において、さらに低電流ドレ
ーンの最適応答をもつため、それらはできるだけ精密に
同一に造らねばならない。例として、FET202と204のお
のおの40ミクロン幅のゲートをもっている。しかし第2F
ET250はFET220よりもほぼ20％広く作られるので、トラ
ンジスタ250は、ゲートバイアスおよび供給電圧の同一
条件下でほぼ20％多い電流を流す。結果として共通導線
244上の通常予備（休止状態）電圧は、共通導線216上の
対応電圧より高い。例として、導線244の電圧は約2.2V
（＋3Vの電池電圧に対して）そして導線216の電圧は約
＋1Vである。
ーンの最適応答をもつため、それらはできるだけ精密に
同一に造らねばならない。例として、FET202と204のお
のおの40ミクロン幅のゲートをもっている。しかし第2F
ET250はFET220よりもほぼ20％広く作られるので、トラ
ンジスタ250は、ゲートバイアスおよび供給電圧の同一
条件下でほぼ20％多い電流を流す。結果として共通導線
244上の通常予備（休止状態）電圧は、共通導線216上の
対応電圧より高い。例として、導線244の電圧は約2.2V
（＋3Vの電池電圧に対して）そして導線216の電圧は約
＋1Vである。
上記FET202および204、ならびにFET220および250の回
路接地と素子（例えば、ソース、ドレーン電極）間に小
漂遊容量がある。これらの容量の二つは、導線216と接
地間に接続される容量280、および導線244と接地間に接
続される容量284として点線によって示される。これら
の容量は、間もなく説明するように、入力ステージ200
の動作において重要な役割を演ずる。例として、容量28
0は概略75フェムトフアラッド（ff）、および容量284は
概略120ffである。アンテナ端子42に印加されるRF電圧
なく（DC接地）、容量280にかかる電圧は約＋1Vであ
り、そして容量284にかかる電圧は約＋2.2Vである。上
記入力ステージ200は、前に説明したように、この程度
まで（FET250をFETよりも僅かに大きく作ることによっ
て）従って考えた上で不平衡にされている。図６の２盤
目シートのトランジスタおよび論理回路は、図７および
８の説明のあとに記載する。
路接地と素子（例えば、ソース、ドレーン電極）間に小
漂遊容量がある。これらの容量の二つは、導線216と接
地間に接続される容量280、および導線244と接地間に接
続される容量284として点線によって示される。これら
の容量は、間もなく説明するように、入力ステージ200
の動作において重要な役割を演ずる。例として、容量28
0は概略75フェムトフアラッド（ff）、および容量284は
概略120ffである。アンテナ端子42に印加されるRF電圧
なく（DC接地）、容量280にかかる電圧は約＋1Vであ
り、そして容量284にかかる電圧は約＋2.2Vである。上
記入力ステージ200は、前に説明したように、この程度
まで（FET250をFETよりも僅かに大きく作ることによっ
て）従って考えた上で不平衡にされている。図６の２盤
目シートのトランジスタおよび論理回路は、図７および
８の説明のあとに記載する。
図７において、電流−電圧線図は、入力ステージ200
のFET204の動作を説明する。ドレーンとソースとの間の
トランジスタ電流は垂直軸線で示され、ゲート−ソース
バイアス電圧は水平軸線に沿って示される。曲線300は
ドレーン−ソース電流が極めて低い時の、電流Ｉと電圧
Ｖとの間の非線形関係を示す。上記曲線300の折れ曲り
付近の点302において示されるゲート−ソースバイアス
電圧に対して、ゲート−ソース電圧Ｖが上記点302まわ
りで変化するにつれ曲線300のとおりに、対応電流Ｉが
非常に低く（例えば概略0.2マイクロアンペア）そして
事実上非線形に変化する。例として点302における電圧
は接地に対し約＋1Vにセットされる（図６の導線100に
印加される入力信号の存在しないとき）。小さい（フエ
ムトフアラッド）容量280および284は、CMOS回路が適当
と考えられる低周波数（例えば数メガヘルツ）において
は微々たる影響しかないとして二次的問題に通常考えら
れる。しかしマイクロ波周波数において、容量280およ
び284は影響を及ぼしている。
のFET204の動作を説明する。ドレーンとソースとの間の
トランジスタ電流は垂直軸線で示され、ゲート−ソース
バイアス電圧は水平軸線に沿って示される。曲線300は
ドレーン−ソース電流が極めて低い時の、電流Ｉと電圧
Ｖとの間の非線形関係を示す。上記曲線300の折れ曲り
付近の点302において示されるゲート−ソースバイアス
電圧に対して、ゲート−ソース電圧Ｖが上記点302まわ
りで変化するにつれ曲線300のとおりに、対応電流Ｉが
非常に低く（例えば概略0.2マイクロアンペア）そして
事実上非線形に変化する。例として点302における電圧
は接地に対し約＋1Vにセットされる（図６の導線100に
印加される入力信号の存在しないとき）。小さい（フエ
ムトフアラッド）容量280および284は、CMOS回路が適当
と考えられる低周波数（例えば数メガヘルツ）において
は微々たる影響しかないとして二次的問題に通常考えら
れる。しかしマイクロ波周波数において、容量280およ
び284は影響を及ぼしている。
電圧正弦波304の１サイクル（ビーム16のRF搬送波の
１サイクルを表現）は、垂直に整列されたゼロ軸線306
に沿ってプロットされバイアス点302と交わる。例とし
て電圧波304は、ゼロ軸線306から垂直破線308で示され
る正ピーク（＋）まで、そして垂直破線310で示される
負ピーク（−）まで振動する。破線308は曲線300と点31
2で交わり、そして破線310は曲線300と点314で交わる。
従って電圧波304の振動の１サイクルは、点312（実際ゼ
ロ電流）と、バイアス点302における電流Ｉよりも事実
上大きい電流Ｉである点314との間の、ドレーン−ソー
ス電流Ｉの（FET204）の曲線300に沿う非線形変位とな
る。電圧波304の振幅は説明よりも小さいことを理解す
べきである。例として、電圧波304の約10ミリボルト振
幅よりも大きくなく、入力ステージ200の有効な動作を
与えるに十分である。
１サイクルを表現）は、垂直に整列されたゼロ軸線306
に沿ってプロットされバイアス点302と交わる。例とし
て電圧波304は、ゼロ軸線306から垂直破線308で示され
る正ピーク（＋）まで、そして垂直破線310で示される
負ピーク（−）まで振動する。破線308は曲線300と点31
2で交わり、そして破線310は曲線300と点314で交わる。
従って電圧波304の振動の１サイクルは、点312（実際ゼ
ロ電流）と、バイアス点302における電流Ｉよりも事実
上大きい電流Ｉである点314との間の、ドレーン−ソー
ス電流Ｉの（FET204）の曲線300に沿う非線形変位とな
る。電圧波304の振幅は説明よりも小さいことを理解す
べきである。例として、電圧波304の約10ミリボルト振
幅よりも大きくなく、入力ステージ200の有効な動作を
与えるに十分である。
電圧波304の各サイクルに関し、電荷の小増分量がコ
ンデンサ284から流れ、このコンデンサ284に蓄積された
電圧が若干低下する。例として、コンデンサ284（およ
び共通導線244）の電圧は約＋2.2V（導線100にRF入力信
号の存在しないとき）である。
ンデンサ284から流れ、このコンデンサ284に蓄積された
電圧が若干低下する。例として、コンデンサ284（およ
び共通導線244）の電圧は約＋2.2V（導線100にRF入力信
号の存在しないとき）である。
しかしビーム16のRF信号が導線100に現われ、かつ非
常な高周波（例えば図4A参照）で振動する時には、コン
デンサ284の電荷は、上記のようにサイクル毎に増分的
に「ポンプ」ダウンする。この期間中コンデンサの電荷
と電圧はほぼ一定（例えば約＋1V）のままである。
常な高周波（例えば図4A参照）で振動する時には、コン
デンサ284の電荷は、上記のようにサイクル毎に増分的
に「ポンプ」ダウンする。この期間中コンデンサの電荷
と電圧はほぼ一定（例えば約＋1V）のままである。
図８について説明すると、垂直軸線に沿うコンデンサ
284（および共通導線244）の電圧と、水平軸線に沿う時
間とを示すグラフである。＋３ボルトの電池電圧の上記
例に続いて、電圧Ｖ−１の短い水平線分350は、導線100
にビーム16からのマイクロ波信号が現われる以前に、コ
ンデンサ284に電圧が維持されていることを示す。時間
Ｔ−Ｏで示す点352で始まり、入力導線100にRF電圧が現
われ、コンデンサ284の電圧は下方勾配線354で示される
一連の小増分ステップで「ポンプ」ダウンされる。電圧
が時間Ｔ−１で値V2以下に降上する時電圧切換事象（詳
細後述）が生じる。これは簡単に言えば、時間Ｔ−１で
始まりビーム16の２進数「０」または「１」の持続時間
に比例して継続するステップ波356で示される。例とし
て、ビーム16の概略100サイクル（波304）は、コンデン
サ284の電荷を電圧レベルＶ−２までポンプダウンする
のに十分である。コンデンサ284の電荷がポンプダウン
を続けるにつれ、コンデンサ284の電圧は線分354に沿い
下降し続け、マイクロ波電圧（波304）が入力導線100に
印加される限りゼロに向う漸近線のままである。上記ビ
ーム16が２進数「０」を表わすに十分な長さ（例えば図
4Bの最上位ビット「０」参照）だけオンの事象で、上記
電荷「ポンピング」は短時間（例えば250ナノ秒）後も
はや継続せずして、コンデンサ284の電圧は、Ｔ−２で
示される時間に線358に沿いその初期値Ｖ−１に戻り始
める。線358の上向勾配はコンデンサ284の充電で決めら
れ、FET270のターンオンで回路接続されたFET260で増補
される第2pチャネルFET250によって与えられる。従って
コンデンサ284は、FET250と260の両方一緒で、FET250単
独動作よりも急速に再充電される。逆にコンデンサ284
の電荷は、FET270オフにより切断された、FET260で一層
急速にＶ−１レベルからポンプダウンされる。FET260
は、順次導線276の信号で制御される制御FET270の動作
により、回路に接続または切断される。従ってFET260を
切断（コンデンサ284はポンプダウンしながら）される
ことにより、「ポンプ」は少なくて、回路は入力ビーム
16に一層急速に応答する。しかしFET260を瞬間的に回路
に接続（FET270はオン）することにより、コンデンサ28
4の電圧は線358に沿い急速にレベルＶ−１にまで再充電
する。コンデンサ284の放電（ポンピングダウン）も再
充電も両方とも高速化され、そして入力ステージ200の
動作が強化される。
284（および共通導線244）の電圧と、水平軸線に沿う時
間とを示すグラフである。＋３ボルトの電池電圧の上記
例に続いて、電圧Ｖ−１の短い水平線分350は、導線100
にビーム16からのマイクロ波信号が現われる以前に、コ
ンデンサ284に電圧が維持されていることを示す。時間
Ｔ−Ｏで示す点352で始まり、入力導線100にRF電圧が現
われ、コンデンサ284の電圧は下方勾配線354で示される
一連の小増分ステップで「ポンプ」ダウンされる。電圧
が時間Ｔ−１で値V2以下に降上する時電圧切換事象（詳
細後述）が生じる。これは簡単に言えば、時間Ｔ−１で
始まりビーム16の２進数「０」または「１」の持続時間
に比例して継続するステップ波356で示される。例とし
て、ビーム16の概略100サイクル（波304）は、コンデン
サ284の電荷を電圧レベルＶ−２までポンプダウンする
のに十分である。コンデンサ284の電荷がポンプダウン
を続けるにつれ、コンデンサ284の電圧は線分354に沿い
下降し続け、マイクロ波電圧（波304）が入力導線100に
印加される限りゼロに向う漸近線のままである。上記ビ
ーム16が２進数「０」を表わすに十分な長さ（例えば図
4Bの最上位ビット「０」参照）だけオンの事象で、上記
電荷「ポンピング」は短時間（例えば250ナノ秒）後も
はや継続せずして、コンデンサ284の電圧は、Ｔ−２で
示される時間に線358に沿いその初期値Ｖ−１に戻り始
める。線358の上向勾配はコンデンサ284の充電で決めら
れ、FET270のターンオンで回路接続されたFET260で増補
される第2pチャネルFET250によって与えられる。従って
コンデンサ284は、FET250と260の両方一緒で、FET250単
独動作よりも急速に再充電される。逆にコンデンサ284
の電荷は、FET270オフにより切断された、FET260で一層
急速にＶ−１レベルからポンプダウンされる。FET260
は、順次導線276の信号で制御される制御FET270の動作
により、回路に接続または切断される。従ってFET260を
切断（コンデンサ284はポンプダウンしながら）される
ことにより、「ポンプ」は少なくて、回路は入力ビーム
16に一層急速に応答する。しかしFET260を瞬間的に回路
に接続（FET270はオン）することにより、コンデンサ28
4の電圧は線358に沿い急速にレベルＶ−１にまで再充電
する。コンデンサ284の放電（ポンピングダウン）も再
充電も両方とも高速化され、そして入力ステージ200の
動作が強化される。
コンデンサ284の電圧が線358に沿い再充電するにつ
れ、時間Ｔ−３で、レベルＶ−２に達し、ステップ波35
6が終了する。Ｔ−１からＴ−３までの間隔は、後述す
る２進数「０」を示す。一方、ビーム16が２進数「１」
に対応する時間残留するならば、これは２進数「０」よ
りもはるかに長く（図4C参照）、コンデンサ284の電荷
は、時間Ｔ−２を越えて継続する水平線分360で示され
るようにほぼゼロのまま残る。この線分360（一部切欠
かれている）は、間隔Ｔ−０〜Ｔ−２よりもはるかに長
期間継続し、ビーム16が再び瞬間的にターンオフする時
間Ｔ−４で終る。これはビーム16の２進数「１」または
拡張された２進数「１」を表現する（4C図参照）。両方
の場合とも、この状態は２進数「１」と認識される。無
論コンデンサ284の電圧が上向勾配358よりも、線分360
に沿い継続する時には、ステップ波356は時間Ｔ−３
（２進数「０」を示す）で終了せず、若干時間Ｔ−４を
越えて破線362で示されるように継続する。時間Ｔ−４
において（ビーム16は次の「ビット」まで瞬間的にター
ンオフ）、コンデンサ284は電圧レベルＶ−１まで破線3
64に沿い再充電を開始する。電圧がレベルＶ−２に達す
ると、Ｔ−５に示す時間にステップ波356（およびその
延長部362）は終了する。Ｔ−１〜Ｔ−５の持続時間は
２進数「１」に対応する。線364の勾配（すなわちコン
デンサ284の充電率）は線358に対するものと同じであ
る。
れ、時間Ｔ−３で、レベルＶ−２に達し、ステップ波35
6が終了する。Ｔ−１からＴ−３までの間隔は、後述す
る２進数「０」を示す。一方、ビーム16が２進数「１」
に対応する時間残留するならば、これは２進数「０」よ
りもはるかに長く（図4C参照）、コンデンサ284の電荷
は、時間Ｔ−２を越えて継続する水平線分360で示され
るようにほぼゼロのまま残る。この線分360（一部切欠
かれている）は、間隔Ｔ−０〜Ｔ−２よりもはるかに長
期間継続し、ビーム16が再び瞬間的にターンオフする時
間Ｔ−４で終る。これはビーム16の２進数「１」または
拡張された２進数「１」を表現する（4C図参照）。両方
の場合とも、この状態は２進数「１」と認識される。無
論コンデンサ284の電圧が上向勾配358よりも、線分360
に沿い継続する時には、ステップ波356は時間Ｔ−３
（２進数「０」を示す）で終了せず、若干時間Ｔ−４を
越えて破線362で示されるように継続する。時間Ｔ−４
において（ビーム16は次の「ビット」まで瞬間的にター
ンオフ）、コンデンサ284は電圧レベルＶ−１まで破線3
64に沿い再充電を開始する。電圧がレベルＶ−２に達す
ると、Ｔ−５に示す時間にステップ波356（およびその
延長部362）は終了する。Ｔ−１〜Ｔ−５の持続時間は
２進数「１」に対応する。線364の勾配（すなわちコン
デンサ284の充電率）は線358に対するものと同じであ
る。
図６において、図６のシート１に示すD/Dユニット70
の素子の動作について記載する。導線100にRF信号が現
われると、Ｔ−１において、コンデンサ284の電圧と共
通導線244の電圧がレベルＶ−２（図８）に達するま
で、コンデンサ284の電荷が「ポンプダウン」される。
図６のシート２に示されるように、導線244は、ｐチャ
ネルFET384およびｎチャネルFET386のゲート380および
ゲート382と回路に接続され、それぞれ破線ボックス内
に示される第１インバータ増幅ステージ390として接続
される。FET384と386のドレーンは出力導線392と回路に
接続される。FET386のソースは導線394により接地導線2
08（負レール）に接続される。FET384のソースは、導線
396で制御正電圧源に接続され、この電圧源は、共通ゲ
ートとドレーンを有するｎチャネル電界効果ダイオード
400として接続されるｎチャネルFET、共通ゲートとドレ
ーンを有するｐチャネル電界効果ダイオード402として
接続されたｐチャネルFET、およびリセットユニット
（図５）からの導線108に、そのゲート406が接続される
制御ｐチャネルFET404からなっている。FET404のドレー
ンは、ｎチャネル電界効果ダイオード400のソースおよ
びｐチャネル電界効果ダイオード402のドレーンと共に
導線396に接続される。FET404のソースは、正電圧供給
導線410に、ｎチャネル電界効果ダイオード400のドレー
ン及びｐチャネル電界効果ダイオード402の「ソース」
と一緒に接続される。制御FET404が「オフ」の時供給導
線410と導線396との間の電圧降下は、ｎチャネル電界効
果ダイオード400またはｎチャネル電界効果ダイオード4
02の電圧降下の小さい方で決められる。従って導線396
（制御トランジスタ404がオフの時）の電圧は、完全供
給電圧（例えば約＋3V）よりも僅かに低い。例として、
導線396の電圧（D/Dユニット70が休止時）は約＋2.2Vで
ある。この配列の利点を簡単に説明する。供給導線244
の電圧がＶ−１（図８）であり、第１増幅ステージ390
の出力導線392の電圧がほぼ接地電圧（負レール）の時
に、上記増幅ステージにほとんど電流は流れない。
の素子の動作について記載する。導線100にRF信号が現
われると、Ｔ−１において、コンデンサ284の電圧と共
通導線244の電圧がレベルＶ−２（図８）に達するま
で、コンデンサ284の電荷が「ポンプダウン」される。
図６のシート２に示されるように、導線244は、ｐチャ
ネルFET384およびｎチャネルFET386のゲート380および
ゲート382と回路に接続され、それぞれ破線ボックス内
に示される第１インバータ増幅ステージ390として接続
される。FET384と386のドレーンは出力導線392と回路に
接続される。FET386のソースは導線394により接地導線2
08（負レール）に接続される。FET384のソースは、導線
396で制御正電圧源に接続され、この電圧源は、共通ゲ
ートとドレーンを有するｎチャネル電界効果ダイオード
400として接続されるｎチャネルFET、共通ゲートとドレ
ーンを有するｐチャネル電界効果ダイオード402として
接続されたｐチャネルFET、およびリセットユニット
（図５）からの導線108に、そのゲート406が接続される
制御ｐチャネルFET404からなっている。FET404のドレー
ンは、ｎチャネル電界効果ダイオード400のソースおよ
びｐチャネル電界効果ダイオード402のドレーンと共に
導線396に接続される。FET404のソースは、正電圧供給
導線410に、ｎチャネル電界効果ダイオード400のドレー
ン及びｐチャネル電界効果ダイオード402の「ソース」
と一緒に接続される。制御FET404が「オフ」の時供給導
線410と導線396との間の電圧降下は、ｎチャネル電界効
果ダイオード400またはｎチャネル電界効果ダイオード4
02の電圧降下の小さい方で決められる。従って導線396
（制御トランジスタ404がオフの時）の電圧は、完全供
給電圧（例えば約＋3V）よりも僅かに低い。例として、
導線396の電圧（D/Dユニット70が休止時）は約＋2.2Vで
ある。この配列の利点を簡単に説明する。供給導線244
の電圧がＶ−１（図８）であり、第１増幅ステージ390
の出力導線392の電圧がほぼ接地電圧（負レール）の時
に、上記増幅ステージにほとんど電流は流れない。
第１増幅ステージ390は、それぞれに３個の類似増幅
ステージ420、430および440（すべて分離した破線ボッ
クスで示す）で直列に接続される。これらの増幅ステー
ジ420、430および440は、事実上第１ステージ390の対応
FET384と386に同様式で、一緒に接続されるｐチャネルF
ETおよびｎチャネルFETを有する。上記第２、第３およ
び第４増幅ステージ420、430および440は、共通導線442
を経て供給導線236（正レール）に接続され、そしてそ
れぞれの導線444、445および446により接地導線208（負
レール）に接続される。第１増幅ステージ390は導線392
により第２ステージ420に接続され；第２ステージ420は
導線450により第３ステージ430に接続され；そして第３
ステージ430は導線452により第４ステージ440に接続さ
れる。第４ステージ440の出力は、導線454を経てデータ
出力インバータ増幅器456の入力端に接続され、その出
力はデータ導線102に接続される。導線454はまた、制御
導線276に接続され、これがｐチャネル電界効果制御ト
ランジスタ270（図６のシート１）のゲート274に延び出
る。
ステージ420、430および440（すべて分離した破線ボッ
クスで示す）で直列に接続される。これらの増幅ステー
ジ420、430および440は、事実上第１ステージ390の対応
FET384と386に同様式で、一緒に接続されるｐチャネルF
ETおよびｎチャネルFETを有する。上記第２、第３およ
び第４増幅ステージ420、430および440は、共通導線442
を経て供給導線236（正レール）に接続され、そしてそ
れぞれの導線444、445および446により接地導線208（負
レール）に接続される。第１増幅ステージ390は導線392
により第２ステージ420に接続され；第２ステージ420は
導線450により第３ステージ430に接続され；そして第３
ステージ430は導線452により第４ステージ440に接続さ
れる。第４ステージ440の出力は、導線454を経てデータ
出力インバータ増幅器456の入力端に接続され、その出
力はデータ導線102に接続される。導線454はまた、制御
導線276に接続され、これがｐチャネル電界効果制御ト
ランジスタ270（図６のシート１）のゲート274に延び出
る。
上記導線454は第１インバータ増幅器460の入力にも接
続され、この増幅器は４個の他のインバータ増幅器461
〜464に直列結合され、小和同信号遲延を与える。イン
バータ増幅器464の出力は、その出力が導線470の出力端
に接続されるNORゲート468の下方入力端466に接続され
る。NORゲート468の上方入力端471は直接導線454に接続
される。導線470はｎチャネルFET472のゲートに接続さ
れ、そのソースは導線473を経て接地導線208に接続さ
れ、そしてそのドレーンは共通導線474に接続される。F
ET472のソースとドレーンはまたそれぞれ他の一つのｎ
チャネルFET476のソースとドレーンにそれぞれ接続さ
れ、FET476のゲートは導線477を経て接地導線208に接続
される。FET476は、理由は後述する、回路のこの部分に
おける小寄生コンデンサとして役立つ。電流は導線474
（およびトランジスタ472）にｐチャネルFET478（FET22
0と同様に）よって供給され、ゲートは導線226に接続さ
れ、ソースは供給電圧導線236に、そのドレーンは共通
導線474に接続される。導線474は、破線ボックス内に示
される。インバータ増幅ステージ480（増幅ステージ420
と同様）の共通ゲート入力に接続される。増幅ステージ
480は、導線481により接地導線208に、そして導線442に
より供給電圧導線236にそれぞれ接続される。増幅ステ
ージ480の出力は導線483によりインバータ増幅器484に
接続され、その出力は導線486に接続され、そして一組
の５個のインバータ増幅器487〜491に接続される。NAND
ゲート493の下方入力端子は導線486に接続され、その出
力はインバータ494に接続され、順次インバータ増幅器4
95の入力に接続される。インバータ増幅器495の出力は
導線496に接続され、そして「クロック」導線104（図
４）に接続される出力端子をもつ最終インバータ増幅器
497に接続される。上記導線496はｐチャネル制御FET498
のゲートに接続され、そのソースは供給電圧導線236に
接続され、そしてそのドレーンは共通導線474に接続さ
れる。
続され、この増幅器は４個の他のインバータ増幅器461
〜464に直列結合され、小和同信号遲延を与える。イン
バータ増幅器464の出力は、その出力が導線470の出力端
に接続されるNORゲート468の下方入力端466に接続され
る。NORゲート468の上方入力端471は直接導線454に接続
される。導線470はｎチャネルFET472のゲートに接続さ
れ、そのソースは導線473を経て接地導線208に接続さ
れ、そしてそのドレーンは共通導線474に接続される。F
ET472のソースとドレーンはまたそれぞれ他の一つのｎ
チャネルFET476のソースとドレーンにそれぞれ接続さ
れ、FET476のゲートは導線477を経て接地導線208に接続
される。FET476は、理由は後述する、回路のこの部分に
おける小寄生コンデンサとして役立つ。電流は導線474
（およびトランジスタ472）にｐチャネルFET478（FET22
0と同様に）よって供給され、ゲートは導線226に接続さ
れ、ソースは供給電圧導線236に、そのドレーンは共通
導線474に接続される。導線474は、破線ボックス内に示
される。インバータ増幅ステージ480（増幅ステージ420
と同様）の共通ゲート入力に接続される。増幅ステージ
480は、導線481により接地導線208に、そして導線442に
より供給電圧導線236にそれぞれ接続される。増幅ステ
ージ480の出力は導線483によりインバータ増幅器484に
接続され、その出力は導線486に接続され、そして一組
の５個のインバータ増幅器487〜491に接続される。NAND
ゲート493の下方入力端子は導線486に接続され、その出
力はインバータ494に接続され、順次インバータ増幅器4
95の入力に接続される。インバータ増幅器495の出力は
導線496に接続され、そして「クロック」導線104（図
４）に接続される出力端子をもつ最終インバータ増幅器
497に接続される。上記導線496はｐチャネル制御FET498
のゲートに接続され、そのソースは供給電圧導線236に
接続され、そしてそのドレーンは共通導線474に接続さ
れる。
BIC30は静止状態にあるといえども、I/Rユニット12か
らのリセット（ウエイクアップ）指令を受信待機し、D/
Dユニット70はそれにもかかわらず部分的にオンで十分
にビーム16のどんな入力信号も十分に検出できる。D/D7
0の入力ステージ200は常に認識力があり上記のように動
作する。しかし「真」信号（負向き電圧信号）が導線10
8に現われるまで、導線396により第１増幅ステージ390
に印加される供給電圧は、前記説明のように、正導線41
0の完全電池電圧よりも若干低い。導線410は切換え雑音
を絶縁するため、他の供給導線236から分離されてい
る。第１増幅ステージ390へ導線396上の減圧供給電圧に
関し、またステージ390の共通ゲートへの導線244の電圧
に関しほぼそれに等しく（すなわち図８の電圧レベルＶ
−１）、第１ステージ390は実際にスタンバイ電流な
し。導線244上（そしてコンデンサ284）の電圧がＶ−２
の値まで降下する時には、出力導線392は、ゼロ付近か
ら約Ｖ−１のレベルまで切換えられる。これは第２増幅
ステージ420に対して、その出力導線450の電圧を、正レ
ールから負レールへ有効に切換えさせ、そして第３およ
び第４増幅ステージ430および440について同じ。従って
コンデンサ284がポンプダウンされ導線244がレベルＶ−
２（図８）まで負向きの時には、第４増幅ステージ440
の出力導線454は、正レールから負レールまで有効に駆
動される。導線454のこの切換えた電圧は、前記のよう
に、時間Ｔ−１に始まりＴ−３まで続き２進「０」を表
わし、またはＴ−５まで継続して２進「１」を表わすス
テップ波356（図８）の逆である。
らのリセット（ウエイクアップ）指令を受信待機し、D/
Dユニット70はそれにもかかわらず部分的にオンで十分
にビーム16のどんな入力信号も十分に検出できる。D/D7
0の入力ステージ200は常に認識力があり上記のように動
作する。しかし「真」信号（負向き電圧信号）が導線10
8に現われるまで、導線396により第１増幅ステージ390
に印加される供給電圧は、前記説明のように、正導線41
0の完全電池電圧よりも若干低い。導線410は切換え雑音
を絶縁するため、他の供給導線236から分離されてい
る。第１増幅ステージ390へ導線396上の減圧供給電圧に
関し、またステージ390の共通ゲートへの導線244の電圧
に関しほぼそれに等しく（すなわち図８の電圧レベルＶ
−１）、第１ステージ390は実際にスタンバイ電流な
し。導線244上（そしてコンデンサ284）の電圧がＶ−２
の値まで降下する時には、出力導線392は、ゼロ付近か
ら約Ｖ−１のレベルまで切換えられる。これは第２増幅
ステージ420に対して、その出力導線450の電圧を、正レ
ールから負レールへ有効に切換えさせ、そして第３およ
び第４増幅ステージ430および440について同じ。従って
コンデンサ284がポンプダウンされ導線244がレベルＶ−
２（図８）まで負向きの時には、第４増幅ステージ440
の出力導線454は、正レールから負レールまで有効に駆
動される。導線454のこの切換えた電圧は、前記のよう
に、時間Ｔ−１に始まりＴ−３まで続き２進「０」を表
わし、またはＴ−５まで継続して２進「１」を表わすス
テップ波356（図８）の逆である。
第１ステージ390のFET384のゲートの幅およびFET386
のゲートの幅は、出来るだけ高い入力インピーダンスを
与えるために、できるだけ小さく製造される。前に説明
したように、入力ステージ200のFET202および204は、約
40ミクロンのゲート幅をもち従って第１増幅ステージ39
0を駆動するのにはるかに低いインピーダンスをもって
いる。第２、第３および第４増幅ステージ420、430およ
び440のトランジスタのゲートの幅は、高い増幅と漸進
的に低インピーダンス駆動を得るために、第１ステージ
390のトランジスタの幅よりも漸進的い広く造られる。
のゲートの幅は、出来るだけ高い入力インピーダンスを
与えるために、できるだけ小さく製造される。前に説明
したように、入力ステージ200のFET202および204は、約
40ミクロンのゲート幅をもち従って第１増幅ステージ39
0を駆動するのにはるかに低いインピーダンスをもって
いる。第２、第３および第４増幅ステージ420、430およ
び440のトランジスタのゲートの幅は、高い増幅と漸進
的に低インピーダンス駆動を得るために、第１ステージ
390のトランジスタの幅よりも漸進的い広く造られる。
第４ステージ440の出力導線454が正から負へ駆動され
る時には、このステップ波はインバータ増幅器456に印
加され、次に「真」データ信号（２進数の「０」または
「１」）を導線102に印加する。導線454の負向きレベル
はまた導線276に印加され、次に制御トランジスタ270の
ゲート274に印加される。これは、前に説明したよう
に、FET260を回路に接続し、FET260の付加充電動作なし
よりも、上向き勾配線358または線364に沿いコンデンサ
284を一層急速に再充電させる。
る時には、このステップ波はインバータ増幅器456に印
加され、次に「真」データ信号（２進数の「０」または
「１」）を導線102に印加する。導線454の負向きレベル
はまた導線276に印加され、次に制御トランジスタ270の
ゲート274に印加される。これは、前に説明したよう
に、FET260を回路に接続し、FET260の付加充電動作なし
よりも、上向き勾配線358または線364に沿いコンデンサ
284を一層急速に再充電させる。
リセット信号がリセットユニット74により検出される
時には、それが真信号（負向き電圧）を導線108に印加
する。この信号は制御FET404をターンオンし、そして第
１増幅ステージ390の導線396を導線410（正レール）に
効果的に接続する。これは上記第１増幅ステージ390の
駆動能力を向上させる。信号はまた、「パワダウン」指
令がBIC30により次に受信されるまで、第１ステージ390
による平均電流の流れを増し、導線108の信号が「真」
であるのは非常に短時間（例えば約100分の１秒だけ）
であるので付加パワーの消耗は無視できる。後続の増幅
ステージ420、430および440はそれらの入力端および出
力端を正レールまたは負レールポテンシャルにもち、切
換え時以外事実上電流は流れない。結果として時間平均
にわたってD/Dユニット70により流れる全電流は非常に
低い（例えば約0.5マイクロアンペアより低い）。BIC30
の残余の部分は休止状態（またはパワダウン）の時には
実際に電流を流さない。
時には、それが真信号（負向き電圧）を導線108に印加
する。この信号は制御FET404をターンオンし、そして第
１増幅ステージ390の導線396を導線410（正レール）に
効果的に接続する。これは上記第１増幅ステージ390の
駆動能力を向上させる。信号はまた、「パワダウン」指
令がBIC30により次に受信されるまで、第１ステージ390
による平均電流の流れを増し、導線108の信号が「真」
であるのは非常に短時間（例えば約100分の１秒だけ）
であるので付加パワーの消耗は無視できる。後続の増幅
ステージ420、430および440はそれらの入力端および出
力端を正レールまたは負レールポテンシャルにもち、切
換え時以外事実上電流は流れない。結果として時間平均
にわたってD/Dユニット70により流れる全電流は非常に
低い（例えば約0.5マイクロアンペアより低い）。BIC30
の残余の部分は休止状態（またはパワダウン）の時には
実際に電流を流さない。
上記第４増幅ステージ440から負向き信号が導線454に
印加される時には、NORゲート468の上方入力471が負駆
動される。これは正信号（短持続時間）を導線470に印
加してトランジスタ472をターンオンし、順次共通導線4
74を負レールポテンシャルにプルダウンする。導線470
に正信号がなければ、共通導線474は正レールポテンシ
ャルにある。５個のインバータ増幅器460〜464によって
与えられる短遲延の後、NORゲート468の下方入力は466
は負駆動され、導線470の正向き信号を終了させる。こ
れらの事象を示す電圧とタイミング線図は下記に示す。
共通導線474がトランジスタ472のターニングオンにより
負向きの時に、増幅ステージ480がその出力導線483を正
に駆動し、そしてインバータ増幅器484は導線486を、NA
NDゲート493の下方入力端と一緒に負に駆動する。NAND
ゲート493の上方入力端に接続された導線492のレベルは
既に高いためにこの時NANDゲート493からの出力はな
い。導線470の正パルスが終了した直後にFET472はター
ンオフされ共通導線474は制御された速度で正レールポ
テンシャルまでプルアップされる。上記FET476は、前に
説明したように寄生コンデンサとして動作し、共通導線
474の電圧上昇率を制御する。この電圧が十分に高レベ
ルに達する時には、上記増幅ステージ480をトグル切換
して、その出力導線483は再び負レールに駆動される。
これはインバータ増幅器484に対し、正向き信号を上記
導線486およびNANDゲート493の下方入力に印加させる。
上記導線492のレベルがまだ高い（インバータ増幅器487
〜491により与えられる短遲延のために）ので、NANDゲ
ート493の上方入力はNANDゲート493の下方入力端子のレ
ベルと一緒に短時間だけ高くなっている。従って短持続
期間負パルスがNANDゲート493の出力端に生じる。これ
はインバータ増幅器497の出力およびクロック導線104の
正クロックパルスとなる。負パルスはまたインバータ増
幅器495で導線496に印加されて、トランジスタ498をタ
ーンオンとして急速に共通導線474を広範囲で正レール
ポテンシャルまでプルアップする。これらの事象の電圧
およびタイミング関係を説明する。
印加される時には、NORゲート468の上方入力471が負駆
動される。これは正信号（短持続時間）を導線470に印
加してトランジスタ472をターンオンし、順次共通導線4
74を負レールポテンシャルにプルダウンする。導線470
に正信号がなければ、共通導線474は正レールポテンシ
ャルにある。５個のインバータ増幅器460〜464によって
与えられる短遲延の後、NORゲート468の下方入力は466
は負駆動され、導線470の正向き信号を終了させる。こ
れらの事象を示す電圧とタイミング線図は下記に示す。
共通導線474がトランジスタ472のターニングオンにより
負向きの時に、増幅ステージ480がその出力導線483を正
に駆動し、そしてインバータ増幅器484は導線486を、NA
NDゲート493の下方入力端と一緒に負に駆動する。NAND
ゲート493の上方入力端に接続された導線492のレベルは
既に高いためにこの時NANDゲート493からの出力はな
い。導線470の正パルスが終了した直後にFET472はター
ンオフされ共通導線474は制御された速度で正レールポ
テンシャルまでプルアップされる。上記FET476は、前に
説明したように寄生コンデンサとして動作し、共通導線
474の電圧上昇率を制御する。この電圧が十分に高レベ
ルに達する時には、上記増幅ステージ480をトグル切換
して、その出力導線483は再び負レールに駆動される。
これはインバータ増幅器484に対し、正向き信号を上記
導線486およびNANDゲート493の下方入力に印加させる。
上記導線492のレベルがまだ高い（インバータ増幅器487
〜491により与えられる短遲延のために）ので、NANDゲ
ート493の上方入力はNANDゲート493の下方入力端子のレ
ベルと一緒に短時間だけ高くなっている。従って短持続
期間負パルスがNANDゲート493の出力端に生じる。これ
はインバータ増幅器497の出力およびクロック導線104の
正クロックパルスとなる。負パルスはまたインバータ増
幅器495で導線496に印加されて、トランジスタ498をタ
ーンオンとして急速に共通導線474を広範囲で正レール
ポテンシャルまでプルアップする。これらの事象の電圧
およびタイミング関係を説明する。
図９（パートＡ、Ｂ、Ｃ、Ｄ、ＥおよびＦ）につい
て、D/Dユニット70のある電圧および時間関係を正確な
割合ではなく理想化したものを示す。電圧レベル（正お
よび負レール）は垂直軸線に沿い、そして時間は水平軸
線に沿って示され部分的に切欠いている。図９パートＡ
において、電圧レベルＶ−１（図８も参照）は前期のよ
うに休止状態における入力状態200の共通導線244の初期
レベルを示す。時間Ｔ−０においてRF信号（図４）は、
ここに示すように、水平波状線500（２進「０」を示
す）、またはさらに長い波状線502（２進「１」または
拡張された「１」を示す）で始まる。ここに下向勾配線
504で示されるコンデンサ284および導線244の電圧は、
前記様式（図７および８）で次にポンプダウンされる。
値がＶ−２に達する時には、第１増幅ステージ390がそ
の出力導線392の極性を切換え、順次第２、第３および
第４ステージ420、430および440を切換える。第４ステ
ージ44の出力導線454の電圧は波形506でここに示され
る。この電圧は、Ｔ−１で示される時間に正から負レー
ルポテンシャルに極めて急速に切換えられる。もしもRF
信号が波状線500で示されるように２進数の「０」なら
ば短持続時間（例えば約250ナノ秒）後時間Ｔ−２で終
り、コンデンサ284（および導線244）が線505に沿い前
記様式でＶ−１まで再充電される。時間Ｔ−３で導線45
4の電圧は（波形506）レールポテンシャル負から正へ切
換えられる。導線454のこの電圧は図９パートＢに示さ
れ、ここで波形510として時間Ｔ−１に始まりＴ−３で
終る２進「０」を示す。波形510は導線102の出力データ
の２進データパルスの逆であることに注意すべきであ
る。
て、D/Dユニット70のある電圧および時間関係を正確な
割合ではなく理想化したものを示す。電圧レベル（正お
よび負レール）は垂直軸線に沿い、そして時間は水平軸
線に沿って示され部分的に切欠いている。図９パートＡ
において、電圧レベルＶ−１（図８も参照）は前期のよ
うに休止状態における入力状態200の共通導線244の初期
レベルを示す。時間Ｔ−０においてRF信号（図４）は、
ここに示すように、水平波状線500（２進「０」を示
す）、またはさらに長い波状線502（２進「１」または
拡張された「１」を示す）で始まる。ここに下向勾配線
504で示されるコンデンサ284および導線244の電圧は、
前記様式（図７および８）で次にポンプダウンされる。
値がＶ−２に達する時には、第１増幅ステージ390がそ
の出力導線392の極性を切換え、順次第２、第３および
第４ステージ420、430および440を切換える。第４ステ
ージ44の出力導線454の電圧は波形506でここに示され
る。この電圧は、Ｔ−１で示される時間に正から負レー
ルポテンシャルに極めて急速に切換えられる。もしもRF
信号が波状線500で示されるように２進数の「０」なら
ば短持続時間（例えば約250ナノ秒）後時間Ｔ−２で終
り、コンデンサ284（および導線244）が線505に沿い前
記様式でＶ−１まで再充電される。時間Ｔ−３で導線45
4の電圧は（波形506）レールポテンシャル負から正へ切
換えられる。導線454のこの電圧は図９パートＢに示さ
れ、ここで波形510として時間Ｔ−１に始まりＴ−３で
終る２進「０」を示す。波形510は導線102の出力データ
の２進データパルスの逆であることに注意すべきであ
る。
もしも入力ステージ200へのRF信号が、パートＡの波
状線502で示されるような２進「１」（または拡張され
た「１」）であれば、このRF信号502はかなりの持続時
間（例えば、少なくとも約２マイクロ秒）継続して時間
Ｔ−４で示されるように終る。この後間もなく、時間Ｔ
−５において、前記のように波形506は負から正のレー
ルポテンシャルに切換わる。パートＢに示される波形51
0（２進「０」）の代わりに、破線で示されＴ−１で始
まるはるかに長い持続期間の後Ｔ−５で終る波形512が
示される。これは２進「１」（または拡張された
「１」）を表現する。
状線502で示されるような２進「１」（または拡張され
た「１」）であれば、このRF信号502はかなりの持続時
間（例えば、少なくとも約２マイクロ秒）継続して時間
Ｔ−４で示されるように終る。この後間もなく、時間Ｔ
−５において、前記のように波形506は負から正のレー
ルポテンシャルに切換わる。パートＢに示される波形51
0（２進「０」）の代わりに、破線で示されＴ−１で始
まるはるかに長い持続期間の後Ｔ−５で終る波形512が
示される。これは２進「１」（または拡張された
「１」）を表現する。
図９パートＣにおいて、時間Ｔ−１の僅か後に短かい
正向波形520が生じる。この波形520は導線470でFET472
のゲートに印加される電圧を表わす。FET472のターンオ
ン時に、図９パートＤに波形530で示されるように、共
通導線474は負レールポテンシャルまでプルダウンされ
る。波形530は、波形520が始まって間もなく始まるが、
FET472のターンオフ時導線474の電圧は、FET476（寄生
コンデンサとして接続された）正レールポテンシャルに
戻るまで若干時間費すので、はるかに長く継続する。上
記波形530は、緩やかに532に示すレベルの正レールポテ
ンシャルまで戻るので、共通導線474の電圧は、Ｔ−１
に示す時間に上記インバータ増幅ステージ480をトグル
切換えするに十分な正値となって、その出力導線483を
負レールポテンシャルに切換える。出力導線483の電圧
は、パートＥに波形540で示され、これは波形530が負向
きになった僅か後に正向きとなり、上記波形530が電圧
レベル（トグル切換点）532に達した僅か後に負向きと
なる。パートＥの波形540（擬似「０」と呼ぶ）の持続
時間は、時間Ｔ−１からＴ−３まで延びているパートＢ
の２進「０」波形510よりも夛少長くなることに注意す
べきである。波形540のこの夛少長引く持続時間は、FET
472および476のゲートを、入力ステージ200のFET202お
よび204のゲートよりも夛少広幅に造ることにより得ら
れる。
正向波形520が生じる。この波形520は導線470でFET472
のゲートに印加される電圧を表わす。FET472のターンオ
ン時に、図９パートＤに波形530で示されるように、共
通導線474は負レールポテンシャルまでプルダウンされ
る。波形530は、波形520が始まって間もなく始まるが、
FET472のターンオフ時導線474の電圧は、FET476（寄生
コンデンサとして接続された）正レールポテンシャルに
戻るまで若干時間費すので、はるかに長く継続する。上
記波形530は、緩やかに532に示すレベルの正レールポテ
ンシャルまで戻るので、共通導線474の電圧は、Ｔ−１
に示す時間に上記インバータ増幅ステージ480をトグル
切換えするに十分な正値となって、その出力導線483を
負レールポテンシャルに切換える。出力導線483の電圧
は、パートＥに波形540で示され、これは波形530が負向
きになった僅か後に正向きとなり、上記波形530が電圧
レベル（トグル切換点）532に達した僅か後に負向きと
なる。パートＥの波形540（擬似「０」と呼ぶ）の持続
時間は、時間Ｔ−１からＴ−３まで延びているパートＢ
の２進「０」波形510よりも夛少長くなることに注意す
べきである。波形540のこの夛少長引く持続時間は、FET
472および476のゲートを、入力ステージ200のFET202お
よび204のゲートよりも夛少広幅に造ることにより得ら
れる。
図９、パートＥの波形540が負向き（パートＤのトグ
ル切換点532の僅少時間後）になる時、負レールポテン
シャルが再び出力導線483に印加される。これは順次前
記（パート６）のように、僅か遲延後にクロック導線10
4にクロックパルスを生じる。上記１クロックパルス550
がパートＦに示される。パルス550は垂直破線552で示さ
れる時間に始まり、そして垂直破線554で示される時間
に終る。上記破線552は、パートＢの２進「０」パルス
が終る時間Ｔ−３のかなり後に生じていることに注意す
べきである。しかしクロックパルス550は２進「１」
（または拡張された「１」）の持続時間中に生じる。パ
ートＢに示されたような、クロックパルス550が２進
「０」および「１」に対するこの時間関係は、BIC30の
回路の各部品にパルス発生時、２進「０」と「１」とを
認識および識別させるものである。クロックパルス550
は、２進「０」または「１」が（パートＢに示したよう
に）生じる時ごとに発生する。線552の時間に波形550の
始まりにおいて、早急に共通導線474を正レールポテン
シャルまでプルアップするために、トランジスタ498を
ターンオンする導線496に、負向きパルス（図示せず）
が印加されることをさらに注意すべきである。この動作
は、図９パートＤの破線時間線552の僅か後、波形530の
ステップ部分556で示される。
ル切換点532の僅少時間後）になる時、負レールポテン
シャルが再び出力導線483に印加される。これは順次前
記（パート６）のように、僅か遲延後にクロック導線10
4にクロックパルスを生じる。上記１クロックパルス550
がパートＦに示される。パルス550は垂直破線552で示さ
れる時間に始まり、そして垂直破線554で示される時間
に終る。上記破線552は、パートＢの２進「０」パルス
が終る時間Ｔ−３のかなり後に生じていることに注意す
べきである。しかしクロックパルス550は２進「１」
（または拡張された「１」）の持続時間中に生じる。パ
ートＢに示されたような、クロックパルス550が２進
「０」および「１」に対するこの時間関係は、BIC30の
回路の各部品にパルス発生時、２進「０」と「１」とを
認識および識別させるものである。クロックパルス550
は、２進「０」または「１」が（パートＢに示したよう
に）生じる時ごとに発生する。線552の時間に波形550の
始まりにおいて、早急に共通導線474を正レールポテン
シャルまでプルアップするために、トランジスタ498を
ターンオンする導線496に、負向きパルス（図示せず）
が印加されることをさらに注意すべきである。この動作
は、図９パートＤの破線時間線552の僅か後、波形530の
ステップ部分556で示される。
図10（図５も参照）で６個のデータ入力「R0」〜「R
5」はNANDゲート602のそれぞれの入力に接続され、その
出力はインバータ増幅器604の入力に接続され、これは
順次パルス形成回路606の入力に接続される出力を有す
る。パルス形成回路606の出力は、NANDゲート610の上方
入力608に接続され、その出力はインバータ増幅器614に
接続される。インバータ増幅器614の出力は、導線616お
よび出力導線105が接続される「SYN」として識別される
出力端子に接続される。導線110からの入力端子「clk−
present」は、NANDゲート622の上方入力620、インバー
タ増幅器624の入力、およびパルス形成回路626の入力に
接続される。導線130からの入力端子「pwroff−X7」はN
ANDゲート630の下方入力628に接続され、その上方入力6
32は、入力端子「ABCDEF−yes」および導線134に接続さ
れる。NANDゲート630の出力は導線633を経てインバータ
増幅器634の入力に接続され、その出力はパルス形成回
路636に接続される。パルス成形回路636の出力は、セッ
ト／リセットフリップフロップ640の上方「set」入力63
8に接続される。上記パルス成形回路626の出力は、フリ
ップフロップ640の下方「リセット」入力642に接続され
る。フリップフロップ640の出力は、インバータ増幅器6
44の入力に接続され、その出力端はNANDゲート622の下
方入力646、およびNANDゲート610の下方入力647に接続
される。導線132からの入力端子「pwroff−X15」はイン
バータ増幅器の入力に接続され、その出力はNANDゲート
652の中間入力650に接続される。NANDゲート652の下方
入力654はNANDゲート630の出力に接続される。インバー
タ増幅器624の出力はNANDゲート658の下方入力656に接
続され、その上方入力660は導線645に接続される。NAND
ゲート658の出力は、NANDゲート652の上方入力662に接
続され、その出力はパルス形成回路664に接続される。
上記インバータ増幅器614の出力は、導線616を経てセッ
ト−リセットフリップフロップ668の上方「set」入力端
子666に接続され、その出力は出力端子「pwron」および
導線106に接続される。上記フリップフロップ668は、パ
ルス成形回路664の出力に接続される下方リセット入力6
70を有する。
5」はNANDゲート602のそれぞれの入力に接続され、その
出力はインバータ増幅器604の入力に接続され、これは
順次パルス形成回路606の入力に接続される出力を有す
る。パルス形成回路606の出力は、NANDゲート610の上方
入力608に接続され、その出力はインバータ増幅器614に
接続される。インバータ増幅器614の出力は、導線616お
よび出力導線105が接続される「SYN」として識別される
出力端子に接続される。導線110からの入力端子「clk−
present」は、NANDゲート622の上方入力620、インバー
タ増幅器624の入力、およびパルス形成回路626の入力に
接続される。導線130からの入力端子「pwroff−X7」はN
ANDゲート630の下方入力628に接続され、その上方入力6
32は、入力端子「ABCDEF−yes」および導線134に接続さ
れる。NANDゲート630の出力は導線633を経てインバータ
増幅器634の入力に接続され、その出力はパルス形成回
路636に接続される。パルス成形回路636の出力は、セッ
ト／リセットフリップフロップ640の上方「set」入力63
8に接続される。上記パルス成形回路626の出力は、フリ
ップフロップ640の下方「リセット」入力642に接続され
る。フリップフロップ640の出力は、インバータ増幅器6
44の入力に接続され、その出力端はNANDゲート622の下
方入力646、およびNANDゲート610の下方入力647に接続
される。導線132からの入力端子「pwroff−X15」はイン
バータ増幅器の入力に接続され、その出力はNANDゲート
652の中間入力650に接続される。NANDゲート652の下方
入力654はNANDゲート630の出力に接続される。インバー
タ増幅器624の出力はNANDゲート658の下方入力656に接
続され、その上方入力660は導線645に接続される。NAND
ゲート658の出力は、NANDゲート652の上方入力662に接
続され、その出力はパルス形成回路664に接続される。
上記インバータ増幅器614の出力は、導線616を経てセッ
ト−リセットフリップフロップ668の上方「set」入力端
子666に接続され、その出力は出力端子「pwron」および
導線106に接続される。上記フリップフロップ668は、パ
ルス成形回路664の出力に接続される下方リセット入力6
70を有する。
上記NANDゲート602は、リセット指令の６個の２進
「１」（111111）にだけ応答する。これが生じる時に
は、パルス形成回路606からの正パルスが、NANDゲート6
10の上方入力608に印加される。同時に導線110の「clk
−present」信号がパルス形成回路626に印加され、そこ
からフリップフロップ640のリセット入力端子642に印
加、そしてインバータ増幅器644に印加して導線645に正
信号を生じ、そしてNANDゲート610の下方入力647に印加
される。これはインバータ増幅器614を経て、NANDゲー
ト610に出力「syn」端子および導線105において正の同
期パルスを生じさせる。この同期パルスは、前記のよう
に、それぞれ６ビットワード内への２進数信号のフレー
ム指示の初期マーカとして役立つ。導線110からの正「c
lk−present」信号も共通導線618を経てNANDゲート622
の上方入力620に印加され、その下方入力646も現在は正
である。このようにNANDゲート622は負向き「真」信号
を、「active」端子および導線108に印加する。上記イ
ンバータ増幅器614からのパルスはまた、導線616を経
て、フリップフロップ668のセット入力666に印加され、
その上に「pwron」端子における正向き真信号を導線106
に印加する。「reset」信号がリセットユニット74で受
信された後に、出力導線105、106および108でもたらさ
れる信号は、BIC30をその休止状態から「ウェイクアッ
プ」する。
「１」（111111）にだけ応答する。これが生じる時に
は、パルス形成回路606からの正パルスが、NANDゲート6
10の上方入力608に印加される。同時に導線110の「clk
−present」信号がパルス形成回路626に印加され、そこ
からフリップフロップ640のリセット入力端子642に印
加、そしてインバータ増幅器644に印加して導線645に正
信号を生じ、そしてNANDゲート610の下方入力647に印加
される。これはインバータ増幅器614を経て、NANDゲー
ト610に出力「syn」端子および導線105において正の同
期パルスを生じさせる。この同期パルスは、前記のよう
に、それぞれ６ビットワード内への２進数信号のフレー
ム指示の初期マーカとして役立つ。導線110からの正「c
lk−present」信号も共通導線618を経てNANDゲート622
の上方入力620に印加され、その下方入力646も現在は正
である。このようにNANDゲート622は負向き「真」信号
を、「active」端子および導線108に印加する。上記イ
ンバータ増幅器614からのパルスはまた、導線616を経
て、フリップフロップ668のセット入力666に印加され、
その上に「pwron」端子における正向き真信号を導線106
に印加する。「reset」信号がリセットユニット74で受
信された後に、出力導線105、106および108でもたらさ
れる信号は、BIC30をその休止状態から「ウェイクアッ
プ」する。
「ABCDEF−yes」信号が導線134に印加され、そして
「powerdown」信号が導線130に印加（前に説明したよう
に）される時には、正向き信号が単時間だけ入力628とN
ANDゲート630の入力628および632に印加される。ゲート
630は導線633を経て、順次インバータ増幅器634および
パルス形成回路636信号パルスをフリップフロップ640の
セット入力638に印加し、インバータ増幅器644に対して
負向き信号を共通導線645に印加させる。NANDゲート610
はその上NANDゲート602によりその入力608に印加された
リセットパルスに応答せず、そしてNANDゲート622は、
導線618を経てその上方入力620に印加された「clk−pre
sent」信号にも応答しない。これは出力端子「active」
および導線108からの「真」信号を消去する。上記「clk
−present」信号が導線10から消去されるまで（BIC30が
ビーム16の領域から除去された後短時間で上記CPユニッ
ト76が時間切れになることにより）、たとえ１または２
以上のリセット指令が続いてNANDゲート602に印加され
ようとも、上記のようにリセットユニット74は「パワー
ダウン」状態のままである。その後「clk−present」信
号が導線110から消去された後、上記リセットユニット7
4は自動的にBIC30を休止状態に戻し導線105、106および
108（パート５）に信号は印加されなくなる。「clk−pr
esent」信号の消去は共通導線645を「リセット」させ
て、NANDゲート658の上方入力端子660に正レベルを印加
し、インバータ増幅器624からの正レベルもこの時下方
入力端子656に印加される。これは、NANDゲート658に対
して、NANDゲート652の上方入力662に負向きレベルを印
加させ、その中間入力650および下方入力654はこの瞬間
に負となる。その上に、NANDゲート652の出力は正向き
となり、パルス形成回路664は、パルスをフリップフロ
ップ668のリセット入力670に印加し、フリップフロップ
は「pwron」端子および導線106から「真」信号を消去す
る。導線132からの無条件「pwroff−X15」信号はインバ
ータ増幅器648を通りNANDゲート652の中間入力650に到
るまで、信号「ABCDEF−yes」および「pwroff−X7」の
動作と類似様式で動作する。
「powerdown」信号が導線130に印加（前に説明したよう
に）される時には、正向き信号が単時間だけ入力628とN
ANDゲート630の入力628および632に印加される。ゲート
630は導線633を経て、順次インバータ増幅器634および
パルス形成回路636信号パルスをフリップフロップ640の
セット入力638に印加し、インバータ増幅器644に対して
負向き信号を共通導線645に印加させる。NANDゲート610
はその上NANDゲート602によりその入力608に印加された
リセットパルスに応答せず、そしてNANDゲート622は、
導線618を経てその上方入力620に印加された「clk−pre
sent」信号にも応答しない。これは出力端子「active」
および導線108からの「真」信号を消去する。上記「clk
−present」信号が導線10から消去されるまで（BIC30が
ビーム16の領域から除去された後短時間で上記CPユニッ
ト76が時間切れになることにより）、たとえ１または２
以上のリセット指令が続いてNANDゲート602に印加され
ようとも、上記のようにリセットユニット74は「パワー
ダウン」状態のままである。その後「clk−present」信
号が導線110から消去された後、上記リセットユニット7
4は自動的にBIC30を休止状態に戻し導線105、106および
108（パート５）に信号は印加されなくなる。「clk−pr
esent」信号の消去は共通導線645を「リセット」させ
て、NANDゲート658の上方入力端子660に正レベルを印加
し、インバータ増幅器624からの正レベルもこの時下方
入力端子656に印加される。これは、NANDゲート658に対
して、NANDゲート652の上方入力662に負向きレベルを印
加させ、その中間入力650および下方入力654はこの瞬間
に負となる。その上に、NANDゲート652の出力は正向き
となり、パルス形成回路664は、パルスをフリップフロ
ップ668のリセット入力670に印加し、フリップフロップ
は「pwron」端子および導線106から「真」信号を消去す
る。導線132からの無条件「pwroff−X15」信号はインバ
ータ増幅器648を通りNANDゲート652の中間入力650に到
るまで、信号「ABCDEF−yes」および「pwroff−X7」の
動作と類似様式で動作する。
図11（図５も参照）でCTLユニット78は、論理および
カウンタモジュール700を含み、これは共通導線120を経
てスイッチモジュール702に、同じくBIC30（図５）の他
のユニットにも接続される。モジュール700はそれぞれ
に導線104、145、106および105に接続される入力端子
「clk」、「mod−on」、「pwron」および「syn−puls
e」を有する。モジュール700の出力端子「clk6」は共通
導線120およびスイッチモジュール702の「clk6」入力端
子に接続される。上記モジュール702の「read」入力端
子は導線118に接続される。スイッチモジュール702の
「inst」出力端子は命令ストローブ導線114に接続さ
れ、そして「data」出力端子はデータストローブ導線11
6に接続される。「clk」、「pwron」および「syn」信号
が、導線104、106および105を経てモジュール700に印加
される時には、入力クロックパルス（導線104）の計数
を開始し、そして６番目のクロックパルス発生毎に「cl
ock6」（clk6）パルスと呼ばれるものを発生する。これ
はさきに説明したとおり、それぞれの２進ワードのおの
おの６ビットを適正にフレームするのに役立つ。上記
「clk」パルスは、スイッチモジュール702に印加され、
そして先に説明したようにBIC30の他のユニットに印加
される。「read」信号が導線118を経てスイッチモジュ
ール702に印加される時には、その「data」出力を付勢
し、そして「真」信号を導線116に印加し、これは先に
説明したように、データを上記DLユニット82内に入れさ
せる。導線118上に「read」信号が存在しないときに、
上記スイッチモジュール702はその出力端子「inst」で
「真」信号を導線116の代わりに導線114に印加する。こ
れはILユニット80を動作させる。MODTユニット92がオン
（拡張された２進「１」の持続期間中）、かつBIC30がI
/Rユニット12に応答している時には、禁止信号が導線14
5およびモジュール700の「modon」入力端子に印加され
る。これは一時的にモジュール700を禁止し、そのアン
テナ32のBIC30による変調期間中雑音による誤動作を防
止する。
カウンタモジュール700を含み、これは共通導線120を経
てスイッチモジュール702に、同じくBIC30（図５）の他
のユニットにも接続される。モジュール700はそれぞれ
に導線104、145、106および105に接続される入力端子
「clk」、「mod−on」、「pwron」および「syn−puls
e」を有する。モジュール700の出力端子「clk6」は共通
導線120およびスイッチモジュール702の「clk6」入力端
子に接続される。上記モジュール702の「read」入力端
子は導線118に接続される。スイッチモジュール702の
「inst」出力端子は命令ストローブ導線114に接続さ
れ、そして「data」出力端子はデータストローブ導線11
6に接続される。「clk」、「pwron」および「syn」信号
が、導線104、106および105を経てモジュール700に印加
される時には、入力クロックパルス（導線104）の計数
を開始し、そして６番目のクロックパルス発生毎に「cl
ock6」（clk6）パルスと呼ばれるものを発生する。これ
はさきに説明したとおり、それぞれの２進ワードのおの
おの６ビットを適正にフレームするのに役立つ。上記
「clk」パルスは、スイッチモジュール702に印加され、
そして先に説明したようにBIC30の他のユニットに印加
される。「read」信号が導線118を経てスイッチモジュ
ール702に印加される時には、その「data」出力を付勢
し、そして「真」信号を導線116に印加し、これは先に
説明したように、データを上記DLユニット82内に入れさ
せる。導線118上に「read」信号が存在しないときに、
上記スイッチモジュール702はその出力端子「inst」で
「真」信号を導線116の代わりに導線114に印加する。こ
れはILユニット80を動作させる。MODTユニット92がオン
（拡張された２進「１」の持続期間中）、かつBIC30がI
/Rユニット12に応答している時には、禁止信号が導線14
5およびモジュール700の「modon」入力端子に印加され
る。これは一時的にモジュール700を禁止し、そのアン
テナ32のBIC30による変調期間中雑音による誤動作を防
止する。
図12において、I/Rユニット12（全体にわたる破線長
方形内に示される）は、アンテナ区分714（破線長方形
内に示される）、高周波RF区分716（破線長方形内に示
される）、および論理および制御区分718（破線長方形
内に示される）からなっている。アンテナ区分714の送
信アンテナ18に接続されるRF増幅器720があり、この増
幅器720は、適当なマイクロ波周波数（例えば915MHz）
で動作する増幅器726および発振器728からの定常RF信号
を、その下方入力端子724に供給されるRFスイッチ722で
駆動される。上記スイッチ722はその上方入力端子730に
おいて、スイッチ駆動機構732からの制御信号に従いタ
ーンオンおよびターンオフされ、上記スイッチ駆動機構
は順次タイミング論理ユニット734により導線733を経て
制御される。上記ユニット734は、中央処理装置（CPU）
740から、「send」導線736を経て送信指令を受信し、か
つ「instr（data）」母線738を経て送られるデータを受
信する。上記CPU740はケーブル20でコンピュータ22（図
示せず）に接続される。タイミング論理ユニット734
は、「data valid」導線を経てラッチ744を可能化し、
このラッチは導線746を経てCPU740に接続される。
方形内に示される）は、アンテナ区分714（破線長方形
内に示される）、高周波RF区分716（破線長方形内に示
される）、および論理および制御区分718（破線長方形
内に示される）からなっている。アンテナ区分714の送
信アンテナ18に接続されるRF増幅器720があり、この増
幅器720は、適当なマイクロ波周波数（例えば915MHz）
で動作する増幅器726および発振器728からの定常RF信号
を、その下方入力端子724に供給されるRFスイッチ722で
駆動される。上記スイッチ722はその上方入力端子730に
おいて、スイッチ駆動機構732からの制御信号に従いタ
ーンオンおよびターンオフされ、上記スイッチ駆動機構
は順次タイミング論理ユニット734により導線733を経て
制御される。上記ユニット734は、中央処理装置（CPU）
740から、「send」導線736を経て送信指令を受信し、か
つ「instr（data）」母線738を経て送られるデータを受
信する。上記CPU740はケーブル20でコンピュータ22（図
示せず）に接続される。タイミング論理ユニット734
は、「data valid」導線を経てラッチ744を可能化し、
このラッチは導線746を経てCPU740に接続される。
アンテナ区分714の受信アンテナ19に接続される入力R
F増幅器750があり、その出力は共通導線752を経て、第
１ホモダインユニット754および第２ホモダインユニッ
ト756に接続される。第１ホモダインユニット754は、増
幅器758で駆動されその入力は発振器728と同位相で導線
759を経て接続される。第２ホモダインユニット756は、
増幅器760で駆動されその入力は発振器728と90゜だけ位
相を異にする移相ユニット761を経て接続される。第１
ホモダインユニット754の出力は増幅器764の入力に接続
され、次に中間周波数（IF）フィルタ766を経て増幅器7
68の入力端子に接続される。増幅器768の出力は、検出
器770の入力端子に接続され、出力は導線772を経てラッ
チ744の第１入力端子に接続される。第２ホモダインユ
ニット756の出力は、同様に増幅器774、IFフィルタ77
6、増幅器778、検出器780、および導線782からラッチ74
4の第２入力端子に接続される。
F増幅器750があり、その出力は共通導線752を経て、第
１ホモダインユニット754および第２ホモダインユニッ
ト756に接続される。第１ホモダインユニット754は、増
幅器758で駆動されその入力は発振器728と同位相で導線
759を経て接続される。第２ホモダインユニット756は、
増幅器760で駆動されその入力は発振器728と90゜だけ位
相を異にする移相ユニット761を経て接続される。第１
ホモダインユニット754の出力は増幅器764の入力に接続
され、次に中間周波数（IF）フィルタ766を経て増幅器7
68の入力端子に接続される。増幅器768の出力は、検出
器770の入力端子に接続され、出力は導線772を経てラッ
チ744の第１入力端子に接続される。第２ホモダインユ
ニット756の出力は、同様に増幅器774、IFフィルタ77
6、増幅器778、検出器780、および導線782からラッチ74
4の第２入力端子に接続される。
上記CPU740（インテル社（Intel Corp.）パーツナン
バー87C51FAのような都合よく市場で入手できるマイク
ロプロセッサである）は、前記探索順序の命令とデータ
に従って、バッジ14の問合せと識別に必要なメモリおよ
び論理を提供する。上記CPU740は、タイミング論理ユニ
ット734を制御し、順次スイッチ駆動機構732およびRFス
イッチ722を制御する。従ってマイクロ波データ信号
（図4A、4Bおよび4C）は、RF増幅器720および送信アン
テナ18に印加される。
バー87C51FAのような都合よく市場で入手できるマイク
ロプロセッサである）は、前記探索順序の命令とデータ
に従って、バッジ14の問合せと識別に必要なメモリおよ
び論理を提供する。上記CPU740は、タイミング論理ユニ
ット734を制御し、順次スイッチ駆動機構732およびRFス
イッチ722を制御する。従ってマイクロ波データ信号
（図4A、4Bおよび4C）は、RF増幅器720および送信アン
テナ18に印加される。
前記BIC30からマイクロ波ビーム70を経た変調信号は
（図３）、アンテナ19で受信され、増幅器750で増幅さ
れ、当技術で公知の直角位相配列に接続される第１およ
び第２ホモダインユニットの754および756に供給され
る。従ってアンテナ19で受信した信号の位相に依存し
（発振器728の位相に対し）、第１ホモダインユニット7
54または第２ホモダインユニット756のどちらか一つ
（または両ユニット一緒）に中間周波数信号（例えば、
5MHz信号）をそれぞれ増幅器764およびIFフィルタ766、
ならびに増幅器744およびIFフィルタ776に印加する。こ
れらの中間周波数信号はそれぞれに増幅器768で増幅さ
れ検出器770で検出され、そして増幅器778で増幅され検
出器780で検出される。検出器770の出力および検出器78
0の出力は、拡張された「１」ビット（図4C参照）期間
中BIC30からの変調された応答に対して、時間および持
続期間（周波数ではないけれども）で対応する信号パル
スである。検出器770および780の出力は、それぞれの導
線772および782を経てラッチ744に印加される。信号が
ラッチ744の一つまたは両方の入力端子に印加されたと
仮定すると（バッジ14からの応答を示す）、導線742を
経てラッチ744にこの信号は指令しており、導線746を経
てCPU740に送られる。CPU740により受信された時には、
ラッチ744内のバッジ応答信号は、前記探索順序に従い
処理されて識別される。ケーブル20およびコンピュータ
22を経るCPU740に入るおよびCPU740からの通信は、バッ
ジ識別、当技術公知様式の各I/Rユニット12のCPU740と
コンピュータ22との間のデータ書式およびプログラミン
グソフトウエアを提供する。
（図３）、アンテナ19で受信され、増幅器750で増幅さ
れ、当技術で公知の直角位相配列に接続される第１およ
び第２ホモダインユニットの754および756に供給され
る。従ってアンテナ19で受信した信号の位相に依存し
（発振器728の位相に対し）、第１ホモダインユニット7
54または第２ホモダインユニット756のどちらか一つ
（または両ユニット一緒）に中間周波数信号（例えば、
5MHz信号）をそれぞれ増幅器764およびIFフィルタ766、
ならびに増幅器744およびIFフィルタ776に印加する。こ
れらの中間周波数信号はそれぞれに増幅器768で増幅さ
れ検出器770で検出され、そして増幅器778で増幅され検
出器780で検出される。検出器770の出力および検出器78
0の出力は、拡張された「１」ビット（図4C参照）期間
中BIC30からの変調された応答に対して、時間および持
続期間（周波数ではないけれども）で対応する信号パル
スである。検出器770および780の出力は、それぞれの導
線772および782を経てラッチ744に印加される。信号が
ラッチ744の一つまたは両方の入力端子に印加されたと
仮定すると（バッジ14からの応答を示す）、導線742を
経てラッチ744にこの信号は指令しており、導線746を経
てCPU740に送られる。CPU740により受信された時には、
ラッチ744内のバッジ応答信号は、前記探索順序に従い
処理されて識別される。ケーブル20およびコンピュータ
22を経るCPU740に入るおよびCPU740からの通信は、バッ
ジ識別、当技術公知様式の各I/Rユニット12のCPU740と
コンピュータ22との間のデータ書式およびプログラミン
グソフトウエアを提供する。
BIC30の回路はビーム16のRF信号を、高い感度、精度
および効率をもって検出かつ復調する。入力信号がたと
えマイクロ波周波数であっても、付加RF検出器（例えば
ショットキーダイオード）を必要としない。BIC30は入
力RF信号ビット流れに従ってそれ自体のクロックおよび
タイミング信号を発生するので、復号された命令および
データワード（例えば６ビットワード）は適正にフレー
ムされて正確に応答する。記載したBIC30の実施例は、
単一低コスト集積回路としてCMOS技術において完全に実
行されている。RF同調回路（アンテナ32以外）は全く必
要としない。その構成および動作によって、BIC30は休
止状態および能動状態の両方において極めて低量のパワ
ーを流す。これは、IDバッジまたは同様なタグの外形内
に適合するのに十分に小さい微小寸法電池でさえも長い
電池寿命が得られる。I/Rユニット12の回路は、その性
能に高信頼性があり、かつ費用有効性のある容易に入手
できる構成要素を用いる。I/Iシステム10は極めて高速
かつ正確で；本質的にはフェールセーフである。バッジ
14の感度およびそれらの応答モードのゆえに、ビーム16
のパワーレベルは人体の健康と安全基準よりも十分に下
である。さらに、バッジ14に記憶されたコード化情報
は、高度に安全保護されるが、電子工学的に容易に変更
できる。バッジ14内に記憶できるIDコードの数は極めて
大きい。上記システム10は、コード化情報の特定型式ま
たは量に制限されない極めて融通性がある。夛数のバッ
ジ14が遠隔位置において同時に問合わされ、かつ独特に
識別される。バッジ14は一度に１個アドレスされまたは
I/Rユニットに一つずつ物理的に配置される必要は全く
ない。
および効率をもって検出かつ復調する。入力信号がたと
えマイクロ波周波数であっても、付加RF検出器（例えば
ショットキーダイオード）を必要としない。BIC30は入
力RF信号ビット流れに従ってそれ自体のクロックおよび
タイミング信号を発生するので、復号された命令および
データワード（例えば６ビットワード）は適正にフレー
ムされて正確に応答する。記載したBIC30の実施例は、
単一低コスト集積回路としてCMOS技術において完全に実
行されている。RF同調回路（アンテナ32以外）は全く必
要としない。その構成および動作によって、BIC30は休
止状態および能動状態の両方において極めて低量のパワ
ーを流す。これは、IDバッジまたは同様なタグの外形内
に適合するのに十分に小さい微小寸法電池でさえも長い
電池寿命が得られる。I/Rユニット12の回路は、その性
能に高信頼性があり、かつ費用有効性のある容易に入手
できる構成要素を用いる。I/Iシステム10は極めて高速
かつ正確で；本質的にはフェールセーフである。バッジ
14の感度およびそれらの応答モードのゆえに、ビーム16
のパワーレベルは人体の健康と安全基準よりも十分に下
である。さらに、バッジ14に記憶されたコード化情報
は、高度に安全保護されるが、電子工学的に容易に変更
できる。バッジ14内に記憶できるIDコードの数は極めて
大きい。上記システム10は、コード化情報の特定型式ま
たは量に制限されない極めて融通性がある。夛数のバッ
ジ14が遠隔位置において同時に問合わされ、かつ独特に
識別される。バッジ14は一度に１個アドレスされまたは
I/Rユニットに一つずつ物理的に配置される必要は全く
ない。
ここに教示した装置および動作の方法は、本発明の一
般原理の説明であることを理解すべきである。本発明の
精神および範囲から逸脱することなく当業者により変更
が容易に工夫できるであろう。例えば、説明したような
６個の６ビットワード以外のコードおよびそれらの順序
は、本発明のフレームワーク内に用いられたものであ
る。さらに、本発明は、コード化物品の特定型式または
その寸法および形状、もしくは、パワー源の特定型式ま
たはその容量に限定されるものではない。本発明により
提供されたシステムは、特定周波数（マイクロ波または
その他）における動作に限定されず、または送信および
応答の特定モードに限定されるものではない。BIC30も
回路素子の特定型式、または種類または数に限定される
ものではない。
般原理の説明であることを理解すべきである。本発明の
精神および範囲から逸脱することなく当業者により変更
が容易に工夫できるであろう。例えば、説明したような
６個の６ビットワード以外のコードおよびそれらの順序
は、本発明のフレームワーク内に用いられたものであ
る。さらに、本発明は、コード化物品の特定型式または
その寸法および形状、もしくは、パワー源の特定型式ま
たはその容量に限定されるものではない。本発明により
提供されたシステムは、特定周波数（マイクロ波または
その他）における動作に限定されず、または送信および
応答の特定モードに限定されるものではない。BIC30も
回路素子の特定型式、または種類または数に限定される
ものではない。
フロントページの続き (56)参考文献 特開 平３−180793（ＪＰ，Ａ) 特開 平１−153991（ＪＰ，Ａ) 特開 平３−128534（ＪＰ，Ａ) 特開 平２−193091（ＪＰ，Ａ) 特開 平１−259478（ＪＰ，Ａ) 特開 昭61−201177（ＪＰ，Ａ) 実開 昭64−18850（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01S 7/00 - 7/42 G01S 13/00 - 13/95 H04B 7/26
Claims (16)
- 【請求項１】コード化された物品の問合せ／識別装置で
あって、 命令及びデータワードの２進ビット流れを所定周波数で
前記物品に送信し、各物品からの応答を受信する問合せ
／読取り（I/R）ユニットと、 前記各物品用の電子回路であって、 前記I/Rユニットから送られてきたビット流れを検出・
復号し、この入力ビット流れに追従してデジタルデータ
ビット及びクロック信号を前記電子回路の他の部分に印
加する入力ブロックと、 前記入力ブロックに接続され、識別コードナンバとして
複数のデジタルワードを蓄積し、入力ビット流れ中の命
令及びデータに内部応答して、受信データワードを蓄積
されている複数のワードのそれぞれと比較し、受信デー
タワードが蓄積されている複数のデータワードの１つの
データワードと一致した場合には、識別制御信号を生成
する制御ロジックデータメモリレジスタ（CLDMR）ブロ
ックと、 前記CLDMRブロックに連結され、I/Rユニットに応答し
て、受信データワードと多数の物品が同時に検出されて
各物品がそれぞれに対応するコード化情報によって一意
に識別されるような前記一つのデータワードとの一致を
確認する変調ブロックと、 を備える電子回路と、 を備えている問合せ／識別装置。 - 【請求項２】前記電子回路は、前記入力ブロックに接続
され、リセット命令を受信し、物品がI/Rユニットの識
別範囲内にある場合には、回路の他の部分を起動し、物
品がI/Rユニットの識別範囲外にある場合には、回路を
内部にごく僅かな電流しか流れない休止状態に戻すリセ
ット・ウェイクアップブロックをさらに備えている請求
項１記載の物品識別装置。 - 【請求項３】前記リセット命令は、多数の連続する二進
値「１」からなり、I/Rユニットからの他のいずれの命
令及びデータのワードも同数の連続する二進値「１」を
含まない請求項２記載の物品識別装置。 - 【請求項４】前記I/Rユニットは、二進値「０」を表現
するには、短いバーストの、二進値「１」を表現するに
は、より長いバーストのRFあるいはマイクロ波搬送波を
それぞれ送信し、二進値「１」を表現する伸長されたRF
あるいはマイクロ波バーストにより各物品に応答するエ
ネルギーを供給する請求項１〜３のいずれかに記載の物
品識別装置。 - 【請求項５】前記各物品はRFアンテナを備えており、前
記伸長されたバーストの間の所定の時間、前記I/Rユニ
ットに反応するためそれぞれのRFアンテナのインピーダ
ンスを変調することができる請求項４記載の物品識別装
置。 - 【請求項６】前記各物品は、内部電源として電池を有し
ており、前記回路は、休止状態及び活動状態において比
較的少ない電力を消費するよう構成されており、電池の
動作時間がその有効保存期間とほぼ一致する請求項５記
載の物品識別装置。 - 【請求項７】前記リセットブロックは、前記コード情報
が特定されると回路を物品がI/Rユニットの識別範囲外
に出るまでI/Rユニットに反応しないパワーダウン状態
に設定し、識別範囲外に出たら前記リセットブロック
は、回路を休止状態に復帰させる請求項６記載の物品識
別装置。 - 【請求項８】前記I/Rユニットは、命令及びデータを６
ビットワードで送信し、各物品の電気回路は、コード情
報を６個の６ビットワードで蓄積しており、リセット命
令は、６個の二進値「１」で、リセット命令のあとには
常に最下位ビットが「０」であるワードが送られる請求
項２記載の物品識別装置。 - 【請求項９】入力ブロックは、入力データが二進値
「１」の間を除いて、二進値「０」の後にクロックパル
スを発生し、リセットブロックは、リセット命令後、入
力データへの同期パルスを発生する請求項２記載の物品
識別装置。 - 【請求項１０】前記入力ブロックは、共通ゲートソース
駆動型増幅器として接続されたMOSトランジスタの第１
の対と、前記第１の対に定電流を供給するMOSトランジ
スタの第２の対とを備え、前記定電流は不平衡であり、
前記第１の対のMOSトランジスタのソースは、アンテナ
に接続されている請求項６記載の物品識別装置。 - 【請求項１１】CLDMRブロックに蓄積されたコード情報
は、所定の入力信号シーケンスに基づいて書き換え可能
である請求項１記載の物品識別装置。 - 【請求項１２】複数のデジタルワードからなるコード情
報を電気的に蓄積した多数の物品に遠隔から応答指令信
号を送信して個別に識別する方法であって、 信号到達範囲内の物体の存否を判定し、存在する場合は
各物品を休止状態から活動状態に起動して応答信号を生
成させる命令及びデータのワードをビット流れ形式の信
号として送信するステップと、 各々及び全ての物品について送信されたワードと蓄積さ
れたワード間の一致の一覧を求め、一致している場合は
該物品が応答するよう作動させるステップと、 蓄積されているワードの全てと一致する少なくとも一つ
の物品を確定するステップと、 物品全てについて一致するワードの全ての可能な組み合
わせを試すため該物品に命令及びデータのワードを送信
し、一致する組み合わせが見出されたときに該物品に応
答を指令するステップと、 蓄積されたワードの全てが一意に識別された後の各物品
とのみ通信し、該物品を他の物品を識別する間に命令及
びデータのワードに応答しない非活動状態に設定するス
テップと、 を備える物品識別方法。 - 【請求項１３】前記蓄積されたワードは、６個の６ビッ
トワードからなり、命令及びデータのワードはそれぞれ
６ビットである請求項12記載の物品識別方法。 - 【請求項１４】最上位ビットが二進値「１」を表す伸長
されたバースト信号であって、物品に信号に応答するRF
エネルギーを供給する命令を有する請求項12記載の物品
識別方法。 - 【請求項１５】前記物品は、多数の二進値「１」からな
るリセット命令で活動状態になり、他の命令及びデータ
のワードは同数の「１」を含まない請求項12記載の物品
識別方法。 - 【請求項１６】前記一意に識別された後の各物品とのみ
通信するステップは、信号到達範囲内にある限り物品を
非活動状態へパワーダウンするよう指示することを含
み、該物品は、信号到達範囲外へ出ると自動的に休止状
態に戻る請求項12記載の物品識別方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US1992/004009 WO1993023767A1 (en) | 1992-05-21 | 1992-05-21 | Electronic system and method for remote identification of coded articles and the like |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07506902A JPH07506902A (ja) | 1995-07-27 |
| JP2940562B2 true JP2940562B2 (ja) | 1999-08-25 |
Family
ID=22231072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5520146A Expired - Lifetime JP2940562B2 (ja) | 1992-05-21 | 1992-05-21 | コード化物品とその他同種類のものの遠隔識別用電子システムおよび方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0641450B1 (ja) |
| JP (1) | JP2940562B2 (ja) |
| KR (1) | KR100212870B1 (ja) |
| DE (1) | DE69230445T2 (ja) |
| WO (1) | WO1993023767A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0837412A3 (en) * | 1996-10-21 | 2002-05-08 | Texas Instruments Deutschland Gmbh | Improvements in or relating to RF-ID systems |
| GB2319698B (en) | 1996-11-21 | 2001-08-08 | Motorola Inc | Method for communicating with a plurality of contactless data carriers and contactless data carrier for use therein |
| FR2757293B1 (fr) * | 1996-12-16 | 1999-01-15 | Commissariat Energie Atomique | Procede et dispositif d'identification a distance |
| DE102004011161B4 (de) * | 2004-03-08 | 2007-08-09 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Simulation eines optisch auslesbaren Codes mit zeitgesteuerter Lichtquelle |
| MY148051A (en) | 2006-04-03 | 2013-02-28 | Kaba Ag | A method and system for data transmission |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4068232A (en) * | 1976-02-12 | 1978-01-10 | Fairchild Industries, Inc. | Passive encoding microwave transponder |
| US4242663A (en) * | 1979-02-01 | 1980-12-30 | Lockheed Electronics Corporation | Electronic identification system |
| GB8408538D0 (en) * | 1984-04-03 | 1984-05-16 | Senelco Ltd | Transmitter-responder systems |
| US4739328A (en) * | 1986-07-14 | 1988-04-19 | Amtech Corporation | System for identifying particular objects |
| FR2631725B1 (fr) * | 1988-05-20 | 1990-07-27 | Guena Jean | Systeme radio de transmission de donnees a une extremite passive |
| US4955038A (en) * | 1988-12-09 | 1990-09-04 | Dallas Semiconductor Corporation | Low-power RF receiver |
| NL8901659A (nl) * | 1989-06-30 | 1991-01-16 | Nedap Nv | Multipassysteem. |
| JP3192139B2 (ja) * | 1990-06-14 | 2001-07-23 | 三菱電機株式会社 | 非接触型ｉｃカード及び非接触型ｉｃカードシステム並びに端末装置と非接触型ｉｃカードとの間の信号伝送方法 |
-
1992
- 1992-05-21 EP EP92912571A patent/EP0641450B1/en not_active Expired - Lifetime
- 1992-05-21 WO PCT/US1992/004009 patent/WO1993023767A1/en active IP Right Grant
- 1992-05-21 DE DE69230445T patent/DE69230445T2/de not_active Expired - Lifetime
- 1992-05-21 JP JP5520146A patent/JP2940562B2/ja not_active Expired - Lifetime
- 1992-05-21 KR KR1019940704103A patent/KR100212870B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0641450A1 (en) | 1995-03-08 |
| EP0641450A4 (en) | 1997-10-22 |
| KR100212870B1 (ko) | 1999-08-02 |
| DE69230445D1 (de) | 2000-01-20 |
| EP0641450B1 (en) | 1999-12-15 |
| DE69230445T2 (de) | 2000-08-03 |
| WO1993023767A1 (en) | 1993-11-25 |
| KR950701737A (ko) | 1995-04-28 |
| JPH07506902A (ja) | 1995-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502445A (en) | System and method for remote identification of coded articles and the like | |
| US9483671B2 (en) | Methods and apparatuses to identify devices | |
| EP1683079B1 (en) | Methods and apparatuses to identify devices | |
| US7604178B2 (en) | Smart tag activation | |
| US8098159B2 (en) | RF device comparing DAC output to incoming signal for selectively performing an action | |
| CN101288085B (zh) | 选择性rf设备激活 | |
| US7612652B2 (en) | Battery activation circuit | |
| WO2002073525A1 (en) | Multi-level rf identification system | |
| JP2940562B2 (ja) | コード化物品とその他同種類のものの遠隔識別用電子システムおよび方法 | |
| EP0917088B1 (en) | Electronic circuit for receiving RF modulated digital signals | |
| WO2000003352A1 (en) | Apparatus and method for recovering data signals sent to rf tags | |
| JPH0293882A (ja) | 情報カード読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |