【発明の詳細な説明】
コード化物品とその地間種類のものの遠隔識別用電子システムおよび方法この発
明は、同時に多数の電子コード化物品を、高速(1秒のほんの一部分内に)、か
つ極めて正確で安全に(60ピリオンコード化ナンバーのどれでも正確な識別)
遠隔間合せおよび識別する高い経済性の効率的な装置および方法に関するもので
ある。
発明の背景
銀行うレジットカード、従業員識別(ID)バッジ、コード化タグおよびその地
間種類のものは、しばしばその表面に磁気ストリップがある。会計状態、従業員
識別ナンバー、エントリ許可その他のようなコード化情報が、後続の検索と使用
のためにストリップに記録される。カードの情報を読取るために、適当なカード
読取り装置内に、カードは物理的に配置されねばならない。所定カード読取り装
置により一度に唯1枚のカードが読取られ、しかもカード読取り装置に各カード
を直接持って行く必要がある。カードのこの方法の識別は極めて低コストのカー
ド符号化の利点があるが、カード読取り装置内へ物理的挿入を必要とし、順々に
一度に1枚読取るカードの待ち行列を必要とする重大欠点がある。
鉄道車両カードのような移動物体の遠隔識別用の種々のシステムが過去に開発さ
れた。最も簡単なシステムの一つは、各車両の側面に付けられた光学バーコード
を用いる。車両が所定位置を通過する際に、電子モニタが少し離れたところから
レーザービームを投射して、上記バーコードを走査する。上記モニタはバーコー
ドが走査されるにつれてレーザビームから反射された光をピックアップして、特
定車両のコードに相当する電子信号を生じる。このようなシステムは、少し離れ
たところから急速にコード化物体を(バーコードを介して)読取ることができる
が、霧、はこり、その地間種類のものが反射されたレーザ光を妨げる時には、上
記システムは不正確または動作できなくなる。目的どおり動作する時でも、この
システムは、ある狭い角度内の光学バーコードに衝突しそして適正に反射される
レーザ光ビームにたよっている。
遠隔間合せ/識別(1/I)システムにおけるデータ通信リンクとして高周波の
使用はまた公知である。「マイクロ波タグ識別システム」と題する論文、ダニエ
ルディーモーイニによるpp589−610. アール・シー・エイ レビュー
、44巻 1983年12月(”Microwave Tog Identif
ication SYstems″by Daniel DMawhinney
、pI)、589to610.RCA Review、Vol、44.Dece
mber 1983.)は、マイクロ波周波数を用いる上記システムの種々の種
類を詳細に論じている。この論文が指摘しているように、識別すべきコード化物
体(バッジ、タグその他のような)は、「受動型」、「駆動型」、および「能動
型」として類別される。「受動型1タグの一例は、光学バーコードを有するもの
である。「駆動型」であるタグの簡単な一例は、間合せ高周波(RF)信号で付
勢される時に不コード化応答信号を出すダイオードおよび同調回路を有するもの
である。「能動型」タグの一例は、それ自体の電源(通常電池)を有するもので
ある。間合された時に、能動型タグは、独自にタグを識別するのに役立つコード
化信号を送信することにより応答する。受動型タグの欠点は、RF倍信号それら
のおのおのを遠隔間合せかつ独自に識別することが相当に困難なことにある。同
様に駆動型タグは、多少または幾分かこれらと同じ欠点があり、さらにその応答
に駆動型タグを適当に付勢するために間合せRF倍信号、相当な量の電力を供給
する必要がある。上記RF倍信号受動型タグ手段を付勢するのに十分なだけ強力
であるというこの要求は、その適用においてそのようなシステムは、高周波無線
フィールドエネルギーが存在するところの人体安全に関するゆえに、また米国連
邦通信委員会(FCC)無線送信規制のゆえにきびしく制限される。他方「能動
型」タグは、過去においてかさ高く、そしてタグ回路により比較的大量の電力が
消費され、かつ小型電池の制限されたパワー容量のために限定された動作寿命で
あった。前記論文に記載された能動型タグを用いるマイクロ波システムにおいて
は、タグ自体が比較的コスト高で、用いられるコード組合せの数は限定されてい
た個人のIDバッジその地間種類のものを間合せるために、マイクロ波ビーム(
健康および安全限度よりも十分に低いビームパワーを有する)を用いることが種
々の理由から望ましい。マイクロ波信号は比較的短かい波長を有するので、方向
性のビームに集束することが容易である。このようなビームは普通の衣服を容易
に通過できるので、個人のポケット内に携帯している時でもバッジを検出かつ識
別できる。さらに、方向性ビームは望ましくない反射、または他の種類の干渉で
混乱させられることもほとんどない。その上に、単数または複数のバッジを間合
せかつ独自に識別するための極めて大量のコード化情報が、非常に短時間でマイ
クロ波信号を介して送られる。しかし電子コード化バッジを低パワーマイクロ波
ビームと共に使用にするには、バッジは、マイクロ波周波数に優れた入力感度を
有していなければならないし、また実際問題として極めて大量のコード組合せ(
例えば数百刃)を収容できなければならない。そして微小電池で長時間(多数年
)動作するために、回路は極めて低い平均電流(例えば、実質上1マイクロアン
ペア未m)を流さねばならない。これらの組合わされた物体は以前に経験したこ
とがない。
「個人追跡システム」と題する論文、マツクイーハン、プロストハンペルとモー
イニによるpp、57−63.アール・シー・エイ エンジニャ2B−6゜19
83年11−12月(“Personnel−Tracking System
、” by Mc Eachern、Prost、Hampel and Ma
whinney、pp、57to63.RCA Engineer、28−6、
Nov−Dec、1.983)には、著者たちは独自にコード化した電池電源バ
ッジ(信用証明書)が、各使用者に発行される、マイクロ波ベース追跡システム
を記載している。これらのバッジは16周波数変調トーンを有する10.5GH
zマイクロ波搬送波で聞合わされる。各バッジはこれらのトーンの1つをモニタ
するようにセントされ、検出と同時に200−300MHzの範囲内の予め割当
てられた8個の周波数の1つで、64タイムスロツトの1つでリターンパルスを
送る。所定位置の多数のバッジがこのように全部まとめて間合わされ、1つずつ
分離して識別される。しかしこのシステムは、約8000コードの組合せしかで
きず、そしてバッジ内電池は、バッジの電子回路による大きい電流ドレーンのた
めに約3ケ月しか持たない。
米国特許第4.912.471号に記載されたマイクロ波識別システムは、補助
低周波付勢フィールド(例えば25kHz)により分離して(瞬間的ではあるが
)パワーを与えられるコード化「目標」 (電子コード化デバイス)を有する。
この目標は補助付勢フィールドから受けた内部蓄積電力を使用して、間合せ装置
が不変調マイクロ波ビーム(915MHz)で上記目標を走査する時に、間合せ
装置にそのコード化情報を送る。上記目標は、目標内の記憶装置に記憶されたコ
ード化情報に従って、その受信アンテナのインピーダンスを変える。このように
して上記目標アンテナから反射された、コード変調マイクロ波信号は上記間合せ
装置に送られて、信号が受信されかつ復号される。上記間合せ装置から上記目標
までデータの送信は(不変調マイクロ波ビーム自体以外には)ない。このシステ
ムに用いられるマイクロ波ビームは低パワーレベルを有しくFCC規制内)、そ
して所定目標は大量のコード組合せを収容することができる。しがしこのシステ
ムの使用に関する重要な規制は、一度に1目標だけを間合せ、かつ識別できるこ
とである。上記システムは同時にすべての多数目標を操作できない。さらに上記
システムは比較的複雑、がっコスト高である。
上記システムの限界、規制および欠点の、もしすべてでないにしても大部分を克
服する電子間合せ/識別(1/l)システムを提供することが望ましい。この目
的のため、バッジ、タグその地間種類のもののようなコード化物品は、電池ので
きるだけ長い貯蔵寿命の時間(例えば、4年またはそれ以上)微小電池で動作す
る超低電力消費、極低コスト、前記FCC規制および健康と安全基準により許さ
れる限度より十分低いRFフィールドパワーレベルで信頼性のある動作を提供す
るために適当な周波数(例えばマイクロ波)における優れた感度、コードの遠隔
再書込みと共に大量のコード組合せ、超安全保護コード記憶を操作する能力、多
数の異なる物品が同時に(1秒のほんの一部分内に)遠隔間合され、かつ他のも
のが残って、しかも小サイズの間、各物品が独自に識別される能力をもたなけれ
ばならない。
上記物品と共に用いる間合せ/読取り(1/R)ユニットは、無線(マイクロ波
)送信およびデータコード化および復号化のため低コストの既製の構成要素を使
用し、無線周波数(サイトライセンス要求なし、健康ハザードない極めて低パワ
ー符号化信号を送信および受信する能力をもち、同時に(1秒のほんの一部分向
に)多数の物品を間合せ/識別するための独自算法で動作する能力、R8−23
2、ウェイガント(Weigand)、Track 2ABA等の各種コード書
式の入力/出力(110)インタフェース、および新しい識別データで物品を遠
隔プログラムを作成する能力をもつことがまた望ましい。
発明の摘要
本発明の一態様によれば、個々のIDコードナンバーが電子記憶されている、単
数または複数の物品と共に、I/Rユニットがマイクロ波ビームを用いて遠隔動
作する、電子I/Iシステムが提供される。各物品は微小寸法電池による自己出
力型であり、その電子回路は平均して極めて僅かな電流しか流さないので、物品
の動作寿命は事実上その電池の貯蔵寿命である。物品の存在を検出すると同時に
、上記1/Rユニツトは、独自の検索順序に従って全部−緒にこれらを間合せ始
める。各物品の特定IDナンバーは、複数の2進「ワード」 (例えば、6個の
6ビツトワード)として物品内それぞれの記憶位置内フラグメントに記憶される
。l/Rユニットが物品に間合す時には、上記1/Rユニツトから送られたコー
ドワード(データ値)が、物品の記憶位置の1つまたはそれ以上に記憶されたコ
ードワードと整合する時はいつでも、物品の1つまたはそれ以上のものが上記I
/Rユニットに応答する。可能性のあるコードワードおよび位置をすべて検索し
た後、少なくともlバッジ(物品が正しいIDナンバーをもっていると仮定して
)のワード位置のおのおの内に記憶された少なくともlコードワードを上記■/
Rユニットは識別した。I/Rユニットは次に、識別したばかりのコードワード
の起こりうる組合せが、各種物品のそれぞれのワード位置に整合される探索順序
を続行する。各物品のIDナンバーはこのように独自に識別される。識別された
後、物品はI/Rユニットからの指令により「パワダウン」された後、一つずつ
全残留物品もまた迅速に識別されるように非活動のままである。このI/Iシス
テムは、高い効率と高速で動作し、かつ高い正確度と安全保護性がある。
本発明の他の一態様によると、物品の電子回路は相補形金属酸化膜半導体(CM
OS)技術を用いて実現される。上記回路はI/Rユニットからバッジ内小アン
テナを経て受信したデジタルワード命令およびデータ値に従って動作し、かつ1
/Rユニツトがそのマイクロ波ビームを送信しつつ、このアンテナのインピダン
スを変調することにより適切な時に上記1/Rユニツトに応答するように設計さ
れる。本発明の重要な特徴は、電子回路の入力素子が、I/Rユニットから物品
へ送信されるマイクロ波信号を、極めて低電圧レベルで検出および復調するため
独自に配置される。容易に操作されたビットワード書式のコード化情報(命令お
よびデータワード)は従って物品の残余の回路に適用される。この設計は上記物
品の製造および品質保証を大幅に単純化し、かつそれらの小型化、長寿命、およ
び費用有効性に寄与している。上記電子回路は広い周波数範囲にわたって動作が
でき、かつマイクロ波信号として通常分類される信号のみに限定されるものでは
ない。上記回路は事実上その入力に印加される「DC」 (直流)レベル人力2
進信号に応答する。
本発明の他の一態様によると、I/Rユニットは1またはそれ以上の物品と共に
動作すると同時に、事実上誤差なし動作を与えるような方法で本発明の独自の探
索順序を用いるように設計されている。I/Rユニットは、物品と繰返し相互作
用するため、コード化命令とデータ指令の独特のセットを用い、物品は本質的に
完全な正確度とコード安全保護に関し個々に識別される。
本発明はまたコード化物品を間合せ/識別する電子装置を目的としている。上記
装置はI/Rユニットおよび複数のコード化物品を含んでいる。上記1/Rユニ
ツトは物品に対して適当な周波数で、命令の2進ビツトおよびデータワードの流
れを送信し、そして各物品からの応答を受信する。上記物品のおのおのには識別
コードナンバーをデジタルビットとして記憶する回路がある。各物品の上記回路
には、上記!/Rユニットからの入力のビット流れを検出および復調する手段(
装置)、および入力のデジタルワードをフレーム指示するビット流れに従属した
クロックおよびタイミング信号を発生する手段(装置)がある。上記回路は上記
ビット流れの命令およびデータワードに内部で応答し、物品のコードナンバーが
独自に識別され、しかもそのように識別される時には、多数の中で孤立して物品
が単独で上記!/Rユニットと通信するように、選択された時に上記1/Rユニ
ツトに外部で応答する論理手段をもっている。
本発明はまたコード化物品用電子回路を目的としている。この回路は入力検出/
復調器(D/D) 、複数のデジタルワードとコード化情報を記憶するメモリ手
段(装置)、論理と制御回路、および信号手段(装置)を含む。上記人力D/D
は、入力デジタルワードマイクロ波信号を検出し、そしてゲート共通ソース駆動
型増幅器として接続される第1対の金属酸化膜半導体(MOS)トランジスタを
有し、トランジスタの1つのソースはマイクロ波信号用入力に接続される。上記
D/Dはまた上記第1対のMOSトランジスタに不均等な事実上一定電流を供給
する第2対のMOS)ランジスタを有する。上記D/Dはデジタルワードマイク
ロ波信号に対応する2進「Ojまたは「l」パルスを発生する。上記メモリ装置
はコード化情報を複数デジタルワードとして記憶する。上記論理と制御回路は、
上記D/Dおよびメモリ装置に接続され、マイクロ波信号からのデジタルワード
を上記メモリ装置に記憶されたワードと比較する。上記信号装置は、論理と制御
装置に接続され、マイクロ波信号のデジタルワードと記憶されたワードとが整合
する時に応答信号を発生する。
本発明はまたマイクロ波信号用MOS検出器を目的としている。この検出器は、
第1および第2M0Sトランジスタ、第1および第2制御電流源、第1コンデン
サおよび第2コンデンサを含む。上記第1および第2M0Sトランジスタは、ゲ
ート共通ソース駆動型増幅器として、上記第1トランジスタのドレーンに接続さ
れる2つのトランジスタのゲートに接続され、第1トランジスタのソースは第1
電圧レールに接続され、第2トランジスタのソースはマイクロ波信号の入力に接
続される。第1および第2制御電流ソースは等しくない電流を第1および第2M
0Sトランジスタに供給する。上記第1コンデンサは、第1トランジスタのドレ
ーンと上記第ル−ルとの間に接続され:そして第2コンデンサは第2トランジス
タのドレーンと上記第ル−ルとの間に接続される。第2コンデンサの電圧は、マ
イクロ波信号のない時に休止値を示し、マイクロ波信号の各サイクルによって僅
かな量増分的に変化し、これによりマイクロ波信号の十分な数のサイクルの後上
記電圧を事実上変化させる。
本発明はまた、複数のコード化デジタルワードが電子的に記憶されている物品を
、遠隔間合せ/識別する方法を目的とする。上記方法は、少なくともl物品の存
在を決定するため、存在する各物品および全物品に、命令のビット流れおよびデ
ータワードを送信することのステップを含む。次のステップは、各物品および全
物品に記憶された複数のコード化ワードの値のあらゆる可能性のある組合せを通
して順序に整列させることである。次のステップは、各物品および全物品の、送
信ワードと記憶ワードとの間に見られる整合を作表すること、および整合が見ら
れる時に物品により応答することである。次のステップは少なくとも一物品がそ
の全記憶ワードに整合することを決定すること:および次のステップは、応答し
た全物品の整合したワードの全可能性のある組合せを処理するため、物品に命令
およびデータワードを送信することである。最終ステップはそれぞれが独特に識
別される時に一つずつ物品によりて応答されることである。
図面の簡単な説明
図1は少なくともl無線周波数(マイクロ波)I/Rユニットおよび多重コード
化バッジを使用するI/Iシステムの略示図であり;図2は上記バッジをほぼ普
通サイズで示す、バッジのX線類似の図であり;図3はI/Rユニットおよび図
1のシステムの単一バッジの極めて簡易略示図であり。
図4A、4Bおよび4Cは、間合せ/受信ユニットからバッジへ送信された異な
るコード化RF信号を示し;
図5は、バッジの電子回路の詳細略示線図であり;図6は、D/Dユニットのト
ランジスタおよび他の素子の電子回路図であり:図7は、図6のD/Dユニット
の一部分の動作を略示する電流および電圧線図であり;
図8は、図6のD/Dユニット一部分の動作をさらに示す電圧および時間線図で
あり;
図9パートA、B、C,D、 E、Fはバッジの回路内のある電圧および時間関
係の略示線図を示し;
図1Oは、バッジの回路の一部分の略示線図であり;図11は、バッジの回路の
他の一部分の略示回路図であり:そして図12は、上記1/Rユニツトの略示回
路図である。
詳細な説明
図1において、I/IシステムlOは、■または2以上の間合せ/読取り(■/
R)ユニット12、l又は2以上のバッジ14、それぞれ送信および受信アンテ
ナ18および19、および中央コンピュータ22を含む。上記1/Rユニツト1
2は適当な無線周波数またはマイクロ波周波数(例えば、915MH2または5
.8GHz)で動作し、そしてマイクロ波(無線周波数)ビーム16を送信する
。上記バッジ14(独自に個々の従業員を識別)は内部電源あり、かつ選択され
た位置に置かれたT/Rユニット12の方向性アンテナ18から送信されたそれ
ぞれのビーム16により間合はされる。さらに、各1/Rユニツト12は、送信
アンテナ18によく似ている受信アンテナ19をもっている。上記1/Rユニツ
ト12はそれぞれケーブル20を経て卓上コンピュータ22に接続される。■/
Rユニット12からマイクロ波ビーム16を介して間合されるコースにおいて、
同一ビーム16の一部分を上記T/Rユニット12の受信アンテナ19に反射し
返すことにより、バッジ(単数または複数)14は電子的に回答する。上記バッ
ジ14はこのようにそれぞれにコード化され電子的に記憶されたIDナンバーに
従って、それ自体独自に識別する。簡単に説明されるように、各バッジは6゜ピ
リオン以上の異なるナンバーの任意の1つでコード化することができる。例とし
て、5個前後の異なるバッジ14は一度に20ミリ秒よりも少ない間にそれぞれ
のI/Rユニット12によって間合わされそして識別される(検出の範囲内にあ
る時)。バッジ14が識別されるや否や、その電子回路は非活動すなわち「パワ
ダウン」状態となるので、上記バッジが(−たび識別されると)それぞれのビー
ム16の範囲内に残る限り、上記バッジ14は上記I/Rユニット12に応答を
継続しない。保持する力に加え、下記に詳述するように、これは同時に存在する
多数のバッジ14の識別を容易にする。−たびバッジ14が上記ビーム16の範
囲外に移動すると、上記バッジの電子回路はそれ自体自動的に休止状態に戻り、
その内部電源からは無視できるほどの電流しか流さない。しかし休止状態にあっ
ても、バッジ14はビーム16に対し大きい入力感度をもっているので、上記バ
ッジはビーム16の非常に低いパワー密度レベルを検出および応答できるように
残っている。例として上記1/Rユニツト12の送信アンテナ18直前のビーム
16のパワー密度はたったの約0.3mW/cm”で、健康および安全基準によ
るレベルセットのたった10分の1である。バッジ14内体の位置におけるビー
ム16のパワー密度は事実上低い。
図2について説明すると、本発明の代表的バッジ14の構成部品(普通サイズよ
りもやや大きい)が示される。これらの部品はバッジ集積回路(BIC)30、
アンテナ32.極薄電池34.絶縁基板36(プリント回路PC盤等)、および
外部プラスチック体38からなる。上記バッジ本体38は、その中に囲まれる部
品の説明のため、透明として示されているが、上記本体38は事実不透明プラス
チックにすることもできる。上記BIC30は、簡潔に詳細を説明すべき本発明
の重要特徴に基づいて、単−ICチップとして相補金属酸化膜半導体(0MO8
)技術で完全に実行できる。そういうものとして、上記BIC30はI/Iシス
テムlOのバッジ14の動作に要求される、完備した電子回路を含む。従って上
記バッジ14は高い費用有効性がある。上記BIC30は上記絶縁基板36上に
取付けられて、アンテナ32のそれぞれの端部に端子4oおよび42で接続され
る。例としてアンテナ32は915MHzビーム16の周波数に同調される、半
波長折返しグイポールの変型である。アンテナ32は基板32上にプリント回路
トレースとして形成されて、図のように「U」形に構成される。他のアンテナ形
式ループまたはバッチなど同様に適している。バッジ本体38の厚さは寸法44
によりその右縁に沿って示され、そして電池34の厚さよりも僅かに大きいだけ
である。例として上記電池34は僅か約30m1lsの厚さで定格3■、そして
50mA−hrの容量をもつリチウム電池にできる。上記電池の+、−1端子は
それぞれ基板36上のバッド46および47に接続され、次にBIC30のパワ
ー入力端子(図1に示されず図2に示す)に接続される。BIC30の平均電流
ドレーンは非常に低いので(例えば事実上1マイクロアンペアよりも低い)電池
34の有効寿命は、実際上その貯蔵寿命である(例えば4年または4年以上)。
上記BIC30、アンテナ32、および電池34は基板36上に極めて容易に取
付けられそして図示のように共に接続されることに注意すべきである。これらの
4部品はあらゆるバッジ14に同じで、部品(特にBIC30)はバッジ本体3
8が組立ておよびシールされる前に各種ステージにおける適正機能を検査できる
。従ってバッジ14の製造および組立は非常に簡単で、高品質と均一性が保証さ
れる。それぞれのIDコードナンバーが上記バッジ14内に続いて電子的に書込
まれる。バッジI4の記憶されたコードナンバは所要時はいつでも再書込みされ
る。
図3について説明すると、I/Iシステム10の省略かつ単純化した略示回路が
示される。このシステムは、そのビーム16と共にI/Rユニット12、送信ア
ンテナ18、受信アンテナ19、そしてBIC30,遠隔アンテナ32、および
バッジ14の電池34(バッジ本体はここに示さず)。上記ビーム16は遠隔ア
ンテナ32で受信され、そしてRF電圧はBIC30(図3の閉鎖線長方形内に
示され)の端子42に入力信号として印加される(図2も参照)。上記電池34
の正端子は端子+VDDに結合される導線48に接続され、そして電池34の負
端子は地電位に結合されている基準端子(REF)に結合される導線49に接続
される。上記BIC30(便利に単−CMOSチップ)の回路は、ここに略示さ
れる検出/復調ブロック5o、リセット/ウェイクアップブロック52、制御/
論理データメモリ・アンド・データレジスタブロック54、および変調ブロック
56のブロックで配列される。上記ビーム16に関し入力コード化信号(簡単に
詳細を記載)は、常にターンオフのブロック5oで検出および復調される。上記
BIC30の他の部分は、ビーム16の範囲にない時には、ターンオフされる。
上記1/Rユニツト12がらの「リセット」命令がブロック5oで正しく検出か
つ復調される時には、ブロック5oが[リセットデータワードを経路6oを経て
リセット/ウェイクアップブロック52に印加し、順次パワーオン信号を経路6
2を経て制御/論理データメモリ・アンド・データレジスタ54に印加する。上
記ブロック50からのビットデータとクロック信号は経路64および66を経て
ブロック54に印加され、ここでターンオフされた後I/Rユニット12がらB
IC30によって受信される命令およびコード化「ワード」に応答する。例とし
て、特定バッジ14が割当てられる従業員用識別バッジは、上記BIC30のブ
ロック54に6個の記憶レジスタ内(AからFまでとして識別されるが、図3に
は示されず)の6個の6ビソト「ワード」の形式である。この36ビツトナンパ
を識別するため60ピリオン10進数以上の中の任意の1つであるものを、T/
Rユニット12は各バッジ14を−「ワード」ずっ間合せる。BIC30は次に
、ブロック54から経路68を経て変調ブロック56の動作により、上記バッジ
I4が完全にそれ自体識別されるまで、適当な間隔で上記I/Rユニット12に
回答する。I/Iのこの反復的手順は間もなく詳記する。−たび特定バッジ14
が識別されると上記1/Rユニツト12がらの命令で上記BIC30はそれ自体
「パワーダウン」状態に保持され、BIC30はI/Rユニット12にもはや応
答しなくなる(バッジが上記ビーム16の範囲内に残る限り)。バッジ14がビ
ーム16の範囲から出るとBIC30はそれ自体自動的に「リセット」し休止状
態になる(検出/復調ブロック50はオンのまま)。上記BIC30はその後、
I/Rユニット12から次に「リセット」命令を受信する時には、再びウェイク
アップ(すなちわ、完全に起動)される。
例として、図1に1または2以上のバッジ14を識別するコースにおいて、■/
Rユニット12によってBIC30に発せられる各種命令およびリセット指令が
示される。上記命令は6ビツト2進「ワード」の形式である。データおよび他の
ワード(示さず)も6ビツト2進ワード形式である。
I Power−down on match 一致でパワダウン POWER
DOWN 000111 72 UncondiLional 無条件パワダウ
ン PDOWNNOW 001111 15power−down
3 Lock write 書込みロック LOCK 001110 144
Set A−fiag on match セットCフラグ 5ETA 010
000 165 Set B(iag on match セットCフラグ 5
ETB 010010 186 Set C−fiag on match セ
ットCフラグ 5ETC010100207Set D−fiag on ma
tch セットCフラグ 5ETD 011000 248 Set E−fi
ag on match セットCフラグ Sll!TE 011010 26
9 Set F−fiag on match セットCフラグ 5BTF 0
11100 2810 Write A−word 書込みA・ワード WRI
TtlA 010001 1711 Write B−word 書込みB・ワ
ード WRITEB 010011 1912 Write C−word 書
込みC・ワード WRITEC0101012113 Write D−wor
d 書込みD・ワード WIIIITHD 011001 2514 Writ
e E−word 書込みE−ワード WRITII!E 011011 27
15 Write F−word 書込みF−ワード WRITEF 0111
01 2916 Llnlock write 書込みアンロック υNLOC
K 010110 2217 Data word follows データワ
ード後続 DATAWORD 011110 3018 Modnlate o
n A Inatch A一致で変調 MODA 100000 3219 M
odnlate on B match B一致で変調 MODB 10001
0 3420 Modnlate on CWnatch C一致で変調 MO
DC1001003621Modnl、a+e on D match D一致
で変@ MODD 101000 4022 Modnlate on E g
latch E一致で変調 MODE 101010 4223 Modnla
te on F glatch F一致で変調 MODF 100110 44
24 Unconditional 無条件変調 MODALL 100110
38+nodulate
25 Modnlate on AB一致で変調 MODA[l 100001
33AHmatch
26 Modnlate on ABC一致で変調 MODABC100011
35^BCmatch
27 Modnlate on ABCD一致で変調 MODABCD 100
101 37ABCD match
281Jodnlate on ABCDE一致で変調 MODABCD[!
101001 41^BCDE match
29 Modnlaje on ABCDEF一致で変調 MODABCDI!
F 101011 43ABCDEF match
30 Modulate on any match任意一致で変調 MODA
NY 101110 4631 Re5et リセット RESET 1111
11 63表1は線番号によりその第1欄に、BIC30と共に用いられる命令
集合を構成する31機能を列挙する。第2tlllは命令の機能的説明である。
第3tlllは命令を参照するのに用いられる簡略記憶を与える。第4欄は命令
の6ビツト2進ワードを与える。これは上記1/Rユニツト12からバッジへ逐
次送信されるビットワードである。特に、この作表において、第4欄において最
上位ビット(MSB)が最初に与えられ、最下位ビット(L S B)が最後に
与えられることに注意されたい。最終(第5)欄は2進コードに等価の10進数
を与える。
上記命令は2大グループに区分される応答を必要としないBIC30への指令で
あるもの、およびBIC30に対し質問の形式で応答を生じるものである。後者
は変調指令と呼ばれる。全変調指令は10進値と32を有し、換言すれば、2進
ワードの最上位ビットMSBは常にfijである。
下記に述べるものは、表1に列挙した各種命令の機能の説明である。
線番号31、リセット(RESET):リセット指令はBIC30をその正規休
止状態から初期パワアップするのに用いられる。BIC30内のリセット動作は
、リセット指令がビーム16の範囲内に来る時に生じ、次いでそれらが1ワード
(11111,1)の全部分であるか、2つの隣接ワード(例えば、01001
1.111100)間の分割かにせよ少なくとも一列に並んだ6個のrlJを受
信する。このように6個の連続した「l」はリセット命令の部分として以外送信
されることはない。リセット機能はまた6ビツト命令分離文字を、入力の直列ビ
ット流れと同期(ワード同期)させるために、上記BIC30のビットおよびワ
ードクロックを初期設定する責任がある。このことはリセット命令に続く次のワ
ードの最下位ビットとして常に「0ノを送信することにより達成される。残る3
0命令(リセット以外)のビットパターンは、上記リセット条件(6以上の隣接
「l」)が命令の任意の逐次組合せにより生じ得ないように保証するために割当
てられている。
線番号23、無条件変調(MODALL):この指令はBIC30に変調ブロッ
ク56を即時ターンオンさせ、これにより上記I/Rユニット12に応答させる
。この指令はバッジ14の存在または不在の単純テストのためI/Rユニット1
2により用いられる。
線番号17、データワード後続(DATAWORD):この指令は、BIC30
に、それによって受信される次のワードを命令としてでなくデータ値として処理
するように命令する。従ってこの指令受信後上記BIC30により受信される次
の6ビツトは、BIC30のIDコードレジスタとの後続比較動作のため用いら
れるデータレジスタ内に記憶される。後に続くデータワードは0から62までの
任意値にできる。63という値(111111)はリセット動作を引き起こすの
でデータとして決して用いられない。
線番号30、任意一致で変調(MODANY):この指令はBIC30に、その
データレジスタの内容と、レジスタA−Fとして呼ばれる6個のIDコードワー
ドレジスタのおのおのとを比較させる。上記変調ブロック56は、もしも少なく
とも1個の一致があればターンオンする。MODANYはバッジ14の6個の6
ビツトワイドコードワードのどの中に、どんなデータ値(0から62まで)が存
在するか迅速に発見するため、探索算法の最初のバスに用いられる。
線番号 18−213: A一致で変調 (MODA):B一致で変調 (MO
DB):
C一致で変調 (MODC):
D一致で変調 (MODD):
E−敢て変調 (MODE):
F一致て変調 (MODF):
このグループの指令は、BIC30に、データレジスタの値が指令により特定さ
れた特定フードレジスタ(A −F)と一致するときにだけ上記変調ブロック5
6を起動させる。例えば、もしもBIC30のIDコードメモリレジスタ(A〜
F)が値+2−15−30−15−45−27を含みそしてデータレジスタが値
15をロードすると、上記MODA、MODC,MODE、及びMODF指令は
無応答であるが、上記MODBおよびMODDは両方ともrYesJ応答を生じ
る。これらの指令は上記MODANY指令と共に探索算法の最初のバスに用いら
れる。MONDAMYへの応答はI/Rユニット12だけに電流データ値が若干
のBIC30のIDコード内に存在することを表わし、そこでT/Rユニット1
2はどのレジスタがデータ値に一致するか正確に決定するためにMODAF指令
のおのおのを送る。
線番号 4〜9: セット Aフラグ (SETA):セット Bフラグ (S
ETB):
セット Cフラグ (SETC):
セット Dフラグ (SETD):
セット Eフラグ (SETE):
セット Fフラグ (SETF):
このグループの各指令は、もしもデータレジスタ内の値が対応IDコードワード
に一致すれば、上記BIC30内に対応電子「フラグ」 (ラッチ)をセットす
る。例えば、もしもH)コードのAワードが45ならば指令シーケンスDATA
WORD、45,5ETAでAワード一致フラグをセットする。このフラグは後
続5ETA指令がこれを変えない限り、指令のつづきに関係なくセットのまま残
る。これらの指令は特定IDコードレジスタが先に一致したことを、BIC30
に〔記憶」させる。l/Rユニット12はデータレジスタの内容を次に変化でき
て、一致の組合せを検査する(下記参照)。上記5ETA−F指令はまたIDコ
ードブロクラミング順序の一部として用いられる(下記参照)。
線番号 25−29: AB一致で変調 (MODAB):ABC一致で変調
(MODABC):ABCD一致て変調 (MODABCD):ABCDE一致
で変調 (MODABCDE):ABCDEF一致で変調(MODABCDEF
):これらの指令は上記BIC30を多重IDコードレジスタの一致に応答させ
る。MODABは、AフラグとBフラグの両方ともセットされると変調ブロック
56(図3)を起動する。もしこれが生じるとI/Rユニット12はバッジの3
6ビツトIDコード中の最初の12ビツト(ワードAとB)をrknows」し
ている。もしもA−、B−、およびC−フラグがセットされると、事実I/Rユ
ニット12がIDコードの最初の18ビツトを有することを示す応答を呼び出す
。
MODABCD、MODABCDE、およびMODABCDEF、すべて同様に
作業する。上記BIC30がMODABCDEF指令にryes」の応答を与え
る時には、I/Rユニット12はBIC30の36ビツトIDコードを完全に決
定したことに注意すべきである。
線番号1、一致でパワダウン(POWERDOWN):この指令は、識別された
、すなわちすべての一致フラグがセットされたバッジ14を選択的にターンオフ
するのに用いられる。そこでバッジ14は全後続指令に応答することを禁止され
る。このことは多重のバッジ14から同時応答を解決するために探索算法(後続
)の第2バス中に必要である。この指令はBIC30内へRESET指令さえも
禁止し、多重問合せを防止するために(1/Rユニツト12のRFフィールドの
範囲内にある間)識別されたバッジ14を非活動状態に保つ。このリセット禁止
機能がなければ、バッジ14は毎秒多数回間合せ/識別されシステム性能を妨害
する。これはまた長期間にわたつて1/Rユニツトの範囲内にもしも上記バッジ
14が残されると仮定すれば電池寿命は減るであろう。BIC30のリセット回
路は、−たびBIC30が時間切れ、すなわち約150マイクロ秒間のビーム1
6の検出RFパルスの停止、により、RESET指令検出を再可能にされる。
線番号2、無条件パワダウン(PDOWNNOW):この指令はBIC30を即
時パワダウンして、さらに指令復号を禁止する。他の点においては、POWER
DOWNO令に類似している。
線番号3、書込みロック(LOCK):線番号16、書込みアンロック(UNL
OCK):これらの指令はBIC30に対するIDコードプログラミング順序期
間中に用いられ;UNLOCKは上記順序の開始時に出されて、LOCKは順序
の終る直前に送られる。
線番号10−15: 書込み A・ワード (WRITEA):書込み B・ワ
ード (WRITEB):書込み C・ワード (WRITEC):書込み D
・ワード (WRITED):書込み E・ワード (WRITEE):書込み
F・ワード (WRITEF):これらの指令はIDコードプログラミング順
序期間中に用いられる。各指令はBIC30のどのコードワードレジスタが実際
の書込み動作により影響を受けるかを特定する。
ノーオペレーション指令、rNo−OpSJ (NOP2.N0P4.N0P8
)は用いられるが、表1には示されない:これらの指令(000010,000
100,および001000)はBIC30に無動作をつくる。実際に上記任意
の他の指令で示されない任意のビット順序はまたNo−0pであるが、これらの
3指令は明らかにそのように限定されている。No−0psは下記のある違法指
令順序を避けるために用いられ、そしてこのために上位ビット位置および下位ビ
ット位置にNo−0p指令をゼロと共に用いることは有利である。
違法指令制約:上記BIC30の論理設計の性質により、ある指令組合せは所期
の成果を生ぜず、避けられるべきである。これらの周囲の事情が持ち上がる条件
は、下記のとおりである。
(1)リセットは6個の連続的なrlJがBIC30により検出されるといつで
も起こる。リセット動作(そしてフレームまたはワード同期)は、6個のrl」
のRESETストリングの後に最初の「0」ビットが検出されるまで実際に起こ
らない。従ってもしもRESETにすぐ続く指令が、最下位ビットに1個または
2個以上の1を含むと、それらは正規に復号されず、そして誤ったワードフレー
ム指示を生じる。これはRESETに続く指令が常に最下位ビット(任意の偶数
指令)に常に「0」を有する。任意のNo−0p指令が目的に適している。
(2)上記指令コード(上記RESET以外)は6個の引続<rlJ(偶然にリ
セットを生じることあり)の送信を避けるように設計されているけれどもデータ
値の送信に続く指令にも注意すべきである。D A T AWORD指令(表1
の線番号17)は、続いて生じるデータワードが上位または下位ビット位置に多
数の隣接lをもつこともある故(何故ならばデータワードは0から62までの任
意の10進数をもち得るから)、「l」の流れを絶つためにビットlと6に「0
」をもつことに注意。しかし、指令は、データ値自体の後に、もしデータ値の上
位ビットが「1」で次の指令の下位ビットも目」であるとした場合、不注意のリ
セットを生しるおそれがある。例えば、もしIO進直値62データ(11111
0)として送られ、そして続く指令が最下位ビットに「l」をもっておれば、B
IC30はリセットとみるであろう(6個の連続した「l」)。この状態は、デ
ータ値の後に、常にその最下位ビットにOをもつ指令(任意の偶数値指令)をも
つことにより避けられる。任意のNo−0p指令がこの目的に適している。
(3)実際上の考察(コスト、複雑性、その他)のために、BIC30の変調ブ
ロック56は連続的に2つの変調指令に対し起動されない。従って任意の変調指
令後の指令は決して6ビツト(最上位ビット)に1をもたない。従って変調指令
(表1の線番号18−30中の任意のもの)は常にNo−0p指令を従えている
。
図4A、4Bおよび4Cにおいて、上IC!I/Rユニット12のビーム16が
、異なるコード化指令およびデータワードを送信するため如何にキーオンおよび
キーオフされるかを略示している。増加時間が水平軸線右方に沿い示される。図
4Aは6個の2進rlJを作るため約50%オン、50%オフのデユーティサイ
クルでキーオンおよびキーオフされるビーム16を示す。これは表1の線番号3
1の「リセット」指令を表わす。任意の6ビツトワードの最下位ビット(L S
B)は常に最初に送信され、そして最上位ビット(MSB)は最後に送信され
る。6個の「l」2進ワードRESETの等価lO進数は「63」である。図4
Bは2進ワード001110、これは表1線番号3「ロック」指令である。図4
Cは表1線番号25のMODABO令を示す。ここで6ビツトワードは1000
01、そしてこの指令のMSBは拡張されたrlJビットである。しかじ蘭単に
云えば、任意のMODO令の拡張されたrljMSBは、拡張rlJMsBの時
限部分の期間中バッジ14のアンテナ32を変調することにより、BIC30を
I/Rユニット12に応答可能にする(応答が適当な時に)。表1に列挙された
指令のすべては、そして他の2進ワード(示されず)は、図4A、4Bおよび4
Cに示される様式でビーム16を経て送信される。例として「ljおよび「0」
の時間持続期間は次のとおりである。各2進「0」はほぼ250ナノ秒続くビー
ム16のバーストによって表われ、各2進「1」は(拡張されたrlJではない
)約2マイクロ秒続くバーストによって表わされる。拡張rlJは約25−30
マイクロ秒続くビーム16のバーストである。lワード6個の2進ビツトのlビ
ットの開始(タイムオン)から、その次のビットの開始まで約4マイクロ秒だけ
時間空間がある。従って915MHzのビーム16の周波数に対し、2進「0」
内搬送波の約230の正弦波振動があり、後述するように、これは「0」ビット
のBIC30による検出に十分である。2進rHの搬送波振動数は非常に低いパ
ワレベルにおいて、さらに一層正に、比例して大きい検出を行なう。■または2
以上のバッジ14と共に1/Rユニツト12により用いられるIDコード探索手
順の動作は次のとおりである。探索方法は2つの反復的ループまたはバスからな
る。
上記最初のバスは、完全な36ビツトIDコード(ワードA、 B、 C,D、
EおよびF)の中のどの6ビツト広域ワードが、単数または複数バッジ14内
に存在するかを決定する。もしも少なくとも1つの値が6コードワードのおのお
のに対し発見されると、次に第2バスは同時に応答する多重バッジから生じる可
能性がある、あらゆる起こりうる組合せを分類しようと試みる。完全な手順は次
のように起こる。
最初のバス:
ステップ1.上記I/Rユニット12は未識別バッジ14をウェイアップするた
めRESET指令を出し、領域内に少なくとも1個の未識別バッジ14があるか
否かを決定するために無条件変調指令を用いる。
RESET
RESET
NOP ノーオペレーション
0DALL
もしもバッジ14からの応答が検出されると、ステップ2に続くか、再度試みよ
。先に識別したバッジ14が、まだ上記ビーム16の範囲内に、先のPOWER
DOWNまたはPDOWNNOW指令を介してパワダウンされているかも知れな
いことに注意すべきである。これらの識別されたバッジ14は領域内にあるかも
知れないが、前述のようにこれらの指令のリセット禁止の特性により応答しない
。
ステップ2.少なくともlバッジ14が検出されたので、I/Rユニット12は
との6ビツトコードワードフラグメントが存在するのかを決定する。これはデー
タrvalueJを送って、それが任意バッジ14の任意コードワードに一致す
るかを検査することにより達成される:0から62まで1つずつデータ値をルー
プせよりATAWORD
データ値を送れ
MODANY
もしもBIC30による増分値応答なければ、再度試みよ。
もしも一致がわかると、1/Rユニツト12は単数または複数のBIC30のど
のコードレジスタが一致を含むのかを決定する。レジスタ一致が検出されるたび
に、I/Rユニット12およびBIC30は、どのデータ値が一致を生じ、また
どのレジスタと一致を生じたかを保存しなければならない。これを行うため、A
ワードレジスタと一致する値を記憶するようAワードを配列させ、Cワードレジ
スタと一致する値を記憶するようBワードを配列させ、その他Fワードまで同じ
。またNaをAワード一致発見の数として、NbをBワード一致発見の数とし、
その他Fワードまで同じ。すべてNxは初期ゼロである。次に、ステ・ツブ2の
上記ループにおいてMODANYの応答が検出されるたびに、I/Rユニ・ノド
12は下記のとおり実行する;
OP
MODA
応答検出されればAワード(Na)=値、増分Na。
OP
ODB
応答検出されればBワード(Nb)=値、増分Nb。
OP
ODC
応答検出されればCワード(Nc)=値、増分Nc。
OP
ODD
応答検出されればDワード(Nd)=値、増分Nd。
OP
ODE
応答検出されればCワード(Ne)=値、増分Ne。
N01)
ODF
応答検出されればCワード(Nf)=値、増分Nf。
0から62まで全データ値が−たび試行されると、ループは閉じられて、探索算
方の最初のバスが完結する。この点で、I/Rユニット12は、どのデータ値が
どのコードワードレジスタに存在するかわかる。例として、単数または複数のB
IC30のMODA−MODF指令に対する応答をXで表示する次の表2によっ
て表わすことができる。
表 2
値 Aワード Bワード Cワード Dワード Cワード Fツー1表2に示さ
れるように、I/Rユニット12は少なくとも2つのノクツジ14の、それぞれ
のA−Fレジスタ内に存在する7つの数字3. 12. 20. 21. 34
.47および52を検出した。しかはこの特定例においてはノくツブ14が2個
以上のこともありうる。上記表2から下記IDコードの任意のものは、次の表3
に挙げられた可能性のある組合せにより示されるように、ノ<・ソジ14が8個
も存Aワード Bワード Cワード Dワード Cワード Cワード20 3
21 21 .34 12
」二記コードワードレジスタA−Fのおのおのに対して、少なくとも1個の応答
が要求されることに注意。もしもこれが実情でなければ探索は中止される。これ
は、もしもバッジ14が不当のコードワード値(すなわち63)をもったり、ま
たはもしもバッジが検出の周辺領域に置かれて断続的に応答しておれば起こるで
探索算法の第2バスは、既知レジスタ値の可能性のある組合せを整列しようと試
みる。これは、セットフラグ指令(表1の線番号4−9)および上記多重レジス
タ一致変調指令(表1の線番号25−29)を用いるコードワードの組合せを含
む一致をめることにより達成される。
最初に、I/Rユニット12が既知Aワードを送信しそしてセットフラグ指令を
送出する。これは少なくともlバッジ14に作用する。I/R12は既知Cワー
ドおよび上記セットBフラグ(これも少なくともIバッジに作用する)。次にL
記1/R12はMODAB指令を送出する。もしも応答が検出されなければ、I
/R12は次に新Aワードを試みそして始動を繰返す。応答が検出されれば、I
/RI2はここでIDコードの最初の12ビツト(AおよびBワード)を認める
。
探索は既知のCワードのあとに5ETCおよびMODABCを送信する。応答が
なければ、次の既知Cワー ドがテストされる。もしも応答が検出されれば、次
に18ピツドがここて認められ、その他同じ。
既知のコードワードの送信により上記IDコードを蓄積し、また多重レジスタの
一致を検査する処置は、MODABCDEF指令が(表1の線番号29)応答を
して特定バッジ14が識別されるまで継続される。これは次のように行われるル
ープ繰返しa=l−Na
DATAWORD
Aワード(a)
ループ繰返しb=l−Nb
DATAWORD
0DAB
もしも無応答ならば、次のBワードを試みよ。Bワードなければ、次にAワード
を試みよ。別法で;
ループ繰返しc=l〜Nc
DATAWORD
0DABC
もしも無応答ならば、次のCワードを試みよ。Cワードなければ、次にBワード
を試みよ。別法で;
ループ繰返しd=l〜Nd
DATAWORD
MODABCD
もしも無応答ならば、次のDワードを試みよ。Dワードなければ、次にCワード
を試みよ。別法で;
ループ繰返しe=1−Ne
D A T AWORD
MODABCDE
もしも無応答ならば、次のCワードを試みよ。Cワードなければ、次にDワ−ド
を試みよ。別法で:
ループ繰返しf=1〜Nf
DATAWORD
MODABCDEF
もしも無応答ならば、バッジは識別される。POWERDOWN送信。無応答な
らば次のFワードを試みよ。Fワードなければ次にEワードを試みよ。
−たびバッジ14がMODABCDEF指令に応答すれば、それは一致でパワダ
ウン指令(POWERDOWN)を経て選択的にターンオフされて、もはやどん
な後続指令にも応答しなくなる。全ループが完了した時に、可能性のあるバッジ
コード組合せのすべてが試みられて、きっと全バッジが識別されてしまう。
実際問題として、たとえ一つの探査機順序が雑音または距離制限のために、誤伝
送指令または誤応答を生じたとしても、他の一探索が極めて迅速(ミリ秒以内)
に行なわれるので、バッジ14を持つ人々は遅延には気付かない。
上記探索の方法は、各バッジが独自のIDコードをもってさえおれば、たとえ多
重バッジ14が同時に検出領域内に存在するとしても作動する。これは下記によ
り達成される:
(a)IDコードワードのあらゆる可能性のある組合せを迅速かつ有効に調べる
ための探索算法の性質。
(b)識別された特定バッジlを選択的にターンオフするための能力。
(C)バッジがt記1/Rユニット12のRFフィールドの有効距離内にある限
り、識別されたバッジ14内のウェイアップ指令(RESET)を禁止する能力
。
同時に、I/Iシステム10のこれらの三つの特性は、間合せ領域内全バッチ1
4が、極めて迅速(ミリ秒以内)に独自に識別されることを保証する。
二つ異なるバッジ14を識別する完全な探索順序の一例を次に示す。バッジはそ
れらのIDコード内にA、B、Cワードだけをもつものと仮定する。その上のり
、E、Fワードは簡潔のために省略した。しかし探索は、バッジのIDコードの
上記り、E、Fワードを操作するため容易に拡張されることを理解すべきである
。第1バツジ14は上記A、B、CワードNJ、r2J、r3Jおよび第2バツ
ジ14は上記A、B、 Cワードflop、r20J、r30Jが存在するもの
と仮定される。上記1/RユニツH2による探索順序、および上記二つのバッジ
14の応答は、本明細書の終りに設けられた付録に示される。
上記付録に示される探索順序のための所要時間は極めて短い。例えば、図4A、
4Bおよび4Cに示されるような時間および持続期間をもつ信号に関して、この
探索順序の両方のバスは僅か数ミlj秒で完了する。おのおのが、例えば6個の
6ビツトIDコードワード(A−F)をもつ、多重バッジ14を含む探索順序に
対して、全時間は増加するが、それでもなお約20ミリ秒よりも少ない。本発明
のこの態様により与えられる探索方法は、IO進値rO」から、36の2進ビツ
ト(60ピリオンをかなり越える)の等価lO進数を通して、ある数からその次
の数へ順次に進行する、バッジ14の起こりうるIDナンバのすべての探索に比
較して、高い効率で極めて迅速であることは理解できよう。さらに、バッジ14
もI/Rユニッ1−12も、上記間合せ/識別順序中に完全なIDナンバ自体を
決して送信しない。上記1/IシステムlOはこのように高い程度のコード安全
保護を内在的に与える。
上記記載の探索順序の第1バス期間中、存在するバッジ14のすべては、変調指
令(例えば、MODALL)期間中分離してまたは一緒に応答可能にされる。
しかし、−たび特定バッジ14が、それぞれのメモリレジスタ内のそのコードワ
ードフラグメント(例えば、ワードA、B、 Cその他)のすべての一致するも
のとして識別されると、たとえ他の複数バッジ14がまだ存在していても、上記
特定バッジ14だけが上記1/Rユニツト12からのある指令(例えば、最の全
ワードMATCHおよびPOWERDOWN)に応答する。他のバッジ14(未
識別のものまたはさきに識別されて「パワーダウン」状態にあるもの)は、この
時1/Rユニツト12に応答しない。先に説明したように、各バッジ14はその
IDコードに関して独自に識別され、そしてそれだけが探索順序の適当な瞬間に
上記1/Rユニツト12に独自に通信する。これが本発明の重要な特徴である。
図5においては、先に示された略示線図(図3)よりもBIC30の一層詳細な
略示回路図(2枚の図)が示される。上記BIC30は、1対のアンテナ入力端
子40および42(下方右にあり)、検出/復調(D/D)ユニット70、直列
−並列(S/P)データユニット72、リセットユニット74、クロ・ツク表示
(C/P)ユニット76、制御(CTL)ユニット78、命令う・ソチ(IL)
ユニット80、データラッチ(D L)ユニット82、命令復号(1/D)ユニ
・ット84、メモリ比較(MC)ユニット86、変調復号(M/D)ユニット8
8、変調(MOD)ユニット90、変調タイマ(MODT)ユニット92、およ
び前記アンテナ入力端子40および42に接続される可変インピーダンスユニッ
ト94(長方形破線内に示される)を含む。
上記BIC30(およびそのおのおののバッジ14)が、I/Rユニット12(
図1および3)からのビーム16のRFフィールドの有効距離内に最初にもたら
される時には、BIC30は休止状態にある。休止状態にある時にはBIC30
の回路の大部分は事実上電流は流れない(例えば、0. 1マイクロアンベヤよ
りも少ない漏れ電流)。しかし、上記アンテナ入力端子42に極めて短い導線1
00て接線される上記D/Dユニット70はオンのまま残り、上記ビーム16の
低レベルパルスを検出できる。そうとしても、例として上記BIC30の全体止
回路の電流は約0. 5マイクロアンベヤだけである。上記D/Dユニツト70
の個々の回路素子および動作の独自モードは以下詳細に述べる。手短かに言えば
しかし、上記D/Dユニット70はビーム16のRFパルスを(図4A、4Bお
よび4Cに示されるように)検出し、そしてそれらを2進の「l」と「0」の連
続ビットワード順序に変換(復調)する。上記D/Dユニツト70はまた、上記
Bic30にその動作を6ビツト命令に同期可能とし、かつ上記I/Rユニツト
12から上記BIC30ヘデータワード(表1)を送信可能とするクロ・ソクノ
くパルスを生しる。これらは本発明の重要特徴である。
上記D/D70は、データ導線102を経て、NJと「0」の復調された直列ビ
ット順序を上記S/Pユニット72に印加する。上記D/Dユニツト70iよ、
共通導線104を経て、クロックパルスを上記S/Pユニツト72、そしてまた
上記CPユニット76およびCTLユニット78に印加する。−ワードの6ビツ
トが、導線102を経て上記S/Pユニット72内に逐次クロ・ツク人力された
後、上記S/Pユニット72のrAO」から「A5」までの出力端子の6ビツト
を並行して、ラベル付「BO」から「B5」までの6個の共通データ線のそれぞ
れの端子に印加する。これらのデータ線は、各ワードのそれぞれの並列データビ
ットを、リセットユニット74の入力端子「RO」から「R5」まで、ILユニ
ット80の入力端子「lO」から[15」まで、およびDLユニット82の入力
端子「DOJから「B5」までの入力端子に印加する。上記リセットユニット7
4は、6個の逐次的NJがその入力端子「RO」からrR5,+までに印加され
る命令(すなわち表1の線番号31のRESET指令)にだけ応答する。上記リ
セットユニット74は、先に説明したように一または二以上の「0」ビットをも
つ他の6ビツトワードのすべてに応答しない。上記リセットユニット74がRE
SET指令(111111)に会う時には、ユニット74は共通導線105を経
てrsyrBのラベル付きその出力端子に、上記CTLユニット78のrsyn
J入力端子に、モしてMODTユニット92のrsyn」入力端子に、単一同期
パルスを印加する。リセットユニット74からの、導線105を経る同期パルス
は、BIC30内の直列並列ビット流れが適正にrフレーム化」、すなわち■/
Rユニット12から送られるそれぞれの6ビツトワード(例えば上記表1に挙げ
られたような命令)に分割されそして6ビツトワードとして認識される。上記リ
セットユニット74は同時に、導線105に同期パルスrsyn」を印加し、ま
たそのrpWronJのラベル付その出力端子に、上記CTLユニット78の[
p w r o n J入力端子に導線106を経て印加される制御電圧を印加
する。また同時に上記リセットユニット74そのrpOWerOnJ出力端子に
おける制御電圧を導線106に印加し、上記リセットユニット74は、ract
iVeJのラベル付きその出力端子からの制御電圧を、導線108を経て、上記
D/Dユニット70のそれぞれの入力端子に印加する。後記するように上記導線
108の電圧は、上記D/Dユニット70の応答を強め、そして「パワダウン」
指令が受信されるまで、またはビーム16の領域からBIC30が退去した直後
まで「真」のままである。上記リセットユニット74は、CPユニット76から
の制御信号を導線110を経て、rclk−present」のラベル付き入力
端子に受信する。クロックパルスが導線104を経てCPユニット76に印加さ
れる限り、上記D/Dユニット70はビーム16からの信号を今でも受信かつ復
調しつづけており、導線iioのrclk−presentJ信号が「真」であ
ることを示す。上記CPユニット76へのクロック信号が無しになって約150
マイクロ秒後、ユニットは「時間切れ」で導線110の制御信号は「偽」となる
。これはリセットユニット74(そしてBIC30)をその休止状態に戻す。こ
れが起こった後にだけ上記リセットユニット74 (およびBIC30)は、l
/Rユニット12からの後続PE5ET指令により再び「リセット」 (ウエイ
クトアップ)される。導線110のクロックプレゼント信号が「真」である間は
、受信されたRESET指令は、上記リセットユニット74(およびBIC30
)に影響を与えない。さきに説明したように、この装置は、−たび識別されれば
、上記1/Rユニツト12からの「パワーダウン」指令後、および上記BIC3
0が上記ビーム16の領域内に残っている限り、BIC3θに対して応答を継続
させない。
CTLユニット78は、導線106を経て−たびrpWronJ信号で起動され
ると、6ビツト命令がLLユニット80に入ること、および6ビツトデータ値が
DLユニット82に入ることを制御する。上記CTLユニット78は、導線l1
4を経てILユニット80に制御信号(rINST 5TBJとして識別)を印
加し、かつ導線116を経てDLユニット82に制御信号(rDATASTB」
として識別)を印加する。導線114の制御信号が真の時には、導線116の信
号は偽であり、モしてILユニット80だけがそのそれぞれの入力端子rlO」
から「15」までに印加された6ビツトワードを入力することを可能化される。
導線116の制御信号が真の時には、導線114の信号は偽であり、モしてDL
ユニット82だけがそのそれぞれの入力端子「DO」から「D5ノまでに印加さ
れた6ビツトワードを入力することを可能化される。上記CTLユニット78か
らの導線116上の制御信号は、「読取り」信号(DATAWORD指令から出
る)が導線118を経て上記CTLユニット78に印加された後にだけ真である
。その後、導線114の制御信号は真となり、そしてILユニット80は再び可
能化される。上記CTLユニット78は、その出力端子rcLK6」において、
共通導線120を経て刻時パルスまたはフレーム指示パルス(おのおのの6ビツ
トワード)をILユニット80の入力端子CLK6.DLユニット82の入力端
子CLK6.l/D−Lニット84の入力端子CLK6.M/(、L二yト86
の入力端子CLK6、およびM/Dユニット8Bの入力端子CLK6に印加され
る。上記CTLユニット78は以下さらに詳細に記載される。
並列6ビツト命令ワードは、それぞれの導線「ILO」から「IL5」までを経
て、ILユニット80からI/Dユニット84に印加される。同様に6ビツトデ
ータワードが、それぞれの導線「DLO」から「DL5」まで経て、DLユニッ
ト82からMCユニット86に印加される。6ビツト命令ワードがI/Dユニッ
ト84に入る時には、上記ワードは復号され、そして上記ユニット84の対応出
力が可能化される。BIC30の動作およびそのユニットの動的機能の理解を容
易にするため、I/Dユニット84、MCユニット86およびM/Dユニット8
8の各種出力および相互接続が、前記表1に列挙したそれぞれの命令の等価の1
0進数により識別される。従ってI/Dユニット84の出力「X7」は表1の線
番号lに挙げた命令POWERDOWNに対応し、出力rX15」は命令p。
WERDOWNNOWに対応する。I/Dユニット84をM/Dユニット88に
接続するそれぞれを122(X38)として識別している19本の導線122等
がある。I/Dユニット84をMCユニット86に接続する、それぞれ124(
X29)その他として識別される6本の導線124があり、MCユニット86を
M/Dユニット88に接続するそれぞれ126(A一致)として識別される6本
の導線126がある。上記LOCKおよびUNLOCK命令は、L/Dユニット
84により復号される時、導線128を経てMCユニット86に接続される、[
WORKJラベル付出力端子に現われる。I/Dユニット84の出力端子rX7
」の指令信号(パワダウン)は、導線130を経てリセットユニット74の第1
rpwrof f−X7J入力端子に印加され、モしてI/Dユニット84の出
力端子「X15」の指令信号(パワダウンナラ)は導線132を経てリセットユ
ニット74の第2 rpwroffX15J入力端子に印加される。リセットユ
ニット74がM/Dユニット88から導線134を経て真の信号(IDナンバー
のA、 B、C,D、EおよびF一致を示す)および導線130の指令を受信す
る時には、リセットユニット74は上記BIC30を「パワダウン」させる。「
パワダウン」状態においては、BIC30はその休止状態にある時よりも、ただ
極めて僅かな電流を流すだけである。さらに、「パワーダウン」状態では、BI
C30は、それがビーム五6の領域内に残留し、そしてCPユニット76がrt
imed out」でない限り、I/Rユニット12からのどんな指令(RES
ETを含む)にも応答することを禁止される。
データ「ワード」がDLユニット82内に在る時、前記探索順序の第1パスに従
い、上記ワードは1つ1つ、MCユニット86内それぞれのメモリ位置に記憶さ
れたIDワードAからFまでと比較される。ワードA−Fの1つとの一致があれ
ば、対応「一致」信号がM / D 、:L −1−ット88のrAcomp」
からrFcomp」までのそれぞれ入力端子の一つに、導線126の一つを経て
印加される。探索順序の第2バスに関し、M/Dユニット88のそれぞれフラグ
A−Fが、■/Dユニット84から導線122の一つを経て指令させる。
1/Dユニツト84が変調命令(例えばMODALL、X38)をそれぞれ導線
122の一つを経てM/Dユニット88に印加する時に、このユニットはそのr
decode」ラベル付出力端子において、導線140を経て制御信号をMOD
Tユニット92に印加する。このユニットは、導線142を経てMODユニット
90から印加される適当な周波数(例えば5MHz)の信号により駆動される。
MODTユニット92が導線140のrdecode」信号で可能化される時に
は、短かい精密な間隔で継続する変調信号を、導線144を経て、出力端子「F
MODJにおいて、破線ボックス内に示される可変インピーダンスユニット94
に印加する。上記MODTユニット92が共通導線145を経てまたrMODO
NJ信号を、CTLユニット78およびMODユニット90に印加する時には、
これらのユニットは変調が進行中であることを示す。上記可変インピーダンスユ
ニット94はnチャネル電界効果トランジスタ(FET)146を含み、そのゲ
ート147は導線144に接続され、そのドレーン148はアンテナリード線1
00およびそこから端子42に接続され、そしてそのソース149は接地および
端子40に接続される。一方FET146のゲート147はMODTユニット9
2からの変調信号により変調され、FET146のインピーダンスは適当な周波
数(例えば5MHz)で事実上変化する。これは前記説明のように、バッジアン
テナ32(図2および図3参照)のインピーダンスを変調し、かつこれは「拡張
された最上位ビット」 (図4c)としてI/Rユニット12から送られるマイ
クロ波エネルギーの一部分を用いて信号を逆反射する。容易に検出された、バッ
ジアンテナ32からの側波帯(例えば915MHz±5MHz)の搬送周波数の
反射信号はRFビーム70で表現される(図3)。他の変調指令(表1)は、E
/Dユニット84でM/Dユニット88に印加される時に同様な結果を生じる。
前記のように、IDワードA−FはBIC30内に遠隔書込みされる。それら
はMCユニット86に電子的に記憶される。BIC30内に記憶されたIDコー
ドの安全性が最も重要である。コードの安全保護を維持するために、許可された
プログラミング順序を経る以外に、記憶されたIDコードを変更することは事実
上不可能である。またIDコードは、フィールドプログラマブルであるため、無
意識のうちにプログラミングするのを防止する警戒が必要である。BIC30は
いつでも、IDコード欠損に対する電位差の存在を、間合せ機により送られたビ
ットの流れの正規受信を経るほかに、入力ビットを検出する。これが起こる一時
機は、バッジ14がビーム16の領域内にある時である。D/Dユニット70で
見落としたどんなビットも同期をはずれる後続命令を生じる。歪曲したビットパ
ターンはやがて記憶したIDコード内の変化または損失に終わるものと考えられ
る。この状態は無作為雑音の結果を考えることによりもっと一般にアプローチで
きる。もしも無作為雑音が、BIC30でrlJおよび「0」の無作為入力流と
して解釈されると、指令順序がコードプログラミングを見出し実施するのに十分
な時間を与える。この事件に対し守護するため、かつIDコード損失の機会を消
滅する程小確率にするため、IDコードをプログラミングするのに要する算法は
、極めて特殊な順序で適当な数の指令ワードの送信を必要とする。この順序の中
に少しでもエラーが起これば、BIC30は内部リセットを自動的に生じる。
1つのありうる順序は次の通りである:(1)Wr i t e−Un 1oc
k指令送信(表1線番号16.)(2)6個のSe t −Ma t ch−F
I ag指令のおのおの送信(表1の線番号4−9)ある順序で1回または2
回以上、もしくは固定順序の他の指令で送信。
(3)所定Write−Word指令(例えば表1の線番号10−15の中の1
つ)適当な回数送信。
(4)Wr i te−Lock指令送信(表1線番号3)(5) Wr i
t e −Wo rd指令再送信ステップ5実施後、DLユニット82のデータ
レジスタの値は特定Write−word指令で特定されるMCユニット86の
メモリレジスタにコピーされる例として、IDコードのB−ワード位置にデータ
値r23J (010111)をプロゲラする指令順序は:
DATAWORD
NLOCK
RITEB
RITEB
OCK
RITEB
最後のWRITEB指令の受取りと同時に、MCユニ・ット86のBワードID
コードレジスタは「23Jに変わる。他のレジスタは影響を受けない。上記順序
はこのようにIDコードのワードすべてをBIC30にプログラムするために継
続する。
図6について説明すると(シートlおよびシート2に示される)、本発明の特徴
によるD/Dユニット70の詳細回路図が示される。各素子(例えばトランジス
タ)の寸法および各導線の長さならびに節の接続が、説明のために大きく誇張さ
れている。しかし回路70は0MO8技術を用いて有利に実施されることを理解
すべきである。当業者には、0MO8技術がマイクロ波信号の検出/復調に用い
るには余りにも応答が遅いので通常不適当と考えられている。しかし本発明の重
要態様によると、D/Dユニット70の回路のCMOS素子は、ビーム16によ
り表現されるような、マイクロ波信号に対し高い効率の非常に高感度の検出/復
調器として配列されている。
図6(シート1)の左下部に見られるように、接地アンテナ端子40は接地回路
に接続され、他のアンテナ端子42は導線100(また図5も参照)に接続され
る。アンテナ32(図2参照)は、図6には示されない。上記導線100はRF
倍信号図4A、4Bおよび4Cにあるような)を人力ステージ200(破線ボッ
クス内に見られる)に印加する。ステージ200は第1nチヤネルFET202
と第20チヤネルFET204は共通ゲートソース駆動型増幅器として接続され
る。上記FET202のソース206は回路接地導線208(負レール)に接続
され、そしてFET204のソース210はRF入力導線100に接続される。
FET202および204のそれぞれのゲート212および214は、またFE
T202のドルレーン218に接続される共通導線216に共に接続される。第
1pチヤネルFET220から導線216(およびドレーン218)に電流が供
給され、そのドレーン222は導線216に接続され、そしてこれはFET20
2に対する一定電流源として役立つ。上記FET220はそのゲート224が共
通導線226に接続され、調整トランジスタ230および高抵抗負荷とフィルタ
232(MO3技術で実行された)によって、適当に調整されかつ濾過された直
接電圧を維持する。上記FET220はそのソース234が第1供給電圧導線2
36(正レール)に接続され、順に正端子+VDDに接続され導線48を経て電
池34(ここに示されず図2に示される)。トランジスタ230はまた正供給導
線236に接続されたそのソース238をもち、トランジスタ230のドレーン
239は共通導線226および負荷232に接続される。トランジスタ230の
ゲート240は共通導線226に接続される。調整トランジスタ230と負荷2
32は、トランジスタ220を通る電流を決定する電流ミラーとして役立つ。
同様にして、FET204は、そのドレーン242が共通導線244に接続され
、これは定電流源として接続される第2pチヤネルFET250のドレーン24
6に接続される。このFET250は正導線23Gに接続されたそのソース25
2を有し、そのゲート254は共通導線226に接続される。FET220にお
けるように、FET25Qは、トランジスタ230および負荷232で形成され
る電流ミラー配列により、その電流が決定される。例として、調整トランジスタ
230の幅は、役0.1マイクロアンペアのトランジスタを通る電流を与えるよ
うに選定される。第1FET220のゲートの幅は、トランジスタ230のゲー
ト幅の2倍大きく作られるので、トランジスタ220を通る調整された電流は、
トランジスタ230を通る電流の2倍大きくなって(約0.2マイクロアンペア
)いる。FET250のゲートの幅は、後述する理由からFET220の幅より
約20%大きく作られる。FET250に加え、第3のpチャネルFET260
があり、そのドレーン262が共通導線244に接続される。FET260のゲ
ート264は、共通線266に接続され、そのソース266はpチャネル制御F
ET270のドレーン268に接続され、そのソース272は正導線236に接
続される。上記FET270は常開(開路)で、そのゲート274は導線276
からそれに印加される信号によって制御される。
FET202および204の製造において、さらに低電流ドレーンの最適応答を
もつため、それらはできるだけ精密に同一に造らねばならない。例として、FE
T202と204のおのおの40ミクロン幅のゲートをもっている。しかし第2
FET250はFET220よりもほぼ20%広く作られるので、トランジスタ
250は、ゲートバイアスおよび供給電圧の同一条件下でほぼ20%多い電流を
流す。結果として共通導線244上の通常予備(休止状態)電圧は、共通導線2
16上の対応電圧より高い。例として、導線244の電圧は約2.2V(+3V
の電池電圧に対して)そして導線216の電圧は約+tVである。
上記FET202および204、ならび+:FET220および250の回路接
地と素子(例えば、ソース、ドレーン電極)間に小漂遊容量がある。これらの容
量の二つは、導線216と接地間に接続される容量280、および導線244と
接地間に接続される容量284として点線によって示される。これらの容量は、
間もなく説明するように、入力ステージ200の動作において重要な役割を演す
る。例として、容量280は概略75フエムトフアラツド(f f) 、および
容量284は概略+2Offである。アンテナ端子42に印加されるRF電圧な
く(DC接地)、容量280にかかる電圧は約+1vであり、そして容量284
にかかる電圧は約+2.2vである。上記人力ステージ200は、前に説明した
ように、この程度まで(FET250をFETよりも僅かに大きく作ることによ
って)従って考えた上で不平衡にされている。図6の2盤目シートのトランジス
タおよび論理回路は、図7および8の説明のあとに記載する。
図7において、電流−電圧線図は、入力ステージ200のFET204の動作を
説明する。ドレーンとソースとの間のトランジスタ電流は垂直軸線で示され、ゲ
ート−ソースバイアス電圧は水平軸線に沿って示される。曲線300はドレーン
−ソース電流が極めて低い時の、電流■と電圧Vとの間の非線形関係を示す。
上記曲線300の折れ曲り付近の点302において示されるゲート−ソースバイ
アス電圧に対して、ゲート−ソース電圧Vが上記点302まわりで変化するにつ
れ曲線300のとおりに、対応電流Iが非常に低く(例えば概略0.2マイクロ
アンペア)そして事実上非線形に変化する。例として点302における電圧は接
地に対し約+IVにセットされる(図6の導線100に印加される入力信号の存
在しないとき)。小さい(フェムトファラッド)容量280および284は、0
M03回路が適当と考えられる低周波数(例えば数メガヘルツ)においては微々
たる影響しかないとして二次的問題に通常考えられる。しかしマイクロ波周波数
において、容量280および284は影響を及ぼしている。
電圧正弦波304のlサイクル(ビーム16のRF搬送波の1サイクルを表現)
は、垂直に整列されたゼロ軸線306に沿ってプロットされバイアス点302と
交わる。例として電圧波304は、ゼロ軸線306から垂直破線308で示され
る正ピーク(+)まで、そして垂直破線310で示される負ピーク(−)まで振
動する。破線308は曲線300と点312で交わり、そして破線310は曲線
300と点314で交わる。従って電圧波304の振動の1サイクルは、点31
2(実際ゼロ電流)と、バイアス点302における電流Iよりも事実上大きい電
流■である点314との間の、ドレーン−ソース電流■の(FET204の)曲
線300に沿う非線形変位となる。電圧波304の振幅は説明よりも小さいこと
を理解すべきである。例として、電圧波304の約10ミリボルト振幅よりも大
きくなく、入力ステージ200の有効な動作を与えるに十分である。
電圧波304の各サイクルに関し、電荷の小増分量がコンデンサ284から流れ
、このコンデンサ284に蓄積された電圧が若干低下する。例として、コンデン
サ284(および共通導線244)の電圧は約+2.2V(導線100にRF入
力信号の存在しないとき)である。
しかしビーム1GのRF倍信号導線100に現われ、かつ非常な高周波(例えば
図4A参照)で振動する時には、コンデンサ284の電荷は、上記のようにサイ
クル毎に増分的に「ポンプ」ダウンする。この期間中コンデンサの電荷と電圧は
ほぼ一定(例えば約+iV)のままである。
図8について説明すると、垂直軸線に沿うコンデンサ284(および共通導線2
44)の電圧と、水平軸線に沿う時間とを示すグラフである。+3ボルトの電池
電圧の」−起倒に続いて、電圧V−1の短い水平線分350は、導線100にビ
ーム16からのマイクロ波信号が現われる以前に、コンデンサ284に電圧が維
持されていることを示す。時間T−0で示す点352で始まり、入力導線lOO
にRF電圧が現われ、コンデンサ284の電圧は下方勾配線354で示される一
連の小増分ステップで「ポンプ」ダウンされる。電圧が時間T−1で値v2以下
に降下する時電圧切換事象(詳細後述)が生じる。これは簡単に言えば、時間T
−1で始まりビーム16の2進数「0」またはrlJの持続時間に比例して継続
するステップ波356で示される。例として、ビーム16の概略100サイクル
(波304)は、コンデンサ284の電荷を電圧レベルV−2までポンプダウン
するのに十分である。コンデンサ284の電荷がポンプダウンを続けるにつれ、
コンデンサ284の電圧は線分354に沿い下降し続け、マイクロ波電圧(波3
04)が入力導線100に印加される限りゼロに向う漸近線のままである。上記
ビーム16が2進数「0」を表わすに十分な長さく例えば図4Bの最上位ビット
「0」参照)だけオンの事象で、上記電荷「ボンピング」は短時間(例えば25
0ナノ秒)後もはや継続せずして、コンデンサ284の電圧は、T−2で示され
る時間に線358に沿いその初期値V−tに戻り始める。線358の上向勾配は
コンデンサ284の充電で決められ、FET270のターンオンで回路接続され
たFET260で増補される第2pチヤネルFET250によって与えられる。
従ッテコンデンサ284は、FET250と260の両方−緒で、FET250
単独動作よりも急速に再充電される。逆にコンデンサ284の電荷は、FET2
70オフにより切断された、FET260で一層急速にV−tレベルからポンプ
ダウンされる。FET260は、順次導線276の信号で制御される制御FET
270の動作により、回路に接続または切断される。従ってFET260を切断
(コンデンサ284はポンプダウンしながら)されることにより、「ポンプ」は
少なくて、回路は入力ビーム16に一層急速に応答する。しかしFET260を
瞬間的に回路に接続(FET270はオン)することにより、コンデンサ284
の電圧は線358に沿い急速にレベルV−1にまで再充電する。コンデンサ28
4の放電(ポンピングダウン)も再充電も両方とも高速化され、そして入力ステ
ージ200の動作が強化される。
コンデンサ284の電圧が線358に沿い再充電するにつれ、時間T−3で、レ
ベルV−2に達し、ステップ波356が終了する。T−1からT−3までの間隔
は、後述する2進数「0」を示す。一方、ビーム16が2進数NJに対応する時
間残留するならば、これは2進数rQJよりもはるかに長く(図40参照)、コ
ンデンサ284の電荷は、時間T−2を越えて継続する水平線分360で示され
るようにほぼゼロのまま残る。この線分360(一部切欠かれている)は、間隔
T−0−T−2よりもはるかに長期間継続し、ビーム16が再び瞬間的にターン
オフする時間T−4で終る。これはビーム16の2進数「1」または拡張された
2進数rlJを表現する(4C図参照)。両方の場合とも、この状態は2進数「
l」と認識される。熱論コンデンサ284の電圧が上向勾配358よりも、線分
360に沿い継続する時には、ステップ波356は時間T−3(2進数「0」を
示す)で終了せず、若干時間T−4を越えて破線362で示されるように継続す
る。時間T−4において(ビーム16は次の「ビット」まで瞬間的にターンオフ
)、コンデンサ284は電圧レベルV−1まで破線364に沿い再充電を開始す
る。電圧がレベルV−2に達すると、T−5に示す時間にステップ波356(お
よびその延長部362)は終了する。T−1−T−5の持続時間は2進数「l」
に対応する。線364の勾配(すなわちコンデンサ284の充電率)は線358
に対するものと同じである。
図6において、図6のシート1に示すD/Dユニット70の素子の動作について
記載する。導線100にRF倍信号現われると、T−1において、コンデンサ2
84の電圧と共通導線244の電圧がレベルV−2(図8)に達するまで、コン
デンサ284の電荷が「ポンプダウン」される。図6のシート2に示されるよう
に、導線244は、nチャネルFET384およびnチャネルFET386のゲ
ート380およびゲート382と回路に接続され、それぞれ破線ボックス内に示
される第1インバータ増幅ステージ390として接続される。FET384と3
86のドレーンは出力導線392と回路に接続される。FET386のソースは
導線394により接地導線208(負レール)に接続される。FET384のソ
ースは、導線396で制御正電圧源に接続され、この電圧源は、共通ゲートとド
レーンを有するnチャネル電界効果ダイオード400として接続されるnチャネ
ルFET、共通ゲートとドレーンを有するnチャネル電界効果ダイオード402
として接続されたnチャネルFET、およびリセットユニット(図5)からの導
線108に、そのゲート406が接続される制御pチャネルFET404からな
っている。FET404のドレーンは、nチャネル電界効果ダイオード400の
ソースおよびnチャネル電界効果ダイオード402のドレーンと共に導線396
に接続される。FET404のソースは、正電圧供給導線410に、nチャネル
電界効果ダイオード400のドレーン及びnチャネル電界効果ダイオード402
の「ソース」と−緒に接続される。制御FET404が「オフ」の時供給導線4
10と導線396との間の電圧降下は、nチャネル電界効果ダイオード400ま
たはnチャネル電界効果ダイオード402の電圧降下の小さい方で決められる。
従って導線396(制御トランジスタ404がオフの時)の電圧は、完全供給電
圧(例えば約+3V)よりも僅かに低い。例として、導線396の電圧(D/D
ユニット70が休止時)は約+2.2■である。この配列の利点を簡単に説明す
る。供給導線244の電圧がV−1(図8)であり、第1増幅ステージ390の
出力導線392の電圧がほぼ接地電圧(負レール)の時に、上記増幅ステージに
ほとんど電流は流れない。
第1増幅ステージ390は、それぞれに3個の類似増幅ステージ420.430
および440(すべて分離した破線ボックスで示す)で直列に接続される。これ
らの増幅ステージ420.430および440は、事実上第1ステージ390の
対応FET384と386に同様式で、−緒に接続されるnチャネルFETおよ
びnチャネルFETを有する。上記第2、第3および第4増幅ステージ420.
430および440は、共通導線442を経て供給導線236(正レール)に接
続され、そしてそれぞれの導線444.445および446により接地導線20
8(負レール)に接続される。第1増幅ステージ390は導線392により第2
ステージ420に接続され;第2ステージ420は導線450により第3ステー
ジ430に接続され:そして第3ステージ430は導線452により第4ステー
ジ440に接続される。第4ステージ440の出力は、導線454を経てデータ
出力インバータ増幅器456の入力端に接続され、その出力はデータ導線102
に接続される。導線454はまた、制御導線276に接続され、これがpチャネ
ル電界効果制御トランジスタ270(図6のシートl)のゲート274に延び出
る。
上記導線454は第1インバータ増幅器460の入力にも接続され、この増幅器
は4個の他のインバータ増幅器461〜464に直列結合され、小和同信号遅延
を与える。インバータ増幅器464の出力は、その出力が導線470の出力端に
接続されるNORゲート468の下方入力端466に接続される。NORゲート
468の上方入力端471は直接導線454に接続される。導線470はnチャ
ネルFET472のゲートに接続され、そのソースは導線473を経て接地導線
208に接続され、そしてそのドレーンは共通導線474に接続される。FET
472のソースとドレーンはまたそれぞれ他の一つのnチャネルFET476の
ソースとドレーンにそれぞれ接続され、FET476のゲートは導線477を経
て接地導線208に接続される。FET476は、理由は後述する、回路のこの
部分における小寄生コンデンサとして役立つ。電流は導線474(およびトラン
ジスタ472)にnチャネルFET478 (FET220と同様に)によって
供給され、ゲートは導線226に接続され、ソースは供給電圧導線236に、そ
のドレーンは共通導線474に接続される。導線474は、破線ボックス内に示
される。インバータ増幅ステージ480(増幅ステージ420と同様)の共通ゲ
ート入力に接続される。増幅ステージ480は、導線481により接地導線20
8に、そして導線442により供給電圧導線236にそれぞれ接続される。増幅
ステージ480の出力は導線483によりインバータ増幅器484に接続され、
その出力は導線486に接続され、そして−組の5個のインバータ増幅器487
〜491に接続される。NANDゲート493の下方入力端子は導線486に接
続され、その出力はインバータ494に接続され、順次インバータ増幅器495
の人力に接続される。インバータ増幅器495の出力は導線496に接続され、
モして「クロック」導線104(図4)に接続される出力端子をもつ最終インバ
ータ増幅器497に接続される。上記導線496はpチャネル制御FET498
のゲートに接続され、そのソースは供給電圧導線236に接続され、そしてその
ドレーンは共通導線474に接続される。
BIC30は静止状態にあるといえども、I/Rユニット12からのリセット(
ウェイクアップ)指令を受信待機し、D/Dユニット70はそれにもかかわらず
部分的にオンで十分にビーム16のどんな入力信号も十分に検出できる。D/D
70の入力ステージ200は常に認識力があり上記のように動作する。しかし「
真」信号(負向き電圧信号)が導線108に現われるまで、導線396により第
1増幅ステージ390に印加される供給電圧は、前記説明のように、正導線41
0の完全電池電圧よりも若干低い。導線410は切換え雑音を絶縁するため、他
の供給導線236から分離されている。第1増幅ステージ390へ導線396上
の減圧供給電圧に関し、またステージ390の共通ゲートへの導線244の電圧
に関しほぼそれに等しく(すなわち図8の電圧レベルV−1)、第1ステージ3
90は実際にスタンバイ電流なし。導線244上(そしてコンデンサ284)の
電圧がV−2の値まで降下する時には、出力導線392は、ゼロ付近から約V−
1のレベルまで切換えられる。これは第2増幅ステージ420に対して、その出
力導線450の電圧を、正レールから負レールへ有効に切換えさせ、そして第3
および第4増幅ステージ430および440について同じ。従ってコンデンサ2
84がポンプダウンされ導線244がレベル■−2(図8)まで負向きの時には
、第4増幅ステージ440の出力導線454は、正レールから負レールまで有効
に駆動される。導線454のこの切換えた電圧は、前記のように、時間T−1に
始まりT−3まで続き2進「0」を表わし、またはT−5まで継続して2進「I
Jを表わすステップ波356(図8)の逆である。
第1ステージ390のFET384のゲートの幅およびFET386のゲートの
幅は、出来るだけ高い入力インピーダンスを与えるために、できるだけ小さく製
造される。前に説明したように、入力ステージ200のFET202および20
4は、約40ミクロンのゲート幅をもち従って第1増幅ステージ390を駆動す
るのにはるかに低いインピーダンスをもっている。第2、第3および第4増幅ス
テージ420.430および440のトランジスタのゲートの幅は、高い増幅と
漸進的に低インピーダンス駆動を得るために、第1ステージ390のトランジス
タの幅よりも漸進的に広く造られる。
第4ステージ440の出力導線454が正から負へ駆動される時には、このステ
ップ波はインバータ増幅器456に印加され、次に「真」データ信号(2進数の
「0」または「l」)を導線102に印加する。導線454の飯向きレベルはま
た導線276に印加され、次に制御トランジスタ270のゲート274に印加さ
れる。これは、前に説明したように、FET260を回路に接続し、FET26
0の付加充電動作なしよりも、上向き勾配線358または線364に沿いコンデ
ンサ284を一層急速に再充電させる。
リセット信号がリセットユニット74により検出される時には、それが真信号(
負向き電圧)を導線108に印加する。この信号は制御FET404をターンオ
ンし、そして第1増幅ステージ390の導線396を導線41O(正レール)に
効果的に接続する。これは上記第1増幅ステージ390の駆動能力を向上させる
。信号はまた、「パワダウン」指令がBIC30により次に受信されるまで、第
1ステージ390による平均電流の流れを増し、導線108の信号が「真」であ
るのは非常に短時間(例えば約100分の1秒だけ)であるので付加パワーの消
耗は無視できる。後続の増幅ステージ420.430および440はそれらの入
力端および出力端を正レールまたは負レールポテンシャルにもち、切換え時以外
事実上電流は流れない。結果として時間平均にわたコてD/Dユニット70によ
り流れる全電流は非常に低い(例えば約0.5マイクロアンペアより低い)。
BIC30の残余の部分は休止状態(またはパワダウン)の時には実際に電流を
流さない。
上記第4増幅ステージ440から負向き信号が導線454に印加される時には、
NORゲート468の上方人力471が負駆動される。これは正信号(短持続時
間)を導線470に印加してトランジスタ472をターンオンし、順次共通導線
474を負レールポテンシャルにプルダウンする。導線470に正信号がなけれ
ば、共通導線474は正レールポテンシャルにある。5個のインバータ増幅器4
60〜464によって与えられる短遅延の後、NORゲート468の下方入力は
466は負駆動され、導@410の正向き信号を終了させる。これらの事象を示
す電圧とタイミング線図は下記に示す。共通導線474がトランジスタ472の
ターニングオンにより負向きの時に、増幅ステージ480がその出力導線483
を正に駆動し、そしてインバータ増幅器484は導線486を、NANDゲート
493の下方入力端と一緒に負に駆動する。NANDゲート493の上方入力端
に接続された導線492のレベルは既に高いためにこの時NANDゲート493
からの出力はない。導11470の正パルスが終了した直後にFE7472はタ
ーンオフされ共通導線474は制御された速度で正レールポテンシャルまでプル
アップされる。上記FET476は、前に説明したように寄生コンデンサとして
動作し、共通導線474の電圧上昇率を制御する。この電圧が十分に高レベルに
達する時には、上記増幅ステージ480をトグル切換して、その出力導線483
は再び負レールに駆動される。これはインバータ増幅器484に対し、正向き信
号を上記導線486およびNANDゲート493の下方入力に印加させる。上記
導線492のレベルがまだ高い(インバータ増幅器487〜491により与えら
れる短遅延のために)ので、NANDゲート493の上方入力はNANDゲート
493の下方入力端子のレベルと一緒に短時間だけ高くなっている。従って短持
続期間負パルスがNANDゲート493の出力端に生じる。これはインバータ増
幅器497の出力およびクロック導線104の正クロックパルスとなる。負パル
スはまたインバータ増幅器495で導線496に印加されて、トランジスタ49
8をターンオンとして急速に共通導線474を広範囲で正レールポテンシャルま
てプルアップする。これらの事象の電圧およびタイミング関係を説明する。
図9(パートA、 B、 C,D、 EおよびF)について、D/Dユニット7
0のある電圧および時間関係を正確な割合ではなく理想化したものを示す。電圧
レベル(正および負レール)は垂直軸線に沿い、そして時間は水平軸線に沿って
示され部分的に切欠いている。図9パートAにおいて、電圧レベルV−1(図8
も参照)は前期のように休止状態における入力状態200の共通導線244の初
期レベルを示す。時間T−0においてRF倍信号図4)は、ここに示すように、
水平波状線500(2進「0」を示す)、またはさらに長い波状線502(2進
「lJまたは拡張された「)」を示す)で始まる。ここに下向勾配線504で示
されるコンデンサ284および導線244の電圧は、前記様式(図7および8)
で次にポンプダウンされる。値がV−2に達する時には、第1増幅ステージ39
0がその出力導線392の極性を切換え、順次第2、第3および第4ステージ4
20.430および440を切換える。第4ステージ440の出力導線454の
電圧は波形506でここに示される。この電圧は、T−1で示される時間に正か
ら負レールポテンシャルに極めて急速に切換えられる。もしもRF倍信号波状線
500で示されるように2進数の「0」ならば短持続時間(例えば約250ナノ
秒)後時間T−2で終り、コンデンサ2B4(および導線244)が線505に
沿い前記様式でV−1まで再充電される。時間T−3で導線454の電圧は(波
形506)レールポテンシャル負から正へ切換えられる。導線454のこの電圧
は図9パートBに示され、ここで波形510として時間T−1に始まりT−3で
終る2進「0」を示す。波形510は導線102の出力データの2進データパル
スの逆であることに注意すべきである。
もし、も入力ステージ200へのRF倍信号、パートへの波状線502で示され
るような2進「lJ (または拡張された「l」)であれば、このRF信号50
2はかなりの持続時間(例えば、少なくとも約2マイクロ秒)継続して時間T−
4で示されるように終る。この後間もなく、時間T−5において、前記のように
波形506は負から正のレールポテンシャルに切換わる。パートBに示される波
形510(2進「0」)の代わりに、破線で示されT−1で始まるはるかに長い
持続期間の後T−5で終る波形512が示される。これは2進「l」 (または
拡張された「1」)を表現する。
図9バートCにおいて、時間T−1の僅か後に短かい正向波形520が生じる。
この波形520は導線470でFET472のゲートに印加される電圧を表わす
。FET472のターンオン時に、図9パートDに波形530で示されるように
、共通導線474は負レールポテンシャルまでプルダウンされる。波形530は
、波形520が始まって間もなく始まるが、FET472のターンオフ時導線4
74の電圧は、FET476(寄生コンデンサとして接続された)正レールポテ
ンシャルに戻るまで若干時間費すので、はるかに長く継続する。上記波形530
は、緩やかに532に示すレベルの正レールポテンシャルまで戻るので、共通導
線474の電圧は、T−1に示す時間に上記インバータ増幅ステージ480をト
グル切換えするに十分な正値となって、その出力導線483を負レールポテンシ
ャルに切換える。出力導線483の電圧は、パートEに波形540で示され、こ
れは波形530が負向きになった僅か後に正向きとなり、上記波形530が電圧
レベル(トグル切換点)532に達した僅か後に負向きとなる。パートEの波形
540(擬似「0」と呼ぶ)の持続時間は、時間T−1からT−3まで延びてい
るパートBの2進「0」波形510よりも夛少長くなることに注意すべきである
。波形540のこの夛少長引く持続時間は、FET472および476のゲート
を、入力ステージ200のFET202および204のゲートよりも1少広幅に
造ることにより得られる。
図9、パートEの波形540が負向き(パートDのトグル切換点532の僅少時
間後)になる時、負レールポテンシャルが再び出力導線483に印加される。
これは順次前記(パート6)のように、僅か遅延後にクロック導線104にクロ
ックパルスを生じる。上記lクロックパルス550がパートFに示される。パル
ス550は垂直破線552で示される時間に始まり、そして垂直破線554で示
される時間に終る。上記破線552は、パー1−Bの2進「0」パルスが終る時
間T−3のかなり後に生じていることに注意すべきである。しかしクロックパル
ス550は2進「l」 (または拡張された「I」)の持続時間中に生じる。パ
ートBに示されたような、クロックパルス550が2進「0」およびrlJに対
するこの時間関係は、BIC30の回路の各部品にパルス発生時、2進「0」と
「1」とを認識および識別させるものである。クロックパルス550は、2進r
QJまたはrl、+が(パートBに示したように)生じる時ごとに発生する。線
552の時間に波形550の始まりにおいて、早急に共通導線474を正レール
ポテンシャルまでプルアップするために、トランジスタ498をターンオンする
導線496に、負向きパルス(図示せず)が印加されることをさらに注意すべき
である。この動作は、図9バートDの破線時間線552の僅が後、波形530の
ステップ部分556で示される。
図1O(図5も参照)で6個のデータ人力rROJ 〜rR5J はNANDゲ
ート602のそれぞれの入力に接続され、その出力はインバータ増幅器604の
入力に接続され、これは順次パルス形成回路606の人力に接続される出力を有
する。パルス形成回路606の出力は、NANDゲート610の上方入力608
に接続され、その出力はインバータ増幅器614に接続される。インバータ増幅
器614の出力は、導線616および出力導線105が接続される「sYN」と
して識別される出力端子に接続される。導線+10からの入力端子rclk−p
resentJは、NANDゲート622の上方人力62o1インバ一タ増幅器
624の人力、およびパルス形成回路626の人力に接続される。導線130が
らの入力端子rpwro f f−X7JはNANDゲート630の下方入力6
28に接続され、その上方人力632は、入力端子rABCDEF−yesJお
よび導線134に接続される。NANDゲート630の出力は導線633を経て
インバータ増幅器634の入力に接続され、その出力はパルス形成回路636に
接続される。パルス成形回路636の出力は、セット/リセットフリップフロッ
プ640の上方r5e tJ入力638に接続される。上記パルス成形回路62
6の出力は、フリップフロップ640の下方「リセット」入力642に接続され
る。フリップフロップ640の出力は、インバータ増幅器644の入力に接続さ
れ、その出力端はNANDゲート622の下方人力646、オヨびNAND’7
’−トロ10の下方人力647に接続される。導線132からの入力端子rpw
roff−X15Jはインバータ増幅器の入力に接続され、その出力はNAND
ゲート652の中間人力650に接続される。NANDゲート652の下方人力
654はNANDゲート630の出力に接続される。インバータ増幅器624の
出力はNANDゲート658の下方入力656に接続され、その上方人力660
は導線645に接続される。NANDゲート658の出力は、NANDゲート6
52の上方入力662に接続され、その出力はパルス形成回路664に接続され
る。上記インバータ増幅器614の出力は、導線616を経てセット−リセット
フリップフロップ668の上方rse tJ入力端子666に接続され、その出
力は出力端子「pwro旧および導線106に接続される。上記フリップフロッ
プ668は、パルス形成回路664の出力に接続される下方リセット人力670
を有する。
上記NANDゲート602は、リセット指令の6個の2進rlJ (11111
1)にだけ応答する。これが生じる時には、パルス形成回路606からの正パル
スが、NANDゲート61Oの上方入力608に印加される。同時に導線110
のrc 1k−presentJ信号がパルス形成回路626に印加され、そこ
からフリップフロップ640のリセット入力端子642に印加、そしてインバー
タ増幅器644に印加して導線645に正信号を生じ、そしてNANDゲート6
1Oの下方人力647に印加される。これはインバータ増幅器614を経て、N
ANDゲート610に出力rsyn」端子および導線105において正の同期パ
ルスを生じさせる。この同期パルスは、前記のように、それぞれ6ビツトワード
内への2進数信号のフレーム指示の初期マーカとして役立つ。導線llOからの
正rclk−presentJ信号も共通導線618を経てNANDゲート62
2の上方入力620に印加され、その下方入力646も現在は正である。このよ
うにNANDゲート622は負向き「真」信号を、rac t 1veJ端子お
よび導線lO8に印加する。上記インバータ増幅器614からのパルスはまた、
導線616を経て、フリップフロップ668のセット入力666に印加され、そ
の上にrpWronJ端子における正向き真信号を導線106に印加する。rr
eSet」信号がリセットユニット74で受信された後に、出力導線105.1
06および108でもたらされる信号は、BIC30をその休止状態から「ウェ
イクアップJする。
rABCDEF−yeSJ信号が導線134に印加され、そしてrpOWerd
ownJ信号が導線130に印加(前に説明したように)される時には、正向き
信号が単時間だけ入力628とNANDゲート630の入力628および632
に印加される。ゲート630は導線633を経て、順次インバータ増幅器634
およびパルス形成回路636信号パルスをフリップフロップ640のセット人力
638に印加し、インバータ増幅器644に対して負向き信号を共通導線645
に印加させる。NANDゲート610はその上NANDゲート802によりその
入力608に印加されたリセットパルスに応答せず、そしてNANDゲート62
2は、導線618を経てその上方人力620に印加されたtalk−prese
ntJ信号にも応答しない。これは出力端子racttve」および導線108
からの「真」信号を消去する。上記rC1k−presentJ信号が導線11
Oから消去されるまで(BIC30がビーム16の領域から除去された後短時間
で上記CPユニット76が時間切れになることにより)、たとえlまたは2以上
のリセット指令が続いてNANDゲート602に印加されようとも、上記のよう
にリセットユニット74は[パワーダウン」状態のままである。その後rclk
−presentJ信号が導線110から消去された後、上記リセットユニット
74は自動的にBIC30を休止状態に戻し導線105.106および108(
パート5)に信号は印加されなくなる。rc 1k−presentJ信号の消
去は共通導線645を「リセット」させて、NANDゲート658の上方入力端
子660に正レベルを印加し、インバータ増幅器624からの正レベルもこの時
下方入力端子656に印加される。これは、NANDゲート658に対して、N
ANDゲート652の上方人力662に負向きレベルを印加させ、その中間入力
650および下方人力654はこの瞬間に負となる。その上に、NANDゲート
652の出力は正向きとなり、パルス形成回路664は、パルスをフリップフロ
ップ668のリセット入力670に印加し、フリップフロップはrpWronJ
端子および導線106から「真」信号を消去する。導線132からの無条件「p
wro f f−X15J信号はインバータ増幅器648を通りNANDゲート
652の中間人力650に到るまで、信号rABCDEF−yes」およびrp
Wr。
ff−X7Jの動作と類似様式で動作する。
図11(図5も参照)でCTLユニット78は、論理およびカウンタモジュール
700を含み、これは共通導線120を経てスイッチモジュール702に、同じ
<BIC30(図5)の他のユニットにも接続される。モジュール700はそれ
ぞれに導線104.145.106および105に接続される入力端子rclk
」、rmod−onJ、rpwronJおよびrsyn−pulse」を有する
。モジュール700の出力端子rclk6」は共通導線120およびスイッチモ
ジュール702のrclk6」入力端子に接続される。上記モジュール702の
rreadJ入力端子は導線118に接続される。スイッチモジュール702の
rinstJ出力端子は命令ストローブ導線114に接続され、そしてrdal
、aJ出力端子はデータストローブ導線116に接続される。rclkJ、「p
WrOnJおよびrsynノ信号が、導線104.106および105を経てモ
ジュール700に印加される時には、入力タロツクパルス(導線104)の計数
を開始し、そし、て6番目のクロックパルス発生毎にrc Iock6J (c
1k6)パルスと呼ばれるものを発生する。これはさきに説明したとおり、そ
れぞれの2進ワードのおのおの6ビツトを適正にフレームするのに役立つ。上記
rclk」パルスは、スイッチモジュール702に印加され、そして先に説明し
たようにBIC30の他のユニツトに印加される。rreadJ信号が導線11
Bを経てスイッチモジュール702に印加される時には、そのrdataJ出力
を付勢し、そして「真」信号を導線116に印加し、これは先に説明したように
、データを上記DLユニット82内に入れさせる。導線118上にrread」
信号が存在しないときに、上記スイッチモジュール702はその出力端子rin
stJで「真J信号を導線116の代わりに導線114に印加する。これはIL
ユニット80を動作させる。MODTユニット92がオン(拡張された2進NJ
の持続期間中)、かつBIC30がI/Rユニット12に応答している時には、
禁止信号が導線145およびモジュール700のrmodonJ入力端子に印加
される。これは一時的にモジュール700を禁止し、そのアンテナ32のBIC
30による変調期間中雑音による誤動作を防止する。
図12において、I/Rユニット12(全体にわたる破線長方形内に示される)
は、アンテナ区分714(破線長方形内に示される)、高周波RF区分716(
破線長方形内に示される)、および論理および制御区分718(破線長方形内に
示される)からなっている。アンテナ区分714の送信アンテナ18に接続され
るRF増幅器720があり、この増幅器720は、適当なマイクロ波周波数(例
えば915MHz)で動作する増幅器726および発振器728からの定常RF
倍信号、その下方入力端子724に供給されるRFスイッチ722で駆動される
。上記スイッチ722はその上方入力端子730において、スイッチ駆動機構7
32からの制御信号に従いターンオンおよびターンオフされ、上記スイッチ駆動
機構は順次タイミング論理ユニット734により導線733を経て制御される。
上記ユニット734は、中央処理装置(CPU)740から、rsend」導線
736を経て送信指令を受信し、かつrinstr (data)」母線738
を経て送られるデータを受信する。上記CPU740はケーブル20でコンピュ
ータ22(図示せず)に接続される。タイミング論理ユニット734は、rda
la validJ導線を経てラッチ744を可能化し、このラッチは導線74
6を経てCPt)740に接続される。
アンテナ区分714の受信アンテナ19に接続される入力RF増幅器750があ
り、その出力は共通導線752を経て、第1ホモダインユニツト754および第
2ホモダインユニツト756に接続される。第1ホモダインユニツト754は、
増幅器758で駆動されその人力は発振器72Bと同位相で導線759を経て接
続される。第2ホモダインユニツト756は、増幅器760で駆動されその人力
は発振器728と90’だけ位相を異にする移相ユニット761を経て接続され
る。第1ホモダインユニツト754の出力は増幅器764の入力に接続され、次
に中間周波数(IF)フィルタ766を経て増幅器768の入力端子に接続され
る。増幅器768の出力は、検出器770の入力端子に接続され、出力は導線7
72を経てラッチ744の第1入力端子に接続される。第2ホモダインユニツト
756の出力は、同様に増幅器774、IFフィルタ776、増幅器778、検
出器780、および導線782からラッチ744の第2入力端子に接続される上
記CPU740(インテル社(Intel Corp、)パーツナンバー87C
51FAのような都合よく市場で入手できるマイクロプロセッサである)は、前
記探索順序の命令とデータに従って、バッジ14の間合せと識別に必要なメモリ
および論理を提供する。上記CPU740は、タイミング論理ユニット734を
制御し、順次スイッチ駆動機構732およびRFスイッチ722を制御する。従
ってマイクロ波データ信号(図4A、4Bおよび4C)は、RF増幅器720お
よび送信アンテナ18に印加される。
前記BIC30からマイクロ波ビーム70を経た変調信号は(図3)、アンテナ
19で受信され、増幅器750で増幅され、当技術で公知の直角位相配列に接続
される第1および第2ホモダインユニツトの754および756に供給される。
従ってアンテナ19で受信した信号の位相に依存しく発振器728の位相に対し
)、第1ホモダインユニツト754または第2ホモダインユニツト756のどち
らか一つ(または両ユニットー緒)に中間周波数信号(例えば、5MHz信号)
をそれぞれ増幅器764およびIFフィルタ766、ならびに増幅器744およ
びIFフィルタ776に印加する。これらの中間周波数信号はそれぞれに増幅器
768で増幅され検出器770て検出され、そして増幅器778で増幅され検出
器780で検出される。検出器770の出力および検出器780の出力は、拡張
されたrl」ビット(図40参照)期間中BIC30からの変調された応答に対
して、時間および持続期間(周波数ではないけれども)で対応する信号パルスで
ある。検出器770および780の出力は、それぞれの導線772および782
を経てラッチ744に印加される。信号がラッチ744の一つまたは両方の入力
端子に印加されたと仮定すると(バッジ14からの応答を示す)、導線742を
経てラッチ744にこの信号は指令しており、導線746を経てCPtJ740
に送られる。CPU740により受信された時には、ラッチ744内のバッジ応
答信号は、前記探索順序に従い処理されて識別される。ケーブル20およびコン
ピュータ22を経るCPU740に入るおよびCPU740からの通信は、バッ
ジ識別、当技術公知様式の各1/Rユニツト12のCPU740とコンピュータ
22との間のデータ書式およびプログラミングソフトウェアを提供する。
BIC30の回路はビームI6のRF倍信号、高い感度、精度および効率をもっ
て検出かつ復調する。入力信号がたとえマイクロ波周波数であっても、付加RF
検出器(例えばショットキーダイオード)を必要としない。BIC30は入力R
F信号ビット流れに従ってそれ自体のクロックおよびタイミング信号を発生する
ので、復号された命令およびデータワード(例えば6ビツトワード)は適正にフ
レームされて正確に応答する。記載したBIC30の実施例は、単−低コスト集
積回路として0MO3技術において完全に実行されている。RF同調回路(アン
テナ32以外)は全く必要としない。その構成および動作によって、BIC30
は休止状態および能動状態の両方において極めて低量のパワーを流す。これは、
■Dバッジまたは同様なタグの外形内に適合するのに十分に小さい微小寸法電池
でさえも長い電池寿命が得られる。I/Rユニット12の回路は、その性能に高
信頼性があり、かつ費用有効性のある容易に入手できる構成要素を用いる。I/
Iシステム10は極めて高速かつ正確で一本質的にはフェールセーフである。
バッジ14の感度およびそれらの応答モードのゆえに、ビーム【6のパワーレベ
ルは人体の健康と安全基準よりも十分に下である。さらに、バッジ14に記憶さ
れたコード化情報は、高度に安全保護されるが、電子工学的に容易に変更できる
0バツジ14内に記憶できるIDコードの数は極めて大きい。上記システムIO
は、コード化情報の特定型式または量に制限されない極めて融通性がある。戸数
のバッジ14が遠隔位置において同時に間合わされ、かつ独特に識別される。バ
ッジ14は一度に1個アドレスされまたはI/Rユニットに一つずつ物理的に配
置される必要は全くない。
ここに教示した装置および動作の方法は、本発明の一般原理の説明であることを
理解すべきである。本発明の精神および範囲から逸脱することなく当業者により
変更が容易に工夫できるであろう。例えば、説明したような6個の6ビツトワー
ド以外のコードおよびそれらの順序は、本発明のフレームワーク内に用いられた
ものである。さらに、本発明は、コード化物品の特定型式またはその寸法および
形状、もしくは、パワー源の特定型式またはその容量に限定されるものではない
。本発明により提供されたシステムは、特定周波数(マイクロ波またはその他)
における動作に限定されず、または送信および応答の特定モードに限定されるも
のではない。BIC30も回路素子の特定型式、または種類または数に限定され
るものではない。
付 録
1/Rユニツト12による探索順序および2個のバッジの応答は次のとおりであ
る:
第1パス
[/Rユニット12 1個または2個のパッジ14送信〉リセット(RESET
)
送信〉リセット(RESET)
反射:無条件(MODALL) <応答検出送信〉イネーブルデータレジスタ(
DATAWORD)送信〉データワード−〇
送信〉ノーオペレーション信号
反射:エニマッチ く応答検出
反射:Aマツチ く応答検出
反射−Bマツチ 〈無応答
反射二Cマツチ 〈無応答
送信:イネ−プルデータレジスタ(DATAwoRD)送信:データワード−2
送信〉ノーオペレーション信号
反射:エニマッチ 〈応答検出
反射二Aマツチ く無応答
反射二Bマツチ く応答検出
反射二〇マツチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=3
送信〉ノーオペレーション信号
反射、エニマッチ く応答検出
反射、Aマツチ 〈無応答
反射、Bマツチ く無応答
反射:Cマツチ く応答検出
送信〉イネーブルデータレジスタ
送信〉データワード=4
送信〉ノーオペレーション信号
反射、エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=5
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=6
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=7
送信〉ノーオペレーション信号
反射:エニマッチ 〈無応答
送信〉イネーブルデータレジスタ
送信〉データワード=8
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=9
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=10
送信〉ノーオペレーション信号
反射:エニマッチ く応答検出
反射:Aマツチ く応答検出
送信〉データワード=24
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=25
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=26
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=27
送信〉ノーオペレーション信号
反射:エニマッチ 〈無応答
送信〉イネーブルデータレジスタ
送信〉データワード−28
送信〉ノーオペレーション信号
反射 エニマッチ 〈無応答
送信〉イネーブルデータレジスタ
送信〉データワード=29
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=30
送信〉ノーオペレーション信号
反射:エニマソチ く応答検出
反射:Aマツチ く無応答
反射 Bマツチ く無応答
反射:Cマツチ −く応答検出
送信〉イネーブルデータレジスタ
送信〉データワード=31
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=32
送信〉ノーオペレーション信号
反射・エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード−33
送信〉ノーオペレーション信号
反射、エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=34
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=35
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=36
送信〉ノーオペレーション信号
反射、エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=37
送信〉ノーオペレーション信号
反射、エニマッチ く無応答
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=53
送信〉ノーオペレーション信号
反射・エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=54
送信〉ノーオペレーション信号
反射:エニマノチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=55
、送信〉ノーオベレーンヨン信号
反射:エニマソチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード;56
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=57
送信〉ノーオペレーション信号
反射:エニマンチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=58
送信〉ノーオベレーンヨン信号
反射:エニマノチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=59
送信〉ノーオペレーション信号
反射:エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=60
送信〉ノーオペレーション信号
反射、エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データフード=61
送信〉ノーオペレーション信号
反射・エニマッチ く無応答
送信〉イネーブルデータレジスタ
送信〉データワード=62
送信〉ノーオペレーション信号
反射 エニマッチ く無応答
・・・・・・・・・・・・・川・・・・・状t:2Aワード、2Bワード、2C
’7−F・・・・・・・・・・・・・・・川・・・・・・第2バス
送信〉イネーブルデータレジスタ
送信〉データワード=l
送信〉イネーブルCフラグ
送信〉イネーブルデータレジスタ
送信〉データワード=2
送信〉イネーブルCフラグ
反射、ABマツチ 〈応答検出
送信〉イネーブルデータレジスタ
送信〉データワード=3
送信〉イネーブルCフラグ
反射:ABCマツチ 〈応答検出
送信>パフ−9”):/ (POWERDOWN)送信〉イネーブルデータレジ
スタ
送信〉データワード辷3゜
只
廊
り −
困
*
FIG、7
■ゴハIs 92104009
フロントページの続き
(51) rnt、 C1,5識別記号 庁内整理番号GOIS 13/79
HO4B 7/26
(72)発明者 シエツプス、ジョナサン・ロイドアメリカ合衆国ニューシャー
シー州
08550、プリンストン・ジャンクション、マーブル ヘッド・ドライヴ 1
0
I