JP2938558B2 - アクティブマトリックス型液晶表示装置 - Google Patents
アクティブマトリックス型液晶表示装置Info
- Publication number
- JP2938558B2 JP2938558B2 JP31145890A JP31145890A JP2938558B2 JP 2938558 B2 JP2938558 B2 JP 2938558B2 JP 31145890 A JP31145890 A JP 31145890A JP 31145890 A JP31145890 A JP 31145890A JP 2938558 B2 JP2938558 B2 JP 2938558B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- pixel electrode
- crystal display
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
るアクティブマトリックス型液晶表示装置に係り、特に
その構造に関する。
して種々の分野で数多く利用されるようになっきた。
るアクティブマトリックス型液晶表示装置は、クロスト
ークが少ない高コントラスト表示が可能であることか
ら、特に注目を集めている。
成としては、例えば一対の電極間に液晶組成物が挟持さ
れて成っている。一方の電極基板には、複数の信号電極
と走査電極とがマトリックス状に形成され、各交差部に
は画素電極が接続された薄膜トランジスタがスイッチン
グ素子として設置されている。また、他方の電極基板に
は、画素電極に対向する対向電極が形成されている。
表示装置の各表示画素では、薄膜トランジスタのゲート
・ソース電極間に寄生容量Cgsが存在しているため、走
査電極からゲート電極に印加されるゲート電圧がONから
OFFに切り替わる時に、画素電極に印加される信号電圧
はΔVpだけ負側にずれてしまう。
できるもので、ΔVpが大きいと画面のフリッカとなるこ
ともあり、高い表示品位を確保することができなかっ
た。
(1) Vg,on;ゲートオン電圧 Cgs;ゲート・ソース間容量 Vg,off;ゲートオフ電圧 Clc;液晶容量 そこで、例えば液晶容量Clcと並列に蓄積容量Cを形
成することにより、ΔVpを軽減することが行われてい
る。
ーバーラップするように所定の電圧が印加される蓄積容
量電極を形成し蓄積容量Cを形成する方法等がとられて
いる。
るためには、高い絶縁層の信頼性が要求される。仮に絶
縁層にピンホール等の欠陥が存在すると、蓄積容量電極
と画素電極とがショートしてしまい、液晶組成物には常
に蓄積容量電極の電圧が印加され、表示改良を引起こす
ためである。
特開平1−239531号公報には複数の蓄積容量Cを直列に
接続する液晶表示装置が記載されている。このように蓄
積容量Cを複数個直列に接続するといった冗長設計によ
り、仮に一つの蓄積容量Cが絶縁層のピンホールにより
ショートしても、他の蓄積容量Cにより蓄積容量電極と
画素電極とが電気的に接続されることがないため、良好
な表示を行うことができる。
る第1の蓄積容量電極、第1の蓄積容量電極と絶縁層を
介してオーバーラップする第2の蓄積容量電極を順次設
けることは、製造工程の大幅な増加を招くため、好まし
いものではなかった。
表示装置の印加電圧のレベルシフト、即ちΔVpを十分に
低減させ高品位な表示を可能とすると共に、高製造歩留
まり、高生産性を得ることができるアクティブマトリッ
クス型液晶表示装置を提供することを目的としたもので
ある。
複数本の信号電極と走査電極とがマトリクス状に配置さ
れ、信号電極と走査電極との交差部に画素電極に接続さ
れた薄膜トランジスタを備えた第1の基板と、画素電極
に対向する第2の基板と、第1の基板と前記第2の基板
とによって挟持される液晶層とを備えたアクティブマト
リックス型液晶表示装置であって、第1の基板は、画素
電極と、この画素電極と隣接する少なくとも一つの信号
電極とのそれぞれと絶縁層を介して重複して配置される
孤立電極を含み、絶縁層を介して配置される信号電極と
孤立電極とによって形成される第1の容量及び絶縁層を
介して配置される孤立電極と画素電極とによって形成さ
れ第1の容量に直列接続されてなる第2の容量とを備え
たことを特徴としたものである。
上述したように信号電極および画素電極と絶縁層を介し
て蓄積容量が形成されるように孤立電極を設けるもので
ある。
号電極と孤立電極とによって第1の蓄積容量が形成さ
れ、また絶縁層を介して孤立電極と画素電極により第1
の蓄積容量に直列に接続される第2の蓄積容量が形成さ
れることとなる。
を設けることにより、印加電圧のレベルシフト、即ちΔ
Vpを十分に低減することができる。
で蓄積容量を構成することにより、少なくとも一方の蓄
積容量を構成する絶縁膜にピンホール等が発生しても、
他方の蓄積容量により画素電極に定電圧が印加されるこ
とがない。
バーラップするように孤立電極を設け複数の蓄積容量を
構成することにより、絶縁層を介して画素電極とオーバ
ーラップするように蓄積容量電極を設けていた従来の液
晶表示装置と同様の製造工程で製造することが可能であ
る。
液晶表示装置(1)を例にとり、図面を参照して詳細に
説明する。
示装置(1)の概略正面図を示し、第2図は第1図にお
いてA〜A′線に沿って切断した概略断面図を示すもの
である。
1の電極基板(11)と第2の電極基板(51)とによって
液晶組成物(61)が挟持されて構成されている。
に複数本の信号電極(15)と走査電極(17)とがマトリ
ックス状に形成されている。そして、これら信号電極
(15)と走査電極(17)との各交点部には、画素電極
(19)に接続された薄膜トランジスタ(21)が設置され
ている。
縁性ガラス基板(13)上には走査電極(17)と一体に形
成されたゲート電極(21a)が設置されており、このゲ
ート電極(21a)上には酸化シコン(SiOx)から成る絶
縁層(23)が設置されている。そして、この絶縁層(2
3)を介したゲート電極(21a)上には、i型の水素化ア
モルファスシリコンが半導体層(25)として形成されて
おり、更に半導体層(25)上には互いに電気的に分離さ
れたn型の水素化アモルファスシリコンがドレイン領域
(27)、ソース領域(29)として形成されている。この
ドレイン領域(27)はモリブデン(Mo)膜とアルミニウ
ム(Al)膜とが積層されたドレイン電極(21b)により
信号電極(15)に、ソース領域(29)も同様にモリブデ
ン(Mo)膜とアルミニウム(Al)膜とが積層されたソー
ス電極(21c)により画素電極(19)に接続されてい
る。
装置(1)では、各画素電極(19)および各画素電極
(19)に隣接して設置される2本の信号電極(15a),
(15b)と絶縁層(23)を介して重複するように2つの
孤立電極(31a),(31b)が夫々形成されている。
晶組成物(61)を所定の方向に配向させるための低温キ
ュア型のポリイミド樹脂が所定方向にラビング処理され
て配向膜(35)として設置されている。
1)と同様の絶縁性ガラス基板(53)上にI.T.O.(Indiu
m Tin Oxide)が共通電極(55)として設置され、この
共通電極(55)上にはアルミニウムがマトリックス状に
形成されて成る遮光層(57)が設置されている。この遮
光層(57)は、第1の電極基板(11)に形成されている
薄膜トランジスタ(21)に光が照射されることに起因し
て誤動作することを防止する目的で設けられている。
組成物(61)を所定の方向に配向させるための低温キュ
ア型のポリイミド樹脂が所定方向にラビング処理されて
配向膜(58)として設置されている。
極基板(55)とによって液晶組成物(61)が所定の間隔
で挟持されている。
の外側面には、偏向板(39),(59)が夫々位置合わせ
されて設置され、本実施例のアクティブマトリックス型
液晶表示装置(1)は構成されている。
(1)は上述したような構成であることから、等価回路
的に各画素は第3図に示すようになる。
(15a)と画素電極(19)との間には、信号電極(15a)
−絶縁層(23)−第1の孤立電極(31a)によって形成
される第1の蓄積容量C1(101)と、第1の孤立電極(3
1a)−絶縁層(23)−画素電極(19)とによって形成さ
れる第2の蓄積容量C2(102)とが直列に接続されたも
のとなる。
間にも、信号電極(15b)−絶縁層(23)−第2の孤立
電極(31b)によって形成される第3の蓄積容量C3(10
3)と、第2の孤立電極(31b)−絶縁層(23)−画素電
極(19)とによって形成される第4の蓄積容量C4(10
4)とが直列に接続されていることとなる。
(31a),(31b)との間の絶縁層(23)にピンホール等
が発生しても、孤立電極(31a),(31b)−絶縁層(2
3)−画素電極(19)とにより蓄積容量C2(102),C4(1
04)が形成されているため、画素電極(19)に信号電圧
が印加されるといったことがない。
(19)との間の絶縁層(23)にピンホール等が発生して
も同様であり、絶縁層(23)のピンホール等に起因する
表示不良を大幅に低減することができ、製造歩留まりを
向上させることができる。
装置(1)では、蓄積容量C1(101),C2(102),C3(10
3),C4(104)を形成することにより、ゲート電極(121
a)とソース電極(121c)との間に形成される寄生容量C
gsにより、走査電極(107)に印加される電圧がONからO
FFに切り替わる時に生じるレベルシフトを軽減させるこ
とができる。これにより、高品位な表示が可能なアクテ
ィブマトリックス型液晶表示装置(1)とすることがで
きた。
装置(1)では、上述したように一画素電極(19)に隣
接する一方の信号電極(15a)および画素電極(19)と
絶縁層(23)を介して重複するように設けられた第1の
孤立電極(31a)の他に、一画素電極(19)に隣接する
他方の信号電極(15b)および画素電極(19)と絶縁層
(23)を介し重複するように第2の孤立電極(31b)を
設けた構成とした。そして、このような構成と組合わせ
て、隣接する信号電極(15a),(15b)に印加される信
号電圧の極性を例えば1ライン毎に反転させて駆動する
ことにより、特に蓄積容量C1(101),C2(102),C3(10
3),C4(104)が信号電極(15a),(15b)の極性に影
響されて表示に悪影響を与えることを防止することがで
きた。
装置(1)の構造によれば、例えば薄膜トランジスタ
(21)のゲート電極(21a)の形成と同一の工程で蓄積
容量C1(101),C2(102),C3(103),C4(104)を構成
する孤立電極(31a),(31b)を製造する他は、従来と
同様の工程でアクティブマトリックス型液晶表示装置
(1)を製造することが可能である。このため、本実施
例のアクティブマトリックス型液晶表示装置(1)は複
数の蓄積容量電極および絶縁層を積層して蓄積容量を直
列に接続するものに比べて製造工程を大幅に低減でき
る。
形成することを考えても、複数の蓄積容量電極および絶
縁層を積層する必要がなく、生産性を大幅に低下させる
ことはない。
ば、信号電極および画素電極と絶縁層を介してオラーバ
ーラップするように設置される孤立電極を設けることに
より、少なくとも1つの絶縁層により複数の蓄積容量が
直列接続により形成されることとなる。
の蓄積容量が直列接続される構成とすることができる。
一方の蓄積容量を形成する絶縁層にピンホール等が発生
しても表示不良となることがない。このため、製造歩留
まりを向上させ、長期間にわたり画素欠陥の発生を防止
することができる。
液晶表示装置の概略正面図、第2図は第1図におけるア
クティブマトリックス型液晶表示装置をA〜A′線に沿
って切断した概略断面図、第3図は第1図におけるアク
ティブマトリックス型液晶表示装置の一表示画素の等価
回路図を示すものである。 (1)≧アクティブマトリックス型液晶表示装置 (15)……信号電極、(17)……走査電極 (19)……画素電極 (21)……薄膜トランジスタ (23)……絶縁層 (31a),(31b)……孤立電極 (61)……液晶組成物 (101),(102),(103),(104)……蓄積容量
Claims (3)
- 【請求項1】複数本の信号電極と走査電極とがマトリク
ス状に配置され、前記信号電極と前記走査電極との交差
部に画素電極に接続された薄膜トランジスタを備えた第
1の基板と、前記画素電極に対向する第2の基板と、前
記第1の基板と前記第2の基板とによって挟持される液
晶層とを備えたアクティブマトリックス型液晶表示装置
において、 前記第1の基板は、前記画素電極と、この画素電極と隣
接する少なくとも一つの前記信号電極とのそれぞれと絶
縁層を介して重複し且つこの画素電極以外の画素電極と
は重複せずに配置される孤立電極を含み、前記絶縁層を
介して配置される前記信号電極と前記孤立電極とによっ
て形成される第1の容量及び前記絶縁層を介して配置さ
れる前記孤立電極と前記画素電極とによって形成され前
記第1の容量に直列接続されてなる第2の容量とを備え
たことを特徴とするアクティブマトリックス型液晶表示
装置。 - 【請求項2】前記孤立電極は前記走査電極の形成と同一
の工程で作成されて成ることを特徴とする特許請求の範
囲第1項記載のアクティブマトリックス型液晶表示装
置。 - 【請求項3】前記第1の基板は、前記画素電極と、この
画素電極と隣接する他の前記信号電極とのそれぞれと前
記絶縁層を介して重複し且つこの画素電極以外の画素電
極とは重複せずに配置される他の前記孤立電極とを含
み、前記絶縁層を介して配置される前記他の信号電極と
前記他の孤立電極とによって形成される第3の容量及び
前記絶縁層を介して配置される前記他の孤立電極と前記
画素電極とによって形成され前記第3の容量に直列接続
されて成る第4の容量とを備えたことを特徴とする特許
請求の範囲第1項記載のアクティブマトリックス型液晶
表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31145890A JP2938558B2 (ja) | 1990-11-19 | 1990-11-19 | アクティブマトリックス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31145890A JP2938558B2 (ja) | 1990-11-19 | 1990-11-19 | アクティブマトリックス型液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04182629A JPH04182629A (ja) | 1992-06-30 |
JP2938558B2 true JP2938558B2 (ja) | 1999-08-23 |
Family
ID=18017466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31145890A Expired - Fee Related JP2938558B2 (ja) | 1990-11-19 | 1990-11-19 | アクティブマトリックス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2938558B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2797972B2 (ja) * | 1994-06-28 | 1998-09-17 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
KR101234138B1 (ko) | 2006-05-18 | 2013-02-18 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
-
1990
- 1990-11-19 JP JP31145890A patent/JP2938558B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04182629A (ja) | 1992-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US6075580A (en) | Active matrix type liquid crystal display apparatus with conductive light shield element | |
JP5616666B2 (ja) | 液晶表示装置 | |
JPS59101693A (ja) | アクティブマトリクス液晶表示装置の画像欠陥救済方法 | |
JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
JP3454340B2 (ja) | 液晶表示装置 | |
US7061553B2 (en) | Substrate for display device and display device equipped therewith | |
JPH021821A (ja) | アクティブマトリクス表示装置 | |
JPH06102537A (ja) | アクティブマトリクス型液晶表示素子 | |
JPH0713196A (ja) | アクティブマトリックス型液晶表示装置 | |
JP2938558B2 (ja) | アクティブマトリックス型液晶表示装置 | |
JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
JP4347366B2 (ja) | アクティブマトリクス型カラー液晶表示装置 | |
JP2845487B2 (ja) | アクティブマトリックス型液晶表示素子 | |
JP3029319B2 (ja) | 液晶表示装置 | |
JPH05119347A (ja) | 液晶表示装置 | |
JPH10253982A (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
JPH0427920A (ja) | 液晶表示装置 | |
JPH01277217A (ja) | アクティブマトリックス型液晶表示素子アレイ | |
JPS60198579A (ja) | 半導体表示装置 | |
JPH0862629A (ja) | 液晶表示装置 | |
JPH0480723A (ja) | アクティブマトリックス型液晶表示装置 | |
JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |