JP2929273B2 - ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法 - Google Patents
ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法Info
- Publication number
- JP2929273B2 JP2929273B2 JP8182799A JP18279996A JP2929273B2 JP 2929273 B2 JP2929273 B2 JP 2929273B2 JP 8182799 A JP8182799 A JP 8182799A JP 18279996 A JP18279996 A JP 18279996A JP 2929273 B2 JP2929273 B2 JP 2929273B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- pcb
- grid array
- ball grid
- carrier frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】本発明はヒートシンク付着型
ボールグリッドアレイ(Ball Grid Arra
y:BGA)半導体パッケージの製作時に使用されるユ
ニットPCB(Printed Circuit Bo
ard)キャリヤフレームに関するもので、より詳しく
はストリップ又はフープ状のフレームに長いスロットに
より囲われて形成された複数のダイパッド上にユニット
PCBを搭載して組立工程を遂行し、ダイパッドがヒー
トシンクとして使用されるボールグリッドアレイ半導体
パッケージユニットPCBキャリヤフレーム及びそれを
用いたボールグリッドアレイ半導体パッケージの製造方
法に関するものである。
ボールグリッドアレイ(Ball Grid Arra
y:BGA)半導体パッケージの製作時に使用されるユ
ニットPCB(Printed Circuit Bo
ard)キャリヤフレームに関するもので、より詳しく
はストリップ又はフープ状のフレームに長いスロットに
より囲われて形成された複数のダイパッド上にユニット
PCBを搭載して組立工程を遂行し、ダイパッドがヒー
トシンクとして使用されるボールグリッドアレイ半導体
パッケージユニットPCBキャリヤフレーム及びそれを
用いたボールグリッドアレイ半導体パッケージの製造方
法に関するものである。
【0002】
【従来の技術】典型的なヒートシンク付着型ボールグリ
ッドアレイ半導体パッケージ1は、図3に示すように、
半導体チップ40が実装されるPCB10の部分にキャ
ビティ14が形成されており、PCB10の底面にはヒ
ートシンク30が付着され、PCB10に形成されたキ
ャビティ14内の露出されたヒートシンク30の上面に
は直接半導体チップ40が付着され、半導体チップ40
に形成されたボンドパッド(図示せず)とPCB10の
上面に形成された配線パターンの端子は電気的導電性の
ボンドワイヤー43により電気的に接続され、半導体チ
ップ40とボンドワイヤー43等を外部環境から保護し
半導体チップ40とPCB10間の比較的大きい熱膨張
係数差に起因する応力及び変形力を緩和させるためにエ
ポキシ樹脂等のような封止剤45がキャビティ14を含
んだ周辺領域上にモールディングされ、PCB10の封
止剤45のない上面には入出力端子として使用される複
数のソルダボール50が溶着される。このような半導体
パッケージは半導体チップ40の動作時に発生するヒー
トシンク30により効果的に放熱し得るようになってい
る。
ッドアレイ半導体パッケージ1は、図3に示すように、
半導体チップ40が実装されるPCB10の部分にキャ
ビティ14が形成されており、PCB10の底面にはヒ
ートシンク30が付着され、PCB10に形成されたキ
ャビティ14内の露出されたヒートシンク30の上面に
は直接半導体チップ40が付着され、半導体チップ40
に形成されたボンドパッド(図示せず)とPCB10の
上面に形成された配線パターンの端子は電気的導電性の
ボンドワイヤー43により電気的に接続され、半導体チ
ップ40とボンドワイヤー43等を外部環境から保護し
半導体チップ40とPCB10間の比較的大きい熱膨張
係数差に起因する応力及び変形力を緩和させるためにエ
ポキシ樹脂等のような封止剤45がキャビティ14を含
んだ周辺領域上にモールディングされ、PCB10の封
止剤45のない上面には入出力端子として使用される複
数のソルダボール50が溶着される。このような半導体
パッケージは半導体チップ40の動作時に発生するヒー
トシンク30により効果的に放熱し得るようになってい
る。
【0003】従来、ヒートシンク型ボールグリッドアレ
イ半導体パッケージ1の製作は、図4に示すように、P
CBパネル11上に必要な回路パターン及びキャビティ
14を形成した後、PCBパネル11の底面にPCBパ
ネル11と同大きさのヒートシンク30をエポキシ又は
接着テープ等を用いて高温、高圧のプレスで接着させた
後、ヒートシンク30が接着されたPCBパネル11を
所定大きさに切断してPCBストリップ12に作る。こ
のように製作された従来のPCBストリップ12は半導
体チップ40の付着及び封止剤のモールディング等の後
続組立工程に効率的に利用でき、前記後続組立工程によ
り製作されたボールグリッドアレイ半導体パッケージス
トリップ(図示せず)は各々の半導体チップ40が実装
された各単位に切断されてボールグリッドアレイ半導体
パッケージ1が最終的に完成される。
イ半導体パッケージ1の製作は、図4に示すように、P
CBパネル11上に必要な回路パターン及びキャビティ
14を形成した後、PCBパネル11の底面にPCBパ
ネル11と同大きさのヒートシンク30をエポキシ又は
接着テープ等を用いて高温、高圧のプレスで接着させた
後、ヒートシンク30が接着されたPCBパネル11を
所定大きさに切断してPCBストリップ12に作る。こ
のように製作された従来のPCBストリップ12は半導
体チップ40の付着及び封止剤のモールディング等の後
続組立工程に効率的に利用でき、前記後続組立工程によ
り製作されたボールグリッドアレイ半導体パッケージス
トリップ(図示せず)は各々の半導体チップ40が実装
された各単位に切断されてボールグリッドアレイ半導体
パッケージ1が最終的に完成される。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の方法により製作されたPCBストリップ12
は、高温、高圧のプレスを用いてヒートシンク30上に
PCBパネル11を積層したものを所定大きさに切断し
たもので、封止剤のモールディング等、高温で処理され
る後続工程時に、高温の環境下に反復的に置かれるた
め、ビスマレイミドトリアジン(Bismaleimi
de triazine)等の樹脂類で成形されたPC
Bパネル11と銅合金又はアルミニウム等の金属材で形
成されたヒートシンク30間の比較的大きい熱膨張係数
差に起因する応力及び変形力を受ける。従って、高温下
で処理されるボールグリッドアレイ半導体パッケージ1
の組立工程が進行するにしたがい、従来のPCBストリ
ップ12の湾曲程度が大きくなり、以後の工程処理を難
しくするか不可能にするという問題点があった。
うな従来の方法により製作されたPCBストリップ12
は、高温、高圧のプレスを用いてヒートシンク30上に
PCBパネル11を積層したものを所定大きさに切断し
たもので、封止剤のモールディング等、高温で処理され
る後続工程時に、高温の環境下に反復的に置かれるた
め、ビスマレイミドトリアジン(Bismaleimi
de triazine)等の樹脂類で成形されたPC
Bパネル11と銅合金又はアルミニウム等の金属材で形
成されたヒートシンク30間の比較的大きい熱膨張係数
差に起因する応力及び変形力を受ける。従って、高温下
で処理されるボールグリッドアレイ半導体パッケージ1
の組立工程が進行するにしたがい、従来のPCBストリ
ップ12の湾曲程度が大きくなり、以後の工程処理を難
しくするか不可能にするという問題点があった。
【0005】又、ボールグリッドアレイ半導体パッケー
ジ1はソルダボール50を入出力端子として使用してい
るため、複数のソルダボール50の先端面の同一平面上
にある精度(Coplanarity)が高くなければ
(最大6mil以下)パッケージの不良をもたらす要因
となり、前記従来のPCBストリップ12は湾曲しやす
いので、その上面に溶着されるソルダボール50の同一
平面精度も低くなって品質の低下不良をもたらすという
問題点があった。
ジ1はソルダボール50を入出力端子として使用してい
るため、複数のソルダボール50の先端面の同一平面上
にある精度(Coplanarity)が高くなければ
(最大6mil以下)パッケージの不良をもたらす要因
となり、前記従来のPCBストリップ12は湾曲しやす
いので、その上面に溶着されるソルダボール50の同一
平面精度も低くなって品質の低下不良をもたらすという
問題点があった。
【0006】さらに、従来のPCBストリップ12はヒ
ートシンク30が接着されたPCBパネル11からスト
リップ形態に切断され形成されるものであるため、高
温、高圧のプレスによる接着時、所定の規定値以上に湾
曲されたPCBパネル11部分を切断して形成されたP
CBストリップ12は後続工程で使用できなくて歩留ま
り、生産性が低下する問題点があった。
ートシンク30が接着されたPCBパネル11からスト
リップ形態に切断され形成されるものであるため、高
温、高圧のプレスによる接着時、所定の規定値以上に湾
曲されたPCBパネル11部分を切断して形成されたP
CBストリップ12は後続工程で使用できなくて歩留ま
り、生産性が低下する問題点があった。
【0007】従って、本発明は、前記のような従来の問
題点を解消するためのもので、ヒートシンクとして機能
する複数のダイパッドが周囲を長いスロットにより囲わ
れて一列に形成されたストリップ状あるいはフープ状の
ユニットPCBキャリヤフレームを使用し、前記ダイパ
ッド上にユニットPCBを付着した状態でパッケージの
組立工程を遂行した後、前記ダイパッドをフレーム上に
支持するタイバーを切断することにより、良好な品質を
有するボールグリッドアレイ半導体パッケージを歩留ま
りよく、高生産性で製造することをその目的とする。
題点を解消するためのもので、ヒートシンクとして機能
する複数のダイパッドが周囲を長いスロットにより囲わ
れて一列に形成されたストリップ状あるいはフープ状の
ユニットPCBキャリヤフレームを使用し、前記ダイパ
ッド上にユニットPCBを付着した状態でパッケージの
組立工程を遂行した後、前記ダイパッドをフレーム上に
支持するタイバーを切断することにより、良好な品質を
有するボールグリッドアレイ半導体パッケージを歩留ま
りよく、高生産性で製造することをその目的とする。
【0008】
【課題を解決するための手段】従って、本発明の目的を
達成するため、本発明は、熱伝導性材料からなるフレー
ムと、該フレームに穿設された長いスロットと、該長い
スロットに囲われて形成されるダイパッドと、前記長い
スロットに隣接して前記ダイパッドとその周囲のフレー
ムとを連結支持するタイバーと、隣り合う一対の前記ダ
イパッドの間に配置された一対の前記長いスロット間に
穿設された第2のスロットとから構成され、前記ダイパ
ッドがこの上に接着されるユニットPCBのヒートシン
クとして機能することを特徴とするボールグリッドアレ
イ半導体パッケージ用ユニットPCBキャリヤフレーム
を提供する。
達成するため、本発明は、熱伝導性材料からなるフレー
ムと、該フレームに穿設された長いスロットと、該長い
スロットに囲われて形成されるダイパッドと、前記長い
スロットに隣接して前記ダイパッドとその周囲のフレー
ムとを連結支持するタイバーと、隣り合う一対の前記ダ
イパッドの間に配置された一対の前記長いスロット間に
穿設された第2のスロットとから構成され、前記ダイパ
ッドがこの上に接着されるユニットPCBのヒートシン
クとして機能することを特徴とするボールグリッドアレ
イ半導体パッケージ用ユニットPCBキャリヤフレーム
を提供する。
【0009】又、本発明は、PCBパネル上に所定のパ
ターン及びキャビティを形成する段階と、パターンが形
成されたPCBパネルを複数のユニットPCBに切断す
る段階と、ユニットPCBキャリヤフレームに、長いス
ロットで囲われて形成され且つ細いタイバーで周囲のフ
レームと連結されて形成された複数のダイパッドの各々
に前記ユニットPCBと前記キャビティに配置した半導
体チップとを接着する段階と、その後の半導体パッケー
ジの組立工程完了後、前記タイバーを切断する段階とを
包含することを特徴とするユニットPCBキャリヤフレ
ームを用いるボールグリッドアレイ半導体パッケージの
製造方法を提供する。
ターン及びキャビティを形成する段階と、パターンが形
成されたPCBパネルを複数のユニットPCBに切断す
る段階と、ユニットPCBキャリヤフレームに、長いス
ロットで囲われて形成され且つ細いタイバーで周囲のフ
レームと連結されて形成された複数のダイパッドの各々
に前記ユニットPCBと前記キャビティに配置した半導
体チップとを接着する段階と、その後の半導体パッケー
ジの組立工程完了後、前記タイバーを切断する段階とを
包含することを特徴とするユニットPCBキャリヤフレ
ームを用いるボールグリッドアレイ半導体パッケージの
製造方法を提供する。
【0010】本発明のユニットPCBキャリヤフレーム
を使用してヒートシンク付着ボールグリッドアレイ半導
体パッケージを製造する場合、各ユニットPCBをキャ
リヤフレーム上の各ダイパッド上に接着した状態で後続
する組立工程を終るので、高温で処理される後工程でも
各ダイパッド上に接着されたユニットPCBの湾曲が非
常に少なく、ボールグリッドアレイ半導体パッケージの
高品質化を達成することができるとともに製品の生産性
を向上し、歩留まりを高めることができる。
を使用してヒートシンク付着ボールグリッドアレイ半導
体パッケージを製造する場合、各ユニットPCBをキャ
リヤフレーム上の各ダイパッド上に接着した状態で後続
する組立工程を終るので、高温で処理される後工程でも
各ダイパッド上に接着されたユニットPCBの湾曲が非
常に少なく、ボールグリッドアレイ半導体パッケージの
高品質化を達成することができるとともに製品の生産性
を向上し、歩留まりを高めることができる。
【0011】
【発明の実施の形態】以下、本発明を添付図面を参照し
てより詳細に説明する。図1は本発明によるユニットP
CBの製作過程の一実施形態を示すもので、PCBパネ
ル11上に予め決定された所定の回路パターン(図示せ
ず)及びキャビティ14を形成した後、パターンが形成
されたPCBパネル11をパッケージに使用される所定
の大きさに切断してユニットPCB13を形成する。各
々のユニットPCB13には半導体チップ40(図3参
照)を実装するためのキャビティ14が、この実施形態
では、一つずつ形成したが、キャビティ14を二つ以上
としてもよい。
てより詳細に説明する。図1は本発明によるユニットP
CBの製作過程の一実施形態を示すもので、PCBパネ
ル11上に予め決定された所定の回路パターン(図示せ
ず)及びキャビティ14を形成した後、パターンが形成
されたPCBパネル11をパッケージに使用される所定
の大きさに切断してユニットPCB13を形成する。各
々のユニットPCB13には半導体チップ40(図3参
照)を実装するためのキャビティ14が、この実施形態
では、一つずつ形成したが、キャビティ14を二つ以上
としてもよい。
【0012】図2(A)は本発明のユニットPCBキャ
リヤフレーム20の平面図で、フレーム25、複数のダ
イパッド21及びタイバー22で構成され、ダイパッド
21は完成されたパッケージ1におけるヒートシンクと
して機能する。本発明のユニットPCBキャリヤフレー
ム20に形成された複数のダイパッド21は、ユニット
PCB13が搭載される部分で、ユニットPCB13の
形状に対応させて長いスロット23が周囲を囲むことに
よって形成される。このスロット23の形状及び位置
は、この実施の形態に限定されず、多様に選択できる
が、図2(A)では同一形状及び大きさの四つのスロッ
ト23によって一つのダイパッド21を形成した一例を
示し、ダイパッド21,21の間の一対のスロット23
間にはスロット23に平行に第2のスロット23’が形
成される。各ダイパッド21に隣接してタイバー22が
あってこれによりダイパッド21がフレーム25に連結
支持される。タイバー22の形状及び形成位置はこの実
施の形態に限定されるものではなく、パッケージの組立
工程完了後にフレームから容易にダイパッド21の部分
が切断できればその形状及び位置は任意である。
リヤフレーム20の平面図で、フレーム25、複数のダ
イパッド21及びタイバー22で構成され、ダイパッド
21は完成されたパッケージ1におけるヒートシンクと
して機能する。本発明のユニットPCBキャリヤフレー
ム20に形成された複数のダイパッド21は、ユニット
PCB13が搭載される部分で、ユニットPCB13の
形状に対応させて長いスロット23が周囲を囲むことに
よって形成される。このスロット23の形状及び位置
は、この実施の形態に限定されず、多様に選択できる
が、図2(A)では同一形状及び大きさの四つのスロッ
ト23によって一つのダイパッド21を形成した一例を
示し、ダイパッド21,21の間の一対のスロット23
間にはスロット23に平行に第2のスロット23’が形
成される。各ダイパッド21に隣接してタイバー22が
あってこれによりダイパッド21がフレーム25に連結
支持される。タイバー22の形状及び形成位置はこの実
施の形態に限定されるものではなく、パッケージの組立
工程完了後にフレームから容易にダイパッド21の部分
が切断できればその形状及び位置は任意である。
【0013】本発明のユニットPCBキャリヤフレーム
20において、ダイパッド21の周囲を囲むスロット2
3と第2のスロット23’とは高温下のパッケージ組立
工程下でユニットPCBキャリヤフレーム20が熱応力
により湾曲されることを防止する役割をする。ストリッ
プ状あるいはリールに巻かれるフープ状のフレーム25
には、本発明のユニットPCBキャリヤフレーム20を
移送したり正確な位置にセッティングする等の用途に使
用される所定間隔の複数の孔24が形成してある。
20において、ダイパッド21の周囲を囲むスロット2
3と第2のスロット23’とは高温下のパッケージ組立
工程下でユニットPCBキャリヤフレーム20が熱応力
により湾曲されることを防止する役割をする。ストリッ
プ状あるいはリールに巻かれるフープ状のフレーム25
には、本発明のユニットPCBキャリヤフレーム20を
移送したり正確な位置にセッティングする等の用途に使
用される所定間隔の複数の孔24が形成してある。
【0014】本発明のユニットPCBキャリヤフレーム
20の素材としては、熱伝導性に優れた銅、銅合金、ア
ルミニウム又はステンレス等の金属材が好ましい。スト
リップ又はリール形態のパッケージの組立完成後、タイ
バー22を切断して完成される各ボールグリッドアレイ
半導体パッケージ1(図3参照)でダイパッド21がヒ
ートシンク30の役割をする。
20の素材としては、熱伝導性に優れた銅、銅合金、ア
ルミニウム又はステンレス等の金属材が好ましい。スト
リップ又はリール形態のパッケージの組立完成後、タイ
バー22を切断して完成される各ボールグリッドアレイ
半導体パッケージ1(図3参照)でダイパッド21がヒ
ートシンク30の役割をする。
【0015】本発明のユニットPCBキャリヤフレーム
20に形成された複数のダイパッド21の各々にユニッ
トPCB13を接着して搭載時の接着強度を高めるため
に、ダイパッド21がアルミニウムである場合は酸化皮
膜処理(Anodizing)してAl2O3のような薄
膜を被せるか、又は銅合金材である場合はCu2O、C
uO等のような酸化物による薄膜を形成させることが好
ましい。
20に形成された複数のダイパッド21の各々にユニッ
トPCB13を接着して搭載時の接着強度を高めるため
に、ダイパッド21がアルミニウムである場合は酸化皮
膜処理(Anodizing)してAl2O3のような薄
膜を被せるか、又は銅合金材である場合はCu2O、C
uO等のような酸化物による薄膜を形成させることが好
ましい。
【0016】又、ダイパッド21の底面には表面保護及
び腐蝕防止のためニッケル又はソルダ鍍金処理すること
が好ましい。本発明のユニットPCBキャリヤフレーム
20に形成されるダイパッド21の大きさは接着される
ユニットPCB13の大きさの±2mm以内の寸法に形
成することが工程処理上好ましい。
び腐蝕防止のためニッケル又はソルダ鍍金処理すること
が好ましい。本発明のユニットPCBキャリヤフレーム
20に形成されるダイパッド21の大きさは接着される
ユニットPCB13の大きさの±2mm以内の寸法に形
成することが工程処理上好ましい。
【0017】図2(B)は、本発明のユニットPCBキ
ャリアフレーム20上に複数のユニットPCB13を搭
載した状態を示す平面図である。図2(B)において
は、銀充填エポキシ樹脂等の熱伝導性のよいエポキシ
系、ポリイミド系の樹脂類の接着剤又は接着フィルム等
を用いて、複数のダイパッド21の各々にユニットPC
B13を搭載し、更に、そのキャビティ14の中央に、
図3に示した半導体チップ40を配置して、150℃以
上の高温でエポキシ樹脂類を硬化させて、これらを接着
する。接着フィルムを用いる場合は、高温、高圧のプレ
スにより接着する。
ャリアフレーム20上に複数のユニットPCB13を搭
載した状態を示す平面図である。図2(B)において
は、銀充填エポキシ樹脂等の熱伝導性のよいエポキシ
系、ポリイミド系の樹脂類の接着剤又は接着フィルム等
を用いて、複数のダイパッド21の各々にユニットPC
B13を搭載し、更に、そのキャビティ14の中央に、
図3に示した半導体チップ40を配置して、150℃以
上の高温でエポキシ樹脂類を硬化させて、これらを接着
する。接着フィルムを用いる場合は、高温、高圧のプレ
スにより接着する。
【0018】接着剤の硬化後、Auワイヤー43を用い
て半導体チップ40上のボンドパッド(図示せず)から
PCB10(ユニットPCB20)上のリードフィンガ
ー(図示せず)を互いに連結、接続し、液状の封止用樹
脂を用いてキャビティ14を包含した周辺領域を封止し
(45)、高温で硬化する。次いで、ソルダボール50
の溶着を容易にするため、樹脂系のフラックス又は水溶
性のフラックスをソルダボール50の溶着部分に塗布し
た後、ソルダボール50を置き、220℃以上の高温に
維持された炉内を通過させて溶着させる(図3参照)。
その後、半水溶性又は水溶性洗剤等を用いてパッケージ
製品に残留するフラックス等をすっかり除去する。
て半導体チップ40上のボンドパッド(図示せず)から
PCB10(ユニットPCB20)上のリードフィンガ
ー(図示せず)を互いに連結、接続し、液状の封止用樹
脂を用いてキャビティ14を包含した周辺領域を封止し
(45)、高温で硬化する。次いで、ソルダボール50
の溶着を容易にするため、樹脂系のフラックス又は水溶
性のフラックスをソルダボール50の溶着部分に塗布し
た後、ソルダボール50を置き、220℃以上の高温に
維持された炉内を通過させて溶着させる(図3参照)。
その後、半水溶性又は水溶性洗剤等を用いてパッケージ
製品に残留するフラックス等をすっかり除去する。
【0019】以上の半導体パッケージの組立工程は、キ
ャリヤフレーム20をその長手方向に順次送りながら連
続的に進めて行われる。ユニットPCBキャリヤフレー
ム20上で半導体パッケージを組み立てた後、その先の
作業ステーションにおいてダイバーを切断して半導体パ
ッケージ1とフレーム25とを分離する。
ャリヤフレーム20をその長手方向に順次送りながら連
続的に進めて行われる。ユニットPCBキャリヤフレー
ム20上で半導体パッケージを組み立てた後、その先の
作業ステーションにおいてダイバーを切断して半導体パ
ッケージ1とフレーム25とを分離する。
【0020】ユニットPCB13が複数のダイパッド2
1の各々に接着された本発明のユニットPCBキャリヤ
フレーム20は、ボールグリッドアレイ半導体パッケー
ジ1を製造する従来の組立工程にそのまま適用できると
ともに、従来の生産設備をそのまま利用することができ
るので、製造原価を節減し得る利点がある。又、半導体
パッケージの組立工程時、ユニットPCB13が本発明
のキャリヤフレーム20に搭載される部分はダイパッド
21のみに限定されるので、互に異なる材質のユニット
PCB13とヒートシンク30(即ち、本発明のユニッ
トPCBキャリヤフレーム20のダイパッド21)を接
着して使用しても、熱膨張の差により湾曲される程度が
非常に少なく、高温度で処理される後続工程を経由して
も溶着ソルダボール50先端面を同一平面上に正確に維
持することができる。
1の各々に接着された本発明のユニットPCBキャリヤ
フレーム20は、ボールグリッドアレイ半導体パッケー
ジ1を製造する従来の組立工程にそのまま適用できると
ともに、従来の生産設備をそのまま利用することができ
るので、製造原価を節減し得る利点がある。又、半導体
パッケージの組立工程時、ユニットPCB13が本発明
のキャリヤフレーム20に搭載される部分はダイパッド
21のみに限定されるので、互に異なる材質のユニット
PCB13とヒートシンク30(即ち、本発明のユニッ
トPCBキャリヤフレーム20のダイパッド21)を接
着して使用しても、熱膨張の差により湾曲される程度が
非常に少なく、高温度で処理される後続工程を経由して
も溶着ソルダボール50先端面を同一平面上に正確に維
持することができる。
【0021】ストリップ又はフープ状のPCBキャリヤ
フレーム20上で順次連続的に組立てられ、完成された
ボールグリッドアレイ半導体パッケージ1は、タイバー
22を切断することにより、フレーム25から切り離さ
れて、個々の独立したボールグリッドアレイ半導体パッ
ケージとなる。本発明のユニットPCBキャリヤフレー
ム20は、既存の半導体パッケージ製造設備及び工程を
そのまま適用し得るように、既存のリードフレームに類
似した形態のストリップ形態に構成されることが好まし
いが、連続工程処理を遂行し得るようにフープ形態に構
成することも好ましい。
フレーム20上で順次連続的に組立てられ、完成された
ボールグリッドアレイ半導体パッケージ1は、タイバー
22を切断することにより、フレーム25から切り離さ
れて、個々の独立したボールグリッドアレイ半導体パッ
ケージとなる。本発明のユニットPCBキャリヤフレー
ム20は、既存の半導体パッケージ製造設備及び工程を
そのまま適用し得るように、既存のリードフレームに類
似した形態のストリップ形態に構成されることが好まし
いが、連続工程処理を遂行し得るようにフープ形態に構
成することも好ましい。
【0022】
【発明の効果】以上、詳細に説明したように、本発明に
よるユニットPCBキャリヤフレーム20を用いてヒー
トシンク付着型ボールグリッドアレイ半導体パッケージ
1を製造すると、熱伝達が良好なユニットPCBキャリ
ヤフレーム20に形成された複数のダイパッド21の各
々にユニットPCB13を接着させるので、高温で処理
される後続工程を経由してもパッケージの湾曲発生が非
常に少なくなる。又、PCBパネル11から多くのユニ
ットPCB13を作ることができるので、生産性を向上
させることができる効果がある。
よるユニットPCBキャリヤフレーム20を用いてヒー
トシンク付着型ボールグリッドアレイ半導体パッケージ
1を製造すると、熱伝達が良好なユニットPCBキャリ
ヤフレーム20に形成された複数のダイパッド21の各
々にユニットPCB13を接着させるので、高温で処理
される後続工程を経由してもパッケージの湾曲発生が非
常に少なくなる。又、PCBパネル11から多くのユニ
ットPCB13を作ることができるので、生産性を向上
させることができる効果がある。
【図1】本発明によるユニットPCBの製作説明図であ
る。
る。
【図2】(A)は、本発明のユニットPCBキャリヤフ
レームの平面図、(B)は、複数のユニットPCBが搭
載された状態の本発明のユニットPCBキャリヤフレー
ムの平面図である。
レームの平面図、(B)は、複数のユニットPCBが搭
載された状態の本発明のユニットPCBキャリヤフレー
ムの平面図である。
【図3】一般的なヒートシンク付着型ボールグリッドア
レイ半導体パッケージの断面図である。
レイ半導体パッケージの断面図である。
【図4】従来のヒートシンク付着PCBストリップの製
作説明図である。
作説明図である。
1 ヒートシンク付着型ボールグリッドアレイ半導体
パッケージ 10 PCB 11 PCBパネル 13 ユニットPCB 14 キャビティ 20 ユニットPCBキャリヤフレーム 21 ダイパッド 22 タイバー 23 スロット 24 孔 25 フレーム 30 ヒートシンク 40 半導体チップ 50 ソルダボール 60 ユニットPCB搭載キャリヤフレーム
パッケージ 10 PCB 11 PCBパネル 13 ユニットPCB 14 キャビティ 20 ユニットPCBキャリヤフレーム 21 ダイパッド 22 タイバー 23 スロット 24 孔 25 フレーム 30 ヒートシンク 40 半導体チップ 50 ソルダボール 60 ユニットPCB搭載キャリヤフレーム
フロントページの続き (56)参考文献 特開 昭58−134450(JP,A) 特開 平6−350277(JP,A) 特開 平5−67694(JP,A) 実開 平3−99444(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 23/12 H01L 23/36
Claims (10)
- 【請求項1】 熱伝導性材料からなるフレームと、該フ
レームに穿設された長いスロットと、該長いスロットに
囲われて形成されるダイパッドと、前記長いスロットに
隣接して前記ダイパッドとその周囲のフレームとを連結
支持するタイバーと、隣り合う一対の前記ダイパッドの
間に配置された一対の前記長いスロット間に穿設された
第2のスロットとから構成され、 前記ダイパッドがこの上に接着されるユニットPCBの
ヒートシンクとして機能することを特徴とするボールグ
リッドアレイ半導体パッケージ用ユニットPCBキャリ
ヤフレーム。 - 【請求項2】 前記フレームが銅、銅合金、アルミニウ
ム及びステンレスでなる群から選択される何れか一つの
金属材料で形成されることを特徴とする請求項1に記載
のボールグリッドアレイ半導体パッケージ用ユニットP
CBキャリヤフレーム。 - 【請求項3】 前記ダイパッドの大きさがこの上に接着
されるユニットPCBの大きさの±2mm以内に形成さ
れることを特徴とする請求項1又は2に記載のボールグ
リッドアレイ半導体パッケージ用ユニットPCBキャリ
ヤフレーム。 - 【請求項4】 前記ダイパッドが銅または銅合金で形成
され、このダイパッド上にCu2 OまたはCuOの薄
膜を形成させてユニットPCBとの接着強度を増大させ
たことを特徴とする請求項1又は3に記載のボールグリ
ッドアレイ半導体パッケージ用ユニットPCBキャリヤ
フレーム。 - 【請求項5】 前記ダイパッドがアルミニウムで形成さ
れ、このダイパッド上に酸化皮膜処理による薄膜を形成
させたことを特徴とする請求項1又は3に記載のボール
グリッドアレイ半導体パッケージ用ユニットPCBキャ
リヤフレーム。 - 【請求項6】 前記ダイパッドの底面がニッケル又はソ
ルダ鍍金されて表面保護処理されたことを特徴とする請
求項1乃至4のいずれか一つに記載のボールグリッドア
レイ半導体パッケージ用ユニットPCBキャリヤフレー
ム。 - 【請求項7】 前記フレームがストリップ又はフープ状
に形成されることを特徴とする請求項1乃至6のいずれ
か一つに記載のボールグリッドアレイ半導体パッケージ
用ユニットPCBキャリヤフレーム。 - 【請求項8】 PCBパネル上に所定のパターン及びキ
ャビティを形成する段階と、 パターンが形成されたPCBパネルを複数のユニットP
CBに切断する段階と、 ユニットPCBキャリヤフレームに、長いスロットで囲
われて形成され且つ細いタイバーで周囲のフレームと連
結されて形成された複数のダイパッドの各々に前記ユニ
ットPCBと前記キャビティに配置した半導体チップと
を接着する段階と、 その後の半導体パッケージの組立工程完了後、前記タイ
バーを切断する段階とを包含することを特徴とするユニ
ットPCBキャリヤフレームを用いるボールグリッドア
レイ半導体パッケージの製造方法。 - 【請求項9】 PCBパネルをユニットPCBに切断す
る段階で、ユニットPCB上の半導体チップが実装され
る部分に一つのキャビティが包含されるように切断する
ことを特徴とする請求項8記載のユニットPCBキャリ
ヤフレームを用いるボールグリッドアレイ半導体パッケ
ージの製造方法。 - 【請求項10】 ダイパッド上にユニットPCBを接着
する段階で、接着がエポキシ系又はポリイミド系の接着
フィルムを用いた高温、高圧のプレスによる接着である
ことを特徴とする請求項8又は9記載のユニットPCB
キャリヤフレームを用いるボールグリッドアレイ半導体
パッケージの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041846A KR0178255B1 (ko) | 1995-11-17 | 1995-11-17 | Bga 반도체 패키지의 pcb캐리어 프레임 및 그 제조방법 |
KR1995P41846 | 1995-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10308467A JPH10308467A (ja) | 1998-11-17 |
JP2929273B2 true JP2929273B2 (ja) | 1999-08-03 |
Family
ID=19434435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8182799A Expired - Fee Related JP2929273B2 (ja) | 1995-11-17 | 1996-06-24 | ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5854741A (ja) |
JP (1) | JP2929273B2 (ja) |
KR (1) | KR0178255B1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
KR100214552B1 (ko) * | 1997-01-25 | 1999-08-02 | 구본준 | 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법 |
US6687980B1 (en) | 1997-03-04 | 2004-02-10 | Tessera, Inc. | Apparatus for processing flexible tape for microelectronic assemblies |
US6049972A (en) | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6047470A (en) * | 1997-08-20 | 2000-04-11 | Micron Technology, Inc. | Singulation methods |
US6111324A (en) * | 1998-02-05 | 2000-08-29 | Asat, Limited | Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package |
US6574858B1 (en) * | 1998-02-13 | 2003-06-10 | Micron Technology, Inc. | Method of manufacturing a chip package |
US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US7169643B1 (en) * | 1998-12-28 | 2007-01-30 | Seiko Epson Corporation | Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus |
JP3128548B2 (ja) * | 1999-03-11 | 2001-01-29 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
JP3617368B2 (ja) * | 1999-04-02 | 2005-02-02 | 株式会社村田製作所 | マザー基板および子基板ならびにその製造方法 |
JP3575001B2 (ja) | 1999-05-07 | 2004-10-06 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
USRE40112E1 (en) | 1999-05-20 | 2008-02-26 | Amkor Technology, Inc. | Semiconductor package and method for fabricating the same |
JP3398721B2 (ja) | 1999-05-20 | 2003-04-21 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ及びその製造方法 |
JP3314304B2 (ja) * | 1999-06-07 | 2002-08-12 | アムコー テクノロジー コリア インコーポレーティド | 半導体パッケージ用の回路基板 |
WO2001008219A1 (de) * | 1999-07-23 | 2001-02-01 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Halbleitermodul |
KR100374150B1 (ko) * | 1999-11-01 | 2003-03-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 운반용 캐리어 |
JP3269815B2 (ja) | 1999-12-13 | 2002-04-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6344161B1 (en) * | 2000-06-29 | 2002-02-05 | Advanced Micro Devices, Inc. | Device encapsulation process utilizing pre-cut slots in flexible film substrate |
US7288833B2 (en) * | 2000-09-13 | 2007-10-30 | Carsem (M) Sdn. Bhd. | Stress-free lead frame |
US6867483B2 (en) * | 2000-09-13 | 2005-03-15 | Carsen Semiconductor Sdn. Bhd. | Stress-free lead frame |
JP2002093831A (ja) | 2000-09-14 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US6581278B2 (en) * | 2001-01-16 | 2003-06-24 | St Assembly Test Service Ltd. | Process and support carrier for flexible substrates |
US6429513B1 (en) | 2001-05-25 | 2002-08-06 | Amkor Technology, Inc. | Active heat sink for cooling a semiconductor chip |
KR20030066996A (ko) * | 2002-02-06 | 2003-08-14 | 주식회사 칩팩코리아 | 향상된 열방출 특성을 갖는 볼 그리드 어레이 패키지 |
US7023084B2 (en) * | 2003-03-18 | 2006-04-04 | Sumitomo Metal (Smi) Electronics Devices Inc. | Plastic packaging with high heat dissipation and method for the same |
US7102217B2 (en) | 2003-04-09 | 2006-09-05 | Micron Technology, Inc. | Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same |
JP3883543B2 (ja) * | 2003-04-16 | 2007-02-21 | 新光電気工業株式会社 | 導体基材及び半導体装置 |
KR100536897B1 (ko) * | 2003-07-22 | 2005-12-16 | 삼성전자주식회사 | 배선기판의 연결 구조 및 연결 방법 |
US20050146057A1 (en) * | 2003-12-31 | 2005-07-07 | Khor Ah L. | Micro lead frame package having transparent encapsulant |
US7939368B2 (en) * | 2006-03-07 | 2011-05-10 | Stats Chippac Ltd. | Wafer level chip scale package system with a thermal dissipation structure |
US9466545B1 (en) | 2007-02-21 | 2016-10-11 | Amkor Technology, Inc. | Semiconductor package in package |
US20110247197A1 (en) * | 2008-01-09 | 2011-10-13 | Feinics Amatech Teoranta | Forming channels for an antenna wire of a transponder |
US7690104B2 (en) * | 2008-02-20 | 2010-04-06 | Apple Inc. | Technique for reducing wasted material on a printed circuit board panel |
JP5307471B2 (ja) * | 2008-08-11 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 基板の製造方法、基板、基板を備えた装置、判別方法、半導体装置の製造方法 |
US7874861B2 (en) * | 2009-06-30 | 2011-01-25 | Yihyung Technology Co., Ltd. | PCB connector |
US9599322B2 (en) * | 2010-05-11 | 2017-03-21 | Polybrite International, Inc. | High intensity LED replacement of incandescent lamps |
DE102013112367A1 (de) * | 2013-11-11 | 2015-05-13 | Ersa Gmbh | Verfahren und Vorrichtung zum Löten von Leiterplatten |
WO2015103408A2 (en) * | 2013-12-31 | 2015-07-09 | Pcb:Ng, Inc. | Method for printed circuit board panelization |
KR101971402B1 (ko) | 2018-06-25 | 2019-04-22 | 최재규 | 투명 캐리어를 이용한 인쇄회로기판의 제조방법 |
US11189610B2 (en) * | 2018-06-27 | 2021-11-30 | Advanced Semiconductor Engineering, Inc. | Substrate structure and manufacturing process |
US11549850B2 (en) * | 2018-08-24 | 2023-01-10 | Siemens Industry, Inc. | Temperature sensor of thermal monitoring system for use in power distribution systems |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58134450A (ja) * | 1982-02-05 | 1983-08-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
FR2521350B1 (fr) * | 1982-02-05 | 1986-01-24 | Hitachi Ltd | Boitier porteur de puce semi-conductrice |
JP3011510B2 (ja) * | 1990-12-20 | 2000-02-21 | 株式会社東芝 | 相互連結回路基板を有する半導体装置およびその製造方法 |
US5583378A (en) * | 1994-05-16 | 1996-12-10 | Amkor Electronics, Inc. | Ball grid array integrated circuit package with thermal conductor |
JP3368451B2 (ja) * | 1995-03-17 | 2003-01-20 | 富士通株式会社 | 回路基板の製造方法と回路検査装置 |
JP3093960B2 (ja) * | 1995-07-06 | 2000-10-03 | 株式会社三井ハイテック | 半導体回路素子搭載基板フレームの製造方法 |
JP3099444U (ja) * | 2003-07-25 | 2004-04-08 | ダイワ企業株式会社 | 横ぶれ防止機能付き靴 |
-
1995
- 1995-11-17 KR KR1019950041846A patent/KR0178255B1/ko not_active IP Right Cessation
-
1996
- 1996-05-17 US US08/651,200 patent/US5854741A/en not_active Expired - Lifetime
- 1996-06-24 JP JP8182799A patent/JP2929273B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5854741A (en) | 1998-12-29 |
JPH10308467A (ja) | 1998-11-17 |
KR0178255B1 (ko) | 1999-03-20 |
KR970030203A (ko) | 1997-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2929273B2 (ja) | ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法 | |
US7397001B2 (en) | Multi-strand substrate for ball-grid array assemblies and method | |
US5652461A (en) | Semiconductor device with a convex heat sink | |
KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
JP3588801B2 (ja) | 半導体装置の製造方法 | |
US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
JP3032964B2 (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
US7335970B2 (en) | Semiconductor device having a chip-size package | |
US5864173A (en) | Multi-layer lead frame | |
JP3454920B2 (ja) | 半導体パッケージおよびその製造方法 | |
US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
US6297543B1 (en) | Chip scale package | |
US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
US7572674B2 (en) | Method for manufacturing semiconductor device | |
EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
JP3398556B2 (ja) | 半導体装置の製造方法 | |
KR100243375B1 (ko) | 비지에이 반도체 패키지와 그 제조방법 | |
KR20010004610A (ko) | 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법 | |
JP2002164497A (ja) | 半導体装置およびその製造方法 | |
WO1999065076A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2526506B2 (ja) | 樹脂モ―ルド型半導体装置の製造方法 | |
JPH06163632A (ja) | 半導体装置 | |
JP3475311B2 (ja) | リードフレーム部材の製造方法 | |
JPH07161909A (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |