JP2927734B2 - 低損失出力回路 - Google Patents
低損失出力回路Info
- Publication number
- JP2927734B2 JP2927734B2 JP20240996A JP20240996A JP2927734B2 JP 2927734 B2 JP2927734 B2 JP 2927734B2 JP 20240996 A JP20240996 A JP 20240996A JP 20240996 A JP20240996 A JP 20240996A JP 2927734 B2 JP2927734 B2 JP 2927734B2
- Authority
- JP
- Japan
- Prior art keywords
- mos
- fet
- circuit
- flywheel
- short
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
関し、より詳しくは、マグアンプ(磁気増幅器)を使用
した低損失出力回路に関する。
参照して説明する。
の二次巻線N2 にマグアンプMAと整流側ダイオード及
びフライホイール側ダイオードとして機能する2個のシ
ョットキーバリアダイオード(SBD)D0 とを接続
し、さらにフライホイールダイオードDF 、平滑コイル
L、平滑コンデンサCを接続して、図示しない直流電源
からの直流電圧をトランスTの一次側にスイッチング状
態で入力して、前記トランスTの二次巻線N2 に矩形波
状の二次巻線電圧を誘起し、この二次巻線電圧を、マグ
アンプMAの磁気飽和特性を利用し、さらにショットキ
ーバリアダイオードD0 の整流特性を利用して整流する
とともに、平滑コイルL及び平滑コンデンサCにより平
滑して出力端子11、12間に所定の直流電圧を出力す
るものである。
て、図11に示すような同期整流方式に構成したものも
知られている。
示す2個のショットキーバリアダイオードD0 に代え
て、MOS−FETQ1 、Q2 を使用するとともに、こ
のMOS−FETQ1 、Q2 の各ゲート、ソース間に前
記トランスTの二次側に設けた補助巻線N3 、N4 から
の駆動電圧を供給する構成としている。また、MOS−
FETQ1 、Q2 の各ドレイン、ソース間には、各々ボ
ディダイオードDF を接続している。
た従来の各低損失出力回路の場合、以下に述べるような
課題がある。
合、大電流出力用や、低電圧出力用に設計した場合、相
対的にショットキーバリアダイオードD0 に印加される
電圧が例えば図2に本発明の実施の形態と対比して示す
ように0.4V程度となり、電力損失が大きくなってし
まう。
合、MOS−FETQ2 のゲート信号が無くなり、この
MOS−FETQ2 のオン時の損失を増大させてしま
う。即ち、図2に本発明の実施の形態と対比して示すよ
うにフライホイール側の電圧は、このMOS−FETQ
2 のオン時の抵抗と出力電流との積で定まり、例えば
0.2V程度と低くなり図10に示す低損失出力回路に
比べ電力損失の低減を図れるが、MOS−FETQ2 の
ゲート信号が無くなった場合には、フライホイール側の
MOS−FETQ2 がオンとならず、このとき、ボディ
ダイオードDF に印加される電圧は0.7V程度となる
ために、フライホイール側の電力損失低減効果を薄めて
しまい、総合的な損失低減にはならないことになる。
電力損失は、整流側では電流が零から立ち上がるのでさ
ほど問題ではないが、フライホイール側では電流がピー
ク値にいきなり立ち上がるので、その影響が顕著であ
る。
Q2 のオフ時にゲート信号の供給タイミングが遅れる
と、整流側のMOS−FETQ1 はすでにオンしている
ので、両MOS−FETQ1 、Q2 に短絡電流が流れ、
非常に危険な状態を招く。また、MOS−FETQ1 、
Q2 のボディダイオードDF は一般的にスイッチング速
度は遅く、仮にゲート信号の供給タイミングに遅れが無
くてもフライホイール側のボディダイオードDF の蓄積
時間の間に整流側のMOS−FETQ1 がオンすると、
上述した場合と同様短絡電流が流れてしまう。
であり、電力損失を低減でき、また、整流側からフライ
ホイール側に流れる短絡電流を抑えることができる低損
失出力回路を提供することを目的とする。
回路は、矩形波の交流電圧を出力するトランスの二次巻
線に接続したマグアンプと、整流側及びフライホイール
側のMOS−FETを用いた整流素子と、これら整流素
子の整流出力を平滑して直流出力電圧を得る平滑用チョ
ークコイルとを有する低損失出力回路において、前記フ
ライホイール側の整流素子の駆動信号を平滑用チョーク
コイルにより供給するように構成したことを特徴とする
ものである。
た整流素子の整流出力を平滑する平滑用チョークコイル
から前記フライホイール側の整流素子に駆動信号を供給
してこのフライホイール側のMOS−FETをオンする
ものである。従って、トランスの二次巻線の極性反転
後、マグアンプが被制御時間経過して飽和するまで平滑
用チョークコイルからの電圧が駆動信号としてフライホ
イール側のMOS−FETに供給され、このMOS−F
ETをオンさせることができて、フライホイール側の電
力損失が低減され、総合的な損失低減効果を発揮でき
る。
えて、短絡電流抑制回路を備え、この短絡電流抑制回路
の過飽和リアクトル、コンデンサ、フライホイール側の
MOS−FETのゲート、ソース間に閉ループを形成し
て、フライホイール側の電流の流れ始めに過飽和リアク
トルにより検出される逆極性の電圧により前記MOS−
FETのゲート、ソース間のチャージを加速し、反対に
フライホイール側の電流の流れ終わりに過飽和リアクト
ルにより検出される逆極性の電圧により前記MOS−F
ETのゲート、ソース間のディスチャージを加速するよ
うに構成したので、前記両MOS−FETが同時にオン
した際の短絡電流を抑制することができ、安全性を高め
ることができる。
えて、前記フライホイール側のMOS−FETに流れる
短絡電流を検出する過飽和リアクトルと、前記MOS−
FETのゲート、ソース間に接続され前記過飽和リアク
トルによりオン駆動されるトランジスタとを備えた短絡
電流抑制回路とを備え、前記両MOS−FETが同時に
オンした際に過飽和リアクトルに生じる電圧により、前
記MOS−FETのゲート、ソース間に接続されたトラ
ンジスタをオン駆動して、このMOS−FETのゲー
ト、ソース間を短絡するようにしたので、前記両MOS
−FETが同時にオンした際の短絡電流を抑制すること
ができ、安全性を高めることができる。
細に説明する。
回路を示すものである。尚、図1にに示す本実施の形態
の低損失出力回路において、図11に示す従来回路と同
一の機能を有するものには同一の符号を付して示す。
に示す従来回路の構成に対して、前記トランスTの補助
巻線N4 を省略したこと、前記二次巻線N2 に接続した
マグアンプMAの後段の平滑コイルLの代りに平滑用チ
ョークコイルCHを用いたこと、この平滑用チョークコ
イルCHの二次コイルlaの巻き始め側をフライホイー
ル側のMOS−FETQ2 のゲートに、巻き終り側をフ
ライホイール側のMOS−FETQ2 のソースに接続し
て、平滑用チョークコイルCHによりフライホイール側
のMOS−FETQ2 をオン駆動するようにしたことが
特徴である。
2に示すこの低損失回路各部の波形図をも参照して説明
する。
起される電圧の電圧波形は、図2の最上段に示すものと
なり、二次巻線N2 の電圧に基づきマグアンプMAに電
圧が供給され、マグアンプMAは予め制御されている時
間経過後に飽和した後、零インピーダンスとなり、次に
二次巻線N2 に逆極性の電圧が誘起されるまで零インピ
ーダンスを継続する。この電圧波形は、図2の2段目に
示すものとなる。
の電圧と同極性の電圧が誘起され、整流側のMOS−F
ETQ1 はオン状態となる。
後、その電圧が零レベルまで落ち込んだ時点から二次巻
線N2 の電圧の極性が反転するまでこのマグアンプMA
に図2の3段目に示す電流波形の電流が流れ、前記平滑
用チョークコイルCHにエネルギーが蓄えられる。
二次コイルlaに発生する電圧により、前記フライホイ
ール側のMOS−FETQ2 のゲート、ソース間が逆バ
イアスされる。このとき、フライホイール側のMOS−
FETQ2 はオフ状態で、そのドレイン、ソース間に電
荷が蓄積されていく。
と、マグアンプMAに流れる電流は零となり、平滑用チ
ョークコイルCHも電圧極性を反転して蓄えていたエネ
ルギーを放出し始める。この時に、フライホイール側の
MOS−FETQ2 のゲートには、平滑用チョークコイ
ルCHの二次コイルlaが発生する上述した場合と逆極
性の電圧により速やかに正バイアスされ、フライホイー
ル側のMOS−FETQ2 がオンして、図2の4段目に
示す波形のフライホイール電流が流れる。
ライホイール側のMOS−FETQ2 に流れる電流とが
交互に平滑用チョークコイルCHに供給され、平滑用チ
ョークコイルCHと平滑コンデンサCとにより平滑され
て出力端子11、12に所定の直流電圧が出力される。
S−FETQ2 のドレイン、ソース間の電圧は、このフ
ライホイール側のMOS−FETQ2 のオン抵抗とフラ
イホイール電流とにのみ依存し、図2の5段目に示すよ
うに、例えば0.2V程度となって、従来の同期整流方
式の場合のようなボディダイオードDF による電圧損失
がなくなり、フライホイール側の電力損失が低減され、
総合的な損失低減効果を発揮できる。
3乃至図5を参照して説明する。
加えて、前記両MOS−FETQ1、Q2 が同時にオン
した場合の短絡電流を抑制する短絡電流抑制回路を備え
たことが特徴である。
ール側のMOS−FETQ2 に流れる短絡電流を検出す
る過飽和リアクトルSLと、前記平滑用チョークコイル
CHとMOS−FETQ2 のゲートとの間に接続したコ
ンデンサC0 とを備え、前記両MOS−FETQ1 、Q
2 が同時にオンしたとき、前記フライホイール側のMO
S−FETQ2 のゲート、ソース間に短絡電流により生
じる電圧と逆極性の電圧を印加して短絡電流を抑制する
ようにしたものである。
イホイール側のMOS−FETQ2のゲート保護用のツ
ェーナーダイオードである。
回路によれば、前記平滑用チョークコイルCHの二次コ
イルla、過飽和リアクトルSL、コンデンサC0 、フ
ライホイール側のMOS−FETQ2 のゲート、ソース
間に閉ループが形成される。
めに過飽和リアクトルSLにより検出される逆極性の電
圧により前記MOS−FETQ2 のゲート、ソース間の
チャージを加速することで、図5に示すように整流側の
電流の流れ終わりの期間で前記ボデイダイオードDF に
流れる電流のために立ち上がりが遅れたフライホイール
側の電流の立ち上がりを急峻なものとし、反対にフライ
ホイール側の電流の流れ終わりに過飽和リアクトルSL
により検出される逆極性の電圧により前記MOS−FE
TQ2 のゲート、ソース間のディスチャージを加速す
る。
2 が同時にオンした際の図4の2段目に示すような短絡
電流を抑制することができ、安全性を高めることができ
るとともに、図4の3段目に示すようにフライホイール
電圧を図1に示す低損失回路の場合と同様例えば0.2
V程度とすることができ、これにより、フライホイール
側の電力損失が低減され、総合的な損失低減効果を発揮
できる。
に別の実施の形態を説明する。
示す低損失回路の構成に加えて、前記両MOS−FET
Q1 、Q2 が同時にオンした場合の短絡電流を抑制する
図3に示すものと異なる短絡電流抑制回路を備えたこと
が特徴である。
イホイール側のMOS−FETQ2のソースに接続さ
れ、MOS−FETQ2 に流れる短絡電流を検出する過
飽和リアクトルSLと、前記平滑用チョークコイルCH
とMOS−FETQ2 のゲートとの間に接続したコンデ
ンサC0 と、前記MOS−FETQ2 のゲートにダイオ
ードD1 を介してコレクタが、前記過飽和リアクトルS
Lの他端にエミッタが接続され、前記MOS−FETQ
2 のソースに抵抗Rを介してベースが接続されたトラン
ジスタTRとを備えている。
が同時にオンしたとき、過飽和リアクトルSLにより検
出する電圧により前記トランジスタTRをオンし、前記
MOS−FETQ2 のゲート、ソース間を短絡して、前
記両MOS−FETQ1 、Q2 が同時にオンした際の図
7の2段目に示すような短絡電流を抑制することがで
き、安全性を高めることができるとともに、図7の3段
目に示すようにフライホイール電圧を図1に示す低損失
回路の場合と同様例えば0.2V程度とすることがで
き、これにより、フライホイール側の電力損失が低減さ
れ、総合的な損失低減効果を発揮できる。
路を、図11に示す従来例と同様な同期整流方式の低損
失出力回路に適用した例を示すものであり、また、図9
は上述した図6に示す短絡電流抑制回路を、図11に示
す従来例と同様な同期整流方式の低損失出力回路に適用
した例を示すものである。
は図6に示す短絡電流抑制回路を適用した同期整流方式
の低損失出力回路においても、前記両MOS−FETQ
1 、Q2 が同時にオンした際の短絡電流を抑制すること
ができ、安全性を高めることができる。
イホイール側のMOS−FETQ2を平滑用チョークコ
イルCHの電圧で駆勳するものであるから、フライホイ
ール側の電圧降下を低く抑えて損失を従来例に比べて数
%程度低減することが確認できた(5V、20A回路の
場合)。
防止回路を付加することによって、過大な短絡電流を抑
制でき、低損失出力回路の安全性を高めることができ
る。
れば、従来の低損失出力回路に比べて、同じ仕様なら整
流素子の損失が低減し、放熱器のコストを下げることが
できて材料費の削減を図れる。また、整流素子の温度上
昇率を低く抑えることができ、部品放障率を下げ、より
長寿命で信頼性の高いものとすることができる。
大電流出力とすることができコストメリットを上げるこ
とができる。
力損失が低減され、総合的な損失低減効果を発揮できる
低損失出力回路を提供することができる。
えて、短絡電流抑制回路により両MOS−FETが同時
にオンした際の短絡電流を抑制することができ、安全性
を高めることができる低損失出力回路を提供することが
できる。
である。
回路の各部の信号波形図である。
流抑制回路の一例を付加した回路図である。
の電流及び電圧の波形図である。
ホイール側の電流の立ち下がり及び立ち上がりの拡大波
形図である。
流抑制回路の他例を付加した回路図である。
の電流及び電圧の波形図である。
回路を同期整流方式の低損失出力回路に適用した例を示
す回路図である。
回路を同期整流方式の低損失出力回路に適用した例を示
す回路図である。
の回路図である。
低損失出力回路の回路図である。
Claims (3)
- 【請求項1】 矩形波の交流電圧を出力するトランスの
二次巻線に接続したマグアンプと、整流側及びフライホ
イール側のMOS−FETを用いた整流素子と、これら
整流素子の整流出力を平滑して直流出力電圧を得る平滑
用チョークコイルとを有する低損失出力回路において、 前記フライホイール側の整流素子の駆動信号を平滑用チ
ョークコイルにより供給するように構成したことを特徴
とする低損失出力回路。 - 【請求項2】 矩形波の交流電圧を出力するトランスの
二次巻線に接続したマグアンプと、整流側の整流素子で
あるMOS−FET及びフライホイール側の整流素子で
あるMOS−FETと、これらMOS−FETによる整
流出力を平滑して直流出力電圧を得る平滑用チョークコ
イルとを有する低損失出力回路において、 前記フライホイール側のMOS−FETのゲートに平滑
用チョークコイルから駆動信号を供給するように構成す
るとともに、 前記フライホイール側のMOS−FETに流れる短絡電
流を検出する過飽和リアクトルと、前記平滑用チョーク
コイルとMOS−FETのゲートとの間に接続したコン
デンサとを備え、前記両MOS−FETが同時にオンし
たとき、前記フライホイール側のMOS−FETのゲー
ト、ソース間に短絡電流により生じる電圧と逆極性の電
圧を印加して短絡電流を抑制する短絡電流抑制回路とを
備えたこと、 を特徴とする低損失出力回路。 - 【請求項3】 矩形波の交流電圧を出力するトランスの
二次巻線に接続したマグアンプと、整流側の整流素子で
あるMOS−FET及びフライホイール側の整流素子で
あるMOS−FETと、これらMOS−FETによる整
流出力を平滑して直流出力電圧を得る平滑用チョークコ
イルとを有する低損失出力回路において、 前記フライホイール側のMOS−FETのゲートに平滑
用チョークコイルから駆動信号を供給するように構成す
るとともに、 前記フライホイール側のMOS−FETに流れる短絡電
流を検出する過飽和リアクトルと、前記MOS−FET
のゲート、ソース間に接続され前記過飽和リアクトルに
よりオン駆動されるトランジスタとを備え、前記両MO
S−FETが同時にオンしたとき、前記フライホイール
側のMOS−FETのゲート、ソース間を前記トランジ
スタにより短絡して短絡電流を抑制する短絡電流抑制回
路と、 を備えたことを特徴とする低損失出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20240996A JP2927734B2 (ja) | 1996-07-31 | 1996-07-31 | 低損失出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20240996A JP2927734B2 (ja) | 1996-07-31 | 1996-07-31 | 低損失出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1052037A JPH1052037A (ja) | 1998-02-20 |
JP2927734B2 true JP2927734B2 (ja) | 1999-07-28 |
Family
ID=16457034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20240996A Expired - Fee Related JP2927734B2 (ja) | 1996-07-31 | 1996-07-31 | 低損失出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2927734B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642630B2 (en) | 2001-05-30 | 2003-11-04 | Nec Communication Systems, Ltd. | Multi-output switching power source circuit |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI363477B (en) * | 2007-09-21 | 2012-05-01 | Glacialtech Inc | Forward converter with self-driven synchronous rectifier |
JP5539850B2 (ja) * | 2010-12-27 | 2014-07-02 | 川崎重工業株式会社 | 磁気増幅器のための可飽和リアクトル制御回路 |
-
1996
- 1996-07-31 JP JP20240996A patent/JP2927734B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642630B2 (en) | 2001-05-30 | 2003-11-04 | Nec Communication Systems, Ltd. | Multi-output switching power source circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH1052037A (ja) | 1998-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
US5708571A (en) | Synchronous rectifying circuit of an active clamping type with less driving loss and less continuity loss | |
US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
JP3280615B2 (ja) | スイッチング電源装置 | |
US5343383A (en) | Rectifier for DC/DC converter | |
US6246593B1 (en) | Topology-independent synchronous rectifier commutation circuit | |
US20060193155A1 (en) | DC converter | |
JP2002209381A (ja) | Dc/dcコンバータとその制御方法 | |
KR19990077936A (ko) | 전류공진형스위칭전원 | |
US6301139B1 (en) | Self-driven synchronous rectifier circuit for non-optimal reset secondary voltage | |
JP2927734B2 (ja) | 低損失出力回路 | |
US7573730B2 (en) | Charging device with boundary mode control | |
US6704211B1 (en) | DC-to-DC converter | |
JP4172569B2 (ja) | スイッチング電源装置 | |
JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JP3515675B2 (ja) | 同期整流回路 | |
US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
JP2651971B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JP3063823B2 (ja) | 電源回路 | |
JP3066720B2 (ja) | 同期整流回路 | |
JP3061093B2 (ja) | 降圧チョッパ型スイッチング電源 | |
JPH0412665A (ja) | スイッチング電源装置 | |
JPH0681500B2 (ja) | スイッチング回路 | |
JP2999905B2 (ja) | スイッチング電源 | |
JP3593643B2 (ja) | 同期整流回路のfet駆動方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |