JP2914308B2 - インターポーザー及び半導体デバイスの試験方法 - Google Patents
インターポーザー及び半導体デバイスの試験方法Info
- Publication number
- JP2914308B2 JP2914308B2 JP18610296A JP18610296A JP2914308B2 JP 2914308 B2 JP2914308 B2 JP 2914308B2 JP 18610296 A JP18610296 A JP 18610296A JP 18610296 A JP18610296 A JP 18610296A JP 2914308 B2 JP2914308 B2 JP 2914308B2
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor device
- pad
- test
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
- H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
- H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、インターポーザー
及び半導体デバイスの試験方法に関するものである。
及び半導体デバイスの試験方法に関するものである。
【0002】
【従来の技術】直接ボンディングパッドに半田のバンプ
を形成したフリップチップや、1mm以下のピッチのフ
ァインピッチボールグリットアレイ(以下、FP−BG
A)用パッケージを試験するには、ピッチが狭く、従来
の金属製コンタクトピンを使用したソケットでは実現不
可能である。
を形成したフリップチップや、1mm以下のピッチのフ
ァインピッチボールグリットアレイ(以下、FP−BG
A)用パッケージを試験するには、ピッチが狭く、従来
の金属製コンタクトピンを使用したソケットでは実現不
可能である。
【0003】このような半導体デバイスに対しては、例
えば特開平5−267393号公報に示された方法があ
る。特開平5−267393号公報には、図3に示すよ
うに半導体デバイス1は、インターポーザー(中継板)
3に搭載し加熱し半田バンプ2を溶融させ、インターポ
ーザー3の上側パッド3aに接続される。この状態で試
験用基板4の試験用パッド4cにインターポーザー3の
下側パッド3dを加圧し電気的導通が得られるようにし
て電気的試験を実施する方法が開示されている。
えば特開平5−267393号公報に示された方法があ
る。特開平5−267393号公報には、図3に示すよ
うに半導体デバイス1は、インターポーザー(中継板)
3に搭載し加熱し半田バンプ2を溶融させ、インターポ
ーザー3の上側パッド3aに接続される。この状態で試
験用基板4の試験用パッド4cにインターポーザー3の
下側パッド3dを加圧し電気的導通が得られるようにし
て電気的試験を実施する方法が開示されている。
【0004】また特開平6−82521号公報に開示さ
れた方法では、図4に示すように半導体デバイス1のバ
ンプ2がスペーサ5の開口部に挿入され、試験基板4と
の間にエラストマ導電性ポリマー接続(ECPI)層6
が挾み込まれ、半導体デバイス1を上から加圧しスペー
サ5の下面から突出したバンプの下部にECPI層6内
の導電性粒子の鎖(カラム)6aを介し試験用基板4上
の試験用パッド4cとの導通が得られている。
れた方法では、図4に示すように半導体デバイス1のバ
ンプ2がスペーサ5の開口部に挿入され、試験基板4と
の間にエラストマ導電性ポリマー接続(ECPI)層6
が挾み込まれ、半導体デバイス1を上から加圧しスペー
サ5の下面から突出したバンプの下部にECPI層6内
の導電性粒子の鎖(カラム)6aを介し試験用基板4上
の試験用パッド4cとの導通が得られている。
【0005】
【発明が解決しようとする課題】上述した従来の図3に
示す方法では、製造工程内で半導体デバイス1をインタ
ーポーザー3に一旦半田実装した後にインターポーザー
3ごと電気的試験を実施する必要がある。また最終的に
フリップチップ状態で出荷する際には、インターポーザ
ーから半導体デバイス1をはがし、半田バンプを再リフ
ローして形状を整えて出荷する必要がある。
示す方法では、製造工程内で半導体デバイス1をインタ
ーポーザー3に一旦半田実装した後にインターポーザー
3ごと電気的試験を実施する必要がある。また最終的に
フリップチップ状態で出荷する際には、インターポーザ
ーから半導体デバイス1をはがし、半田バンプを再リフ
ローして形状を整えて出荷する必要がある。
【0006】以上のように製造工程が従来のプラスチッ
クQFP等に比較し極めて複雑になり、コストアップは
避けられないという欠点がある。フリップチップのよう
に高価なデバイスでは容認されてもFP−BGAのよう
に低価格なデバイスには採用できないプロセスである。
クQFP等に比較し極めて複雑になり、コストアップは
避けられないという欠点がある。フリップチップのよう
に高価なデバイスでは容認されてもFP−BGAのよう
に低価格なデバイスには採用できないプロセスである。
【0007】また、図4に示す従来の方法では、金属導
体粒子が鎖状に連結されたカラム6aは、導体粒子間接
触抵抗が粒子の数だけ直列に接続されたことになり、数
百mΩから数Ωの接触抵抗がある。したがって、大電流
を流すと、ECPI層6が発熱しエラストマの弾性が失
われたり、高温での寿命が著しく短い。また、スペーサ
5の開口部にバンプ2を位置合わせし挿入しようとする
と、挿入精度が要求され画像認識が必要になる。以上の
ようにスペーサとECPI層を使用した試験方法でも、
電気的特性が悪くなる,耐熱性が悪い,高価な設備が必
要となる等の欠点がある。
体粒子が鎖状に連結されたカラム6aは、導体粒子間接
触抵抗が粒子の数だけ直列に接続されたことになり、数
百mΩから数Ωの接触抵抗がある。したがって、大電流
を流すと、ECPI層6が発熱しエラストマの弾性が失
われたり、高温での寿命が著しく短い。また、スペーサ
5の開口部にバンプ2を位置合わせし挿入しようとする
と、挿入精度が要求され画像認識が必要になる。以上の
ようにスペーサとECPI層を使用した試験方法でも、
電気的特性が悪くなる,耐熱性が悪い,高価な設備が必
要となる等の欠点がある。
【0008】本発明の目的は、電気的特性を良好に保
ち、かつ簡易に電気的導通を得るインターポーザー及び
半導体デバイスの試験方法を提供することにある。
ち、かつ簡易に電気的導通を得るインターポーザー及び
半導体デバイスの試験方法を提供することにある。
【0009】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るインターポーザーは、半導体デバイス
と試験用基板とを加圧して電気的導通を得るために、前
記半導体デバイスと前記試験用基板との間に介在するイ
ンターポーザーにおいて、 前記半導体デバイスは突出し
た電極を有し、前記試験用基板は電気的試験用回路が形
成され、かつ前記電極に対応した位置にバンプを有して
おり、前記インターポーザーには、前記電極及び前記バ
ンプに対応した位置にスルーホールが設けられ、前記ス
ルーホール内に金属導体を埋め込んでパッドを形成して
おり、前記パッドは、前記電極及び前記バンプの直径よ
りも大きい直径を持ち、前記パッドの表面は平担であ
る。
め、本発明に係るインターポーザーは、半導体デバイス
と試験用基板とを加圧して電気的導通を得るために、前
記半導体デバイスと前記試験用基板との間に介在するイ
ンターポーザーにおいて、 前記半導体デバイスは突出し
た電極を有し、前記試験用基板は電気的試験用回路が形
成され、かつ前記電極に対応した位置にバンプを有して
おり、前記インターポーザーには、前記電極及び前記バ
ンプに対応した位置にスルーホールが設けられ、前記ス
ルーホール内に金属導体を埋め込んでパッドを形成して
おり、前記パッドは、前記電極及び前記バンプの直径よ
りも大きい直径を持ち、前記パッドの表面は平担であ
る。
【0010】また前記インターポーザーのスルーホール
はテーパ状で、前記スルーホールの途中まで金属導体を
埋め込んでパッドを形成したものである。
はテーパ状で、前記スルーホールの途中まで金属導体を
埋め込んでパッドを形成したものである。
【0011】また本発明に係るインターポーザーは、半
導体デバイスと試験用基板とを加圧して電気的導通を得
るために、前記半導体デバイスと前記試験用基板との間
に介在するインターポーザーにおいて、 前記半導体デバ
イスは突出した電極を有し、前記試験用基板は電気的試
験用回路が形成され、かつ前記電極に対応した位置にバ
ンプを有しており、前記インターポーザーには、前記電
極及び前記バンプに対応した位置に複数のスルーホール
が設けられ、前記スルーホールに埋め込んだ複数の金属
導体の集合からなるパッドが形成されており、前記パッ
ドが形成された領域は、前記電極及び前記バンプの領域
よりも大きいものである。
導体デバイスと試験用基板とを加圧して電気的導通を得
るために、前記半導体デバイスと前記試験用基板との間
に介在するインターポーザーにおいて、 前記半導体デバ
イスは突出した電極を有し、前記試験用基板は電気的試
験用回路が形成され、かつ前記電極に対応した位置にバ
ンプを有しており、前記インターポーザーには、前記電
極及び前記バンプに対応した位置に複数のスルーホール
が設けられ、前記スルーホールに埋め込んだ複数の金属
導体の集合からなるパッドが形成されており、前記パッ
ドが形成された領域は、前記電極及び前記バンプの領域
よりも大きいものである。
【0012】また本発明に係る半導体デバイスの試験方
法は、半導体デバイスと試験用基板との間にインターポ
ーザーを介在させて行う半導体デバイスの試験方法にお
いて、前記半導体デバイスの突出した電極と前記インタ
ーポーザーのパッドと前記試験用基板のバンプが当たる
ように位置合わせし、前記半導体デバイスを前記試験用
基板側に加圧し、前記半導体デバイスの電気的特性を請
求項1〜3のいずれか1つに記載されたインターポーザ
ーを介して測定するものである。
法は、半導体デバイスと試験用基板との間にインターポ
ーザーを介在させて行う半導体デバイスの試験方法にお
いて、前記半導体デバイスの突出した電極と前記インタ
ーポーザーのパッドと前記試験用基板のバンプが当たる
ように位置合わせし、前記半導体デバイスを前記試験用
基板側に加圧し、前記半導体デバイスの電気的特性を請
求項1〜3のいずれか1つに記載されたインターポーザ
ーを介して測定するものである。
【0013】
【0014】
【0015】
【0016】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【0017】(実施形態1)図1(A)は、本発明の実
施形態1を説明するための断面図である。
施形態1を説明するための断面図である。
【0018】図において、FP−PGAパッケージの場
合、半導体デバイス1は、下面に半田ボール2を有して
いる。半田ボール2は、チップサイズと同等程度の大き
さの範囲内に複数形成されている。半田ボール2のサイ
ズは例えばφ0.2mmであり、隣接する半田ボール2
間のボールピッチは、0.5mmであり、狭ピッチとな
っている。
合、半導体デバイス1は、下面に半田ボール2を有して
いる。半田ボール2は、チップサイズと同等程度の大き
さの範囲内に複数形成されている。半田ボール2のサイ
ズは例えばφ0.2mmであり、隣接する半田ボール2
間のボールピッチは、0.5mmであり、狭ピッチとな
っている。
【0019】インターポーザー3は、ポリイミド等の材
質からなる耐熱性の25μm程度と薄いフレキシブル絶
縁シート3cからなり、シート3cにデバイス1の半田
ボール2に対応させた複数のスルーホール3bが設けら
れている。スルーホール3bは、デバイス1の半田ボー
ル2の径より十分大きく、例えばφ0.35mm程度に
しスルーホール3b内にはCu等の金属導体を埋め込み
両面にパッドを形成し、メッキ処理をしておく。
質からなる耐熱性の25μm程度と薄いフレキシブル絶
縁シート3cからなり、シート3cにデバイス1の半田
ボール2に対応させた複数のスルーホール3bが設けら
れている。スルーホール3bは、デバイス1の半田ボー
ル2の径より十分大きく、例えばφ0.35mm程度に
しスルーホール3b内にはCu等の金属導体を埋め込み
両面にパッドを形成し、メッキ処理をしておく。
【0020】試験用基板4は、インターポーザー3と同
様に半田ボール2に対応した位置にスルーホールを設
け、スルーホール内に金属導体を埋め込んでおくが、ス
ルーホールサイズはスルーホール間に配線を通すため、
φ0.1mm以下と小さくし、インターポーザー3側に
は僅かに突出したバンプ4bを形成する。また試験基板
4には、スルーホールから引き出され試験用設備に接続
される試験用回路配線4bが形成されている。
様に半田ボール2に対応した位置にスルーホールを設
け、スルーホール内に金属導体を埋め込んでおくが、ス
ルーホールサイズはスルーホール間に配線を通すため、
φ0.1mm以下と小さくし、インターポーザー3側に
は僅かに突出したバンプ4bを形成する。また試験基板
4には、スルーホールから引き出され試験用設備に接続
される試験用回路配線4bが形成されている。
【0021】半導体デバイス1の電気的特性を測定する
には、まず試験用基板4のバンプ4aとインターポーザ
ー3のパッド3aを位置合わせし試験用基板4上にイン
ターポーザー3を重ね試験工程に準備しておく。
には、まず試験用基板4のバンプ4aとインターポーザ
ー3のパッド3aを位置合わせし試験用基板4上にイン
ターポーザー3を重ね試験工程に準備しておく。
【0022】試験工程では半田ボール2の形成された半
導体デバイス1をインターポーザー3の表面側パッド3
aに半田バンプ2が当たるように機械的に位置合わせ
し、半導体デバイス1の上面から図示しない加圧機構で
インターポーザー3を介し試験用基板側に加圧させる。
以上によりデバイス1の半田ボール2と試験用基板4の
バンプ4bとの電気的導通がインターポーザー3を介し
て得られ、デバイスの試験が可能となる。
導体デバイス1をインターポーザー3の表面側パッド3
aに半田バンプ2が当たるように機械的に位置合わせ
し、半導体デバイス1の上面から図示しない加圧機構で
インターポーザー3を介し試験用基板側に加圧させる。
以上によりデバイス1の半田ボール2と試験用基板4の
バンプ4bとの電気的導通がインターポーザー3を介し
て得られ、デバイスの試験が可能となる。
【0023】(実施形態2)図1(B)は、本発明の実
施形態2を説明する断面図である。本実施形態2では、
インターポーザー3の構造が実施形態1とは異なり、イ
ンターポーザー3の絶縁シート3cは100μm程度と
比較的厚く、テーパ状のスルーホール3bが設けられ、
埋め込み金属導体層をスルーホール3bの途中まで埋め
込んでいる。この構造にすることにより、半田ボール2
が確実にインターポーザー3のパッド3aに落とし込
め、デバイスの位置合わせを容易に実現できるという利
点がある。
施形態2を説明する断面図である。本実施形態2では、
インターポーザー3の構造が実施形態1とは異なり、イ
ンターポーザー3の絶縁シート3cは100μm程度と
比較的厚く、テーパ状のスルーホール3bが設けられ、
埋め込み金属導体層をスルーホール3bの途中まで埋め
込んでいる。この構造にすることにより、半田ボール2
が確実にインターポーザー3のパッド3aに落とし込
め、デバイスの位置合わせを容易に実現できるという利
点がある。
【0024】(実施形態3)図1(C)は、本発明の実
施形態3を説明するためのインターポーザーのスルーホ
ール部拡大断面図である。
施形態3を説明するためのインターポーザーのスルーホ
ール部拡大断面図である。
【0025】実施形態3では、半導体デバイス1の1個
あたりの半田ボール2の位置に対応してインターポーザ
ー3の位置に複数の小径スルーホールを配置してパッド
3aを設け、複数のパッド3aを試験用基板側のパッド
でショートした構造になっている。この構造にすること
によりパッド表面3aは小さな近接したバンプにより凸
凹状になり、デバイス1の半田ボール2と多点で接触す
ることになり、少ない荷重で良好な接触抵抗を得ること
ができるという利点がある。
あたりの半田ボール2の位置に対応してインターポーザ
ー3の位置に複数の小径スルーホールを配置してパッド
3aを設け、複数のパッド3aを試験用基板側のパッド
でショートした構造になっている。この構造にすること
によりパッド表面3aは小さな近接したバンプにより凸
凹状になり、デバイス1の半田ボール2と多点で接触す
ることになり、少ない荷重で良好な接触抵抗を得ること
ができるという利点がある。
【0026】(実施形態4)図1(D)は、本発明の実
施形態4を説明するためのインターポーザーのスルーホ
ール部拡大断面図である。
施形態4を説明するためのインターポーザーのスルーホ
ール部拡大断面図である。
【0027】実施形態4では、実施形態3と同様の効果
を狙ったものであり、パッド3aの表面を化学的に粗化
し、デバイス1の半田ボール2の表面に酸化膜がある場
合でも、容易に酸化膜を破って少ない荷重で良好な接触
を得ることができるという利点がある。図示しないが、
実施形態4に示したバンプ表面処理を実施形態1のイン
ターポーザーに適用することも可能である。
を狙ったものであり、パッド3aの表面を化学的に粗化
し、デバイス1の半田ボール2の表面に酸化膜がある場
合でも、容易に酸化膜を破って少ない荷重で良好な接触
を得ることができるという利点がある。図示しないが、
実施形態4に示したバンプ表面処理を実施形態1のイン
ターポーザーに適用することも可能である。
【0028】(実施形態5)図2は、本発明の実施形態
5を説明する断面図である。図1のインターポーザー及
び試験用基板と基本的に同じ構造のものを従来のQFP
等のソケットに適用した構造となっている。
5を説明する断面図である。図1のインターポーザー及
び試験用基板と基本的に同じ構造のものを従来のQFP
等のソケットに適用した構造となっている。
【0029】実施形態5では、試験用基板4は、実施形
態1のインターポーザー3と同じ材質のフレキシブル基
板からなるものであり、試験用回路は、スルーホールか
らソケットコンタクトピン14への引出用のものと、ソ
ケットコンタクトピンへのピッチ変換用のもののみを形
成する。またフレキシブル基板の下面には、外部接続用
のテストパッド4cが形成され、ソケット本体10に埋
め込まれたコンタクトピン14に圧接される。フレキシ
ブル基板4の下には、シート状のエラストマ7が備えら
れ押し上げ台8とともにバネ9でインターポーザー3と
フレキシブル基板4を半田ボール2に押し付けている。
エラストマ7はインターポーザー3,フレキシブル基板
4を介し半田ボール2のコプラナリティを吸収し、半田
ボール2に適切な荷重がかかるように働く。
態1のインターポーザー3と同じ材質のフレキシブル基
板からなるものであり、試験用回路は、スルーホールか
らソケットコンタクトピン14への引出用のものと、ソ
ケットコンタクトピンへのピッチ変換用のもののみを形
成する。またフレキシブル基板の下面には、外部接続用
のテストパッド4cが形成され、ソケット本体10に埋
め込まれたコンタクトピン14に圧接される。フレキシ
ブル基板4の下には、シート状のエラストマ7が備えら
れ押し上げ台8とともにバネ9でインターポーザー3と
フレキシブル基板4を半田ボール2に押し付けている。
エラストマ7はインターポーザー3,フレキシブル基板
4を介し半田ボール2のコプラナリティを吸収し、半田
ボール2に適切な荷重がかかるように働く。
【0030】インターポーザー3上には、機械的にデバ
イス外形で位置決めするためのデバイス位置決め台11
がある。ヒンジ側シャフト13によりソケット本体10
に取り付けられた蓋12は、デバイス1をソケットに挿
入した後に閉じ、ストッパ15によりソケット本体10
に固定する。
イス外形で位置決めするためのデバイス位置決め台11
がある。ヒンジ側シャフト13によりソケット本体10
に取り付けられた蓋12は、デバイス1をソケットに挿
入した後に閉じ、ストッパ15によりソケット本体10
に固定する。
【0031】以上のようにして半導体デバイス1にバネ
9で決まる荷重が加えられ、デバイス1の半田ボール2
とコンタクトピン14の電気的導通が得られる。インタ
ーポーザーの構造には、実施形態2〜4の構造を適用す
ることも可能である。
9で決まる荷重が加えられ、デバイス1の半田ボール2
とコンタクトピン14の電気的導通が得られる。インタ
ーポーザーの構造には、実施形態2〜4の構造を適用す
ることも可能である。
【0032】
【発明の効果】以上説明したように本発明によれば、フ
リップチップやFP−BGA等の半導体デバイスに対し
てもインターポーザーに一旦半田実装した後に電気的試
験を実施、後でインターポーザーから半導体デバイスを
はがし半田バンプを再リフローを実施する等の複雑な工
程が不要になり、低コストな試験方法を実現できる。ま
た、スペーサとECPI層を使用した試験方法と比較し
ても、耐熱性に優れ、電気的特性を良好に保つことがで
きる。
リップチップやFP−BGA等の半導体デバイスに対し
てもインターポーザーに一旦半田実装した後に電気的試
験を実施、後でインターポーザーから半導体デバイスを
はがし半田バンプを再リフローを実施する等の複雑な工
程が不要になり、低コストな試験方法を実現できる。ま
た、スペーサとECPI層を使用した試験方法と比較し
ても、耐熱性に優れ、電気的特性を良好に保つことがで
きる。
【0033】さらに、例えば半導体デバイスがもつ半田
ボールの外形寸法精度が±0.1mmあってもインター
ポーザーのパッド径をφ0.35mmと大きくしている
ため、画像認識を用いない機械的位置決めでも十分ソケ
ットへのデバイスの挿入抜去を行うことができ、安価な
設備を使用できタクトタイムも向上できる。
ボールの外形寸法精度が±0.1mmあってもインター
ポーザーのパッド径をφ0.35mmと大きくしている
ため、画像認識を用いない機械的位置決めでも十分ソケ
ットへのデバイスの挿入抜去を行うことができ、安価な
設備を使用できタクトタイムも向上できる。
【0034】また、ソケットの接触パッドには長期間の
使用によりデバイスの半田ボールから半田が転写し酸化
するために接触抵抗が大きくなるが、本発明のICソケ
ットではインターポーザーの交換だけを簡単にでき、ラ
ンニングコストを低減できるという効果がある。
使用によりデバイスの半田ボールから半田が転写し酸化
するために接触抵抗が大きくなるが、本発明のICソケ
ットではインターポーザーの交換だけを簡単にでき、ラ
ンニングコストを低減できるという効果がある。
【図1】(A)は、本発明の実施形態1を示すインター
ポーザーと試験用基板の断面図、(B)は、本発明の実
施形態2を示すインターポーザーと試験用基板の断面
図、(C)は、本発明の実施形態3を示すインターポー
ザーのスルーホール部拡大断面図、(D)は、本発明の
実施形態4を示すインターポーザーのスルーホール部拡
大断面図である。
ポーザーと試験用基板の断面図、(B)は、本発明の実
施形態2を示すインターポーザーと試験用基板の断面
図、(C)は、本発明の実施形態3を示すインターポー
ザーのスルーホール部拡大断面図、(D)は、本発明の
実施形態4を示すインターポーザーのスルーホール部拡
大断面図である。
【図2】本発明の実施形態5を示すICソケットの断面
図である。
図である。
【図3】従来例を示すインターポーザーと試験用基板の
断面図である。
断面図である。
【図4】他の従来例を示す断面図である。
1 半導体デバイス 2 半田ボール又は半田バンプ 3 インターポーザー 3a 上側パッド 3b 金属導体埋め込みスルーホール 3c 絶縁シート 3d 下側パッド 4 試験用基板又はフレキシブル基板 4a 上側バンプ 4b 試験用回路又は引き出し配線 4c 外部接続用テストパッド 5 スペーサ 6 ECPI層 6a カラム 7 エラストマ 8 押し上げ台 9 バネ 10 ソケット本体 11 デバイス位置決め台 12 ソケット蓋 13 ヒンジ側シャフト 14 コンタクトピン 15 ストッパ
Claims (4)
- 【請求項1】 半導体デバイスと試験用基板とを加圧し
て電気的導通を得るために、前記半導体デバイスと前記
試験用基板との間に介在するインターポーザーにおい
て、 前記半導体デバイスは突出した電極を有し、前記試験用
基板は電気的試験用回路が形成され、かつ前記電極に対
応した位置にバンプを有しており、前記インターポーザ
ーには、前記電極及び前記バンプに対応した位置にスル
ーホールが設けられ、前記スルーホール内に金属導体を
埋め込んでパッドを形成しており、前記パッドは、前記
電極及び前記バンプの直径よりも大きい直径を持ち、前
記パッドの表面は平担であることを特徴とするインター
ポーザー。 - 【請求項2】 前記インターポーザーのスルーホールは
テーパ状で、前記スルーホールの途中まで金属導体を埋
め込んでパッドを形成したものであることを特徴とする
請求項1に記載のインターポーザー。 - 【請求項3】 半導体デバイスと試験用基板とを加圧し
て電気的導通を得るために、前記半導体デバイスと前記
試験用基板との間に介在するインターポーザーにおい
て、 前記半導体デバイスは突出した電極を有し、前記試験用
基板は電気的試験用回路が形成され、かつ前記電極に対
応した位置にバンプを有しており、前記インターポーザ
ーには、前記電極及び前記バンプに対応した位置に複数
のスルーホールが設けられ、前記スルーホールに埋め込
んだ複数の金属導体の集合からなるパッドが形成されて
おり、前記パッドが形成された領域は、前記電極及び前
記バンプの領域よりも大きいことを特徴とするインター
ポーザー。 - 【請求項4】 半導体デバイスと試験用基板との間にイ
ンターポーザーを介在させて行う半導体デバイスの試験
方法において、 前記半導体デバイスの突出した電極と前記インターポー
ザーのパッドと前記試験用基板のバンプが当たるように
位置合わせし、前記半導体デバイスを前記試験用基板側
に加圧し、前記半導体デバイスの電気的特性を請求項1
〜3のいずれか1つに記載されたインターポーザーを介
して測定することを特徴とする半導体デバイスの試験方
法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18610296A JP2914308B2 (ja) | 1996-07-16 | 1996-07-16 | インターポーザー及び半導体デバイスの試験方法 |
US08/892,767 US6062873A (en) | 1996-07-16 | 1997-07-15 | Socket for chip package test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18610296A JP2914308B2 (ja) | 1996-07-16 | 1996-07-16 | インターポーザー及び半導体デバイスの試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1032070A JPH1032070A (ja) | 1998-02-03 |
JP2914308B2 true JP2914308B2 (ja) | 1999-06-28 |
Family
ID=16182406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18610296A Expired - Fee Related JP2914308B2 (ja) | 1996-07-16 | 1996-07-16 | インターポーザー及び半導体デバイスの試験方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6062873A (ja) |
JP (1) | JP2914308B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915720B2 (en) | 2006-01-06 | 2011-03-29 | Fujitsu Semiconductor Limited | Semiconductor integrated circuit device and test method thereof |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3578581B2 (ja) * | 1997-02-28 | 2004-10-20 | 富士通株式会社 | ベアチップの実装構造および実装方法およびそれに用いるインターポーザ |
US6293808B1 (en) | 1999-09-30 | 2001-09-25 | Ngk Insulators, Ltd. | Contact sheet |
US6456100B1 (en) | 1998-01-20 | 2002-09-24 | Micron Technology, Inc. | Apparatus for attaching to a semiconductor |
JPH11329648A (ja) * | 1998-05-19 | 1999-11-30 | Molex Inc | Icデバイスソケット |
JP3453526B2 (ja) | 1998-09-29 | 2003-10-06 | 株式会社日立製作所 | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 |
US6300781B1 (en) * | 1998-10-30 | 2001-10-09 | St Assembly Test Services Pte Ltd | Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system |
TW465060B (en) * | 1998-12-23 | 2001-11-21 | Mirae Corp | Wafer formed with CSP device and test socket of BGA device |
US6369595B1 (en) * | 1999-01-21 | 2002-04-09 | Micron Technology, Inc. | CSP BGA test socket with insert and method |
US6426642B1 (en) * | 1999-02-16 | 2002-07-30 | Micron Technology, Inc. | Insert for seating a microelectronic device having a protrusion and a plurality of raised-contacts |
TW432752B (en) * | 1999-07-15 | 2001-05-01 | Urex Prec Inc | Modular integrated circuit socket |
US6474997B1 (en) | 1999-09-30 | 2002-11-05 | Ngk Insulators, Ltd. | Contact sheet |
JP2001133514A (ja) * | 1999-11-05 | 2001-05-18 | Mitsubishi Electric Corp | Dutボード及びそれを用いるテスト方法 |
US6383005B2 (en) * | 1999-12-07 | 2002-05-07 | Urex Precision, Inc. | Integrated circuit socket with contact pad |
US6392887B1 (en) * | 1999-12-14 | 2002-05-21 | Intel Corporation | PLGA-BGA socket using elastomer connectors |
JP2001281296A (ja) * | 2000-03-30 | 2001-10-10 | Nec Corp | 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置 |
US6846115B1 (en) | 2001-01-29 | 2005-01-25 | Jds Uniphase Corporation | Methods, apparatus, and systems of fiber optic modules, elastomeric connections, and retention mechanisms therefor |
SG100654A1 (en) * | 2001-03-23 | 2003-12-26 | Urex Prec Inc | Integrated circuit socket with contact pad |
US6433565B1 (en) * | 2001-05-01 | 2002-08-13 | Lsi Logic Corporation | Test fixture for flip chip ball grid array circuits |
US20030087477A1 (en) * | 2001-05-02 | 2003-05-08 | Tomohiro Kawashima | Repairable flip clip semiconductor device with excellent packaging reliability and method of manufacturing same |
US6776623B1 (en) * | 2001-06-11 | 2004-08-17 | Picolight Incorporated | Transceiver mounting adapters |
JP2003272788A (ja) * | 2002-03-19 | 2003-09-26 | Enplas Corp | 電気部品用ソケット |
KR100516714B1 (ko) * | 2002-07-09 | 2005-09-22 | 야마이치덴키 가부시키가이샤 | 반도체 장치용 소켓 |
JP3996045B2 (ja) * | 2002-11-29 | 2007-10-24 | 株式会社ルネサステクノロジ | 半導体装置 |
SG124273A1 (en) * | 2004-03-08 | 2006-08-30 | Tan Yin Leong | Non-abrasive electrical test contact |
US6924654B2 (en) * | 2003-03-12 | 2005-08-02 | Celerity Research, Inc. | Structures for testing circuits and methods for fabricating the structures |
US20040177995A1 (en) * | 2003-03-12 | 2004-09-16 | Nexcleon, Inc. | Structures for testing circuits and methods for fabricating the structures |
US6946859B2 (en) * | 2003-03-12 | 2005-09-20 | Celerity Research, Inc. | Probe structures using clamped substrates with compliant interconnectors |
TWI223711B (en) * | 2003-08-22 | 2004-11-11 | Advanced Semiconductor Eng | Test apparatus for semiconductor package |
DE20316644U1 (de) * | 2003-10-29 | 2005-03-10 | Fan, Wei-Fang, Jwu Beei | Verbesserter Sockel für modularen integrierten Schaltkreis |
US7233061B1 (en) | 2003-10-31 | 2007-06-19 | Xilinx, Inc | Interposer for impedance matching |
US7566960B1 (en) * | 2003-10-31 | 2009-07-28 | Xilinx, Inc. | Interposing structure |
US7642791B2 (en) * | 2003-11-07 | 2010-01-05 | Intel Corporation | Electronic component/interface interposer |
JP2007520866A (ja) * | 2004-02-05 | 2007-07-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 2つの構成部品の多数の信号線を取外し可能に接続する装置 |
US7316573B2 (en) * | 2004-10-25 | 2008-01-08 | Intel Corporation | Protected socket for integrated circuit devices |
KR101004296B1 (ko) | 2008-07-07 | 2010-12-28 | 주식회사 아이에스시테크놀러지 | 전도성 와이어를 가진 테스트 소켓 |
JP2013079860A (ja) * | 2011-10-04 | 2013-05-02 | Advantest Corp | ソケット及び電子部品試験装置 |
JP5718203B2 (ja) * | 2011-10-05 | 2015-05-13 | 富士通コンポーネント株式会社 | ソケット用モジュール及びソケット |
TWI441358B (zh) * | 2012-01-12 | 2014-06-11 | Lextar Electronics Corp | 晶片封裝結構及其製造方法 |
JP2013206707A (ja) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | 実装用アダプタ、プリント基板及びその製造方法 |
US9742091B2 (en) * | 2014-04-11 | 2017-08-22 | R&D Sockets, Inc. | Method and structure for conductive elastomeric pin arrays using solder interconnects and a non-conductive medium |
US9733304B2 (en) * | 2014-09-24 | 2017-08-15 | Micron Technology, Inc. | Semiconductor device test apparatuses |
US10886653B2 (en) | 2018-05-08 | 2021-01-05 | R&D Sockets, Inc | Method and structure for conductive elastomeric pin arrays using conductive elastomeric interconnects and/or metal caps through a hole or an opening in a non-conductive medium |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2715793B2 (ja) * | 1992-03-19 | 1998-02-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5455390A (en) * | 1994-02-01 | 1995-10-03 | Tessera, Inc. | Microelectronics unit mounting with multiple lead bonding |
US5691041A (en) * | 1995-09-29 | 1997-11-25 | International Business Machines Corporation | Socket for semi-permanently connecting a solder ball grid array device using a dendrite interposer |
US5702255A (en) * | 1995-11-03 | 1997-12-30 | Advanced Interconnections Corporation | Ball grid array socket assembly |
JPH09320715A (ja) * | 1996-05-27 | 1997-12-12 | Mitsubishi Electric Corp | 半導体装置パッケージ用ソケット |
US5813870A (en) * | 1996-07-12 | 1998-09-29 | International Business Machines Corporation | Selectively filled adhesives for semiconductor chip interconnection and encapsulation |
-
1996
- 1996-07-16 JP JP18610296A patent/JP2914308B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-15 US US08/892,767 patent/US6062873A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7915720B2 (en) | 2006-01-06 | 2011-03-29 | Fujitsu Semiconductor Limited | Semiconductor integrated circuit device and test method thereof |
Also Published As
Publication number | Publication date |
---|---|
US6062873A (en) | 2000-05-16 |
JPH1032070A (ja) | 1998-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2914308B2 (ja) | インターポーザー及び半導体デバイスの試験方法 | |
US6628133B2 (en) | Methods of testing integrated circuitry | |
JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
JP2980046B2 (ja) | 半導体装置の実装構造および実装方法 | |
JPH11233216A (ja) | テスト用icソケット | |
US20010040464A1 (en) | Electric contact device for testing semiconductor device | |
JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
JP4085186B2 (ja) | Bgaソケット | |
JP3640268B2 (ja) | コネクタ及びコネクタ製造方法 | |
JP2000353579A (ja) | 半導体装置用のソケット及び半導体装置と基板との接続方法 | |
JP3268749B2 (ja) | Icソケット | |
KR20010028498A (ko) | 접착성 전도체 및 이를 사용한 칩실장구조 | |
JP2842416B2 (ja) | 半導体装置用ソケット | |
US6404047B1 (en) | Socketable BGA package | |
US6281693B1 (en) | Semiconductor device test board and a method of testing a semiconductor device | |
JP2004279046A (ja) | 電子デバイス検査用コンタクトシートおよびその製造方法 | |
JP2904193B2 (ja) | Icソケット | |
JPH11204590A (ja) | 電極板およびそれを用いた電子部品用通電検査装置 | |
JP2994333B2 (ja) | Bga集積回路用ソケット | |
JP2000012587A (ja) | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 | |
JP3055496B2 (ja) | 半導体装置の実装構造 | |
JP2658831B2 (ja) | 検査用コネクタの製造方法 | |
KR100808579B1 (ko) | 볼 마스크 테이프를 이용하는 반도체 패키지의 기판 실장구조 | |
JP2000030826A (ja) | Bgaパッケージ測定用ソケット | |
JPH1164388A (ja) | 電極板及びそれを用いた通電検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |