JP2912233B2 - 絶縁増幅回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入出力間が絶縁され
た安定化電源等に用いられる絶縁増幅回路に関する。

【０００２】

【従来の技術】図２は従来の絶縁増幅回路を用いた安定
化電源の構成を示すブロック図である。この図におい
て、符号１，１’は安定化電源の直流入力端子、２は直
流入力をスイッチングするチョッパトランジスタ、３は
変圧器、４は整流ダイオード、５は平滑用コンデンサ、
６，６’は安定化電源の直流出力端子である。また、
７，８は安定化電源の出力電圧を分圧する分圧抵抗、９
は基準電圧発生器、１０は演算増幅器（以下オペアンプ
と称する）、１１は帰還回路用コンデンサ、１２は帰還
回路用抵抗、１３はオペアンプ１０の負荷抵抗である。
また、１４はフォトカプラであり、オペアンプ１０の出
力回路に挿入された発光ダイオード１４ａと、この発光
ダイオード１４ａからの光を受けるフォトトランジスタ
１４ｂとから構成されている。１５はトランジスタ２を
駆動する制御回路であり、フォトトランジスタ１４ｂの
出力電流に応じてトランジスタ２へ印加するパルス信号
のデューティ比を制御する。なお、上述した構成要素７
〜１４によって絶縁増幅回路Ａが構成されている。

【０００３】図３は、上述した絶縁増幅回路Ａの各部の
波形を示す波形図である。なお、同図には、後述する本
発明の実施形態による絶縁増幅回路の各部の波形図を重
ねて示してあり、一点鎖線によって上述した絶縁増幅回
路Ａ特有の波形を示している。いま、図３の時刻ｔ１以
前において、回路各部の電圧、電流がそれぞれ図に示す
レベルにあり、安定状態にあったとする。この状態か
ら、時刻ｔ１において、負荷急変等の原因で出力端６，
６’の電圧Ｖａ’が急上昇したとする（図３（イ）参
照）。電圧Ｖａ’が上昇すると、オペアンプ１０の(-)
入力端へ印加される電圧が上昇し、これにより、オペア
ンプ１０の出力電圧Ｖｂ’が抵抗１２、コンデンサ１１
の時定数（一次遅れ系）によって決まる速度で徐々に下
降する（図３（ロ）参照）。

【０００４】オペアンプ１０の出力電圧Ｖｂ’が下降す
ると、これに伴い発光ダイオード１４ａの電流ＩD’が
減少し（図３（ニ）参照）、これにより、フォトトラン
ジスタ１４ｂの出力電流ＩT’が減少する（図３（ホ）
参照）。フォトトランジスタ１４ｂの出力電流ＩT’が
減少すると、制御回路１５がこれを検知し、トランジス
タ２の駆動パルス信号のデューティ比を下げる。これに
より、出力端６，６’の電源出力電圧Ｖａ’が低下す
る。

【０００５】次に、時刻ｔ２において、オペアンプ１０
の出力電圧Ｖｂ’が発光ダイオード１４ａの順降下電圧
ＶF以下になると、発光ダイオード１４ａの発光が停止
し、従って、フォトトランジスタ１４ｂの電流ＩT’が
０となる。次に、時刻ｔ３において、電源出力電圧Ｖ
ａ’が設定電圧まで下降し、次いで、この設定電圧を越
えてさらに下降すると、オペアンプ１０の(-)入力端の
電圧が基準電圧発生器９の電圧Ｖth以下になり、オペア
ンプ１０の出力電圧Ｖｂ’が抵抗１２、コンデンサ１１
の時定数に従って徐々に上昇する（図３（ロ）参照）。

【０００６】そして、時刻ｔ４において、オペアンプ１
０の出力電圧Ｖｂ’が発光ダイオード１４ａの順降下電
圧ＶFを越えると、発光ダイオード１４ａの電流ＩD’が
流れ始め（図３（ニ）参照）、これに伴い、フォトトラ
ンジスタ１４ｂの出力電流ＩT’が流れ始める（図３
（ホ）参照）。フォトトランジスタ１４ｂの出力電流Ｉ
T’が増加すると、制御回路１５がトランジスタ２の駆
動パルス信号のデューティ比を逐次上昇させ、これに伴
い電源出力電圧Ｖａ’が増加する。そして、電源出力電
圧Ｖａ’が設定電圧に戻ると、以後安定状態となる。な
お、上述した回路と類似する構成が実開昭６２−１８５
４９０号あるいは「改訂スイッチングレギュレータ設計
ノウハウ」（ＣＱ出版）図２−７に開示されている。

【０００７】

【発明が解決しようとする課題】ところで、上述した従
来の絶縁増幅回路Ａは、図３から明かなように、入力電
圧（オペアンプ１０の(-)入力端の電圧）が基準電圧発
生器９の電圧をクロスした時点ｔ３においてフォトトラ
ンジスタ１４ｂの電流ＩTがすぐに応答せず、時刻ｔ４
において始めて応答するため、特に入力電圧が大幅に変
化した場合における応答速度が遅く、このため安定化電
源のアンダーシュート（図３（イ）の符号Ｐ参照）が大
きくなる欠点があった。そこで、この発明は、応答速度
が速い絶縁増幅回路を提供することを目的とする。

【０００８】

【問題を解決するための手段】請求項１に記載の発明
は、入出力間が絶縁された絶縁増幅回路において、入力
信号を増幅する増幅器と、前記増幅器の出力端に接続さ
れ、前記増幅器の出力によって駆動される発光素子と、
前記発光素子の他端と前記増幅器の入力端との間に介挿
された第１の抵抗とコンデンサの直列回路とからなる帰
還素子と、前記発光素子の他端とグランド間に接続され
た前記増幅器の負荷抵抗となる第２の抵抗と、前記発光
素子からの光を受ける受光素子と、からなり、前記発光
素子は前記増幅器の帰還ループ内に置かれ、前記受光素
子の出力信号を増幅出力とすることを特徴とする絶縁増
幅回路である。請求項２に記載の発明は、前記増幅器は
演算増幅器であることを特徴とする。請求項３に記載の
発明は、前記発光素子は発光ダイオードであり、前記受
光素子はフォトトランジスタであり、両者が近接配置さ
れ、フォトカプラで構成されていることを特徴とする。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図１は本発明の一実施形態に
よる絶縁増幅回路Ｂの構成を示す回路図であり、この図
において、図２の各部に対応する部分には同一の符号を
付し、その説明を省略する。この図に示す回路が図２の
回路と異なる点は、発光ダイオード１４ａの挿入位置で
ある。すなわち、この図に示す回路においては、オペア
ンプ１０の帰還ループを構成する抵抗１２の一端が負荷
抵抗１３の一端に接続され、この接続点とオペアンプ１
０の出力端との間に発光ダイオード１４ａが挿入されて
いる。次に、図１に示す回路の動作を図３を参照して説
明する。

【００１０】まず、図３の時刻ｔ１において、電源出力
電圧Ｖａが急上昇すると（図３（イ））、オペアンプ１
０の(-)入力端へ印加される電圧が基準電圧発生器９の
電圧Ｖthより高くなり、オペアンプ１０の出力電圧Ｖc
が抵抗１２、コンデンサ１１による帰還回路の時定数に
従って逐次下降する（図３（ハ））。オペアンプ１０の
出力電圧Ｖbが下降すると、発光ダイオード１４ａの電
流ＩD、フォトトランジスタ１４ｂの出力電流ＩTが逐次
減少し（図３（ニ）、（ホ））、制御回路１５がこれを
検知し、トランジスタ２の駆動パルス信号のデューティ
比を下げ、出力端６，６’の電源出力電圧Ｖａが順次低
下する。そして、時刻ｔ２において、オペアンプ１０の
出力電圧Ｖcが発光ダイオード１４ａの順電圧降下ＶFと
等しくなった時点で、発光ダイオード１４ａの電流Ｉ
D、フォトトランジスタ１４ｂの出力電流ＩTが共に０と
なり、この結果、オペアンプ１０の出力電圧Ｖｃも急速
に０となる（図３（ハ））。

【００１１】次いで、時刻ｔ３において電源出力電圧Ｖ
aが設定電圧以下になると、オペアンプ１０の(-)入力端
へ印加された電圧Ｖxが基準電圧発生器９の電圧Ｖthよ
り低くなるので、オペアンプ１０の電圧Ｖcは図３
（ハ）に示すように急速に発光ダイオード１４ａの順電
圧降下ＶFまで上昇し、その後抵抗１２、コンデンサ１
１による帰還回路の時定数に従って逐次上昇する。オペ
アンプ１０の出力電圧Ｖcが発光ダイオードの順電圧降
下ＶFを超えて上昇すると、発光ダイオード１４ａの電
流ＩD、フォトトランジスタ１４ｂの出力電流ＩTも逐次
上昇する（図３（ニ）、（ホ））。これにより、設定電
圧以下まで下降していた電源出力電圧Ｖａが上昇に転
じ、時刻ｔ５で設定電圧まで戻り安定状態となる。

【００１２】上述のように、本実施形態では、発光ダイ
オード１４ａを図１に示すように接続したので、時刻ｔ
３を過ぎてオペアンプ１０の出力電圧Ｖcが上昇を始め
るのと同時に、発光ダイオード１４ａの電流ＩD、フォ
トトランジスタ１４ｂの出力電流ＩTが流れはじめ、制
御回路１５への制御信号送出が行われるので、安定化電
源の出力電圧Ｖaのアンダーシュートが従来のものに比
べて早い時刻ｔ５で設定電圧に復帰し安定状態となる。

【００１３】なお、上記実施形態においてはオペアンプ
１０の帰還回路に、系の安定化のため抵抗とコンデンサ
による１次遅れ系を使用しているが、１次遅れ系以外に
も一般的帰還回路を使用することができ、抵抗、コンデ
ンサによるものの他、逆直列に接続した定電流ダイオー
ド等を使用してもよい。図４にその例を示す。

【００１４】

【発明の効果】以上説明したように本発明によれば、入
出力間が絶縁された増幅回路において、オペアンプを用
いた帰還増幅回路と、入出力間の絶縁を行うフォトカプ
ラを具備し、前記フォトカプラの入力発光ダイオードを
オペアンプ出力と帰還回路の間に挿入したので、応答が
速く出力変動の小さい装置を提供できるという効果が得
られ、特に安定化電源等に用いた場合にアンダーシュー
トを小さくできる効果がある。

【図面の簡単な説明】

【図１】 本発明の一実施形態による絶縁増幅回路の構
成を示すブロック図である。

【図２】 従来技術による絶縁増幅回路の構成を示すブ
ロック図である。

【図３】 本発明および従来技術による絶縁増幅回路の
動作波形図である。

【図４】 図１におけるオペアンプ１０の帰還回路の他
の構成例を示す図である。

【符号の説明】

１、１’…安定化電源の直流入力端子 ２…トランジスタ ３…変圧器 ４…整流ダイオード ５…平滑用コンデンサ ６、６’…安定化電源の直流出力端子 ７、８…出力電圧分圧抵抗 ９…基準電圧発生器 １０…演算増幅器 １１…帰還回路用コンデンサ １２…帰還回路用抵抗 １３…帰還増幅回路の負荷抵抗 １４…フォトカプラ １４ａ…発光ダイオード １４ｂ…フォトトランジスタ １５…トランジスタ２の制御回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H03F 3/08,3/38

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入出力間が絶縁された絶縁増幅回路に
   おいて、入力信号を増幅する増幅器と、前記増幅器の出
   力端に接続され、前記増幅器の出力によって駆動される
   発光素子と、前記発光素子の他端と前記増幅器の入力端
   との間に介挿された第１の抵抗とコンデンサの直列回路
   とからなる帰還素子と、前記発光素子の他端とグランド
   間に接続された前記増幅器の負荷抵抗となる第２の抵抗
   と、前記発光素子からの光を受ける受光素子と、 からなり、前記発光素子は前記増幅器の帰還ループ内に
   置かれ、前記受光素子の出力信号を増幅出力とすること
   を特徴とする絶縁増幅回路。
2. 【請求項２】 前記増幅器は演算増幅器であることを特
   徴とする請求項１に記載の絶縁増幅回路。
3. 【請求項３】 前記発光素子は発光ダイオードであり、
   前記受光素子はフォトトランジスタであり、両者が近接
   配置され、フォトカプラで構成されていることを特徴と
   する請求項１に記載の絶縁増幅回路。