JP2911901B2 - Damping circuit - Google Patents
Damping circuitInfo
- Publication number
- JP2911901B2 JP2911901B2 JP63205833A JP20583388A JP2911901B2 JP 2911901 B2 JP2911901 B2 JP 2911901B2 JP 63205833 A JP63205833 A JP 63205833A JP 20583388 A JP20583388 A JP 20583388A JP 2911901 B2 JP2911901 B2 JP 2911901B2
- Authority
- JP
- Japan
- Prior art keywords
- variable
- transconductance amplifier
- input terminal
- output
- variable transconductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は減衰回路に関し、特にオーディオ装置の音量
調整に使用する減衰回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an attenuation circuit, and more particularly to an attenuation circuit used for adjusting the volume of an audio device.
従来、テレビジョン受像機とかオーディオ装置等の音
声の入力レベル調整は、可変抵抗に音声信号を通し、抵
抗分割にて最適レベルに調整するという方法で行われて
いた。しかし、テレビジョン受像機とかオーディオ装置
等のセットを作る上で、調整の可変抵抗は前面パネルに
取付けられる為、音声信号がセット内を引廻されること
になり、ノイズの影響が問題となり、可変抵抗には直流
電圧だけ通し、回路的にレベル調整を行う方法が取られ
ていた。2. Description of the Related Art Conventionally, audio input levels of a television receiver or an audio device are adjusted by passing an audio signal through a variable resistor and adjusting the level to an optimum level by resistance division. However, when making a set such as a television receiver or audio device, the variable resistor for adjustment is attached to the front panel, so the audio signal is routed inside the set, and the effect of noise becomes a problem, A method in which only a DC voltage is passed through the resistor and the level is adjusted in a circuit manner has been adopted.
第３図は従来の減衰回路の一例の回路図である。 FIG. 3 is a circuit diagram of an example of a conventional attenuation circuit.
音声信号源１から出力される音声信号は抵抗51を介し
てバッファ増幅器９の入力端に入力されると共に、可変
相互コンダクタンス増幅器８の反転入力端と出力端とに
入力される。この可変相互インダクタンス増幅器８の非
反転入力端にはバイアス電源５を接続し、可変制御端子
には可変電流源50を接続し、バッファ増幅器９の出力を
出力端子３に取出す。The audio signal output from the audio signal source 1 is input to the input terminal of the buffer amplifier 9 via the resistor 51 and to the inverting input terminal and the output terminal of the variable transconductance amplifier 8. The bias power supply 5 is connected to the non-inverting input terminal of the variable mutual inductance amplifier 8, the variable current source 50 is connected to the variable control terminal, and the output of the buffer amplifier 9 is taken out to the output terminal 3.
上記のように構成された減衰回路においては、可変電
流源50の電流を変化させることで可変相互コンダクタン
ス増幅器８の相互コンダクタンスgmを次式によって変化
させる。In the attenuation circuit configured as described above, the transconductance gm of the variable transconductance amplifier 8 is changed by changing the current of the variable current source 50 according to the following equation.
ここで、Ｋ＝定数 Ｉ＝可変電流源の電流値 R0＝可変相互コンダクタンス増幅器の出力イン
ピーダンス である。 Where K = constant I = current value of variable current source R 0 = output impedance of variable transconductance amplifier
抵抗51と の抵抗分割で決定される比で入力レベルが変化し、バッ
ファ増幅器９を介して出力信号が取出される。With resistance 51 , The input level changes at a ratio determined by the resistance division, and an output signal is taken out via the buffer amplifier 9.
上述した従来の減衰回路は、抵抗51が信号線に直列に
入り、可変相互コンダクタンス増幅器８の相互コンダク
タンスgmとで抵抗分担する為、抵抗51の抵抗値は数＋ｋ
Ωとなり、従って、大きな減衰度を得る為には、可変相
互コンダクタンス増幅器８のgmを大きくする様に可変電
流源50の電流を大幅に増加（数mA）させなけれならない
のであるが、その場合の減衰は約40dB程であり、充分な
減衰度が取れないという問題があった。In the above-described conventional attenuation circuit, the resistance 51 is connected in series with the signal line, and the resistance is shared by the transconductance gm of the variable transconductance amplifier 8.
Therefore, in order to obtain a large attenuation, the current of the variable current source 50 must be greatly increased (several mA) so as to increase the gm of the variable transconductance amplifier 8. In this case, The attenuation is about 40 dB, and there is a problem that a sufficient degree of attenuation cannot be obtained.
本発明の減衰回路は、比反転入力端に音声信号を入力
し反転入力端にバイアス電源を接続する第１の可変相互
コンダクタンス増幅器と、非反転入力端を前記バイアス
電源に接続し反転入力端に自身の出力信号を入力する第
２の可変相互コンダクタンス増幅器と、可変電流制御入
力端に可変電圧源の可変電圧を入力しこの可変電圧に比
例する第１の出力電流を前記第１の可変相互コンダクタ
ンス増幅器の可変制御入力端に供給し、かつ前記可変電
圧に逆比例する第２の出力電流を前記第２の可変相互コ
ンダクタンス増幅器の可変制御入力端に供給する可変電
流制御回路と、前記第１および前記第２の可変相互コン
ダクタンス増幅器の出力端が供通接続されこの共通接続
点の信号を入力して増幅出力するバッファ増幅器とを備
え、前記可変電圧の変化に対し前記比例および前記逆比
例動作をする前記第１および前記第２の出力電流に応答
して、前記入力信号を、（前記第２の可変相互コンダク
タンス増幅器の出力インピーダンス）／（（前記第１の
可変相互コンダクタンス増幅器の出力インピーダンス）
＋（前記第２の可変相互コンダクタンス増幅器の出力イ
ンピーダンス））の比で減衰させて出力することを特徴
とする 〔実施例〕 次に、本発明の実施例について図面を参照して説明す
る。An attenuating circuit according to the present invention comprises a first variable transconductance amplifier for inputting an audio signal to a ratio inverting input terminal and connecting a bias power supply to an inverting input terminal, and a non-inverting input terminal connected to the bias power supply and connecting to a reverse input terminal. A second variable transconductance amplifier for inputting its own output signal, a variable voltage of a variable voltage source being input to a variable current control input terminal, and a first output current proportional to the variable voltage being applied to the first variable transconductance amplifier; A variable current control circuit for supplying to a variable control input of an amplifier, and for supplying a second output current, which is inversely proportional to the variable voltage, to a variable control input of the second variable transconductance amplifier; An output end of the second variable transconductance amplifier is connected to the buffer, and a buffer amplifier that inputs and amplifies and outputs a signal at the common connection point; In response to the first and second output currents performing the proportional and inverse proportional operations on the input signal, the input signal is changed to (the output impedance of the second variable transconductance amplifier) / ((the (1) Output impedance of variable transconductance amplifier
+ (The output impedance of the second variable transconductance amplifier) is attenuated and output [Example] Next, an example of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例の回路図である。 FIG. 1 is a circuit diagram of one embodiment of the present invention.
この実施例の減衰回路は、音声信号源１からの音声信
号を端子２を介して非反転入力端に入力し反転入力端が
バイアス電源５に接続する第１の可変相互コンダクタン
ス増幅器７と、非反転入力端が前記第１の可変相互コン
ダクタンス増幅器７の反転入力端とバイアス電源５とに
接続し反転入力端が出力端に接続すると共に第１の可変
相互コンダクタンス増幅器７の出力端に接続する第２の
可変相互コンダクタンス増幅器８と、可変電圧源６の出
力を可変電流制御入力端に入力し出力を第１及び第２の
可変相互コンダクタンス増幅器7,8の可変制御入力端に
それぞれ供給する可変電流制御回路10と、第１及び第２
の可変相互コンダクタンス増幅器7,8の出力を入力して
増幅出力するバッファ増幅器９とを含んで構成される。The attenuation circuit of this embodiment includes a first variable transconductance amplifier 7 having a non-inverting input terminal connected to an audio signal from an audio signal source 1 via a terminal 2 and having an inverting input terminal connected to a bias power supply 5; An inverting input terminal is connected to the inverting input terminal of the first variable transconductance amplifier 7 and the bias power supply 5, and an inverting input terminal is connected to the output terminal and connected to the output terminal of the first variable transconductance amplifier 7. 2 variable transconductance amplifiers 8 and variable current sources that input the output of the variable voltage source 6 to the variable current control input terminals and supply the outputs to the variable control input terminals of the first and second variable transconductance amplifiers 7 and 8, respectively. A control circuit 10 and first and second
And a buffer amplifier 9 for receiving the outputs of the variable transconductance amplifiers 7 and 8 for amplification and output.
上記減衰回路において、音声信号源１からの音声信号
は第１の可変相互コンダクタンス増幅器７に出力される
が、この時、可変電流制御回路10から、可変電圧源６の
出力値に比例した出力電流I7が出力され、この出力電流
I7が第１の相互コンダクタンス増幅器７の可変制御入力
端に供給される。その為、可変相互コンダクタンス増幅
器７の出力インピーダンスは1/gm（７）となる。In the attenuating circuit, the audio signal from the audio signal source 1 is output to the first variable transconductance amplifier 7. At this time, the output current from the variable current control circuit 10 is proportional to the output value of the variable voltage source 6. I 7 is output and this output current
I 7 is supplied to a variable control input of the first transconductance amplifier 7. Therefore, the output impedance of the variable transconductance amplifier 7 is 1 / gm (7).
又、可変相互コンダクタンス増幅器８は出力インピー
ダンスが1/gm（８）であり、可変相互コンダクタンス増
幅器７と同様に、可変電流制御回路10より可変電流制御
入力端４に印加した可変電圧源６に逆比例した出力電流
I8を出力し、可変相互コンダクタンス増幅器８の可変制
御入力に供給する。可変電流制御回路10の２つの出力
（出力電流I7,I8）の関係は基準電流源I0を基準にI0−I
7＝I8となり、出力電流I7が増加すると、出力電流I8が
減少する様に可変電流制御入力端４にて制御する。その
為、可変相互コンダクタンス増幅器7,8のそれぞれの出
力インピーダンス1/gm（７）,1/gm（８）は、 で決まり、入力端２より入力された信号Vinは可変相互
コンダクタンス増幅器7,8により、 と減衰され、バッファ増幅器９を介して出力端３より出
力される。Further, the variable transconductance amplifier 8 has an output impedance of 1 / gm (8) and, like the variable transconductance amplifier 7, reverses the output from the variable current control circuit 10 to the variable voltage source 6 applied to the variable current control input terminal 4. Proportional output current
It outputs I 8 and supplies it to the variable control input of the variable transconductance amplifier 8. The relationship between the two outputs (output currents I 7 and I 8 ) of the variable current control circuit 10 is I 0 −I based on the reference current source I 0.
7 = next I 8, the output current I 7 increases, the output current I 8 is controlled by variable current control input 4 as decrease. Therefore, the output impedances 1 / gm (7) and 1 / gm (8) of the variable transconductance amplifiers 7 and 8 are The in rule, the signal V in input from the input terminal 2 is variable transconductance amplifier 7, And output from the output terminal 3 via the buffer amplifier 9.
第２図は第１図に示す実施例の詳細を示す回路図であ
る。FIG. 2 is a circuit diagram showing details of the embodiment shown in FIG.
入力端２にNPNトランジスタ15のベースに接続し、該N
PNトランジスタ15のコレクタにNPNトランジスタ13のエ
ミッタとNPNトランジスタ23のベースに接続し、NPNトラ
ンジスタ13のベース・コレクタを高電位端11に接続し、
NPNトランジスタ15のエミッタをNPNトランジスタ18のコ
レクタと抵抗17を介してNPNトランジスタ16のエミッタ
とNPNトランジスタ19のコレクタに接続し、NPNトランジ
スタ16のコネクタにNPNトランジスタ22のベースとNPNト
ランジスタ14のエミッタを接続し、NPNトランジスタ14
のベース・コレクタを高電位端11に接続し、NPNトラン
ジスタ22,23の各エミッタとNPNトランジスタ27のコレク
タを接続し、NPNトランジスタ22のコレクタにPNPトラン
ジスタ20のコレクタとベースとPNPトランジスタ21のベ
ースを接続し、PNPトランジスタ20,21の各エミッタを高
電位端11に接続し、NPNトランジスタ23のコレクタにPNP
トランジスタ21のコレクタを接続し、この接続点を可変
相互コンダクタンス増幅器７の出力とし、NPNトランジ
スタ18,19,27の各エミッタを低電位端に接続して構成す
る可変相互コンダクタンス増幅器７と、NPNトランジス
タ24のコレクタにNPNトランジスタ30のエミッタとNPNト
ランジスタ35のベースに接続し、NPNトランジスタ24の
エミッタをNPNトランジスタ28のコレクタと抵抗25を介
してNPNトランジスタ29のエミッタとNPNトランジスタ29
のコレクタに接続し、NPNトランジスタ26のコレクタにN
PNトランジスタ31のエミッタとNPNトランジスタ34のベ
ースを接続し、NPNトランジスタ34,35の各エミッタとNP
Nトランジスタ36のコレクタを接続し、NPNトランジスタ
34のコレクタにPNPトランジスタ32のコレクタ・ベース
とPNPトランジスタ33のベースを接続し、NPNトランジス
タ35のコレクタとPNPトランジスタ33のコレクタを接続
しこの接続点を可変相互コンダクタンス増幅器８の出力
とし、NPNトランジタ30,31の各ベース・コレクタとPNP
トランジスタ32,33の各エミッタを高電位端11に接続
し、NPNトランジスタ28,29,36のエミッタを低電位端12
に接続して構成する可変相互コンダクタンス増幅器８と
NPNトランジスタ16,24の各ベースをバイアス電源５に接
続し、可変電流制御入力端４をPNPトランジスタ40のベ
ースに、エミッタをPNPトランジスタ39のエミッタと定
電流源38を接続し、PNPトランジスタ40のコレクタをNPN
トランジスタ42のコレクタ・ベースとNPNトランジスタ3
6,18,19の各ベースに接続し、PNPトランジスタ39のベー
スに基準バイアス電源37を接続し、PNPトランジスタ37
のコレクタにNPNトランジスタ41のコレクタ・ベースとN
PNトランジスタ29,28,27の各ベースを接続して構成する
可変電流制御回路10と、可変相互コンダクタンス増幅器
7,8の各出力を可変相互コンダクタンス増幅器８の反転
入力（NPNトランジスタ26のベース）とバッファ増幅器
９の入力に接続し、バッファ増幅器９の出力を出力端３
に接続して構成する減衰回路である。Input terminal 2 is connected to the base of NPN transistor 15 and
Connect the collector of the PN transistor 15 to the emitter of the NPN transistor 13 and the base of the NPN transistor 23, connect the base and collector of the NPN transistor 13 to the high potential terminal 11,
The emitter of the NPN transistor 15 is connected to the collector of the NPN transistor 16 and the collector of the NPN transistor 19 via the collector of the NPN transistor 18 and the resistor 17, and the base of the NPN transistor 22 and the emitter of the NPN transistor 14 are connected to the connector of the NPN transistor 16. Connect and NPN transistor 14
The collector and base of the PNP transistor 20 are connected to the high potential terminal 11, the emitters of the NPN transistors 22 and 23 are connected to the collector of the NPN transistor 27, and the collector of the NPN transistor 22 is connected to the collector and base of the PNP transistor 20 and the base of the PNP transistor 21. And connect the emitters of the PNP transistors 20 and 21 to the high-potential terminal 11 and connect the PNP transistors 23 and
A variable transconductance amplifier 7 having a collector connected to a transistor 21 and an output of the variable transconductance amplifier 7 connected to the emitter of each of the NPN transistors 18, 19, and 27, and an NPN transistor The collector of NPN transistor 30 is connected to the emitter of NPN transistor 30 and the base of NPN transistor 35, and the emitter of NPN transistor 24 is connected to the collector of NPN transistor 28 and the emitter of NPN transistor 29 and NPN transistor 29 via resistor 25.
Of the NPN transistor 26
Connect the emitter of the PN transistor 31 to the base of the NPN transistor 34, and connect the emitters of the NPN transistors 34 and 35 to the NP
Connect the collector of N transistor 36 and connect the NPN transistor
The collector of PNP transistor 32 and the base of PNP transistor 33 are connected to the collector of 34, the collector of NPN transistor 35 and the collector of PNP transistor 33 are connected, and this connection point is used as the output of variable transconductance amplifier 8, and the NPN transistor 30,31 base collectors and PNP
The emitters of the transistors 32 and 33 are connected to the high potential terminal 11, and the emitters of the NPN transistors 28, 29 and 36 are connected to the low potential terminal 12.
And a variable transconductance amplifier 8 connected to
The bases of the NPN transistors 16 and 24 are connected to the bias power supply 5, the variable current control input terminal 4 is connected to the base of the PNP transistor 40, the emitter is connected to the emitter of the PNP transistor 39 and the constant current source 38, NPN collector
NPN transistor 3 with collector / base of transistor 42
6, 18 and 19 are connected to each other, and a reference bias power supply 37 is connected to the base of the PNP transistor 39.
The collector base of NPN transistor 41 and N
A variable current control circuit 10 configured by connecting respective bases of PN transistors 29, 28 and 27, and a variable transconductance amplifier
7 and 8 are connected to the inverting input (base of the NPN transistor 26) of the variable transconductance amplifier 8 and the input of the buffer amplifier 9, and the output of the buffer amplifier 9 is connected to the output terminal 3.
This is an attenuating circuit configured by being connected to.
上記構成では、可変相互コンダクタンス増幅器７の出
力インピーダンス1/gm（７）は R17:抵抗17 q:電子の電荷 k:ボルツマン定数 T:絶対温度 I1:NPN Tr41のエミッタ電流、 I2:NPN Tr42のエミッタ電流 となる。In the above configuration, the output impedance 1 / gm (7) of the variable transconductance amplifier 7 is R 17 : resistance 17 q: electron charge k: Boltzmann constant T: absolute temperature I 1 : emitter current of NPN Tr 41, I 2 : emitter current of NPN Tr 42
可変相互コンダクタンス増幅器８の出力インピーダン
ス1/gm（８）は となり、それぞれの出力インピーダンスで抵抗分割され
た減衰度が得られる。The output impedance 1 / gm (8) of the variable transconductance amplifier 8 is , And the attenuation divided by resistance at each output impedance is obtained.
以上説明した様に、本発明は、可変相互コンダクタン
ス増幅器を２つ用いることで、従来、信号線に挿入され
ていた抵抗（数＋ｋΩ）より小さく（数＋Ω）出来、減
衰度が従来60dBから約120dBと大幅に改善できるという
効果を有する。As described above, according to the present invention, by using two variable transconductance amplifiers, the resistance (several + kΩ) conventionally inserted into the signal line can be made smaller (several + Ω), and the attenuation is reduced from the conventional 60 dB to about 60 dB. It has the effect of being able to be greatly improved to 120 dB.
第１図は本発明の一実施例の回路図、第２図は第１図に
示す実施例の詳細を示す回路図、第３図は従来の減衰回
路の一例の回路図である。 １……音声信号源、２……入力端、３……出力端、４…
…可変電流制御入力端、５……バイアス電源、６……可
変電圧源、7,8……可変相互コンダクタンス増幅器、９
……バッファ増幅器、10……可変電流制御回路、11……
高電位端、12……低電位端、17,25……抵抗、37……バ
イアス電源、38……定電流源。FIG. 1 is a circuit diagram of one embodiment of the present invention, FIG. 2 is a circuit diagram showing details of the embodiment shown in FIG. 1, and FIG. 3 is a circuit diagram of an example of a conventional attenuation circuit. 1 ... audio signal source, 2 ... input terminal, 3 ... output terminal, 4 ...
... variable current control input terminal, 5 ... bias power supply, 6 ... variable voltage source, 7,8 ... variable transconductance amplifier, 9
…… Buffer amplifier, 10 …… Variable current control circuit, 11 ……
High potential end, 12: Low potential end, 17, 25: Resistance, 37: Bias power supply, 38: Constant current source.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 3/10 H03H 11/24 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H03G 3/10 H03H 11/24
Claims (1)
端にバイアス電源を接続する第１の可変相互コンダクタ
ンス増幅器と、非反転入力端を前記バイアス電源に接続
し反転入力端に自身の出力信号を入力する第２の可変相
互コンダクタンス増幅器と、可変電流制御入力端に可変
電圧源の可変電圧を入力しこの可変電圧に比例する第１
の出力電流を前記第１の可変相互コンダクタンス増幅器
の可変制御入力端に供給し、かつ前記可変電圧に逆比例
する第２の出力電流を前記第２の可変相互コンダクタン
ス増幅器の可変制御入力端に供給する可変電流制御回路
と、前記第１および前記第２の可変相互コンダクタンス
増幅器の出力端が共通接続されこの共通接続点の信号を
入力して増幅出力するバッファ増幅器とを備え、前記可
変電圧の変化に対し前記比例および前記逆比例動作をす
る前記第１および前記第２の出力電流に応答して、前記
入力信号を、（前記第２の可変相互コンダクタンス増幅
器の出力インピーダンス）／（（前記第１の可変相互コ
ンダクタンス増幅器の出力インピーダンス）＋（前記第
２の可変相互コンダクタンス増幅器の出力インピーダン
ス）の比で減衰させて出力することを特徴とする減衰回
路。1. A first variable transconductance amplifier for inputting an audio signal to a non-inverting input terminal and connecting a bias power supply to an inverting input terminal, and a non-inverting input terminal connected to the bias power supply and an own input terminal connected to the inverting input terminal. A second variable transconductance amplifier for inputting an output signal, and a first voltage proportional to this variable voltage, wherein a variable voltage of a variable voltage source is input to a variable current control input terminal.
Is supplied to a variable control input terminal of the first variable transconductance amplifier, and a second output current that is inversely proportional to the variable voltage is supplied to a variable control input terminal of the second variable transconductance amplifier. A variable current control circuit, and a buffer amplifier having output terminals of the first and second variable transconductance amplifiers connected in common and inputting and amplifying and outputting a signal at the common connection point. In response to the first and second output currents performing the proportional and the inverse proportional operation with respect to the input signal, the input signal is changed to (output impedance of the second variable transconductance amplifier) / ((the first Of the variable transconductance amplifier) + (the output impedance of the second variable transconductance amplifier). Attenuation circuit and outputting Te.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205833A JP2911901B2 (en) | 1988-08-18 | 1988-08-18 | Damping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205833A JP2911901B2 (en) | 1988-08-18 | 1988-08-18 | Damping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0254609A JPH0254609A (en) | 1990-02-23 |
| JP2911901B2 true JP2911901B2 (en) | 1999-06-28 |
Family
ID=16513470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205833A Expired - Lifetime JP2911901B2 (en) | 1988-08-18 | 1988-08-18 | Damping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911901B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944940B2 (en) * | 1979-07-31 | 1984-11-02 | 安立電気株式会社 | punch press machine |
| JPS57129005A (en) * | 1981-02-04 | 1982-08-10 | Hitachi Ltd | Muting circuit |
| JPS59172819A (en) * | 1983-03-19 | 1984-09-29 | Rohm Co Ltd | Gain variable amplifier |
| JPS61269506A (en) * | 1985-05-24 | 1986-11-28 | Hitachi Ltd | Variable amplifier circuit |
| JPH0630422B2 (en) * | 1985-11-15 | 1994-04-20 | 株式会社日立マイコンシステム | Electronic switch |
-
1988
- 1988-08-18 JP JP63205833A patent/JP2911901B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254609A (en) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JPS5846084B2 (en) | signal relay stage | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JP2911901B2 (en) | Damping circuit | |
| JP2002111410A (en) | Improved slew rate for amplification circuit | |
| US5327099A (en) | Differential stage that provides minimal offset between inputs | |
| JP2690599B2 (en) | Variable gain amplifier | |
| JPS631768B2 (en) | ||
| JPS6335121B2 (en) | ||
| JP2553135B2 (en) | Base current compensation circuit for variable gain circuit | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JPS6228087Y2 (en) | ||
| JP2719251B2 (en) | Noise attenuation circuit with main signal path and auxiliary signal path with high-pass filter characteristics | |
| JPH0527282B2 (en) | ||
| JPH0870223A (en) | Offset cancellation circuit | |
| JP3360911B2 (en) | Differential amplifier circuit | |
| US4758798A (en) | Output amplifier | |
| US6175275B1 (en) | Preamplifier with an adjustable bandwidth | |
| JP3077157B2 (en) | Amplifier circuit | |
| JPH066612Y2 (en) | Variable gain circuit | |
| JPS6041309A (en) | Variable gain amplifier circuit | |
| JPH0777333B2 (en) | Limiter circuit | |
| JPH0535606B2 (en) | ||
| JPH104326A (en) | Gain control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |