JP2911130B2 - 位相差検出装置 - Google Patents
位相差検出装置Info
- Publication number
- JP2911130B2 JP2911130B2 JP1108237A JP10823789A JP2911130B2 JP 2911130 B2 JP2911130 B2 JP 2911130B2 JP 1108237 A JP1108237 A JP 1108237A JP 10823789 A JP10823789 A JP 10823789A JP 2911130 B2 JP2911130 B2 JP 2911130B2
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- signal
- timer
- input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路に内蔵される位相差検出
回路に関するものであり、特に、外部装置の発生したパ
ルスの周波数を一定に保ったり、また基準信号と発生し
たパルスとの位相差を参照して外部装置を制御する等の
用途に適するものに関する。
回路に関するものであり、特に、外部装置の発生したパ
ルスの周波数を一定に保ったり、また基準信号と発生し
たパルスとの位相差を参照して外部装置を制御する等の
用途に適するものに関する。
第4図は従来のこの種の位相差検出方法の例である。
図において、5はマイクロコンピュータに内蔵されたカ
ウンタで、Bから外部信号が入力される。カウンタ5は
Bから入力された外部信号の周期を測定するものであ
る。基準となる信号は外部にあり、その基準信号に対し
てあらかじめ位相差を設定した被測定パルスをBから入
力する。
図において、5はマイクロコンピュータに内蔵されたカ
ウンタで、Bから外部信号が入力される。カウンタ5は
Bから入力された外部信号の周期を測定するものであ
る。基準となる信号は外部にあり、その基準信号に対し
てあらかじめ位相差を設定した被測定パルスをBから入
力する。
次に動作について説明する。Bからマイクロコンピュ
ータに入力するパルスの周期を保つために、Bからの入
力パルス信号(第5図参照)のパルス周期Tをカウンタ
5でカウントする。そしてそのカウント値が一定となる
ように、つまり、パルス周期Tが一定となるように、カ
ウント値に従って外部の装置を制御する。
ータに入力するパルスの周期を保つために、Bからの入
力パルス信号(第5図参照)のパルス周期Tをカウンタ
5でカウントする。そしてそのカウント値が一定となる
ように、つまり、パルス周期Tが一定となるように、カ
ウント値に従って外部の装置を制御する。
従来の位相差検出方法は以上のように、あらかじめ基
準信号に対して位相差を一度設定した後、設定したパル
スをマイクロコンピュータ内蔵のカウンタに入力してそ
の入力したパルスの周期をカウントし、そのカウント値
に従って外部の装置を制御し、パルスの周期を制御する
という方法をとっていた。
準信号に対して位相差を一度設定した後、設定したパル
スをマイクロコンピュータ内蔵のカウンタに入力してそ
の入力したパルスの周期をカウントし、そのカウント値
に従って外部の装置を制御し、パルスの周期を制御する
という方法をとっていた。
そのため、マイクロコンピュータに入力するパルスは
基準信号に対する位相差をあらかじめ外部で設定して入
力する必要があり、また常に基準信号との位相のずれを
検出するということはできないという問題があった。
基準信号に対する位相差をあらかじめ外部で設定して入
力する必要があり、また常に基準信号との位相のずれを
検出するということはできないという問題があった。
この発明は上記のような従来のものの問題点を解消す
るためになされたもので、基準信号に対する位相差を特
別に設定することなく、マイクロコンピュータに外部か
ら入力信号を任意に入力でき、その位相差を自由に制御
できるように、入力したパルスの基準信号に対する位相
関係を検出できる位相差検出装置を得ることを目的とす
る。
るためになされたもので、基準信号に対する位相差を特
別に設定することなく、マイクロコンピュータに外部か
ら入力信号を任意に入力でき、その位相差を自由に制御
できるように、入力したパルスの基準信号に対する位相
関係を検出できる位相差検出装置を得ることを目的とす
る。
この発明に係る位相差検出装置は、位相差検出装置に
おいて、設定値のカウントを行う第1のタイマと、この
第1のタイマが上記設定値のカウントを完了する毎にレ
ベルが反転する基準信号を発生するトグルスイッチとを
有する基準信号発生手段と、上記基準信号が立ち下がる
時に外部装置から集積回路に入力する入力信号を取り込
むことにより上記基準信号に対する上記入力信号の位相
の進み、遅れを検出する位相差検出フラグレジスタと、
上記基準信号と上記入力信号とを入力とし、これらの位
相のずれの大きさを表すパルスを出力する論理積回路
と、該論理積回路が出力するパルスの幅を測定すること
により上記基準信号に対する上記入力信号の位相のずれ
の大きさを検出する第2のタイマとを備え、マイクロコ
ンピュータ等の集積回路に内蔵されるように構成したも
のである。
おいて、設定値のカウントを行う第1のタイマと、この
第1のタイマが上記設定値のカウントを完了する毎にレ
ベルが反転する基準信号を発生するトグルスイッチとを
有する基準信号発生手段と、上記基準信号が立ち下がる
時に外部装置から集積回路に入力する入力信号を取り込
むことにより上記基準信号に対する上記入力信号の位相
の進み、遅れを検出する位相差検出フラグレジスタと、
上記基準信号と上記入力信号とを入力とし、これらの位
相のずれの大きさを表すパルスを出力する論理積回路
と、該論理積回路が出力するパルスの幅を測定すること
により上記基準信号に対する上記入力信号の位相のずれ
の大きさを検出する第2のタイマとを備え、マイクロコ
ンピュータ等の集積回路に内蔵されるように構成したも
のである。
この発明においては、位相差検出フラグは、マイクロ
コンピュータに任意に入力したパルスが基準信号に対し
て進んでいるか遅れているかを検出でき、また、基準信
号に対して入力パルスがどんな位相関係にあるかを測定
できるようにしたので、上記位相差検出フラグおよび第
2のタイマを参照することにより、外部からの入力パル
スを基準信号に対し、進めるようにも遅らせるようにも
制御でき、さらに基準信号に対し所定量ずらせた位相差
の中で細かく進めたり、遅らせたりすることもできるた
め、外部からの入力パルスの周期を精度よく制御でき
る。
コンピュータに任意に入力したパルスが基準信号に対し
て進んでいるか遅れているかを検出でき、また、基準信
号に対して入力パルスがどんな位相関係にあるかを測定
できるようにしたので、上記位相差検出フラグおよび第
2のタイマを参照することにより、外部からの入力パル
スを基準信号に対し、進めるようにも遅らせるようにも
制御でき、さらに基準信号に対し所定量ずらせた位相差
の中で細かく進めたり、遅らせたりすることもできるた
め、外部からの入力パルスの周期を精度よく制御でき
る。
以下、この発明の実施例を図について説明する。第1
図は本発明の一実施例による位相差検出装置を示し、図
において、51はマイクロコンピュータに内蔵した第1の
タイマ、2はタイマ51が設定値のカウントを完了する毎
に“H",“L"レベルを端子Aに交互に出力するトグルス
イッチである。また、3はマイクロコンピュータの端子
Bから入力するパルスのレベルを上記端子Aが“H"レベ
ルから“L"レベルへ立下る時にとり込むラッチで、Cは
そのラッチの出力である。4は上記端子Aと端子Bから
の入力パルスとを入力とするAND回路、DはAND回路4の
出力である。52はマイクロコンピュータに内蔵された第
2のタイマで、そのカウント入力にはAND回路4の出力
Dが入力される。
図は本発明の一実施例による位相差検出装置を示し、図
において、51はマイクロコンピュータに内蔵した第1の
タイマ、2はタイマ51が設定値のカウントを完了する毎
に“H",“L"レベルを端子Aに交互に出力するトグルス
イッチである。また、3はマイクロコンピュータの端子
Bから入力するパルスのレベルを上記端子Aが“H"レベ
ルから“L"レベルへ立下る時にとり込むラッチで、Cは
そのラッチの出力である。4は上記端子Aと端子Bから
の入力パルスとを入力とするAND回路、DはAND回路4の
出力である。52はマイクロコンピュータに内蔵された第
2のタイマで、そのカウント入力にはAND回路4の出力
Dが入力される。
この実施例によると、端子Bからマイクロコンピュー
タに入力する信号がタイマ51で発生させた基準信号Aに
対して進んでいるかあるいは遅れているかを検出するこ
とができる。そして進んでいる場合、基準信号に対しど
のくらい進んでいるか、遅れている場合、基準信号に対
しどのくらい遅れているかを検出することが可能であ
る。
タに入力する信号がタイマ51で発生させた基準信号Aに
対して進んでいるかあるいは遅れているかを検出するこ
とができる。そして進んでいる場合、基準信号に対しど
のくらい進んでいるか、遅れている場合、基準信号に対
しどのくらい遅れているかを検出することが可能であ
る。
まず、位相を検出したいパルスの周期をあらかじめタ
イマ51に設定し、タイマ51が設定値をカウント完了する
ごとに極性の反転する信号を発生させるトグルスイッチ
2の出力Aを基準信号とする。
イマ51に設定し、タイマ51が設定値をカウント完了する
ごとに極性の反転する信号を発生させるトグルスイッチ
2の出力Aを基準信号とする。
以下、第2図を用いて説明すると、まず基準信号Aを
タイマ51で発生させる。この基準信号Aの周期にほぼ合
うようにした外部の入力信号をマイクロコンピュータの
端子Bに入力する。第2図のように基準信号Aに対し、
位相が遅れた外部からの信号が入力された場合、ラッチ
3は基準信号Aが“H"から“L"に立下った時の端子Bか
らの外部入力信号の“H"をラッチするので、この場合、
ラッチ3の出力Cは“H"となる。Cが“H"ということは
基準信号に対しBからの外部入力信号の位相が遅れてい
ることを示す。
タイマ51で発生させる。この基準信号Aの周期にほぼ合
うようにした外部の入力信号をマイクロコンピュータの
端子Bに入力する。第2図のように基準信号Aに対し、
位相が遅れた外部からの信号が入力された場合、ラッチ
3は基準信号Aが“H"から“L"に立下った時の端子Bか
らの外部入力信号の“H"をラッチするので、この場合、
ラッチ3の出力Cは“H"となる。Cが“H"ということは
基準信号に対しBからの外部入力信号の位相が遅れてい
ることを示す。
一方、タイマ52へのカウント入力信号は、基準信号A
と外部からの入力信号BとのANDをとった信号Dとな
る。このカウント入力Dの“H"レベルのパルス幅(l1,
l2)をタイマ52で測定する。基準信号Aの周期はわかっ
ているので、タイマ52のカウント入力Dの“H"レベルの
パルス幅の測定値により、基準信号Aに対し端子Bから
の外部入力信号がどれだけ位相がずれているかを検出で
きる。タイマ52で測定したパルス幅の値が大きくなるほ
ど、外部入力信号Bの位相が基準信号Aに近付いている
ことを表わし、パルス幅の値が小さくなる程外部入力信
号Bの位相が基準信号Aより離れていることを表わす。
と外部からの入力信号BとのANDをとった信号Dとな
る。このカウント入力Dの“H"レベルのパルス幅(l1,
l2)をタイマ52で測定する。基準信号Aの周期はわかっ
ているので、タイマ52のカウント入力Dの“H"レベルの
パルス幅の測定値により、基準信号Aに対し端子Bから
の外部入力信号がどれだけ位相がずれているかを検出で
きる。タイマ52で測定したパルス幅の値が大きくなるほ
ど、外部入力信号Bの位相が基準信号Aに近付いている
ことを表わし、パルス幅の値が小さくなる程外部入力信
号Bの位相が基準信号Aより離れていることを表わす。
先述したように、基準信号に対し、外部入力信号Bが
進んでいるのか、遅れているのかは、ラッチ3の出力C
を見ることでわかる。第2図の場合Cは“H"レベルであ
り、これは基準信号に対し外部入力信号が遅れているこ
とを表わしている。
進んでいるのか、遅れているのかは、ラッチ3の出力C
を見ることでわかる。第2図の場合Cは“H"レベルであ
り、これは基準信号に対し外部入力信号が遅れているこ
とを表わしている。
次に基準信号に対し外部入力信号が進んでいる場合を
第3図を用いて説明する。あらかじめ基準信号Aをタイ
マ51で発生する。この基準信号Aの周期とほぼ合うよう
にした外部のパルスをマイクロコンピュータの端子Bに
入力する。第3図のように基準信号Aに対し、外部から
位相の進んだ信号がBより入力された場合、ラッチ3は
基準信号Aが“H"から“L"に立ち下がった時のBからの
外部入力信号の“L"をラッチするので、この場合、ラッ
チ3の出力Cは“L"レベルとなる。信号Cが“L"という
ことは基準信号に対し、Bからの外部入力信号の位相が
進んでいることを示す。
第3図を用いて説明する。あらかじめ基準信号Aをタイ
マ51で発生する。この基準信号Aの周期とほぼ合うよう
にした外部のパルスをマイクロコンピュータの端子Bに
入力する。第3図のように基準信号Aに対し、外部から
位相の進んだ信号がBより入力された場合、ラッチ3は
基準信号Aが“H"から“L"に立ち下がった時のBからの
外部入力信号の“L"をラッチするので、この場合、ラッ
チ3の出力Cは“L"レベルとなる。信号Cが“L"という
ことは基準信号に対し、Bからの外部入力信号の位相が
進んでいることを示す。
一方タイマ52へのカウント入力信号は基準信号Aと外
部からの入力信号BとのANDをとった信号Dとなる。こ
のカウント入力信号Dの“H"レベルのパルス幅(l1,
l2)をタイマ52で測定する。基準信号Aの周期はマイク
ロコンピュータでわかっているので、タイマ52のカウン
ト入力信号Dの“H"レベルのパルス幅の測定値により基
準信号Aに対し、Bからの外部入力信号がどれだけ位相
がずれているかを検出できる。
部からの入力信号BとのANDをとった信号Dとなる。こ
のカウント入力信号Dの“H"レベルのパルス幅(l1,
l2)をタイマ52で測定する。基準信号Aの周期はマイク
ロコンピュータでわかっているので、タイマ52のカウン
ト入力信号Dの“H"レベルのパルス幅の測定値により基
準信号Aに対し、Bからの外部入力信号がどれだけ位相
がずれているかを検出できる。
タイマ52で測定したパルス幅の値が大きくなるほど、
Bからの外部入力信号の位相が基準信号Aの位相に近付
いていることを表わし、パルス幅の値が小さくなるほど
Bからの外部入力信号の位相が基準信号Aより離れてい
ることを表わす。基準信号Aに対し外部入力信号Bが進
んでいるか遅れているのかはラッチ3の出力信号Cを見
ることでわかる。第3図の場合Cは“L"レベルであり、
これは基準信号に対し、外部入力信号が進んでいること
を表わしている。
Bからの外部入力信号の位相が基準信号Aの位相に近付
いていることを表わし、パルス幅の値が小さくなるほど
Bからの外部入力信号の位相が基準信号Aより離れてい
ることを表わす。基準信号Aに対し外部入力信号Bが進
んでいるか遅れているのかはラッチ3の出力信号Cを見
ることでわかる。第3図の場合Cは“L"レベルであり、
これは基準信号に対し、外部入力信号が進んでいること
を表わしている。
以上のことより、マイクロコンピュータはラッチ3の
出力Cを見て基準信号Aに対し、Bからの外部入力信号
が進んでいるのか、遅れているのかを見る。そして、タ
イマ52で信号Dのパルス幅を測定し、その値を読む。
出力Cを見て基準信号Aに対し、Bからの外部入力信号
が進んでいるのか、遅れているのかを見る。そして、タ
イマ52で信号Dのパルス幅を測定し、その値を読む。
第2図のような場合、信号Cは“H"レベルなのでBか
らの外部入力信号の位相は基準信号Aより遅れている。
この位相の遅れを制御したい場合、タイマ52の測定値を
読み、その位相のずれが大きいので小さくしたい時、タ
イマ52の測定値が大きくなるようにBに入力する外部入
力信号を制御する。また、この位相のずれが小さいので
大きくしたい時、タイマ52の測定値が小さくなるよう
に、Bに入力する外部入力信号を制御する。
らの外部入力信号の位相は基準信号Aより遅れている。
この位相の遅れを制御したい場合、タイマ52の測定値を
読み、その位相のずれが大きいので小さくしたい時、タ
イマ52の測定値が大きくなるようにBに入力する外部入
力信号を制御する。また、この位相のずれが小さいので
大きくしたい時、タイマ52の測定値が小さくなるよう
に、Bに入力する外部入力信号を制御する。
第3図のような場合、信号Cは“L"レベルなのでBか
らの外部入力信号の位相は、基準信号Aより進んでい
る。この進みを制御したい場合、タイマ52の測定値を読
み、その位相のずれが大きいので小さくしたい時、タイ
マ52の測定値が小さくなるようにBに入力する外部入力
信号を制御する。また、この位相のずれが小さいので大
きくしたい時、タイマ52の測定値が大きくなるように、
Bに入力する外部入力信号を制御する。なおラッチ3の
出力信号Cを見て入力信号を基準信号に対して進んでい
る状態から遅れる状態に変えたり、遅れている状態から
進む状態に変えることも外部装置を制御することで可能
となる。従ってこのラッチ3の出力信号Cが位相差検出
フラグとなる。
らの外部入力信号の位相は、基準信号Aより進んでい
る。この進みを制御したい場合、タイマ52の測定値を読
み、その位相のずれが大きいので小さくしたい時、タイ
マ52の測定値が小さくなるようにBに入力する外部入力
信号を制御する。また、この位相のずれが小さいので大
きくしたい時、タイマ52の測定値が大きくなるように、
Bに入力する外部入力信号を制御する。なおラッチ3の
出力信号Cを見て入力信号を基準信号に対して進んでい
る状態から遅れる状態に変えたり、遅れている状態から
進む状態に変えることも外部装置を制御することで可能
となる。従ってこのラッチ3の出力信号Cが位相差検出
フラグとなる。
なお、上記実施例では基準信号に対して外部からの入
力信号が進んでいるか遅れているかをラッチ3の出力信
号Cを見るが、このラッチの方法は、基準信号の“L"か
ら“H"への立上りでラッチしてもよいし、出力信号Cに
よる、進んでいるか遅れているかの判定は、出力信号C
の極性がどちらであってもよい。またタイマ52はそれに
入力されるパルス幅の“H"の幅をカウントするようにし
ているが、“L"の幅をカウントするようにしてもよく、
この場合、タイマ52への入力信号を反転して入力をすれ
ばよい。
力信号が進んでいるか遅れているかをラッチ3の出力信
号Cを見るが、このラッチの方法は、基準信号の“L"か
ら“H"への立上りでラッチしてもよいし、出力信号Cに
よる、進んでいるか遅れているかの判定は、出力信号C
の極性がどちらであってもよい。またタイマ52はそれに
入力されるパルス幅の“H"の幅をカウントするようにし
ているが、“L"の幅をカウントするようにしてもよく、
この場合、タイマ52への入力信号を反転して入力をすれ
ばよい。
さらにタイマ52への入力信号は基準信号と外部からの
入力信号とのANDをとっているが、この論理は、実施例
で述べたような位相のずれがわかれば、どんなとり方で
もよい。また基準信号はマイクロコンピュータの内蔵タ
イマを用いたが、マイクロコンピュータ内の別の基準信
号でも、又マイクロコンピュータ外の基準信号を用いる
ことも可能であり、その周波数も任意に設定してよい。
入力信号とのANDをとっているが、この論理は、実施例
で述べたような位相のずれがわかれば、どんなとり方で
もよい。また基準信号はマイクロコンピュータの内蔵タ
イマを用いたが、マイクロコンピュータ内の別の基準信
号でも、又マイクロコンピュータ外の基準信号を用いる
ことも可能であり、その周波数も任意に設定してよい。
さらに基準信号に対し所定量ずらせた位相差の中で位
相を細かく進めたり、遅らせたりすることもできるた
め、外部からの入力パルスの周期を精度よく制御でき
る。
相を細かく進めたり、遅らせたりすることもできるた
め、外部からの入力パルスの周期を精度よく制御でき
る。
以上のように、この発明に係る位相差検出装置は、位
相差検出装置において、設定値のカウントを行う第1の
タイマと、この第1のタイマが上記設定値のカウントを
完了する毎にレベルが反転する基準信号を発生するトグ
ルスイッチとを有する基準信号発生手段と、上記基準信
号が立ち下がる時に外部装置から集積回路に入力する入
力信号を取り込むことにより上記基準信号に対する上記
入力信号の位相の進み、遅れを検出する位相差検出フラ
グレジスタと、上記基準信号と上記入力信号とを入力と
し、これらの位相のずれの大きさを表すパルスを出力す
る論理積回路と、該論理積回路が出力するパルスの幅を
測定することにより上記基準信号に対する上記入力信号
の位相のずれの大きさを検出する第2のタイマとを備
え、マイクロコンピュータ等の集積回路に内蔵されるよ
うに構成したので、基準信号に対して入力信号の位相が
進んでいるのかあるいは遅れているのかをフラグおよび
カウンタを参照することで判定でき、また、その進んで
いるあるいは遅れている状態の中で細かな位相のずれを
設定できるので、このような位相差の検出と制御によ
り、外部の装置を精度よく制御できるという効果があ
る。
相差検出装置において、設定値のカウントを行う第1の
タイマと、この第1のタイマが上記設定値のカウントを
完了する毎にレベルが反転する基準信号を発生するトグ
ルスイッチとを有する基準信号発生手段と、上記基準信
号が立ち下がる時に外部装置から集積回路に入力する入
力信号を取り込むことにより上記基準信号に対する上記
入力信号の位相の進み、遅れを検出する位相差検出フラ
グレジスタと、上記基準信号と上記入力信号とを入力と
し、これらの位相のずれの大きさを表すパルスを出力す
る論理積回路と、該論理積回路が出力するパルスの幅を
測定することにより上記基準信号に対する上記入力信号
の位相のずれの大きさを検出する第2のタイマとを備
え、マイクロコンピュータ等の集積回路に内蔵されるよ
うに構成したので、基準信号に対して入力信号の位相が
進んでいるのかあるいは遅れているのかをフラグおよび
カウンタを参照することで判定でき、また、その進んで
いるあるいは遅れている状態の中で細かな位相のずれを
設定できるので、このような位相差の検出と制御によ
り、外部の装置を精度よく制御できるという効果があ
る。
第1図はこの発明の一実施例による位相差検出装置を示
す図、第2図,第3図はこの発明の動作を示すタイミン
グ図、第4図は従来の位相差検出方法を示す図、第5図
は第4図の外部入力信号波形を示す図である。 図において、51,52はタイマ、2はトグルスイッチ、3
は位相差検出フラグ用ラッチ、4はAND回路、5はカウ
ンタである。 なお図中同一符号は同一又は相当部分を示す。
す図、第2図,第3図はこの発明の動作を示すタイミン
グ図、第4図は従来の位相差検出方法を示す図、第5図
は第4図の外部入力信号波形を示す図である。 図において、51,52はタイマ、2はトグルスイッチ、3
は位相差検出フラグ用ラッチ、4はAND回路、5はカウ
ンタである。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項1】位相差検出装置において、 設定値のカウントを行う第1のタイマと、この第1のタ
イマが上記設定値のカウントを完了する毎にレベルが反
転する基準信号を発生するトグルスイッチとを有する基
準信号発生手段と、 上記基準信号が立ち下がる時に外部装置から集積回路に
入力する入力信号を取り込むことにより上記基準信号に
対する上記入力信号の位相の進み,遅れを検出する位相
差検出フラグレジスタと、 上記基準信号と上記入力信号とを入力とし、これらの位
相のずれの大きさを表すパルスを出力する論理積回路
と、 該論理積回路が出力するパルスの幅を測定することによ
り上記基準信号に対する上記入力信号の位相のずれの大
きさを検出する第2のタイマとを備え、 マイクロコンピュータ等の集積回路に内蔵されたことを
特徴とする位相差検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1108237A JP2911130B2 (ja) | 1989-04-27 | 1989-04-27 | 位相差検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1108237A JP2911130B2 (ja) | 1989-04-27 | 1989-04-27 | 位相差検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02285810A JPH02285810A (ja) | 1990-11-26 |
JP2911130B2 true JP2911130B2 (ja) | 1999-06-23 |
Family
ID=14479545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1108237A Expired - Fee Related JP2911130B2 (ja) | 1989-04-27 | 1989-04-27 | 位相差検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2911130B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110141784A (zh) * | 2019-05-28 | 2019-08-20 | 清华大学 | 植入式医疗设备及其脉冲刺激方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57196617A (en) * | 1981-05-29 | 1982-12-02 | Nec Home Electronics Ltd | Phase difference detecting device |
JPS594225A (ja) * | 1982-06-29 | 1984-01-11 | Matsushita Electric Ind Co Ltd | 位相判別回路 |
-
1989
- 1989-04-27 JP JP1108237A patent/JP2911130B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02285810A (ja) | 1990-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6212880A (ja) | タイミング発生装置 | |
US5233292A (en) | Speed detector device for elevator | |
JP2911130B2 (ja) | 位相差検出装置 | |
JPS63226115A (ja) | ゼロクロスカウンタ | |
JPH02165055A (ja) | 速度検出装置 | |
JP3903607B2 (ja) | パルス入力回路におけるパルスカウント方式 | |
JPH01212368A (ja) | パルス幅計測回路 | |
JP5055016B2 (ja) | 位相差計測回路 | |
JP4122128B2 (ja) | エッジ検出回路 | |
KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
JPH04269674A (ja) | 伝送線路長測定装置 | |
JP2977584B2 (ja) | 特定周波数信号検出装置 | |
JPS63133066A (ja) | 速度検出方法 | |
JPH0738013B2 (ja) | スキュー検出装置 | |
SU610297A1 (ru) | Устройство экстрапол ции временного интервала | |
JPH0658386B2 (ja) | カウンタ装置 | |
JPH04244971A (ja) | パルス間隔測定回路 | |
KR100206906B1 (ko) | 타이머/카운터 회로 | |
SU1003321A1 (ru) | Устройство задержки пр моугольных импульсов | |
SU729528A1 (ru) | Цифровой фазометр | |
JP2824080B2 (ja) | 周期計測回路 | |
JP2581024B2 (ja) | クロック異常検出回路 | |
SU711537A1 (ru) | Измеритель коротких интервалов времени | |
JPH0378586B2 (ja) | ||
JPH0933579A (ja) | 周期測定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |