JPS63226115A - ゼロクロスカウンタ - Google Patents
ゼロクロスカウンタInfo
- Publication number
- JPS63226115A JPS63226115A JP62060417A JP6041787A JPS63226115A JP S63226115 A JPS63226115 A JP S63226115A JP 62060417 A JP62060417 A JP 62060417A JP 6041787 A JP6041787 A JP 6041787A JP S63226115 A JPS63226115 A JP S63226115A
- Authority
- JP
- Japan
- Prior art keywords
- zero cross
- zero
- input signal
- delay circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 230000001934 delay Effects 0.000 claims description 2
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/10—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(概要)
本発明はゼロクロスカウンタにおいて、リアルタイムで
ゼロクロス量を検出できない従来の問題点を解決するた
め、 遅延回路の入力信号及び出力信号の夫々のゼロクロス量
の差分を検出することにより、リアルタイムでゼロクロ
ス量を検出できるようにしたものである。
ゼロクロス量を検出できない従来の問題点を解決するた
め、 遅延回路の入力信号及び出力信号の夫々のゼロクロス量
の差分を検出することにより、リアルタイムでゼロクロ
ス量を検出できるようにしたものである。
本発明は特に信号の周波数解析等に用いられるゼロクロ
スカウンタに関する。周波数変化の激しい信号を周波数
解析する場合、リアルタイムで瞬時瞬時のゼロクロス量
を検出する必要がある。
スカウンタに関する。周波数変化の激しい信号を周波数
解析する場合、リアルタイムで瞬時瞬時のゼロクロス量
を検出する必要がある。
第4図は従来のブロック図を示す。端子1に入来した入
力信号a(第5図(A))はゼロクロス検出回路2にて
ゼロクロス点を検出されて信号b(同図(B))とされ
、カウンタ3に供給されてここで時間Δを内のゼロクロ
ス量をカウントされる。つまり、カウンタ3は同期信号
発生回路4からの同期信号C(第5図(C))の立上り
でクリアされ(周期6丁)、その立手りから次の立上り
までの時間Δを内で信号すをカウントする。
力信号a(第5図(A))はゼロクロス検出回路2にて
ゼロクロス点を検出されて信号b(同図(B))とされ
、カウンタ3に供給されてここで時間Δを内のゼロクロ
ス量をカウントされる。つまり、カウンタ3は同期信号
発生回路4からの同期信号C(第5図(C))の立上り
でクリアされ(周期6丁)、その立手りから次の立上り
までの時間Δを内で信号すをカウントする。
カウンタ3の出力はラッチ回路5に供給され、ここで上
記同期信号Cによりカウンタ3のクリア直前においてラ
ッチされ、出力端子6より取出される。このものは周期
ΔT毎にゼロクロス量を検出する。
記同期信号Cによりカウンタ3のクリア直前においてラ
ッチされ、出力端子6より取出される。このものは周期
ΔT毎にゼロクロス量を検出する。
上記従来のものは周期ΔT毎にゼロクロス量を検出する
構成であるため、周期6丁より短い時間内で周波数が激
しく変化する信号のゼロクロス量を検出し得ず、勿論、
リアルタイムでゼロク[1スけを検出すること等はでき
ない問題点があった。
構成であるため、周期6丁より短い時間内で周波数が激
しく変化する信号のゼロクロス量を検出し得ず、勿論、
リアルタイムでゼロク[1スけを検出すること等はでき
ない問題点があった。
もし、周期6丁より短い周期でゼ[1り[1ス量を検出
するには、第5図(C)に示す同期信号Cのタイミング
の中間に入るようなタイミングをもつ周期へTのカウン
タを別に用意する必要があり、例えば、周期Δ王より短
い周期ΔT′でゼロクロス量を検出するには(ΔT/Δ
T’ )個のカウンタが必要となる問題点があった。
するには、第5図(C)に示す同期信号Cのタイミング
の中間に入るようなタイミングをもつ周期へTのカウン
タを別に用意する必要があり、例えば、周期Δ王より短
い周期ΔT′でゼロクロス量を検出するには(ΔT/Δ
T’ )個のカウンタが必要となる問題点があった。
〔問題点を解決するための手段〕
第1図は本発明になるげロクロスカウンタの原理ブロッ
ク図を示す。同図中、7は例えばアナログディレーライ
ン等(例えばシフトレジスタ等でもよい)の遅延回路、
81 、82はゼロクロス検出回路、9は差分検出回路
である。同図に示す如く、・本発明になるゼロクロスカ
ウンタは、入力信号を所定時間遅延する遅延回路7と、
該入力信号のゼロクロス点及び遅延回路7の出力信号の
ヒ[1クロス点を夫々検出するゼロクロス検出回路81
゜82と、ゼロクロス検出回路81.82にて夫々検出
された上記入力信号及び1記遅延回路7の出力信号の夫
々のゼロクロス点を供給され、上記所定時間内において
該夫々のゼロクロス点の量の差分を検出する差分検出回
路9とよりなる。
ク図を示す。同図中、7は例えばアナログディレーライ
ン等(例えばシフトレジスタ等でもよい)の遅延回路、
81 、82はゼロクロス検出回路、9は差分検出回路
である。同図に示す如く、・本発明になるゼロクロスカ
ウンタは、入力信号を所定時間遅延する遅延回路7と、
該入力信号のゼロクロス点及び遅延回路7の出力信号の
ヒ[1クロス点を夫々検出するゼロクロス検出回路81
゜82と、ゼロクロス検出回路81.82にて夫々検出
された上記入力信号及び1記遅延回路7の出力信号の夫
々のゼロクロス点を供給され、上記所定時間内において
該夫々のゼロクロス点の量の差分を検出する差分検出回
路9とよりなる。
アップダウンカウンタ11において、遅延回路7の入力
信号又は出力信号にy oクロスを生じるたびにアップ
又はダウンが繰返されてカウント値が更新され、これに
より、入力信号のゼロクロス量がリアルタイムに検出さ
れる。
信号又は出力信号にy oクロスを生じるたびにアップ
又はダウンが繰返されてカウント値が更新され、これに
より、入力信号のゼロクロス量がリアルタイムに検出さ
れる。
第2図は本発明の一実施例のブロック図を示し、同図中
、第4図及び第1図と同一構成部分には同一番号を付し
てその説明を省略する。同図中、10はアンドゲート、
11はアップダウンカウンタ、12はスタートストップ
回路であり、これらにて差分検出回路9が構成されてい
る。
、第4図及び第1図と同一構成部分には同一番号を付し
てその説明を省略する。同図中、10はアンドゲート、
11はアップダウンカウンタ、12はスタートストップ
回路であり、これらにて差分検出回路9が構成されてい
る。
端子1に入来したアナログ入力信号は、アナログディレ
ーライン7にて時間Δを遅延された後ゼロクロス検出回
路81に供給されてここでゼロクロス点を検出されてパ
ルスとされる一方、ゼロクロス検出回路82には、アナ
ログ入力信号がそのまま供給されてゼロクロス点を検出
されてパルスとされる。
ーライン7にて時間Δを遅延された後ゼロクロス検出回
路81に供給されてここでゼロクロス点を検出されてパ
ルスとされる一方、ゼロクロス検出回路82には、アナ
ログ入力信号がそのまま供給されてゼロクロス点を検出
されてパルスとされる。
ここで、スタートアップ回路12からはクリア信号d(
第3図(A))が出力されてアップダウンカウンタ11
をクリアする一方、クリア信号d= 4 − の立上りからLレベルとなってその立下りからディレー
ライン7の遅延時間Δを後にHレベルとなるマスク信号
e(第3図(B))が出力されてアンドゲート10の一
方の入力端子に供給される。
第3図(A))が出力されてアップダウンカウンタ11
をクリアする一方、クリア信号d= 4 − の立上りからLレベルとなってその立下りからディレー
ライン7の遅延時間Δを後にHレベルとなるマスク信号
e(第3図(B))が出力されてアンドゲート10の一
方の入力端子に供給される。
マスク信号eのLレベルによってゼロク[lス検出回路
8Iのパルス出力はアンドゲート10を介してマスクさ
れてアップダウンカウンタ11のダウン入力端子に供給
されず、ゼロクロス検出回路82のパルス出力のみアッ
プダウンカウンタ11のアップ入力端子に供給される。
8Iのパルス出力はアンドゲート10を介してマスクさ
れてアップダウンカウンタ11のダウン入力端子に供給
されず、ゼロクロス検出回路82のパルス出力のみアッ
プダウンカウンタ11のアップ入力端子に供給される。
これにより、アップダウンカウンタはスタートアップさ
れて、第3図(C)に示すように例えば「5」までカウ
ントアツプされる。
れて、第3図(C)に示すように例えば「5」までカウ
ントアツプされる。
マスク信号eがHレベルになるとゼ[lクロス検出回路
8Iのパルス出力はアンドゲート10を介してアップダ
ウンカウンタ11のダウン入力端子に供給され、これ以
後、アップダウンカウンタ11はゼロクロス検出回路8
2のパルス出力によってカウントアツプされると共にゼ
ロクロス検出回路81のパルス出力によってカウントダ
ウンされる。つまり、スタートアップ完了以後、アップ
ダウンカウンタ11は上記カウント値「5」から、遅延
時間Δを内において、遅延回路7の入力信号又は出力信
号にゼロクロスを生じるたびにアップ又はダウンを繰返
されてカウント値を更新され(夫々のゼロクロス量の差
分を検出され)、これにより、入力信号のゼロクロス量
がリアルタイムに検出される。
8Iのパルス出力はアンドゲート10を介してアップダ
ウンカウンタ11のダウン入力端子に供給され、これ以
後、アップダウンカウンタ11はゼロクロス検出回路8
2のパルス出力によってカウントアツプされると共にゼ
ロクロス検出回路81のパルス出力によってカウントダ
ウンされる。つまり、スタートアップ完了以後、アップ
ダウンカウンタ11は上記カウント値「5」から、遅延
時間Δを内において、遅延回路7の入力信号又は出力信
号にゼロクロスを生じるたびにアップ又はダウンを繰返
されてカウント値を更新され(夫々のゼロクロス量の差
分を検出され)、これにより、入力信号のゼロクロス量
がリアルタイムに検出される。
この場合、遅延回路7の入力信号又は出力信号にゼロク
ロスを生じるたびにカウント値が更新されるので、遅延
回路7の遅延時間Δtの周期毎にではなく、常に瞬時瞬
時のゼロクロス量が検出される。
ロスを生じるたびにカウント値が更新されるので、遅延
回路7の遅延時間Δtの周期毎にではなく、常に瞬時瞬
時のゼロクロス量が検出される。
本発明によれば、リアルタイムゼロクロス量を検出し得
、これにより、短い時間で周波数が激しく変化する信号
のゼロクロス量を検出し得る等の特長を有する。
、これにより、短い時間で周波数が激しく変化する信号
のゼロクロス量を検出し得る等の特長を有する。
第1図は本発明の原理ブロック図、
第2図は本発明の一実施例のブロック図、第3図は本発
明の動作説明用タイミングチャート、 第4図は従来のブロック図、 第5図は従来のカウンタのタイミングチャートである。 図において、 1は入力端子、 6は出力端子、 7はアナログディレーライン(遅延回路)、81 、8
2はゼロクロス検出回路、 9は差分検出回路、 10はアンドゲート、 11はアップダウンカウンタ、 12はスタートアップ回路である。
明の動作説明用タイミングチャート、 第4図は従来のブロック図、 第5図は従来のカウンタのタイミングチャートである。 図において、 1は入力端子、 6は出力端子、 7はアナログディレーライン(遅延回路)、81 、8
2はゼロクロス検出回路、 9は差分検出回路、 10はアンドゲート、 11はアップダウンカウンタ、 12はスタートアップ回路である。
Claims (1)
- 【特許請求の範囲】 入力信号を所定時間遅延する遅延回路(7)と、該入力
信号のゼロクロス点及び該遅延回路(7)の出力信号の
ゼロクロス点を夫々検出するゼロクロス検出回路(8_
1、8_2)と、 該ゼロクロス検出回路(8_1、8_2)にて夫々検出
された上記入力信号及び上記遅延回路(7)の出力信号
の夫々のゼロクロス点を供給され、上記所定時間内にお
いて該夫々のゼロクロス点の量の差分を検出する差分検
出回路(9)とよりなることを特徴とするゼロクロスカ
ウンタ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62060417A JPS63226115A (ja) | 1987-03-16 | 1987-03-16 | ゼロクロスカウンタ |
US07/160,227 US4882740A (en) | 1987-03-16 | 1988-02-25 | Frequency counter for counting a frequency and partly varied frequencies of a signal in real time |
EP88400633A EP0284498B1 (en) | 1987-03-16 | 1988-03-16 | Frequency counter in particular for counting partly varying frequencies in real time |
DE3852556T DE3852556T2 (de) | 1987-03-16 | 1988-03-16 | Frequenzzähler, insbesondere zur Echtzeitzählung von teilweise veränderlichen Frequenzen. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62060417A JPS63226115A (ja) | 1987-03-16 | 1987-03-16 | ゼロクロスカウンタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63226115A true JPS63226115A (ja) | 1988-09-20 |
Family
ID=13141599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62060417A Pending JPS63226115A (ja) | 1987-03-16 | 1987-03-16 | ゼロクロスカウンタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4882740A (ja) |
EP (1) | EP0284498B1 (ja) |
JP (1) | JPS63226115A (ja) |
DE (1) | DE3852556T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056123A (en) * | 1989-11-03 | 1991-10-08 | Sundstrand Corporation | Frequency counter with round off function |
EP0643484B1 (en) * | 1993-09-14 | 1998-08-26 | STMicroelectronics S.r.l. | Offset reduction in a zero-detecting circuit |
US5710710A (en) * | 1994-09-21 | 1998-01-20 | Optoelectronics, Inc. | Frequency counter with reduced false correlations |
US6084364A (en) * | 1996-12-19 | 2000-07-04 | Stmicroelectronics, Inc. | Using different frequency clocks to clock counters of a driver circuit at spin-up and at regulation |
US6041337A (en) * | 1997-08-28 | 2000-03-21 | Unisys Corporation | Linear function generator method with counter for implementation of control signals in digital logic |
JP3691310B2 (ja) * | 1999-10-21 | 2005-09-07 | 富士通株式会社 | 周波数測定回路 |
US7747222B2 (en) | 2005-12-09 | 2010-06-29 | Marvell World Trade Ltd. | Detection and estimation of radio frequency variations |
FR2898743A1 (fr) * | 2006-03-15 | 2007-09-21 | St Microelectronics Sa | Compteur avec circuit de correction |
US8248109B2 (en) | 2010-01-11 | 2012-08-21 | Asco Power Technologies, L.P. | Methods and systems for detection of zero crossings in a signal |
EP4053569B1 (de) | 2021-03-05 | 2023-09-27 | Siemens Aktiengesellschaft | Verfahren und system zum auswerten einer eingangsspannung einer stromversorgung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5188071A (ja) * | 1975-01-30 | 1976-08-02 | ||
JPS55166049A (en) * | 1979-06-13 | 1980-12-24 | Mitsubishi Electric Corp | Pulse rate circuit |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1555584A (ja) * | 1967-07-28 | 1969-01-31 | ||
US3521176A (en) * | 1968-02-14 | 1970-07-21 | Us Navy | Device for verification of linear deviation of a frequency modulated signal |
US3603769A (en) * | 1969-11-03 | 1971-09-07 | Bio Data Inc | Rate detecting apparatus |
US3717757A (en) * | 1971-06-01 | 1973-02-20 | Automatisme Cie Gle | Traffic simulator |
US3924183A (en) * | 1974-09-13 | 1975-12-02 | Nasa | Frequency measurement by coincidence detection with standard frequency |
US3993984A (en) * | 1975-04-08 | 1976-11-23 | Power Management Corporation | Electronic underfrequency relay |
GB2029657B (en) * | 1978-05-26 | 1982-06-30 | Siemens Ag | Measuring pulse frequency |
JPS56153923A (en) * | 1980-04-30 | 1981-11-28 | Tokyo Shibaura Electric Co | Digital frequency repeating device |
FR2514134A2 (fr) * | 1981-10-07 | 1983-04-08 | Jaeger | Perfectionnements aux dispositifs de controle de niveau du liquide contenu dans un reservoir |
DE3205240A1 (de) * | 1982-02-15 | 1983-09-01 | Forschungsgesellschaft Druckmaschinen E.V., 6000 Frankfurt | Verfahren und vorrichtung zur hochgenauen messung der phasenlage bzw. phasenverschiebung zweier impulsfolgen |
DE3213801A1 (de) * | 1982-04-15 | 1983-10-27 | Alfred Teves Gmbh, 6000 Frankfurt | Verfahren und vorrichtung zur erzeugung von zahlenwerten, die der frequenz der messimpulse einer messimpulsfolge proportional sind |
JPS6022672A (ja) * | 1983-07-18 | 1985-02-05 | Advantest Corp | 平均周波数測定装置 |
JPS6097183A (ja) * | 1983-10-28 | 1985-05-30 | 三菱電機株式会社 | エレベ−タの速度検出装置 |
-
1987
- 1987-03-16 JP JP62060417A patent/JPS63226115A/ja active Pending
-
1988
- 1988-02-25 US US07/160,227 patent/US4882740A/en not_active Expired - Fee Related
- 1988-03-16 EP EP88400633A patent/EP0284498B1/en not_active Expired - Lifetime
- 1988-03-16 DE DE3852556T patent/DE3852556T2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5188071A (ja) * | 1975-01-30 | 1976-08-02 | ||
JPS55166049A (en) * | 1979-06-13 | 1980-12-24 | Mitsubishi Electric Corp | Pulse rate circuit |
Also Published As
Publication number | Publication date |
---|---|
US4882740A (en) | 1989-11-21 |
DE3852556D1 (de) | 1995-02-09 |
EP0284498B1 (en) | 1994-12-28 |
EP0284498A1 (en) | 1988-09-28 |
DE3852556T2 (de) | 1995-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63226115A (ja) | ゼロクロスカウンタ | |
KR910003638A (ko) | 데이터 처리장치 | |
JPH01164118A (ja) | 時間差測定回路 | |
US4493095A (en) | Counter having a plurality of cascaded flip-flops | |
JPS60149220A (ja) | 比較装置 | |
US4722094A (en) | Digital rate detection circuit | |
SU546901A1 (ru) | Устройство запаздывани | |
JPS60211372A (ja) | 位相差検出装置 | |
SU1049819A1 (ru) | Устройство дл измерени средней частоты импульсов нестационарного случайного потока | |
JPH04269674A (ja) | 伝送線路長測定装置 | |
SU1196908A1 (ru) | Устройство дл определени среднего значени | |
SU411451A1 (ja) | ||
SU543969A1 (ru) | Устройство дл преобразовани скорости вращени в цифровой код | |
US2882495A (en) | Precision interval timer | |
SU444177A1 (ru) | Устройство дл регистрации случайных импульсов | |
JPH02285810A (ja) | 位相差検出装置 | |
JPH0340537B2 (ja) | ||
KR100206906B1 (ko) | 타이머/카운터 회로 | |
SU485452A1 (ru) | Устройство дл определени числа деревьев графа | |
JPH0537361A (ja) | 同期式カウンタ | |
JPS6298265A (ja) | 速度検出装置 | |
SU1354209A1 (ru) | Устройство дл измерени среднеквадратичного отклонени случайного процесса | |
SU556437A1 (ru) | Частотно-импульсное множительно-делительное устройство | |
JPH01212368A (ja) | パルス幅計測回路 | |
SU786009A2 (ru) | Управл емый делитель частоты |