JP2909719B2 - 電子線装置並びにその駆動方法 - Google Patents
電子線装置並びにその駆動方法Info
- Publication number
- JP2909719B2 JP2909719B2 JP3122496A JP3122496A JP2909719B2 JP 2909719 B2 JP2909719 B2 JP 2909719B2 JP 3122496 A JP3122496 A JP 3122496A JP 3122496 A JP3122496 A JP 3122496A JP 2909719 B2 JP2909719 B2 JP 2909719B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- electron beam
- emitting
- layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電子放出素子を用
いた電子線装置と、該電子線装置の例である画像形成装
置に関する発明であり、また、これら装置の駆動方法に
関する発明である。
いた電子線装置と、該電子線装置の例である画像形成装
置に関する発明であり、また、これら装置の駆動方法に
関する発明である。
【０００２】
【従来の技術】従来より、電子放出素子としては大別し
て熱電子放出素子と冷陰極電子放出素子を用いた２種類
のものが知られている。冷陰極電子放出素子には電界放
出型（以下、「ＦＥ型」と称す。）、金属／絶縁層／金
属型（以下、「ＭＩＭ型」と称す。）や表面伝導型電子
放出素子等がある。
て熱電子放出素子と冷陰極電子放出素子を用いた２種類
のものが知られている。冷陰極電子放出素子には電界放
出型（以下、「ＦＥ型」と称す。）、金属／絶縁層／金
属型（以下、「ＭＩＭ型」と称す。）や表面伝導型電子
放出素子等がある。
【０００３】ＦＥ型の例としては、Ｗ．Ｐ． Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍ
ｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）ある
いはＣ．Ａ． Ｓｐｉｎｄｔ， “ＰＨＹＳＩＣＡＬ
Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔ
ｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）
等に開示されたものが知られている。
ａｎｄ Ｗ．Ｗ． Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍ
ｉｓｓｉｏｎ”， Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔ
ｒｏｎ Ｐｈｙｓｉｃｓ， ８，８９（１９５６）ある
いはＣ．Ａ． Ｓｐｉｎｄｔ， “ＰＨＹＳＩＣＡＬ
Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉ
ｅｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔ
ｈ ｍｏｌｙｂｄｅｎｕｍ ｃｏｎｅｓ”， Ｊ． Ａ
ｐｐｌ． Ｐｈｙｓ． ，４７，５２４８（１９７６）
等に開示されたものが知られている。
【０００４】ＭＩＭ型の例としては、Ｃ．Ａ． Ｍｅａ
ｄ， “Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．
Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示され
たものがある。
ｄ， “Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍ
ｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ”， Ｊ． Ａｐｐｌ．
Ｐｈｙｓ．， ３２，６４６（１９６１）等に開示され
たものがある。
【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１
９６５）等に開示されたものがある。
Ｍ．Ｉ． Ｅｌｉｎｓｏｎ， Ｒａｄｉｏ Ｅｎｇ．
Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．， １０，１２９０（１
９６５）等に開示されたものがある。
【０００６】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ2 薄膜を用いたもの、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”， ９，３１７（１９７２）］、Ｉｎ2 Ｏ3 ／
ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ． Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ． ＥＤ Ｃｏｎｆ．”， ５１９（１９７５）］、
カーボン薄膜によるもの［荒木久 他：真空、第２６
巻、第１号、２２頁（１９８３）］等が報告されてい
る。
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるＳｎＯ2 薄膜を用いたもの、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”， ９，３１７（１９７２）］、Ｉｎ2 Ｏ3 ／
ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ． Ｆｏｎｓｔａｄ：“ＩＥＥＥＴｒａｎ
ｓ． ＥＤ Ｃｏｎｆ．”， ５１９（１９７５）］、
カーボン薄膜によるもの［荒木久 他：真空、第２６
巻、第１号、２２頁（１９８３）］等が報告されてい
る。
【０００７】これらの表面伝導型電子放出素子の典型的
な例として前述のＭ．ハートウェルの素子構成を図２７
に模式的に示す。同図において１２１は基板である。１
２２は導電性薄膜で、Ｈ型形状のパターンに、スパッタ
で形成された金属酸化物薄膜等からなり、後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部１２３
が形成される。尚、図中の素子電極間隔Ｇは０．５〜１
ｍｍ、Ｗ’は０．１ｍｍに設定されている。
な例として前述のＭ．ハートウェルの素子構成を図２７
に模式的に示す。同図において１２１は基板である。１
２２は導電性薄膜で、Ｈ型形状のパターンに、スパッタ
で形成された金属酸化物薄膜等からなり、後述の通電フ
ォーミングと呼ばれる通電処理により電子放出部１２３
が形成される。尚、図中の素子電極間隔Ｇは０．５〜１
ｍｍ、Ｗ’は０．１ｍｍに設定されている。
【０００８】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に、導電性薄膜１２２に予
め通電フォーミングと呼ばれる通電処理を施し、電子放
出部１２３を形成するのが一般的であった。即ち、通電
フォーミングとは前記導電性薄膜１２２の両端に直流電
圧あるいは非常にゆっくりとした昇電圧（例えば１Ｖ／
分程度の昇電圧）を印加通電し、導電性薄膜を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部１２３を形成することである。例え
ば、電子放出部１２３は導電性薄膜１２２の一部に発生
した亀裂であり、その亀裂付近から電子放出が行われ
る。前記通電フォーミング処理をした表面伝導型電子放
出素子は、上述導電性薄膜１２２に電圧を印加し、素子
に電流を流すことにより、上述電子放出部１２３より電
子を放出せしめるものである。
おいては、電子放出を行う前に、導電性薄膜１２２に予
め通電フォーミングと呼ばれる通電処理を施し、電子放
出部１２３を形成するのが一般的であった。即ち、通電
フォーミングとは前記導電性薄膜１２２の両端に直流電
圧あるいは非常にゆっくりとした昇電圧（例えば１Ｖ／
分程度の昇電圧）を印加通電し、導電性薄膜を局所的に
破壊、変形もしくは変質せしめ、電気的に高抵抗な状態
にした電子放出部１２３を形成することである。例え
ば、電子放出部１２３は導電性薄膜１２２の一部に発生
した亀裂であり、その亀裂付近から電子放出が行われ
る。前記通電フォーミング処理をした表面伝導型電子放
出素子は、上述導電性薄膜１２２に電圧を印加し、素子
に電流を流すことにより、上述電子放出部１２３より電
子を放出せしめるものである。
【０００９】表面伝導型電子放出素子としては、上述の
Ｍ．ハートウェルの素子の他、本出願人は、絶縁性の基
体上に、導電体により形成された対向する一対の素子電
極を形成、これらの電極とは別に両電極をつないで導電
性薄膜を形成し、通電フォーミングにより電子放出部を
形成した構成の素子を報告している。通電フォーミング
の方法としては、上述のようなゆっくりとした昇電圧を
印加する方法の他、パルス電圧を印加し、このパルスの
波高値を漸増させる方法が適用できる。
Ｍ．ハートウェルの素子の他、本出願人は、絶縁性の基
体上に、導電体により形成された対向する一対の素子電
極を形成、これらの電極とは別に両電極をつないで導電
性薄膜を形成し、通電フォーミングにより電子放出部を
形成した構成の素子を報告している。通電フォーミング
の方法としては、上述のようなゆっくりとした昇電圧を
印加する方法の他、パルス電圧を印加し、このパルスの
波高値を漸増させる方法が適用できる。
【００１０】またフォーミングにより電子放出部の形成
された表面伝導型電子放出素子に、活性化と呼ばれる処
理を施すことにより、素子から放出される電子ビームの
強度を、著しく改善することができる。これは、真空中
で素子にパルス電圧の印加を行う処理で、真空中に存在
する有機物質から炭素ないし炭素化合物を電子放出部付
近に堆積させるものである。
された表面伝導型電子放出素子に、活性化と呼ばれる処
理を施すことにより、素子から放出される電子ビームの
強度を、著しく改善することができる。これは、真空中
で素子にパルス電圧の印加を行う処理で、真空中に存在
する有機物質から炭素ないし炭素化合物を電子放出部付
近に堆積させるものである。
【００１１】これらの構成及び方法については、例え
ば、本出願人による出願、特願平６−１４１６７０号の
明細書中に、その一例が記載されている。
ば、本出願人による出願、特願平６−１４１６７０号の
明細書中に、その一例が記載されている。
【００１２】
【発明が解決しようとする課題】しかしながら、表面伝
導型電子放出素子を、実際の応用例えば平面状画像表示
装置などに応用する場合、表示品位を確保しながら消費
電力を抑制したいという要求から、電子放出効率すなわ
ち、素子に流れる電流（素子電流Ｉｆ）に対する、電子
放出に伴う電流（放出電流Ｉｅ）の比率を大きくするこ
とが求められる。とりわけ、高画質の画像を表示する場
合には、それだけ多くの画素が必要となり、それぞれの
画素に対応して多数の電子放出素子を配置する必要があ
る。このため、全体の消費電力はさらに大きくなるのみ
ならず、基板上で配線が占める面積の比率も大きくな
り、装置設計上の制約となる。このとき、各電子放出素
子の電子放出効率を向上させ、消費電力を抑制できれ
ば、配線の幅も小さくすることが出来、設計上の自由度
を拡大することにもなる。
導型電子放出素子を、実際の応用例えば平面状画像表示
装置などに応用する場合、表示品位を確保しながら消費
電力を抑制したいという要求から、電子放出効率すなわ
ち、素子に流れる電流（素子電流Ｉｆ）に対する、電子
放出に伴う電流（放出電流Ｉｅ）の比率を大きくするこ
とが求められる。とりわけ、高画質の画像を表示する場
合には、それだけ多くの画素が必要となり、それぞれの
画素に対応して多数の電子放出素子を配置する必要があ
る。このため、全体の消費電力はさらに大きくなるのみ
ならず、基板上で配線が占める面積の比率も大きくな
り、装置設計上の制約となる。このとき、各電子放出素
子の電子放出効率を向上させ、消費電力を抑制できれ
ば、配線の幅も小さくすることが出来、設計上の自由度
を拡大することにもなる。
【００１３】また、より明るい画像を選るなどの目的の
ために、電子放出効率だけではなく放出電流Ｉｅ自体の
向上も引き続き求められている。
ために、電子放出効率だけではなく放出電流Ｉｅ自体の
向上も引き続き求められている。
【００１４】さらに、実際の応用に際しては、電子放出
素子の特性が長時間良好に保たれることが言うまでもな
く重要であり、特性の低下を抑制することも引き続き求
められている。
素子の特性が長時間良好に保たれることが言うまでもな
く重要であり、特性の低下を抑制することも引き続き求
められている。
【００１５】本発明は、電子放出効率の向上した電子放
出素子を用いた電子線装置、とりわけ画像形成装置を提
供することを目的とする。
出素子を用いた電子線装置、とりわけ画像形成装置を提
供することを目的とする。
【００１６】また、本発明は、放出電流の向上した電子
線装置、とりわけ画像形成装置を提供することを目的と
する。
線装置、とりわけ画像形成装置を提供することを目的と
する。
【００１７】また、本発明は、電子放出素子の電子放出
効率を向上させ得る電子線装置、とりわけ画像形成装置
の駆動方法を提供することを目的とする。
効率を向上させ得る電子線装置、とりわけ画像形成装置
の駆動方法を提供することを目的とする。
【００１８】また、本発明は、放出電流を向上させ得る
電子線装置、とりわけ画像形成装置の駆動方法を提供す
ることを目的とする。
電子線装置、とりわけ画像形成装置の駆動方法を提供す
ることを目的とする。
【００１９】
【課題を解決するための手段】上記目的を達成する本発
明の構成は以下の通りである。
明の構成は以下の通りである。
【００２０】即ち、本発明の第一は、電子放出素子と、
アノード電極と、前記電子放出素子に電圧Ｖｆ（Ｖ）を
印加するための手段と、前記アノード電極に電圧Ｖａ
（Ｖ）を印加するための手段とを有する電子線発生装置
において、前記電子放出素子は、低電位側電極と高電位
側電極の両電極間に電子放出部を有すると共に、該電子
放出部より前記高電位側電極側の電子放出素子表面に電
子散乱面形成層を有し、該電子散乱面形成層は、前記電
子放出素子表面と当該電子散乱面形成層との界面におけ
る電子の弾性散乱により、該電子散乱面形成層がない場
合に比して放出電流を増大させるものであることを特徴
とする電子線装置と、 電子放出素子と、アノード電極
と、前記電子放出素子に電圧Ｖｆ（Ｖ）を印加するため
の手段と、前記アノード電極に電圧Ｖａ（Ｖ）を印加す
るための手段とを有する電子線発生装置において、 前記
電子放出素子は、低電位側電極と高電位側電極の両電極
間に電子放出部を有すると共に、該電子放出部より前記
高電位側電極側の電子放出素子表面に、互いに異なる材
料からなる２層で構成された電子散乱面形成層を有し、
該２層の電子散乱面形成層は、該２層の界面における電
子の弾性散乱により、該２層の電子散乱面形成層がない
場合に比して放出電流を増大させるものであることを特
徴とする電子線装置とに関する。
アノード電極と、前記電子放出素子に電圧Ｖｆ（Ｖ）を
印加するための手段と、前記アノード電極に電圧Ｖａ
（Ｖ）を印加するための手段とを有する電子線発生装置
において、前記電子放出素子は、低電位側電極と高電位
側電極の両電極間に電子放出部を有すると共に、該電子
放出部より前記高電位側電極側の電子放出素子表面に電
子散乱面形成層を有し、該電子散乱面形成層は、前記電
子放出素子表面と当該電子散乱面形成層との界面におけ
る電子の弾性散乱により、該電子散乱面形成層がない場
合に比して放出電流を増大させるものであることを特徴
とする電子線装置と、 電子放出素子と、アノード電極
と、前記電子放出素子に電圧Ｖｆ（Ｖ）を印加するため
の手段と、前記アノード電極に電圧Ｖａ（Ｖ）を印加す
るための手段とを有する電子線発生装置において、 前記
電子放出素子は、低電位側電極と高電位側電極の両電極
間に電子放出部を有すると共に、該電子放出部より前記
高電位側電極側の電子放出素子表面に、互いに異なる材
料からなる２層で構成された電子散乱面形成層を有し、
該２層の電子散乱面形成層は、該２層の界面における電
子の弾性散乱により、該２層の電子散乱面形成層がない
場合に比して放出電流を増大させるものであることを特
徴とする電子線装置とに関する。
【００２１】
【００２２】また、本発明の第二は、低電位側電極と高
電位側電極の両電極間に電子放出部を有すると共に、該
電子放出部より前記高電位側電極へ向けて距離Ｌ（ｍ）
に亙り、その表面上に電子散乱面形成層を有し、該電子
散乱面形成層は、前記電子放出素子表面と当該電子散乱
面形成層との界面における電子の弾性散乱により、該電
子散乱面形成層がない場合に比して放出電流を増大させ
るものである電子放出素子と、該電子放出素子からの距
離がＨ（ｍ）の間隔で配置されたアノード電極とを有す
る電子線装置の駆動方法であって、前記電子放出素子に
印加される電圧Ｖｆ（Ｖ）と、前記アノード電極に印加
される電圧Ｖａ（Ｖ）とが、下記式（１）を満たすよう
に駆動することを特徴とする電子線装置の駆動方法と、
電位側電極の両電極間に電子放出部を有すると共に、該
電子放出部より前記高電位側電極へ向けて距離Ｌ（ｍ）
に亙り、その表面上に電子散乱面形成層を有し、該電子
散乱面形成層は、前記電子放出素子表面と当該電子散乱
面形成層との界面における電子の弾性散乱により、該電
子散乱面形成層がない場合に比して放出電流を増大させ
るものである電子放出素子と、該電子放出素子からの距
離がＨ（ｍ）の間隔で配置されたアノード電極とを有す
る電子線装置の駆動方法であって、前記電子放出素子に
印加される電圧Ｖｆ（Ｖ）と、前記アノード電極に印加
される電圧Ｖａ（Ｖ）とが、下記式（１）を満たすよう
に駆動することを特徴とする電子線装置の駆動方法と、
【数４】
低電位側電極と高電位側電極の両電極間に電子放出部を
有すると共に、該電子放出部より前記高電位側電極へ向
けて距離Ｌ（ｍ）に亙り、その表面上に互いに異なる材
料からなる２層で構成された電子散乱面形成層を有し、
該２層の電子散乱面形成層は、該２層の界面における電
子の弾性散乱により、該２層の電子散乱面形成層がない
場合に比して放出電流を増大させるものである電子放出
素子と、該電子放出素子からの距離がＨ（ｍ）の間隔で
配置されたアノード電極とを有する電子線装置の駆動方
法であって、 前記電子放出素子に印加される電圧Ｖｆ
（Ｖ）と、前記アノード電極に印加される電圧Ｖａ
（Ｖ）とが、下記式（１）を満たすように駆動すること
を特徴とする電子線装置の駆動方法とに関する。
有すると共に、該電子放出部より前記高電位側電極へ向
けて距離Ｌ（ｍ）に亙り、その表面上に互いに異なる材
料からなる２層で構成された電子散乱面形成層を有し、
該２層の電子散乱面形成層は、該２層の界面における電
子の弾性散乱により、該２層の電子散乱面形成層がない
場合に比して放出電流を増大させるものである電子放出
素子と、該電子放出素子からの距離がＨ（ｍ）の間隔で
配置されたアノード電極とを有する電子線装置の駆動方
法であって、 前記電子放出素子に印加される電圧Ｖｆ
（Ｖ）と、前記アノード電極に印加される電圧Ｖａ
（Ｖ）とが、下記式（１）を満たすように駆動すること
を特徴とする電子線装置の駆動方法とに関する。
【数５】
【００２３】
【００２４】
【発明の実施の形態】以下、本発明の好ましい実施態様
について説明する。
について説明する。
【００２５】本発明の第１の実施態様は、図１（ａ），
（ｂ）に模式的に示すように、表面伝導型電子放出素子
の、高電位側導電性薄膜５上ないし必要に応じてその延
長上の素子電極上に外部から入射する電子を弾性散乱す
る効率の高い電子散乱面を形成するための、電子散乱面
形成層６を配置したものである。図１（ａ）は平面図、
図１（ｂ）は図１（ａ）中のＢ−Ｂ線に沿った断面図で
ある。１は絶縁性基板、２は低電位側素子電極、３は高
電位側素子電極である。
（ｂ）に模式的に示すように、表面伝導型電子放出素子
の、高電位側導電性薄膜５上ないし必要に応じてその延
長上の素子電極上に外部から入射する電子を弾性散乱す
る効率の高い電子散乱面を形成するための、電子散乱面
形成層６を配置したものである。図１（ａ）は平面図、
図１（ｂ）は図１（ａ）中のＢ−Ｂ線に沿った断面図で
ある。１は絶縁性基板、２は低電位側素子電極、３は高
電位側素子電極である。
【００２６】電子散乱面は、表面から１０ｎｍ以下の深
さに形成された、異なる物質同士の境界面で、これによ
り入射する電子の弾性散乱の効率を向上させるものであ
る。また、該電子散乱面は、高電位側導電性薄膜５上さ
らに必要に応じてその延長上である高電位側素子電極３
上に電子放出部７から、高電位側素子電極３の方向に長
さＬにわたって形成され、この値が下記式（１）
さに形成された、異なる物質同士の境界面で、これによ
り入射する電子の弾性散乱の効率を向上させるものであ
る。また、該電子散乱面は、高電位側導電性薄膜５上さ
らに必要に応じてその延長上である高電位側素子電極３
上に電子放出部７から、高電位側素子電極３の方向に長
さＬにわたって形成され、この値が下記式（１）
【００２７】
【数６】 を満たすものであることが好ましい。素子を駆動し、電
子放出を起こさせる場合、図２に示すように、表面伝導
型電子放出素子８に対向させて電子捕獲用のアノード電
極９を設置する。上記式（１）において、Ｖｆは表面伝
導型電子放出素子８の対向する素子電極２，３間に印加
する電圧（素子電圧）を、Ｖａは表面伝導型電子放出素
子８とアノード電極９との間に印加される電圧を示す。
Ｈは、電子放出素子とアノード電極との間の距離であ
る。
子放出を起こさせる場合、図２に示すように、表面伝導
型電子放出素子８に対向させて電子捕獲用のアノード電
極９を設置する。上記式（１）において、Ｖｆは表面伝
導型電子放出素子８の対向する素子電極２，３間に印加
する電圧（素子電圧）を、Ｖａは表面伝導型電子放出素
子８とアノード電極９との間に印加される電圧を示す。
Ｈは、電子放出素子とアノード電極との間の距離であ
る。
【００２８】散乱効率が高くなるメカニズムは、次のよ
うなものと推定する。図４を参照して説明する。２５は
真空空間であり、電子はこちらから電子散乱面形成層に
入射する。２６は電子散乱面形成層表面であり、一部の
電子は２８で示す軌道のように、ここで散乱される。表
面の内側には電子散乱面２７である境界面が形成されて
いる。これは、電子散乱面形成層の第１層と第２層の境
界である場合と、電子散乱面形成層と高電位側導電性薄
膜の本体である場合とがあり、どちらの場合も機能は同
じである。電子散乱面形成層表面２６を通過し、電子散
乱面形成層内部に入った電子の一部は、軌道２９のよう
に、この境界面で散乱され、真空空間２５に飛び出して
ゆく。軌道３０のように、電子散乱面２７も通過してし
まった電子は、やがてエネルギーを失い、真空空間に飛
び出すことはない。この様に電子散乱面２７によって散
乱され真空空間に飛び出す電子が存在することが、散乱
電子が増加する原因であろうと推測している。
うなものと推定する。図４を参照して説明する。２５は
真空空間であり、電子はこちらから電子散乱面形成層に
入射する。２６は電子散乱面形成層表面であり、一部の
電子は２８で示す軌道のように、ここで散乱される。表
面の内側には電子散乱面２７である境界面が形成されて
いる。これは、電子散乱面形成層の第１層と第２層の境
界である場合と、電子散乱面形成層と高電位側導電性薄
膜の本体である場合とがあり、どちらの場合も機能は同
じである。電子散乱面形成層表面２６を通過し、電子散
乱面形成層内部に入った電子の一部は、軌道２９のよう
に、この境界面で散乱され、真空空間２５に飛び出して
ゆく。軌道３０のように、電子散乱面２７も通過してし
まった電子は、やがてエネルギーを失い、真空空間に飛
び出すことはない。この様に電子散乱面２７によって散
乱され真空空間に飛び出す電子が存在することが、散乱
電子が増加する原因であろうと推測している。
【００２９】電子散乱面形成層表面２６から電子散乱面
２７までの深さは、大き過ぎると電子が両者の間でエネ
ルギーを失う確率が大きくなり、散乱効率向上の効果が
なくなる。
２７までの深さは、大き過ぎると電子が両者の間でエネ
ルギーを失う確率が大きくなり、散乱効率向上の効果が
なくなる。
【００３０】電子散乱面形成層を２層構成とする場合、
第１層と第２層の材料は、互いに異なるものならば効果
が期待できるが、電子散乱面におけるポテンシャルの段
差が大きい方が望ましいと考えられる。それぞれの材料
の電気陰性度ないし仕事関数の差が大きければこの条件
を満たしやすいものと思われる。後述のように第１層と
して半導体、好ましくはＳｉまたはＢ（ホウ素）が用い
られ、第２層としては、好ましくは３ａ族元素の金属、
特に好ましくはＬａあるいはＳｃ、または２ａ族元素の
金属、特に好ましくはＳｒあるいはＢａが用いられ、第
１層と第２層とで上記材料の組み合わせにより、特に好
ましい結果が得られている。しかし、両者の材料の組み
合わせはこれに限るものではなく、電子散乱面での電子
の弾性散乱を効率良く引き起こすものならば使用するこ
とができる。
第１層と第２層の材料は、互いに異なるものならば効果
が期待できるが、電子散乱面におけるポテンシャルの段
差が大きい方が望ましいと考えられる。それぞれの材料
の電気陰性度ないし仕事関数の差が大きければこの条件
を満たしやすいものと思われる。後述のように第１層と
して半導体、好ましくはＳｉまたはＢ（ホウ素）が用い
られ、第２層としては、好ましくは３ａ族元素の金属、
特に好ましくはＬａあるいはＳｃ、または２ａ族元素の
金属、特に好ましくはＳｒあるいはＢａが用いられ、第
１層と第２層とで上記材料の組み合わせにより、特に好
ましい結果が得られている。しかし、両者の材料の組み
合わせはこれに限るものではなく、電子散乱面での電子
の弾性散乱を効率良く引き起こすものならば使用するこ
とができる。
【００３１】次に、素子の構成について具体的に説明す
る。
る。
【００３２】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ2 を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。
純物含有量を減少させたガラス、青板ガラス、青板ガラ
スにスパッタ法等によりＳｉＯ2 を積層した積層体、ア
ルミナ等のセラミックス及びＳｉ基板等を用いることが
できる。
【００３３】低電位側及び高電位側の素子電極２，３の
材料としては、一般的導体材料を用いることができる。
これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔ
ｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合金及びＰｄ，
Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐｄ−Ａｇ等の金属あるいは金
属酸化物とガラス等から構成される印刷導体、Ｉｎ2 Ｏ
3 −ＳｎＯ2 等の透明導電体及びポリシリコン等の半導
体導体材料等から適宜選択することができる。
材料としては、一般的導体材料を用いることができる。
これは例えばＮｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔ
ｉ，Ａｌ，Ｃｕ，Ｐｄ等の金属あるいは合金及びＰｄ，
Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐｄ−Ａｇ等の金属あるいは金
属酸化物とガラス等から構成される印刷導体、Ｉｎ2 Ｏ
3 −ＳｎＯ2 等の透明導電体及びポリシリコン等の半導
体導体材料等から適宜選択することができる。
【００３４】素子電極間隔Ｇ、素子電極長さＷ、低電位
側及び高電位側の導電性膜４，５の形状等は、応用され
る形態等を考慮して設計される。素子電極間隔Ｇは、好
ましくは数百ｎｍ〜数百μｍの範囲とすることができ、
より好ましくは数μｍ〜数十μｍの範囲とすることがで
きる。
側及び高電位側の導電性膜４，５の形状等は、応用され
る形態等を考慮して設計される。素子電極間隔Ｇは、好
ましくは数百ｎｍ〜数百μｍの範囲とすることができ、
より好ましくは数μｍ〜数十μｍの範囲とすることがで
きる。
【００３５】素子電極長さＷは、電極の抵抗値や電子放
出特性を考慮して、数μｍ〜数百μｍの範囲とすること
ができる。素子電極２，３の膜厚は、数十ｎｍ〜数μｍ
の範囲とすることができる。
出特性を考慮して、数μｍ〜数百μｍの範囲とすること
ができる。素子電極２，３の膜厚は、数十ｎｍ〜数μｍ
の範囲とすることができる。
【００３６】尚、図１に示した構成だけでなく、基板１
上に、導電性薄膜４，５、低電位側及び高電位側の素子
電極２，３の順に積層した構成とすることもできる。
上に、導電性薄膜４，５、低電位側及び高電位側の素子
電極２，３の順に積層した構成とすることもできる。
【００３７】導電性薄膜４，５には、良好な電子放出特
性を得るために、微粒子で構成された微粒子膜を用いる
のが好ましい。その膜厚は、素子電極２，３へのステッ
プカバレージ、素子電極２，３間の抵抗値及び後述する
フォーミング条件等を考慮して適宜設定されるが、通常
は、０．１ｎｍの数倍から数百ｎｍの範囲とするのが好
ましく、より好ましくは１ｎｍ〜５０ｎｍの範囲とする
のが良い。その抵抗値は、Ｒs が１０2 〜１０7 Ω／□
の値である。なおＲs は、厚さがｔ、幅がｗで長さがｌ
の薄膜の、長さ方向に測った抵抗Ｒを、Ｒ＝Ｒs （ｌ／
ｗ）と書いたときに現れる量である。本願明細書におい
て、フォーミング処理については、通電処理を例に挙げ
て説明するが、フォーミング処理はこれに限られるもの
ではなく、膜に亀裂を生じさせて高抵抗状態を形成する
処理を包含するものである。
性を得るために、微粒子で構成された微粒子膜を用いる
のが好ましい。その膜厚は、素子電極２，３へのステッ
プカバレージ、素子電極２，３間の抵抗値及び後述する
フォーミング条件等を考慮して適宜設定されるが、通常
は、０．１ｎｍの数倍から数百ｎｍの範囲とするのが好
ましく、より好ましくは１ｎｍ〜５０ｎｍの範囲とする
のが良い。その抵抗値は、Ｒs が１０2 〜１０7 Ω／□
の値である。なおＲs は、厚さがｔ、幅がｗで長さがｌ
の薄膜の、長さ方向に測った抵抗Ｒを、Ｒ＝Ｒs （ｌ／
ｗ）と書いたときに現れる量である。本願明細書におい
て、フォーミング処理については、通電処理を例に挙げ
て説明するが、フォーミング処理はこれに限られるもの
ではなく、膜に亀裂を生じさせて高抵抗状態を形成する
処理を包含するものである。
【００３８】導電性薄膜４，５を構成する材料は、Ｐ
ｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ
2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 等の酸化物、Ｈｆ
Ｂ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ
4 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，Ｓｉ
Ｃ，ＷＣ等の炭素化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒
化物等の中から適宜選択される。
ｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃ
ｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｐｂ等の金属、ＰｄＯ，ＳｎＯ
2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 等の酸化物、Ｈｆ
Ｂ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ
4 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，Ｓｉ
Ｃ，ＷＣ等の炭素化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒
化物等の中から適宜選択される。
【００３９】ここで述べる微粒子膜とは、複数の微粒子
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、０．１ｎｍの数倍から数百ｎｍの
範囲、好ましくは１ｎｍ〜２０ｎｍの範囲である。
が集合した膜であり、その微細構造は、微粒子が個々に
分散配置した状態あるいは微粒子が互いに隣接、あるい
は重なり合った状態（いくつかの微粒子が集合し、全体
として島状構造を形成している場合も含む）をとってい
る。微粒子の粒径は、０．１ｎｍの数倍から数百ｎｍの
範囲、好ましくは１ｎｍ〜２０ｎｍの範囲である。
【００４０】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。
う言葉を用いるので、その意味について説明する。
【００４１】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。
【００４２】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。
【００４３】例えば、「実験物理学講座１４ 表面・微
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。
【００４４】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。
【００４５】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
１個の超微粒子はおよそ１００〜１０8 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」（「超微粒子−創造科学技
術」林主税、上田良二、田崎明 編；三田出版 １９８
８年 ２ページ１〜４行目）／「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される１
個の粒子は、ふつうクラスターと呼ばれる」（同書２ペ
ージ１２〜１３行目）。
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”(ultra fine particle) と呼ぶことにした。すると
１個の超微粒子はおよそ１００〜１０8 個くらいの原子
の集合体という事になる。原子の尺度でみれば超微粒子
は大〜巨大粒子である。」（「超微粒子−創造科学技
術」林主税、上田良二、田崎明 編；三田出版 １９８
８年 ２ページ１〜４行目）／「超微粒子よりさらに小
さいもの、すなわち原子が数個〜数百個で構成される１
個の粒子は、ふつうクラスターと呼ばれる」（同書２ペ
ージ１２〜１３行目）。
【００４６】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は０．１ｎｍの数倍から１ｎｍ程
度、上限は数μｍ程度のものを指すこととする。
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は０．１ｎｍの数倍から１ｎｍ程
度、上限は数μｍ程度のものを指すこととする。
【００４７】電子放出部７は、導電性薄膜の低抵抗側４
と高抵抗側５の間に形成された高抵抗の亀裂により構成
され、導電性薄膜４，５の膜厚、膜質、材料及び後述す
る通電フォーミング等の手法等に依存したものとなる。
電子放出部７の内部には、０．１ｎｍの数倍から数十ｎ
ｍの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性薄膜４，５を構成する材料
の元素の一部、あるいは全ての元素を含有する。
と高抵抗側５の間に形成された高抵抗の亀裂により構成
され、導電性薄膜４，５の膜厚、膜質、材料及び後述す
る通電フォーミング等の手法等に依存したものとなる。
電子放出部７の内部には、０．１ｎｍの数倍から数十ｎ
ｍの範囲の粒径の導電性微粒子が存在する場合もある。
この導電性微粒子は、導電性薄膜４，５を構成する材料
の元素の一部、あるいは全ての元素を含有する。
【００４８】つづいて、電子散乱面形成層６を形成す
る。電子散乱面形成層の構成として２層構成の場合を例
にとって説明する（図１７（ａ）にこの場合の構成を模
式的に示す。）。
る。電子散乱面形成層の構成として２層構成の場合を例
にとって説明する（図１７（ａ）にこの場合の構成を模
式的に示す。）。
【００４９】先ず、高電位側導電性薄膜５上に、電子散
乱面形成層６の第２層８２を形成する。形成方法は、真
空蒸着法、スパッタリング法などを用いても良いし、Ｍ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の化学
的手法によっても良い。また、２種類以上の手法を併用
しても良い。
乱面形成層６の第２層８２を形成する。形成方法は、真
空蒸着法、スパッタリング法などを用いても良いし、Ｍ
ＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の化学
的手法によっても良い。また、２種類以上の手法を併用
しても良い。
【００５０】真空蒸着法やスパッタリング法を用いる場
合は、必要な部分のみに成膜するため、パターニングを
行う必要がある。ＭＯＣＶＤ法を用いる場合は、高電位
側導電性薄膜５に電位を与えることにより、素子電極３
及び導電性薄膜５の上に選択的に成膜することが可能で
ある。しかし、素子形状などによっては膜が成長しやす
い場所と、しにくい場所ができ、必ずしも所望の形状の
膜とはならない場合がある。この場合は、電子放出部７
近傍は、ＭＯＣＶＤ法により、他は真空蒸着ないしスパ
ッタリング法などにより形成し、所望の形状の膜を形成
することもできる。
合は、必要な部分のみに成膜するため、パターニングを
行う必要がある。ＭＯＣＶＤ法を用いる場合は、高電位
側導電性薄膜５に電位を与えることにより、素子電極３
及び導電性薄膜５の上に選択的に成膜することが可能で
ある。しかし、素子形状などによっては膜が成長しやす
い場所と、しにくい場所ができ、必ずしも所望の形状の
膜とはならない場合がある。この場合は、電子放出部７
近傍は、ＭＯＣＶＤ法により、他は真空蒸着ないしスパ
ッタリング法などにより形成し、所望の形状の膜を形成
することもできる。
【００５１】第２の層８２の材料としては、好ましくは
２ａ，３ａ族の金属、特に好ましくはＳｒ，Ｂａ，Ｓ
ｃ，Ｌａなどが、後述の第１層材料と組み合わせて用い
ることができる。ＣＶＤ用のソースガスとしては、Ｓｒ
（Ｃ11Ｈ19Ｏ2 ）3 ，Ｂａ（Ｃ11Ｈ19Ｏ2 ）3 ，Ｓｃ
（Ｃ11Ｈ19Ｏ2 ）3 ，Ｌａ（Ｃ11Ｈ19Ｏ2 ）3 等を挙げ
ることができる。
２ａ，３ａ族の金属、特に好ましくはＳｒ，Ｂａ，Ｓ
ｃ，Ｌａなどが、後述の第１層材料と組み合わせて用い
ることができる。ＣＶＤ用のソースガスとしては、Ｓｒ
（Ｃ11Ｈ19Ｏ2 ）3 ，Ｂａ（Ｃ11Ｈ19Ｏ2 ）3 ，Ｓｃ
（Ｃ11Ｈ19Ｏ2 ）3 ，Ｌａ（Ｃ11Ｈ19Ｏ2 ）3 等を挙げ
ることができる。
【００５２】なお、電子を弾性散乱する電子散乱面とし
て、第１層と導電性薄膜の境界面を利用する場合は、該
第２層は不要である（図１７（ｂ）にこの場合の構成を
模式的に示す。）。
て、第１層と導電性薄膜の境界面を利用する場合は、該
第２層は不要である（図１７（ｂ）にこの場合の構成を
模式的に示す。）。
【００５３】つづいて、第１層８１を形成する。成膜方
法は上述の第２層の成膜方法とほぼ同様である。第１層
の材料としては、半導体材料で、好ましくはＳｉおよび
Ｂを用いることができる。第１層の膜厚は、電子の弾性
散乱効率に大きく影響し、１０ｎｍ以下望ましくは５ｎ
ｍ以下に制御する必要がある。ＣＶＤ用のソースガスと
しては、ＳｉＨ4 およびＢ（Ｃ2 Ｈ5 ）3 を挙げること
ができる。
法は上述の第２層の成膜方法とほぼ同様である。第１層
の材料としては、半導体材料で、好ましくはＳｉおよび
Ｂを用いることができる。第１層の膜厚は、電子の弾性
散乱効率に大きく影響し、１０ｎｍ以下望ましくは５ｎ
ｍ以下に制御する必要がある。ＣＶＤ用のソースガスと
しては、ＳｉＨ4 およびＢ（Ｃ2 Ｈ5 ）3 を挙げること
ができる。
【００５４】なお、第１層及び第２層からなる電子散乱
面形成層は、必ずしも連続した積層膜である必要はな
く、不連続な積層膜であっても良い。
面形成層は、必ずしも連続した積層膜である必要はな
く、不連続な積層膜であっても良い。
【００５５】次に、前記式（１）の右辺の意味について
説明する。
説明する。
【００５６】例えば、表面伝導型電子放出素子に電子放
出させる場合、Ｖｆの値は１０〜数十（Ｖ）、Ｈは２〜
８ｍｍ程度、Ｖａは１Ｋ〜１０Ｋ（Ｖ）程度とするのが
一般的である。この様な条件において、電子放出素子と
アノード電極により形成される電界を見積もってみる
と、高電位側の導電性薄膜５の上の或領域においては、
電子に下向き、すなわち高電位側の導電性薄膜５ないし
素子電極３の方向に向かう力が働く。図３は、これを示
す模式図で、斜線の領域１０では、電界により電子に下
向きの力が働く。
出させる場合、Ｖｆの値は１０〜数十（Ｖ）、Ｈは２〜
８ｍｍ程度、Ｖａは１Ｋ〜１０Ｋ（Ｖ）程度とするのが
一般的である。この様な条件において、電子放出素子と
アノード電極により形成される電界を見積もってみる
と、高電位側の導電性薄膜５の上の或領域においては、
電子に下向き、すなわち高電位側の導電性薄膜５ないし
素子電極３の方向に向かう力が働く。図３は、これを示
す模式図で、斜線の領域１０では、電界により電子に下
向きの力が働く。
【００５７】この様な領域１０は、電子放出部から高電
位側の素子電極３の方向に向かって、距離
位側の素子電極３の方向に向かって、距離
【００５８】
【数６】 の場所まで広がっている。これが前記式（１）の右辺で
ある。
ある。
【００５９】電子放出部７から放出された電子の多くは
すぐに斜線の領域１０から飛び出すことができず、電界
から受ける下向きの力によって、電子散乱面形成層に入
射する。このとき、入射した電子は散乱されたり、吸収
されたりする。電子の散乱には、エネルギーを失わない
弾性散乱と、エネルギーの一部を失う非弾性散乱とがあ
り、また、入射した電子により、いくつかの２次電子が
放出される場合もある。非弾性散乱された電子、および
入射電子によって生成された２次電子は、入射した電子
に比べエネルギーが低いため、上述の電界による下向き
の力を振り切って飛び出すことができず、最終的に高電
位側導電性薄膜５ないし素子電極３に吸収され、素子電
流Ｉｆの一部となる。実質的には弾性散乱された電子の
みが、上述の下向きの力を振り切って、放出電流となる
可能性を持つ。
すぐに斜線の領域１０から飛び出すことができず、電界
から受ける下向きの力によって、電子散乱面形成層に入
射する。このとき、入射した電子は散乱されたり、吸収
されたりする。電子の散乱には、エネルギーを失わない
弾性散乱と、エネルギーの一部を失う非弾性散乱とがあ
り、また、入射した電子により、いくつかの２次電子が
放出される場合もある。非弾性散乱された電子、および
入射電子によって生成された２次電子は、入射した電子
に比べエネルギーが低いため、上述の電界による下向き
の力を振り切って飛び出すことができず、最終的に高電
位側導電性薄膜５ないし素子電極３に吸収され、素子電
流Ｉｆの一部となる。実質的には弾性散乱された電子の
みが、上述の下向きの力を振り切って、放出電流となる
可能性を持つ。
【００６０】電子放出部７から放出された電子は、飛び
出す方向に拡がりがあるため、一部の電子は、図３の軌
道ａの様に、すぐに斜線の領域１０を離れ、アノード電
極９に向かうが、上述のように他の多くの電子は、電界
による下向きの力によって引き戻され、電子散乱面形成
層６に入射する。これらの電子は、或程度の割合で弾性
散乱され、斜線の領域１０から飛び出してアノード電極
９に向かう。上記（２）式の距離よりも遠くまで到達す
れば、電界から受ける力は上向きとなり、図３の軌道ｂ
の様にアノード電極９に向かって上昇する。
出す方向に拡がりがあるため、一部の電子は、図３の軌
道ａの様に、すぐに斜線の領域１０を離れ、アノード電
極９に向かうが、上述のように他の多くの電子は、電界
による下向きの力によって引き戻され、電子散乱面形成
層６に入射する。これらの電子は、或程度の割合で弾性
散乱され、斜線の領域１０から飛び出してアノード電極
９に向かう。上記（２）式の距離よりも遠くまで到達す
れば、電界から受ける力は上向きとなり、図３の軌道ｂ
の様にアノード電極９に向かって上昇する。
【００６１】電子散乱面形成層６を設けない場合でも、
導電性薄膜５それ自体によって、弾性散乱される確率は
０でない値を持つので、或程度弾性散乱して電子放出さ
れるが、上述のように、電子散乱面形成層６を設けるこ
とにより、弾性散乱の確率を大きくすることにより、
「生き残る」電子を増やし、電子放出効率を向上させる
ことが出来る。また、電子散乱面形成層６を形成する範
囲は、斜線の領域１０と接する高電位側導電性薄膜５お
よびこの領域が導電性薄膜のない高電位側素子電極３表
面に及ぶ場合にはその部分にも、すなわち、前記（２）
式で示される長さ以上に形成すると有効である。
導電性薄膜５それ自体によって、弾性散乱される確率は
０でない値を持つので、或程度弾性散乱して電子放出さ
れるが、上述のように、電子散乱面形成層６を設けるこ
とにより、弾性散乱の確率を大きくすることにより、
「生き残る」電子を増やし、電子放出効率を向上させる
ことが出来る。また、電子散乱面形成層６を形成する範
囲は、斜線の領域１０と接する高電位側導電性薄膜５お
よびこの領域が導電性薄膜のない高電位側素子電極３表
面に及ぶ場合にはその部分にも、すなわち、前記（２）
式で示される長さ以上に形成すると有効である。
【００６２】本発明の第２の実施態様は、上記第１の実
施態様の構成に加え、図１７（ｃ）に模式的に示すよう
に、低電位側導電性薄膜４上の少なくとも電子放出部７
近傍に、低仕事関数材層８３を配置した表面伝導型電子
放出素子である。この様な構成をとることにより、素子
からの放出電流の値Ｉｅを上昇させることができる。
施態様の構成に加え、図１７（ｃ）に模式的に示すよう
に、低電位側導電性薄膜４上の少なくとも電子放出部７
近傍に、低仕事関数材層８３を配置した表面伝導型電子
放出素子である。この様な構成をとることにより、素子
からの放出電流の値Ｉｅを上昇させることができる。
【００６３】該低仕事関数材層８３の材料としては、２
ａ族ならびに３ａ族の金属などを用いることができ、こ
れらは上記電子散乱面形成層６が２層構成を有する場合
の一方の層を構成する材料としても用いることができ
る。従って、この両者の形成は、同一の工程により行う
ことができ、第１の実施態様と同じ工程数で本実施態様
の素子を製造することができる。両者を別の工程で形成
する事もできることは言うまでもない。
ａ族ならびに３ａ族の金属などを用いることができ、こ
れらは上記電子散乱面形成層６が２層構成を有する場合
の一方の層を構成する材料としても用いることができ
る。従って、この両者の形成は、同一の工程により行う
ことができ、第１の実施態様と同じ工程数で本実施態様
の素子を製造することができる。両者を別の工程で形成
する事もできることは言うまでもない。
【００６４】本発明の第３の実施態様は、上記第１の実
施態様の構成に加え、図１９に模式的に示すように、低
電位側導電性薄膜４上の少なくとも電子放出部７近傍
に、高融点材層８４を配置した表面伝導型電子放出素子
である。
施態様の構成に加え、図１９に模式的に示すように、低
電位側導電性薄膜４上の少なくとも電子放出部７近傍
に、高融点材層８４を配置した表面伝導型電子放出素子
である。
【００６５】上記第２の構成の場合の様に電子散乱面形
成層６と材料が共通する場合は、上記と同様な製造方法
を採用できるが、材料が異なるのが一般的である。高融
点材層８４は、低電位側導電性薄膜４の電子放出部に形
成されていればよく、適当なソースガスを含む雰囲気中
で、低電位側導電性薄膜に、駆動時とは逆に正電圧のパ
ルスを印加し、ＣＶＤ法により堆積させる方法を用いる
ことができる。
成層６と材料が共通する場合は、上記と同様な製造方法
を採用できるが、材料が異なるのが一般的である。高融
点材層８４は、低電位側導電性薄膜４の電子放出部に形
成されていればよく、適当なソースガスを含む雰囲気中
で、低電位側導電性薄膜に、駆動時とは逆に正電圧のパ
ルスを印加し、ＣＶＤ法により堆積させる方法を用いる
ことができる。
【００６６】この高融点材層８４の材質としては、第５
及び第６周期に属する４ａ，５ａ，６ａ，７ａ，８ａ族
元素の単体金属ないし合金、あるいはそれらの混合物が
融点が高く好ましい。具体的にはＮｂ，Ｍｏ，Ｒｕ，Ｈ
ｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒは単体金属として２０
００℃以上の融点を示し好ましい。またＺｒ，Ｒｈも融
点が２０００℃に近く使用可能である。加熱による被膜
の昇華に伴う性能の劣化という観点から、１．３×１０
-3Ｐａ（１０-5Ｔｏｒｒ）の蒸気圧を示す温度に注目す
ると、導電性薄膜としてＰｄを用いた場合、Ｐｄが約１
１００℃であるのに対し、Ｗ；２５７０℃，Ｔａ；２４
１０℃，Ｒｅ；２３８０℃，Ｏｓ；２３３０℃，Ｎｂ２
１２０℃等、いずれも好ましく用いることができる。特
にＷは、融点が３３８０℃と、これらの金属の中で最も
高いため好ましい材質である。
及び第６周期に属する４ａ，５ａ，６ａ，７ａ，８ａ族
元素の単体金属ないし合金、あるいはそれらの混合物が
融点が高く好ましい。具体的にはＮｂ，Ｍｏ，Ｒｕ，Ｈ
ｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒは単体金属として２０
００℃以上の融点を示し好ましい。またＺｒ，Ｒｈも融
点が２０００℃に近く使用可能である。加熱による被膜
の昇華に伴う性能の劣化という観点から、１．３×１０
-3Ｐａ（１０-5Ｔｏｒｒ）の蒸気圧を示す温度に注目す
ると、導電性薄膜としてＰｄを用いた場合、Ｐｄが約１
１００℃であるのに対し、Ｗ；２５７０℃，Ｔａ；２４
１０℃，Ｒｅ；２３８０℃，Ｏｓ；２３３０℃，Ｎｂ２
１２０℃等、いずれも好ましく用いることができる。特
にＷは、融点が３３８０℃と、これらの金属の中で最も
高いため好ましい材質である。
【００６７】これらをＣＶＤ法により堆積させるのに用
いるソースガスとしては、ＮｂＦ5，ＮｂＣｌ5，Ｎｂ
（Ｃ5Ｈ5）（ＣＯ）47Ｎｂ（Ｃ5Ｈ5）2Ｃｌ2，Ｏ ｓ
Ｆ4，Ｏ ｓ（Ｃ3Ｈ7Ｏ2）3，Ｏ ｓ（ＣＯ）5，Ｏ ｓ3（Ｃ
Ｏ）12，Ｏ ｓ（Ｃ5Ｈ5）2，ＲeＦ5，ＲｅＣｌ5，Ｒｅ
（ＣＯ）10，ＲｅＣｌ（ＣＯ）5，Ｒｅ（ＣＨ3）（Ｃ
Ｏ）5，Ｒｅ（Ｃ5Ｈ5）（ＣＯ）3，Ｔ ａ（Ｃ5Ｈ5）（Ｃ
Ｏ）4，Ｔａ（ＯＣ2Ｈ5）5，Ｔａ（Ｃ5Ｈ5）2Ｃｌ2，Ｔ
ａ（Ｃ5Ｈ5）2Ｈ3，ＷＦ6，Ｗ（ＣＯ）6，Ｗ（Ｃ5Ｈ5）
2Ｃｌ2，Ｗ（Ｃ5Ｈ5）2Ｈ2，Ｗ（ＣＨ3）6等が挙げられ
る。
いるソースガスとしては、ＮｂＦ5，ＮｂＣｌ5，Ｎｂ
（Ｃ5Ｈ5）（ＣＯ）47Ｎｂ（Ｃ5Ｈ5）2Ｃｌ2，Ｏ ｓ
Ｆ4，Ｏ ｓ（Ｃ3Ｈ7Ｏ2）3，Ｏ ｓ（ＣＯ）5，Ｏ ｓ3（Ｃ
Ｏ）12，Ｏ ｓ（Ｃ5Ｈ5）2，ＲeＦ5，ＲｅＣｌ5，Ｒｅ
（ＣＯ）10，ＲｅＣｌ（ＣＯ）5，Ｒｅ（ＣＨ3）（Ｃ
Ｏ）5，Ｒｅ（Ｃ5Ｈ5）（ＣＯ）3，Ｔ ａ（Ｃ5Ｈ5）（Ｃ
Ｏ）4，Ｔａ（ＯＣ2Ｈ5）5，Ｔａ（Ｃ5Ｈ5）2Ｃｌ2，Ｔ
ａ（Ｃ5Ｈ5）2Ｈ3，ＷＦ6，Ｗ（ＣＯ）6，Ｗ（Ｃ5Ｈ5）
2Ｃｌ2，Ｗ（Ｃ5Ｈ5）2Ｈ2，Ｗ（ＣＨ3）6等が挙げられ
る。
【００６８】この様な構成をとることにより、素子の駆
動に伴う放出電流の経時的な低下を抑制することができ
る。
動に伴う放出電流の経時的な低下を抑制することができ
る。
【００６９】上述した工程を経て得られた本発明に係る
第１〜３の電子放出素子の基本特性について図７、図８
を参照しながら説明する。
第１〜３の電子放出素子の基本特性について図７、図８
を参照しながら説明する。
【００７０】図７は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図７において、１６は真空容器で
あり、１７は排気ポンプである。真空容器１６内には電
子放出素子が配されている。即ち、１は電子放出素子を
構成する基体であり、２及び３は低電位側及び高電位側
の素子電極、４，５は低電位側及び高電位側の導電性薄
膜、７は電子放出部で、図では省略してあるが電子散乱
面形成層、低仕事関数材層、高融点材層等を有する。１
１は、電子放出素子に素子電圧Ｖｆを印加するための電
源、１２は素子電極２、３間の導電性薄膜４，５を流れ
る素子電流Ｉｆを測定するための電流計、１５は素子の
電子放出部７より放出される放出電流Ｉｅを捕捉するた
めのアノード電極である。１３はアノード電極１５に電
圧を印加するための高圧電源、１４は素子の電子放出部
７より放出される放出電流Ｉｅを測定するための電流計
である。一例として、アノード電極の電圧をｌｋＶ〜１
０ｋＶの範囲とし、アノード電極と電子放出素子との距
離Ｈを２〜８ｍｍの範囲として測定を行うことができ
る。
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図７において、１６は真空容器で
あり、１７は排気ポンプである。真空容器１６内には電
子放出素子が配されている。即ち、１は電子放出素子を
構成する基体であり、２及び３は低電位側及び高電位側
の素子電極、４，５は低電位側及び高電位側の導電性薄
膜、７は電子放出部で、図では省略してあるが電子散乱
面形成層、低仕事関数材層、高融点材層等を有する。１
１は、電子放出素子に素子電圧Ｖｆを印加するための電
源、１２は素子電極２、３間の導電性薄膜４，５を流れ
る素子電流Ｉｆを測定するための電流計、１５は素子の
電子放出部７より放出される放出電流Ｉｅを捕捉するた
めのアノード電極である。１３はアノード電極１５に電
圧を印加するための高圧電源、１４は素子の電子放出部
７より放出される放出電流Ｉｅを測定するための電流計
である。一例として、アノード電極の電圧をｌｋＶ〜１
０ｋＶの範囲とし、アノード電極と電子放出素子との距
離Ｈを２〜８ｍｍの範囲として測定を行うことができ
る。
【００７１】真空容器１６内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ１７は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより２５０℃まで加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。１８は、必要に応
じて真空装置内に導入する物質を貯蔵しておく物質源
で、アンプル又はボンベを用いる。１９は該導入物質の
導入量を調整するためのバルブである。
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。排気ポンプ１７は、ターボポンプ、ロータリーポ
ンプからなる通常の高真空装置系と更に、イオンポンプ
等からなる超高真空装置系とにより構成されている。こ
こに示した電子源基板を配した真空処理装置の全体は、
不図示のヒーターにより２５０℃まで加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。１８は、必要に応
じて真空装置内に導入する物質を貯蔵しておく物質源
で、アンプル又はボンベを用いる。１９は該導入物質の
導入量を調整するためのバルブである。
【００７２】図８は、図７に示した真空処理装置を用い
て測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖ
ｆの関係を模式的に示した図である。図８においては、
放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいの
で、任意単位で示している。尚、いずれもリニアスケー
ルである。
て測定された放出電流Ｉｅ、素子電流Ｉｆと素子電圧Ｖ
ｆの関係を模式的に示した図である。図８においては、
放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さいの
で、任意単位で示している。尚、いずれもリニアスケー
ルである。
【００７３】図７からも明らかなように、本発明の表面
伝導型電子放出素子は、放出電流Ｉｅに関して三つの特
徴的性質を有する。
伝導型電子放出素子は、放出電流Ｉｅに関して三つの特
徴的性質を有する。
【００７４】即ち、（ｉ）本素子はある電圧（しきい値
電圧と呼ぶ、図８中のＶｔｈ）以上の素子電圧を印加す
ると急激に放出電流Ｉｅが増加し、―方しきい値電圧Ｖ
ｔｈ以下では放出電流Ｉｅがほとんど検出されない。つ
まり、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈ
を持った非線形素子である。
電圧と呼ぶ、図８中のＶｔｈ）以上の素子電圧を印加す
ると急激に放出電流Ｉｅが増加し、―方しきい値電圧Ｖ
ｔｈ以下では放出電流Ｉｅがほとんど検出されない。つ
まり、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈ
を持った非線形素子である。
【００７５】（ｉｉ）放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。
【００７６】（ｉｉｉ）アノード電極１５に捕捉される
放出電荷は、素子電圧Ｖｆを印加する時間に依存する。
つまり、アノード電極１５に捕捉される電荷量は、素子
電圧Ｖｆを印加する時間により制御できる。
放出電荷は、素子電圧Ｖｆを印加する時間に依存する。
つまり、アノード電極１５に捕捉される電荷量は、素子
電圧Ｖｆを印加する時間により制御できる。
【００７７】以上の説明より理解されるように、本発明
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。
の表面伝導型電子放出素子は、入力信号に応じて、電子
放出特性を容易に制御できることになる。この性質を利
用すると複数の電子放出素子を配して構成した電子源、
画像形成装置等、多方面への応用が可能となる。
【００７８】又、素子電流Ｉｆは素子電圧Ｖｆに対して
単調増加する（以下、「ＭＩ特性」という）場合（図８
（ａ））と、素子電流Ｉｆが素子電圧Ｖｆに対して電圧
制御型負性抵抗特性（以下、「ＶＣＮＲ特性」とい
う。）を示す場合も（図８（ｂ））とがあるが、これら
特性は、製造条件を制御することで制御できる。
単調増加する（以下、「ＭＩ特性」という）場合（図８
（ａ））と、素子電流Ｉｆが素子電圧Ｖｆに対して電圧
制御型負性抵抗特性（以下、「ＶＣＮＲ特性」とい
う。）を示す場合も（図８（ｂ））とがあるが、これら
特性は、製造条件を制御することで制御できる。
【００７９】以上で説明した本発明の表面伝導型電子放
出素子の応用の例について説明する。
出素子の応用の例について説明する。
【００８０】本発明の第４の実施態様は、上記第１から
第３の実施態様に示された表面伝導型電子放出素子を、
基板上に複数配列して形成した電子源と、該電子源と画
像形成部材を真空容器に内包させて、構成された画像形
成装置である。
第３の実施態様に示された表面伝導型電子放出素子を、
基板上に複数配列して形成した電子源と、該電子源と画
像形成部材を真空容器に内包させて、構成された画像形
成装置である。
【００８１】電子放出素子の配列については、種々のも
のが採用できる。
のが採用できる。
【００８２】一例として、並列に配置した多数の電子放
出素子の個々を両端で接続し、電子放出素子の行を多数
個配し（行方向と呼ぶ）、この配線と直交する方向（列
方向と呼ぶ）で、該電子放出素子の上方に配した制御電
極（グリッドとも呼ぶ）により、電子放出素子からの電
子を制御駆動するはしご状配置のものがある。これとは
別に、電子放出素子をＸ方向及びＹ方向に行列状に複数
個配し、同じ行に配された複数の電子放出素子の電極の
一方を、Ｘ方向の配線に共通に接続し、同じ列に配され
た複数の電子放出素子の電極の他方を、Ｙ方向の配線に
共通に接続するものが挙げられる。このようなものは所
謂単純マトリクス配置である。まず単純マトリクス配置
について以下に詳述する。
出素子の個々を両端で接続し、電子放出素子の行を多数
個配し（行方向と呼ぶ）、この配線と直交する方向（列
方向と呼ぶ）で、該電子放出素子の上方に配した制御電
極（グリッドとも呼ぶ）により、電子放出素子からの電
子を制御駆動するはしご状配置のものがある。これとは
別に、電子放出素子をＸ方向及びＹ方向に行列状に複数
個配し、同じ行に配された複数の電子放出素子の電極の
一方を、Ｘ方向の配線に共通に接続し、同じ列に配され
た複数の電子放出素子の電極の他方を、Ｙ方向の配線に
共通に接続するものが挙げられる。このようなものは所
謂単純マトリクス配置である。まず単純マトリクス配置
について以下に詳述する。
【００８３】本発明を適用可能な表面伝導型電子放出素
子については、前述したとおり（ｉ）〜（ｉｉｉ）の特
性がある。即ち、表面伝導型電子放出素子からの放出電
子は、しきい値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と巾で制御できる。一方、
しきい値電圧以下では、殆ど放出されない。この特性に
よれば、多数の電子放出素子を配置した場合において
も、個々の素子に、パルス状電圧を適宜印加すれば、入
力信号に応じて、表面伝導型電子放出素子を選択して電
子放出量を制御できる。
子については、前述したとおり（ｉ）〜（ｉｉｉ）の特
性がある。即ち、表面伝導型電子放出素子からの放出電
子は、しきい値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と巾で制御できる。一方、
しきい値電圧以下では、殆ど放出されない。この特性に
よれば、多数の電子放出素子を配置した場合において
も、個々の素子に、パルス状電圧を適宜印加すれば、入
力信号に応じて、表面伝導型電子放出素子を選択して電
子放出量を制御できる。
【００８４】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図９を
用いて説明する。図９において、２１は電子源基板、２
２はＸ方向配線、２３はＹ方向配線である。２４は表面
伝導型電子放出素子、２０は結線である。
素子を複数配して得られる電子源基板について、図９を
用いて説明する。図９において、２１は電子源基板、２
２はＸ方向配線、２３はＹ方向配線である。２４は表面
伝導型電子放出素子、２０は結線である。
【００８５】ｍ本のＸ方向配線２２は、Ｄｘ１，Ｄｘ
２，…，Ｄｘｍからなり，真空蒸着法，印刷法，スパッ
タ法等を用いて形成された導電性金属等で構成すること
ができる。配線の材料，膜厚，巾は、適宜設計される。
Ｙ方向配線２３は、Ｄｙ１，Ｄｙ２，…，Ｄｙｎのｎ本
の配線よりなり、Ｘ方向配線２２と同様に形成される。
これらｍ本のＸ方向配線２２とｎ本のＹ方向配線２３と
の間には、不図示の層間絶縁層が設けられており、両者
を電気的に分離している（ｍ，ｎは、共に正の整数）。
２，…，Ｄｘｍからなり，真空蒸着法，印刷法，スパッ
タ法等を用いて形成された導電性金属等で構成すること
ができる。配線の材料，膜厚，巾は、適宜設計される。
Ｙ方向配線２３は、Ｄｙ１，Ｄｙ２，…，Ｄｙｎのｎ本
の配線よりなり、Ｘ方向配線２２と同様に形成される。
これらｍ本のＸ方向配線２２とｎ本のＹ方向配線２３と
の間には、不図示の層間絶縁層が設けられており、両者
を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００８６】不図示の層間絶縁層は、真空蒸着法，印刷
法，スパッタ法等を用いて形成されたＳｉＯ2等で構成
される。例えば、Ｘ方向配線２２を形成した基板２１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線２２とＹ方向配線２３の交差部の電位差に耐え得るよ
うに、膜厚，材料，製法が、適宜設定される。Ｘ方向配
線２２とＹ方向配線２３は、それぞれ外部端子として引
き出されている。
法，スパッタ法等を用いて形成されたＳｉＯ2等で構成
される。例えば、Ｘ方向配線２２を形成した基板２１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線２２とＹ方向配線２３の交差部の電位差に耐え得るよ
うに、膜厚，材料，製法が、適宜設定される。Ｘ方向配
線２２とＹ方向配線２３は、それぞれ外部端子として引
き出されている。
【００８７】表面伝導型放出素子２４を構成する一対の
電極（不図示）は、ｍ本のＸ方向配線２２とｎ本のＹ方
向配線２３と導電性金属等からなる結線２０によって電
気的に接続される。
電極（不図示）は、ｍ本のＸ方向配線２２とｎ本のＹ方
向配線２３と導電性金属等からなる結線２０によって電
気的に接続される。
【００８８】配線２２と配線２３を構成する材料、結線
２０を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
２０を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、またそれぞれ異なってもよい。これら材料は、例え
ば前述の素子電極の材料より適宜選択される。素子電極
を構成する材料と配線材料が同一である場合には、素子
電極に接続した配線は素子電極ということもできる。
【００８９】Ｘ方向配線２２には、Ｘ方向に配列した表
面伝導型放出素子２４の行を、選択するための走査信号
を印加する不図示の走査信号印加手段が接続される。一
方、Ｙ方向配線２３には、Ｙ方向に配列した表面伝導型
放出素子２４の各列を入力信号に応じて、変調するため
の不図示の変調信号発生手段が接続される。各電子放出
素子に印加される駆動電圧は、当該素子に印加される走
査信号と変調信号の差電圧として供給される。
面伝導型放出素子２４の行を、選択するための走査信号
を印加する不図示の走査信号印加手段が接続される。一
方、Ｙ方向配線２３には、Ｙ方向に配列した表面伝導型
放出素子２４の各列を入力信号に応じて、変調するため
の不図示の変調信号発生手段が接続される。各電子放出
素子に印加される駆動電圧は、当該素子に印加される走
査信号と変調信号の差電圧として供給される。
【００９０】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。
【００９１】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１０と図１１
及び図１２を用いて説明する。図１０は、画像形成装置
の表示パネルの一例を示す模式図であり、図１１は、図
１０の画像形成装置に使用される蛍光膜の模式図であ
る。図１２は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行なうための駆動回路の一例を示すブロック図であ
る。
用いて構成した画像形成装置について、図１０と図１１
及び図１２を用いて説明する。図１０は、画像形成装置
の表示パネルの一例を示す模式図であり、図１１は、図
１０の画像形成装置に使用される蛍光膜の模式図であ
る。図１２は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行なうための駆動回路の一例を示すブロック図であ
る。
【００９２】図１０において、２１は電子放出素子を複
数配した電子源基板、３１は電子源基板２１を固定した
リアプレート、３６はガラス基板３３の内面に蛍光膜３
４とメタルバック３５等が形成されたフェースプレート
である。３２は、支持枠であり該支持枠３２には、リア
プレー卜３１、フェースプレート３６がフリットガラス
等を用いて接続されている。３７は外囲器であり、例え
ば大気中あるいは、窒素中で、４００〜５００℃の温度
範囲で１０分以上焼成することで、封着して構成され
る。
数配した電子源基板、３１は電子源基板２１を固定した
リアプレート、３６はガラス基板３３の内面に蛍光膜３
４とメタルバック３５等が形成されたフェースプレート
である。３２は、支持枠であり該支持枠３２には、リア
プレー卜３１、フェースプレート３６がフリットガラス
等を用いて接続されている。３７は外囲器であり、例え
ば大気中あるいは、窒素中で、４００〜５００℃の温度
範囲で１０分以上焼成することで、封着して構成され
る。
【００９３】２４は電子放出素子。２２，２３は、表面
伝導型電子放出素子の一対の素子電極と接続されたＸ方
向配線及びＹ方向配線である。
伝導型電子放出素子の一対の素子電極と接続されたＸ方
向配線及びＹ方向配線である。
【００９４】外囲器３７は、上述の如く、フェースプレ
ート３６、支持枠３２、リアプレート３１で構成され
る。リアプレート３１は主に基板２１の強度を補強する
目的で設けられるため、基板２１自体で十分な強度を持
つ場合は別体のリアプレート３１は不要とすることがで
きる。即ち、基板２１に直接支持枠３２を封着し、フェ
ースプレート３６、支持枠３２及び基板２１で外囲器３
７を構成しても良い。一方、フェースプレート３６、リ
アプレート３１間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器３７を構成することもできる。
ート３６、支持枠３２、リアプレート３１で構成され
る。リアプレート３１は主に基板２１の強度を補強する
目的で設けられるため、基板２１自体で十分な強度を持
つ場合は別体のリアプレート３１は不要とすることがで
きる。即ち、基板２１に直接支持枠３２を封着し、フェ
ースプレート３６、支持枠３２及び基板２１で外囲器３
７を構成しても良い。一方、フェースプレート３６、リ
アプレート３１間に、スペーサーとよばれる不図示の支
持体を設置することにより、大気圧に対して十分な強度
をもつ外囲器３７を構成することもできる。
【００９５】図１１は、蛍光膜を示す模式図である。蛍
光膜３４は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列によリブラックストライプあるいはブラックマトリ
クスなどと呼ばれる黒色導電材３８と蛍光体３９とから
構成することができる。ブラックストライプ、ブラック
マトリクスを設ける目的は、カラー表示の場合、必要と
なる三原色蛍光体の各蛍光体３９間の塗り分け部を黒く
することで混色等を目立たなくすることと、蛍光膜３４
における外光反射によるコントラストの低下を抑制する
ことにある。ブラックストライプの材料としては、通常
用いられている黒鉛を主成分とする材料の他、導電性が
あり、光の透過及び反射が少ない材料を用いることがで
きる。
光膜３４は、モノクロームの場合は蛍光体のみから構成
することができる。カラーの蛍光膜の場合は、蛍光体の
配列によリブラックストライプあるいはブラックマトリ
クスなどと呼ばれる黒色導電材３８と蛍光体３９とから
構成することができる。ブラックストライプ、ブラック
マトリクスを設ける目的は、カラー表示の場合、必要と
なる三原色蛍光体の各蛍光体３９間の塗り分け部を黒く
することで混色等を目立たなくすることと、蛍光膜３４
における外光反射によるコントラストの低下を抑制する
ことにある。ブラックストライプの材料としては、通常
用いられている黒鉛を主成分とする材料の他、導電性が
あり、光の透過及び反射が少ない材料を用いることがで
きる。
【００９６】ガラス基板３３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜３４の内面側には、通常メタルバ
ック３５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート３
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後Ａｌを真空蒸着等を用いて堆積させることで作製
できる。
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜３４の内面側には、通常メタルバ
ック３５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート３
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体を保護すること等である。メタル
バックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化
処理（通常、「フィルミング」と呼ばれる。）を行い、
その後Ａｌを真空蒸着等を用いて堆積させることで作製
できる。
【００９７】フェースプレート３６には、更に蛍光膜３
４の導電性を高めるため、蛍光膜３４の外面側に透明電
極（不図示）を設けてもよい。
４の導電性を高めるため、蛍光膜３４の外面側に透明電
極（不図示）を設けてもよい。
【００９８】前述の封着を行う際には、カラーの場合は
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
各色蛍光体と電子放出素子とを対応させる必要があり、
十分な位置合わせが不可欠となる。
【００９９】図１０に示した画像形成装置の製造方法の
一例を以下に説明する。
一例を以下に説明する。
【０１００】図１３はこの工程に用いる装置の概要を示
す模式図である。画像形成装置５１は、排気管５２を介
して真空チャンバー５３に連結され、さらにゲートバル
ブ５４を介して排気装置５５に接続されている。真空チ
ャンバー５３には、内部の圧力及び雰囲気中の各成分の
分圧を測定するために、圧力計５６、四重極質量分析器
５７等が取り付けられている。画像表示装置５１の外囲
器８８内部の圧力などを直接測定することは困難である
ため、該真空チャンバー５３内の圧力などを測定し、処
理条件を制御する。
す模式図である。画像形成装置５１は、排気管５２を介
して真空チャンバー５３に連結され、さらにゲートバル
ブ５４を介して排気装置５５に接続されている。真空チ
ャンバー５３には、内部の圧力及び雰囲気中の各成分の
分圧を測定するために、圧力計５６、四重極質量分析器
５７等が取り付けられている。画像表示装置５１の外囲
器８８内部の圧力などを直接測定することは困難である
ため、該真空チャンバー５３内の圧力などを測定し、処
理条件を制御する。
【０１０１】真空チャンバー５３には、さらに必要なガ
スを真空チャンバー内に導入して雰囲気を制御するた
め、ガス導入ライン５８が接続されている。該ガス導入
ライン５８の他端には導入物質源６０が接続されてお
り、導入物質がアンプルやボンベなどに入れて貯蔵され
ている。ガス導入ラインの途中には、導入物質を導入す
るレートを制御するための導入制御手段５９が設けられ
ている。該導入量制御手段としては具体的には、スロー
リークバルブなど逃す流量を制御可能なバルブや、マス
フローコントローラーなどが、導入物質の種類に応じ
て、それぞれ使用が可能である。
スを真空チャンバー内に導入して雰囲気を制御するた
め、ガス導入ライン５８が接続されている。該ガス導入
ライン５８の他端には導入物質源６０が接続されてお
り、導入物質がアンプルやボンベなどに入れて貯蔵され
ている。ガス導入ラインの途中には、導入物質を導入す
るレートを制御するための導入制御手段５９が設けられ
ている。該導入量制御手段としては具体的には、スロー
リークバルブなど逃す流量を制御可能なバルブや、マス
フローコントローラーなどが、導入物質の種類に応じ
て、それぞれ使用が可能である。
【０１０２】図１３の装置により外囲器３７の内部を排
気し、フォーミングを行う。この際、例えば図１４に示
すように、Ｙ方向配線２３を共通電極６１に接続し、Ｘ
方向配線２２の内の一つに接続された素子に電源６２に
よって、同時に電圧パルスを印加して、フォーミングを
行うことができる。パルスの形状や、処理の終了の判定
などの条件は、個別素子のフォーミングについての既述
の方法に準じて選択すればよい。図中６３は電流測定用
抵抗を、６４は、電流測定用のオシロスコープを示す。
気し、フォーミングを行う。この際、例えば図１４に示
すように、Ｙ方向配線２３を共通電極６１に接続し、Ｘ
方向配線２２の内の一つに接続された素子に電源６２に
よって、同時に電圧パルスを印加して、フォーミングを
行うことができる。パルスの形状や、処理の終了の判定
などの条件は、個別素子のフォーミングについての既述
の方法に準じて選択すればよい。図中６３は電流測定用
抵抗を、６４は、電流測定用のオシロスコープを示す。
【０１０３】フォーミング工程終了後、電子散乱面形成
層の形成を行う。
層の形成を行う。
【０１０４】該処理は、外囲器内に形成すべき層の材料
に対応する適当なソースガスを導入し、各電子放出素子
にパルス電圧を印加し、ＣＶＤ法により行うことができ
る。配線の方法は上記フォーミング工程と同様に行うこ
とができる。
に対応する適当なソースガスを導入し、各電子放出素子
にパルス電圧を印加し、ＣＶＤ法により行うことができ
る。配線の方法は上記フォーミング工程と同様に行うこ
とができる。
【０１０５】電子散乱面形成層形成が終了した後、低電
位側導電性薄膜に低仕事関数材層、または高融点材層を
形成する場合には、それに応じたソースガスを導入し、
上記と同様にパルス電圧を印加する。ただし、パルス電
圧の極性は上記の場合と逆にする。
位側導電性薄膜に低仕事関数材層、または高融点材層を
形成する場合には、それに応じたソースガスを導入し、
上記と同様にパルス電圧を印加する。ただし、パルス電
圧の極性は上記の場合と逆にする。
【０１０６】なお、上記フォーミング処理から、低仕事
関数材層ないし高融点材層の形成工程の少なくとも一部
を、外囲器形成より前に行ってから、前記封着工程を行
っても良い。
関数材層ないし高融点材層の形成工程の少なくとも一部
を、外囲器形成より前に行ってから、前記封着工程を行
っても良い。
【０１０７】外囲器３７を加熱して、８０〜２５０℃に
保持しながら、イオンポンプ、ソープションポンプなど
のオイルを使用しない排気装置５５により排気管５２を
通じて排気し、有機物質及び上述の工程で導入した物質
を十分に排気した後、排気管をバーナーで熱して溶解さ
せて封じきる。外囲器３７の封止後の圧力を維持するた
めに、ゲッター処理を行うこともできる。これは、外囲
器３７の封止を行う直前あるいは封止後に、抵抗加熱あ
るいは高周波加熱等を用いた加熱により、外囲器３７内
の所定の位置に配置されたゲッター（不図示）を加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ
等が主成分であり、該蒸着膜の吸着作用により、外囲器
３７内の雰囲気を維持するものである。
保持しながら、イオンポンプ、ソープションポンプなど
のオイルを使用しない排気装置５５により排気管５２を
通じて排気し、有機物質及び上述の工程で導入した物質
を十分に排気した後、排気管をバーナーで熱して溶解さ
せて封じきる。外囲器３７の封止後の圧力を維持するた
めに、ゲッター処理を行うこともできる。これは、外囲
器３７の封止を行う直前あるいは封止後に、抵抗加熱あ
るいは高周波加熱等を用いた加熱により、外囲器３７内
の所定の位置に配置されたゲッター（不図示）を加熱
し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ
等が主成分であり、該蒸着膜の吸着作用により、外囲器
３７内の雰囲気を維持するものである。
【０１０８】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１２を用いて説明する。図１２において、
４１は画像表示装置、４２は走査回路、４３は制御回
路、４４はシフトレジスタである。４５はラインメモ
リ、４６は同期信号分離回路、４７は変調信号発生器、
ＶｘおよびＶａは直流電圧源である。
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１２を用いて説明する。図１２において、
４１は画像表示装置、４２は走査回路、４３は制御回
路、４４はシフトレジスタである。４５はラインメモ
リ、４６は同期信号分離回路、４７は変調信号発生器、
ＶｘおよびＶａは直流電圧源である。
【０１０９】表示パネル４１は、端子Ｄ ｘｌ乃至Ｄｘ
ｍ、端子Ｄｙｌ乃至Ｄｙｎ、及び高圧端子Ｈｖを介して
外部の電気回路と接続している。端子Ｄｘｌ乃至Ｄｘｍ
には、表示パネル内に設けられている電子源、即ち、Ｍ
行Ｎ列の行列状にマトリクス配線された表面伝導型電子
放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査
信号が印加される。
ｍ、端子Ｄｙｌ乃至Ｄｙｎ、及び高圧端子Ｈｖを介して
外部の電気回路と接続している。端子Ｄｘｌ乃至Ｄｘｍ
には、表示パネル内に設けられている電子源、即ち、Ｍ
行Ｎ列の行列状にマトリクス配線された表面伝導型電子
放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査
信号が印加される。
【０１１０】端子Ｄｙｌ乃至Ｄｙｎには、前記走査信号
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０ｋＶの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
により選択された一行の表面伝導型電子放出素子の各素
子の出力電子ビームを制御する為の変調信号が印加され
る。高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１
０ｋＶの直流電圧が供給されるが、これは表面伝導型電
子放出素子から放出される電子ビームに蛍光体を励起す
るのに十分なエネルギーを付与する為の加速電圧であ
る。
【０１１１】走査回路４２について説明する。同回路
は、内部にＭ個のスイッチング素子を備えたもので（図
中，ＳｌないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧源Ｖｘの出力電圧もしくは
Ｏ〔Ｖ〕（グランドレベル）のいずれか一方を選択し、
表示パネル４１の端子ＤｘｌないしＤｘｍと電気的に接
続される。Ｓｌ乃至Ｓｍの各スイッチング素子は、制御
回路４３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。
は、内部にＭ個のスイッチング素子を備えたもので（図
中，ＳｌないしＳｍで模式的に示している）ある。各ス
イッチング素子は、直流電圧源Ｖｘの出力電圧もしくは
Ｏ〔Ｖ〕（グランドレベル）のいずれか一方を選択し、
表示パネル４１の端子ＤｘｌないしＤｘｍと電気的に接
続される。Ｓｌ乃至Ｓｍの各スイッチング素子は、制御
回路４３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。
【０１１２】直流電圧源Ｖｘは、本例の場合には表面伝
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
導型電子放出素子の特性（電子放出しきい値電圧）に基
づき走査されていない素子に印加される駆動電圧が電子
放出しきい値電圧以下となるような一定電圧を出力する
よう設定されている。
【０１１３】制御回路４３は、外部より入力する画像信
号に基づいて適切な表示が行なわれるように各部の動作
を整合させる機能を有する。制御回路４３は、同期信号
分離回路４６より送られる同期信号Ｔｓｙｎｃに基づい
て、各部に対してＴｓｃａｎ及びＴｓｆｔ及びＴｍｒｙ
の各制御信号を発生する。
号に基づいて適切な表示が行なわれるように各部の動作
を整合させる機能を有する。制御回路４３は、同期信号
分離回路４６より送られる同期信号Ｔｓｙｎｃに基づい
て、各部に対してＴｓｃａｎ及びＴｓｆｔ及びＴｍｒｙ
の各制御信号を発生する。
【０１１４】同期信号分離回路４６は、外部から入力さ
れるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度
信号成分とを分離する為の回路で、一般的な周波数分離
（フィルター）回路等を用いて構成できる。同期信号分
離回路４６により分離された同期信号は、垂直同期信号
と水平同期信号より成るが、ここでは説明の便宜上Ｔｓ
ｙｎｃ信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。該ＤＡＴＡ信号はシフトレジスタ４４に入力され
る。
れるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度
信号成分とを分離する為の回路で、一般的な周波数分離
（フィルター）回路等を用いて構成できる。同期信号分
離回路４６により分離された同期信号は、垂直同期信号
と水平同期信号より成るが、ここでは説明の便宜上Ｔｓ
ｙｎｃ信号として図示した。前記テレビ信号から分離さ
れた画像の輝度信号成分は便宜上ＤＡＴＡ信号と表し
た。該ＤＡＴＡ信号はシフトレジスタ４４に入力され
る。
【０１１５】シフトレジスタ４４は、時系列的にシリア
ルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路４３より送られる制御信号Ｔｓｆｔに基づいて動作
する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ４４
のシフトクロックであるということもできる。）。シリ
アル／パラレル変換された画像１ライン分（電子放出素
子Ｎ素子分の駆動データに相当）のデータは、Ｉｄｌ乃
至ＩｄｎのＮ個の並列信号として前記シフトレジスタ４
４より出力される。
ルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎
にシリアル／パラレル変換するためのもので、前記制御
回路４３より送られる制御信号Ｔｓｆｔに基づいて動作
する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ４４
のシフトクロックであるということもできる。）。シリ
アル／パラレル変換された画像１ライン分（電子放出素
子Ｎ素子分の駆動データに相当）のデータは、Ｉｄｌ乃
至ＩｄｎのＮ個の並列信号として前記シフトレジスタ４
４より出力される。
【０１１６】ラインメモリ４５は、画像１ライン分のデ
ータを必要時間の間だけ記憶する為の記億装置であり、
制御回路４３より送られる制御信号Ｔｍｒｙに従って適
宜ＩｄＩ乃至Ｉｄｎの内容を記億する。記憶された内容
は、Ｉｄｌ乃至Ｉｄｎとして出力され、変調信号発生器
４７に入力される。
ータを必要時間の間だけ記憶する為の記億装置であり、
制御回路４３より送られる制御信号Ｔｍｒｙに従って適
宜ＩｄＩ乃至Ｉｄｎの内容を記億する。記憶された内容
は、Ｉｄｌ乃至Ｉｄｎとして出力され、変調信号発生器
４７に入力される。
【０１１７】変調信号発生器４７は、画像データＩｄｌ
乃至Ｉｄｎの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、瑞子Ｄｙ１乃至Ｄｙｎを通じて表示パネル４１内
の表面伝導型電子放出素子に印加される。
乃至Ｉｄｎの各々に応じて表面伝導型電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、瑞子Ｄｙ１乃至Ｄｙｎを通じて表示パネル４１内
の表面伝導型電子放出素子に印加される。
【０１１８】前述したように、本発明を適用可能な電子
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出闘値以下の電圧を印加しても電子放出は
生じないが、電子放出闘値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
放出素子は放出電流Ｉｅに対して以下の基本特性を有し
ている。即ち、電子放出には明確なしきい値電圧Ｖｔｈ
があり、Ｖｔｈ以上の電圧を印加された時のみ電子放出
が生じる。電子放出しきい値以上の電圧に対しては、素
子への印加電圧の変化に応じて放出電流も変化する。こ
のことから、本素子にパルス状の電圧を印加する場合、
例えば電子放出闘値以下の電圧を印加しても電子放出は
生じないが、電子放出闘値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。
【０１１９】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器４７として、一定の長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器４７として、一定の長さの電圧パル
スを発生し、入力されるデータに応じて適宜パルスの波
高値を変調するような電圧変調方式の回路を用いること
ができる。
【０１２０】パルス幅変調方式を実施するに際しては、
変調信号発生器４７として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。
変調信号発生器４７として、一定の波高値の電圧パルス
を発生し、入力されるデータに応じて適宜電圧パルスの
幅を変調するようなパルス幅変調方式の回路を用いるこ
とができる。
【０１２１】シフトレジスタ４４やラインメモリ４５
は、デジタル信号式のものをもアナログ信号式のものを
も採用できる。画像信号のシリアル／パラレル変換や記
憶が所定の速度で行なわれれば良いからである。
は、デジタル信号式のものをもアナログ信号式のものを
も採用できる。画像信号のシリアル／パラレル変換や記
憶が所定の速度で行なわれれば良いからである。
【０１２２】デジタル信号式を用いる場合には、同期信
号分離回路４６の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これには４６の出力部にＡ／Ｄ変換器
を設ければ良い。これに関連してラインメモリ４５の出
力信号がデジタル信号かアナログ信号かにより、変調信
号発生器４７に用いられる回路が若千異なったものとな
る。即ち、デジタル信号を用いた電圧変調方式の場合、
変調信号発生器４７には、例えばＤ／Ａ変換回路を用
い、必要に応じて増幅回路などを付加する。パルス幅変
調方式の場合、変調信号発生器４７には、例えば高速の
発振器および発振器の出力する波数を計数する計数器
（カウンタ）及ぴ計数器の出力値と前記メモリの出力値
を比較する比較器（コンパレータ）を組み合せた回路を
用いる。必要に応じて、比較器の出力するパルス幅変調
された変調信号を表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。
号分離回路４６の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これには４６の出力部にＡ／Ｄ変換器
を設ければ良い。これに関連してラインメモリ４５の出
力信号がデジタル信号かアナログ信号かにより、変調信
号発生器４７に用いられる回路が若千異なったものとな
る。即ち、デジタル信号を用いた電圧変調方式の場合、
変調信号発生器４７には、例えばＤ／Ａ変換回路を用
い、必要に応じて増幅回路などを付加する。パルス幅変
調方式の場合、変調信号発生器４７には、例えば高速の
発振器および発振器の出力する波数を計数する計数器
（カウンタ）及ぴ計数器の出力値と前記メモリの出力値
を比較する比較器（コンパレータ）を組み合せた回路を
用いる。必要に応じて、比較器の出力するパルス幅変調
された変調信号を表面伝導型電子放出素子の駆動電圧に
まで電圧増幅するための増幅器を付加することもでき
る。
【０１２３】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器４７には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採
用でき、必要に応じて表面伝導型電子放出素子の駆動電
圧まで電圧増幅するための増幅器を付加することもでき
る。
合、変調信号発生器４７には、例えばオペアンプなどを
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路などを付加することもできる。パルス幅変調方式の
場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採
用でき、必要に応じて表面伝導型電子放出素子の駆動電
圧まで電圧増幅するための増幅器を付加することもでき
る。
【０１２４】このような構成をとり得る本発明の画像表
示装置においては、各電子放出素子に、容器外端子Ｄｘ
１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加す
ることにより、電子放出が生ずる。高圧端子Ｈｖを介し
てメタルバック８５、あるいは透明電極（不図示）に高
圧を印加し、電子ビームを加速する。加速された電子
は、蛍光膜８４に衝突し、発光が生じて画像が形成され
る。
示装置においては、各電子放出素子に、容器外端子Ｄｘ
１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加す
ることにより、電子放出が生ずる。高圧端子Ｈｖを介し
てメタルバック８５、あるいは透明電極（不図示）に高
圧を印加し、電子ビームを加速する。加速された電子
は、蛍光膜８４に衝突し、発光が生じて画像が形成され
る。
【０１２５】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。
【０１２６】次に、はしご型配置の電子源及び画像形成
装置について図１５及び図１６を用いて説明する。
装置について図１５及び図１６を用いて説明する。
【０１２７】図１５は、はしご型配置の電子源の一例を
示す模式図である。図１５において、２１は電子源基
板、２４は電子放出素子である。２２、（Ｄｘｌ 〜Ｄｘ
１０）は、電子放出素子２４を接続するための（Ｘ方
向）配線である。電子放出素子２４は、基板２１上に、
Ｘ方向に並列に複数個配されている（これを素子行と呼
ぶ）。この素子行が複数個配されて、電子源を構成して
いる。各素子行の共通配線間に駆動電圧を印加すること
で、各素子行を独立に駆動させることができる。即ち、
電子ビームを放出させたい素子行には、電子放出しきい
値以上の電圧を、電子ビームを放出しない素子行には、
電子放出しきい値以下の電圧を印加する。また各素子行
間で隣接し合う配線、例えばＤｘ２とＤｘ３、Ｄｘ４と
Ｄｘ５、Ｄｘ６とＤｘ７、Ｄｘ８とＤｘ９をそれぞれ同
一配線とすることもできる。
示す模式図である。図１５において、２１は電子源基
板、２４は電子放出素子である。２２、（Ｄｘｌ 〜Ｄｘ
１０）は、電子放出素子２４を接続するための（Ｘ方
向）配線である。電子放出素子２４は、基板２１上に、
Ｘ方向に並列に複数個配されている（これを素子行と呼
ぶ）。この素子行が複数個配されて、電子源を構成して
いる。各素子行の共通配線間に駆動電圧を印加すること
で、各素子行を独立に駆動させることができる。即ち、
電子ビームを放出させたい素子行には、電子放出しきい
値以上の電圧を、電子ビームを放出しない素子行には、
電子放出しきい値以下の電圧を印加する。また各素子行
間で隣接し合う配線、例えばＤｘ２とＤｘ３、Ｄｘ４と
Ｄｘ５、Ｄｘ６とＤｘ７、Ｄｘ８とＤｘ９をそれぞれ同
一配線とすることもできる。
【０１２８】図１６は、はしご型配置の電子源を備えた
画像形成装置におけるパネル構造の一例を示す模式図で
ある。７１はグリッド電極、７２は電子が通過するため
空孔、７３はＤｘ１，Ｄｘ２，…Ｄｘｍよりなる容器外
瑞子である。７４は、グリッド電極７１と接統されたＧ
１，Ｇ２，…Ｇｎからなる容器外端子、２１は電子源基
板である。ここに示した面像形成装置と、図１０に示し
た単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板２１とフェースプレート３６の間にグリ
ッド電極７１を備えているか否かである。
画像形成装置におけるパネル構造の一例を示す模式図で
ある。７１はグリッド電極、７２は電子が通過するため
空孔、７３はＤｘ１，Ｄｘ２，…Ｄｘｍよりなる容器外
瑞子である。７４は、グリッド電極７１と接統されたＧ
１，Ｇ２，…Ｇｎからなる容器外端子、２１は電子源基
板である。ここに示した面像形成装置と、図１０に示し
た単純マトリクス配置の画像形成装置との大きな違い
は、電子源基板２１とフェースプレート３６の間にグリ
ッド電極７１を備えているか否かである。
【０１２９】グリッド電極７１は、表面伝導型放出素子
から放出された電子ビームを変調するためのものであ
り、はしご型配置の素子行と直交して設けられたストラ
イプ状の電極に電子ビームを通過させるため、各素子に
対応してｌ個ずつ円形の開口７２が設けられている。グ
リッドの形状や設置位置は図１６に示したものに限定さ
れるものではない。例えば、開口としてメッシュ状に多
数の通過口を設けることもでき、グリッドを表面伝導型
放出素子の周囲や近傍に設けることもできる。
から放出された電子ビームを変調するためのものであ
り、はしご型配置の素子行と直交して設けられたストラ
イプ状の電極に電子ビームを通過させるため、各素子に
対応してｌ個ずつ円形の開口７２が設けられている。グ
リッドの形状や設置位置は図１６に示したものに限定さ
れるものではない。例えば、開口としてメッシュ状に多
数の通過口を設けることもでき、グリッドを表面伝導型
放出素子の周囲や近傍に設けることもできる。
【０１３０】容器外瑞子７３及びグリッド容器外瑞子７
４は、不図示の制御回路と電気的に接続されている。
４は、不図示の制御回路と電気的に接続されている。
【０１３１】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。
つ順次駆動（走査）していくのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。
【０１３２】本発明の画像形成装置は、テレビジョン放
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
送の表示装置、テレビ会議システムやコンピューター等
の表示装置の他、感光性ドラム等を用いて構成された光
プリンターとしての画像形成装置等としても用いること
ができる。
【０１３３】
【実施例】以下に実施例を挙げて、本発明を詳述する。
【０１３４】（実施例１〜３，比較例１，２）本実施例
にて用いられる表面伝導型電子放出素子の構成は、図１
７（ａ）に模式的に示される。
にて用いられる表面伝導型電子放出素子の構成は、図１
７（ａ）に模式的に示される。
【０１３５】図１７（ａ）は、断面図であり、１は基
板、２，３は素子電極、４，５は導電性膜、６は電子散
乱面形成層、７は電子放出部である。
板、２，３は素子電極、４，５は導電性膜、６は電子散
乱面形成層、７は電子放出部である。
【０１３６】また、本実施例においては、電子散乱面形
成層６は導電性膜５上の第１の層８１と第２の層８２の
二層にて形成される。
成層６は導電性膜５上の第１の層８１と第２の層８２の
二層にて形成される。
【０１３７】以下に図１７（ａ）に示された表面伝導型
電子放出素子の製造方法について図１８（ａ）〜（ｆ）
に基づき説明する。
電子放出素子の製造方法について図１８（ａ）〜（ｆ）
に基づき説明する。
【０１３８】工程−ａ 中性洗剤、純水及び有機溶剤で洗浄した青板ガラス基板
１に、真空蒸着法により厚さＳｎｍのＴｉ、厚さ１００
ｎｍのＮｉを順次積層した。つづいて、フォトレジスト
（ＡＺ１３７０；ヘキスト社製）を塗布、べークしてレ
ジスト層を形成した後、フォトマスクを用いて露光、つ
づいて現像して素子電極２，３のパターンを形成した
後、Ｎｉ／Ｔｉ膜の不要な部分をウェットエッチングし
て除去し、素子電極２，３を形成した。素子電極の間隔
Ｇは３μｍ、電極長Ｗ（図１（ａ）を参照）は３００μ
ｍとした（図１８（ａ））。
１に、真空蒸着法により厚さＳｎｍのＴｉ、厚さ１００
ｎｍのＮｉを順次積層した。つづいて、フォトレジスト
（ＡＺ１３７０；ヘキスト社製）を塗布、べークしてレ
ジスト層を形成した後、フォトマスクを用いて露光、つ
づいて現像して素子電極２，３のパターンを形成した
後、Ｎｉ／Ｔｉ膜の不要な部分をウェットエッチングし
て除去し、素子電極２，３を形成した。素子電極の間隔
Ｇは３μｍ、電極長Ｗ（図１（ａ）を参照）は３００μ
ｍとした（図１８（ａ））。
【０１３９】工程−ｂ 真空蒸着法により、厚さ１００ｎｍのＣｒ膜を成膜し、
つづいてフォトレジスト（ＲＤ−２０００Ｎ−４１；日
立化成社製）を塗布、べーキングしてレジスト層を形成
後、フォトマスクを用いて露光、つづいて現像し、導電
性薄膜の形状に対応する開口を形成する。ウェットエッ
チングによりこの部分のＣｒ膜を除去した後、レジスト
層をアセトンで溶解して除去し、Ｃｒマスク８３を形成
する（図１８（ｂ））。
つづいてフォトレジスト（ＲＤ−２０００Ｎ−４１；日
立化成社製）を塗布、べーキングしてレジスト層を形成
後、フォトマスクを用いて露光、つづいて現像し、導電
性薄膜の形状に対応する開口を形成する。ウェットエッ
チングによりこの部分のＣｒ膜を除去した後、レジスト
層をアセトンで溶解して除去し、Ｃｒマスク８３を形成
する（図１８（ｂ））。
【０１４０】工程−ｃ Ｐｄアミン錯体の溶液（ｃｃｐ−４２３０；奥野製薬
（株）製）をスピンナーを用いて塗布、大気中３００℃
で１０分間焼成し、ＰｄＯ微粒子膜を形成する。つづい
てウェットエッチングによりＣｒマスク８３を除去、リ
フトオフにより、所望の形状の導電性薄膜８６を形成す
る（図１８（ｃ））。
（株）製）をスピンナーを用いて塗布、大気中３００℃
で１０分間焼成し、ＰｄＯ微粒子膜を形成する。つづい
てウェットエッチングによりＣｒマスク８３を除去、リ
フトオフにより、所望の形状の導電性薄膜８６を形成す
る（図１８（ｃ））。
【０１４１】工程−ｄ 図７に模式的に示した真空処理装置に上記素子を設置
し、真空容器１６内を排気して圧力を２．７×１０-3Ｐ
ａまで下げた後、素子電極２，３の間にパルス電圧を印
加し、導電性薄膜に通電して、フォーミング処理を行っ
た。
し、真空容器１６内を排気して圧力を２．７×１０-3Ｐ
ａまで下げた後、素子電極２，３の間にパルス電圧を印
加し、導電性薄膜に通電して、フォーミング処理を行っ
た。
【０１４２】フォーミング処理に用いた電圧波形は、図
６（ｂ）に模式的に示した、波高値の漸増する三角波パ
ルスで、Ｔｌ＝１ｍｓｅｃ．、Ｔ ２＝１０ｍｓｅｃ．と
した。波高値は、０．１Ｖステップで徐々に昇圧した。
なお、フォーミング処理の際、上記三角波パルスの間
に、波高値０．ｌＶの矩形波パルスを挿入して、これに
より抵抗値の測定を同時に行った。この値が１ＭΩを越
えたときにフォーミング処理を終了した。この結果、導
電性薄膜の一部に電子放出部７である亀裂が形成され、
導電性薄膜は、薄膜４と薄膜５に分割される（図１８
（ｄ））。
６（ｂ）に模式的に示した、波高値の漸増する三角波パ
ルスで、Ｔｌ＝１ｍｓｅｃ．、Ｔ ２＝１０ｍｓｅｃ．と
した。波高値は、０．１Ｖステップで徐々に昇圧した。
なお、フォーミング処理の際、上記三角波パルスの間
に、波高値０．ｌＶの矩形波パルスを挿入して、これに
より抵抗値の測定を同時に行った。この値が１ＭΩを越
えたときにフォーミング処理を終了した。この結果、導
電性薄膜の一部に電子放出部７である亀裂が形成され、
導電性薄膜は、薄膜４と薄膜５に分割される（図１８
（ｄ））。
【０１４３】工程−ｅ ＭＯＣＶＤ法により導電性薄膜５上に電子散乱面形成層
の第２の層８２を形成する。前記図７の真空容器１６内
で素子を１５０°Ｃに加熱し、波高値１６Ｖ、Ｔｌ＝ｌ
ｍｓｅｃ．，Ｔ２＝１０ｍｓｅｃの三角波パルス電圧を
印加する。真空容器１６内にソースガスとして物質源１
８からＬａ（Ｃ11Ｈ19Ｏ2）3を導入し、圧力が１０-2Ｐ
ａ〜数Ｐａとなるよう、バルブ１９を制御した。
の第２の層８２を形成する。前記図７の真空容器１６内
で素子を１５０°Ｃに加熱し、波高値１６Ｖ、Ｔｌ＝ｌ
ｍｓｅｃ．，Ｔ２＝１０ｍｓｅｃの三角波パルス電圧を
印加する。真空容器１６内にソースガスとして物質源１
８からＬａ（Ｃ11Ｈ19Ｏ2）3を導入し、圧力が１０-2Ｐ
ａ〜数Ｐａとなるよう、バルブ１９を制御した。
【０１４４】この処理を３０分継続して、Ｌａよりなる
電子散乱面形成層の第２の層８２が形成された。膜厚は
約７０ｎｍであった（図１８（ｅ））。
電子散乱面形成層の第２の層８２が形成された。膜厚は
約７０ｎｍであった（図１８（ｅ））。
【０１４５】工程−ｆ つづいて、電子散乱面形成層の第１の層８１を形成す
る。
る。
【０１４６】上記工程で導入したＬａ（Ｃ11Ｈ19Ｏ2）3
を排気した後、上記と同様のパルス電圧を印加し、（Ｃ
2Ｈ5）3Ｂを導入して、Ｂよりなる電子散乱面形成層の
第１の層を形成した。（図１８（ｆ））尚、本実施例に
おいては、上記パルス電圧の印加による処理時間を調節
して、Ｂよりなる電子散乱面形成層の第１の層の厚さ
が、３ｎｍ，５ｎｍ，ｌ０ｎｍの素子を作成し、それぞ
れ実施例１，２，３とした。また、比較のため、工程−
ｅまで上記と同様に行い、通常の活性化処理を行った素
子を比較例１とした。また工程−ｆにおいて第１層の厚
さが２０ｎｍとなるように素子を作成し比較例２とし
た。
を排気した後、上記と同様のパルス電圧を印加し、（Ｃ
2Ｈ5）3Ｂを導入して、Ｂよりなる電子散乱面形成層の
第１の層を形成した。（図１８（ｆ））尚、本実施例に
おいては、上記パルス電圧の印加による処理時間を調節
して、Ｂよりなる電子散乱面形成層の第１の層の厚さ
が、３ｎｍ，５ｎｍ，ｌ０ｎｍの素子を作成し、それぞ
れ実施例１，２，３とした。また、比較のため、工程−
ｅまで上記と同様に行い、通常の活性化処理を行った素
子を比較例１とした。また工程−ｆにおいて第１層の厚
さが２０ｎｍとなるように素子を作成し比較例２とし
た。
【０１４７】上記各素子を図７の装置により駆動し、こ
のときの各素子の電子放出特性の測定を行った。素子電
極２側が低電位側、素子電極３側が高電位側、（従っ
て、導電性膜４側が低電位側、電子散乱面形成層６を設
けた導電性膜５側が高電位側）となるように、パルス電
圧を印加した。印加したパルス電圧は波高値１６Ｖであ
る。素子とアノードの距離Ｈは４ｍｍ、素子とアノード
との電位差は１ｋＶとした。測定された放出電流Ｉｅ、
素子電流Ｉｆ及び電子放出効率η＝Ｉｅ／Ｉｆは表１に
示す通りである。
のときの各素子の電子放出特性の測定を行った。素子電
極２側が低電位側、素子電極３側が高電位側、（従っ
て、導電性膜４側が低電位側、電子散乱面形成層６を設
けた導電性膜５側が高電位側）となるように、パルス電
圧を印加した。印加したパルス電圧は波高値１６Ｖであ
る。素子とアノードの距離Ｈは４ｍｍ、素子とアノード
との電位差は１ｋＶとした。測定された放出電流Ｉｅ、
素子電流Ｉｆ及び電子放出効率η＝Ｉｅ／Ｉｆは表１に
示す通りである。
【０１４８】測定終了後、走査電子顕微鏡（ＳＥＭ）で
観察したところ、実施例３では電子散乱面形成層が比較
的連続な積層構造であったが、実施例ｌでは不連続な積
層構造となっていた。
観察したところ、実施例３では電子散乱面形成層が比較
的連続な積層構造であったが、実施例ｌでは不連続な積
層構造となっていた。
【０１４９】又、実施例１〜３の各素子は、その電子放
出部７からの距離Ｌ（図１７（ａ））が５０μｍ程度の
所まで、電子散乱面形成層６が形成されていた。
出部７からの距離Ｌ（図１７（ａ））が５０μｍ程度の
所まで、電子散乱面形成層６が形成されていた。
【０１５０】表１
【０１５１】
【実施例４〜６】本実施例にて用いられる表面伝導型電
子放出素子の構成は（図１７（ｃ））に模式的に示され
る。本実施例にて用いられる表面伝導型電子放出素子の
製造方法は実施例１の工程−ａ〜ｄと同様の工程により
フォーミング処理まで行った後、以下の工程を施す。
子放出素子の構成は（図１７（ｃ））に模式的に示され
る。本実施例にて用いられる表面伝導型電子放出素子の
製造方法は実施例１の工程−ａ〜ｄと同様の工程により
フォーミング処理まで行った後、以下の工程を施す。
【０１５２】工程−ｅ ＭＯＣＶＤ法により両方の導電性薄膜４，５上にＬａの
薄膜８３，８２を形成する。
薄膜８３，８２を形成する。
【０１５３】真空容器１６内で素子を１５０℃に加熱
し、図６（ｃ）に示すような、１パルス毎にパルスの極
性が反転する、両極性の三角波パルス電圧を印加する。
波高値１６Ｖ、Ｔｌ＝ｌｍｓｅｃ．，Ｔ２＝１０ｍｓｅ
ｃとした。真空容器１６内にソースガスとして物質源１
８からＬａ（Ｃ11Ｈ19Ｏ2）3を導入し、圧力が１０-2Ｐ
ａ〜数Ｐａとなるよう、バルブ１９を制御した。
し、図６（ｃ）に示すような、１パルス毎にパルスの極
性が反転する、両極性の三角波パルス電圧を印加する。
波高値１６Ｖ、Ｔｌ＝ｌｍｓｅｃ．，Ｔ２＝１０ｍｓｅ
ｃとした。真空容器１６内にソースガスとして物質源１
８からＬａ（Ｃ11Ｈ19Ｏ2）3を導入し、圧力が１０-2Ｐ
ａ〜数Ｐａとなるよう、バルブ１９を制御した。
【０１５４】この処理を３０分継続して、Ｌａ薄膜が両
方の導電性薄膜４，５上に形成された。膜厚は約４０ｎ
ｍであった。
方の導電性薄膜４，５上に形成された。膜厚は約４０ｎ
ｍであった。
【０１５５】工程−ｆ 実施例１の工程−ｆと同様にして、一方の導電性薄膜５
上に、さらにＢよりなる電子散乱面形成層の第１の層８
１を形成した。処理時問を変えてＢの膜厚を調整、膜厚
３ｎｍ，５ｎｍ，１０ｎｍの素子を作成し、それぞれ実
施例４，５，６とした。
上に、さらにＢよりなる電子散乱面形成層の第１の層８
１を形成した。処理時問を変えてＢの膜厚を調整、膜厚
３ｎｍ，５ｎｍ，１０ｎｍの素子を作成し、それぞれ実
施例４，５，６とした。
【０１５６】上記各素子を図７の装置により実施例１〜
３と同様の条件にて駆動し、このときの各素子の電子放
出特性の測定を行った。この際、素子電極２側が低電位
側、素子電極３側が高電位側、（従って、Ｌａ薄膜８３
が形成された導電性膜４側が低電位側、Ｌａ薄膜の第２
の層８２及びＢの第１の層８１よりなる電子散乱面形成
層６を設けた導電性膜５側が高電位側）となるように、
パルス電圧を印加した。
３と同様の条件にて駆動し、このときの各素子の電子放
出特性の測定を行った。この際、素子電極２側が低電位
側、素子電極３側が高電位側、（従って、Ｌａ薄膜８３
が形成された導電性膜４側が低電位側、Ｌａ薄膜の第２
の層８２及びＢの第１の層８１よりなる電子散乱面形成
層６を設けた導電性膜５側が高電位側）となるように、
パルス電圧を印加した。
【０１５７】尚、上記素子において、Ｌａ薄膜８３は低
仕事関数層として機能する。表２に測定結果を示す。
又、ＳＥＭにて観察したところ、実施例４〜６の各素子
は、その電子放出部７からの距離Ｌ（図１７（ｃ））が
５０μｍ程度の所まで、電子散乱面形成層６が形成され
ていた。
仕事関数層として機能する。表２に測定結果を示す。
又、ＳＥＭにて観察したところ、実施例４〜６の各素子
は、その電子放出部７からの距離Ｌ（図１７（ｃ））が
５０μｍ程度の所まで、電子散乱面形成層６が形成され
ていた。
【０１５８】表２
【０１５９】
【実施例７〜１２】電子散乱面形成層６の第１の層８１
をＳｉにより、第２の層８２をＬａにより形成し、その
他は実施例１〜６と各々同様の工程により素子を作成
し、それぞれの実施例７〜１２とした。尚、Ｓｉのソー
スガスはＳｉＨ4を用いた。
をＳｉにより、第２の層８２をＬａにより形成し、その
他は実施例１〜６と各々同様の工程により素子を作成
し、それぞれの実施例７〜１２とした。尚、Ｓｉのソー
スガスはＳｉＨ4を用いた。
【０１６０】
【実施例１３〜２４】電子散乱面形成層６の第１の層８
１をＢ、第２の層８２をＳｃにより形成し、その他は実
施例１〜６と同様の工程により素子を作成し、それぞれ
実施例１３〜１８とした。また、第１の層８１をＳｉ、
第２の層８２をＳｃにより形成し、その他は実施例１〜
６と同様の工程により素子を作成し、それぞれ実施例１
９〜２４とした。尚、ＳｉのソースガスはＳｉＨ4を用
い、Ｓｃのソースガスは、Ｓｃ（Ｃ11Ｈ19Ｏ2）3を用い
た。
１をＢ、第２の層８２をＳｃにより形成し、その他は実
施例１〜６と同様の工程により素子を作成し、それぞれ
実施例１３〜１８とした。また、第１の層８１をＳｉ、
第２の層８２をＳｃにより形成し、その他は実施例１〜
６と同様の工程により素子を作成し、それぞれ実施例１
９〜２４とした。尚、ＳｉのソースガスはＳｉＨ4を用
い、Ｓｃのソースガスは、Ｓｃ（Ｃ11Ｈ19Ｏ2）3を用い
た。
【０１６１】
【実施例２５〜４８】電子散乱面形成層６の第１の層８
１をＢ、第２の層８２をＳｒにより形成し、その他は実
施例１〜６と同様の工程により素子を作成し、それぞれ
実施例２５〜３０とした。尚、Ｓｒのソースガスは、Ｓ
ｒ（Ｃ11Ｈ19Ｏ2）3を用いた。
１をＢ、第２の層８２をＳｒにより形成し、その他は実
施例１〜６と同様の工程により素子を作成し、それぞれ
実施例２５〜３０とした。尚、Ｓｒのソースガスは、Ｓ
ｒ（Ｃ11Ｈ19Ｏ2）3を用いた。
【０１６２】また、第１の層８１をＳｉ、第２の層８２
をＳｒにより形成し、その他は実施例１〜６と同様の工
程により素子を作成し、それぞれ実施例３１〜３６とし
た。尚、ＳｉのソースガスはＳｉＨ4を用い、Ｓｒのソ
ースガスは、Ｓｒ（Ｃ11Ｈ19Ｏ2）3を用いた。
をＳｒにより形成し、その他は実施例１〜６と同様の工
程により素子を作成し、それぞれ実施例３１〜３６とし
た。尚、ＳｉのソースガスはＳｉＨ4を用い、Ｓｒのソ
ースガスは、Ｓｒ（Ｃ11Ｈ19Ｏ2）3を用いた。
【０１６３】さらに、第２の層８２をＢａにより形成
し、他は上記実施例２５〜３６と同様の素子を作成し、
それぞれ実施例３７〜４８とした。尚、Ｂａのソースガ
スは、Ｂａ（Ｃ11Ｈ19Ｏ2）3を用いた。
し、他は上記実施例２５〜３６と同様の素子を作成し、
それぞれ実施例３７〜４８とした。尚、Ｂａのソースガ
スは、Ｂａ（Ｃ11Ｈ19Ｏ2）3を用いた。
【０１６４】以上の実施例７〜４８の各素子を図７の装
置により、実施例１〜３と同様の条件にて駆動し、この
ときの各素子の電子放出特性を前述と同様の方法で測定
した。この際、素子電極２側が低電位側、素子電極３側
が高電位側、（従って、電子散乱面形成層６を設けた導
電性膜５側が高電位側）となるように、パルス電圧を印
加し、結果は表３に示す。
置により、実施例１〜３と同様の条件にて駆動し、この
ときの各素子の電子放出特性を前述と同様の方法で測定
した。この際、素子電極２側が低電位側、素子電極３側
が高電位側、（従って、電子散乱面形成層６を設けた導
電性膜５側が高電位側）となるように、パルス電圧を印
加し、結果は表３に示す。
【０１６５】表３において、「タイプ１」は、高電位側
に電子散乱面形成層を有し、低電位側の低仕事関数層は
有しないタイプ。「タイプ２」は、高電位側の電子散乱
面形成層、低電位側の低仕事関数層の両方を有するタイ
プである。
に電子散乱面形成層を有し、低電位側の低仕事関数層は
有しないタイプ。「タイプ２」は、高電位側の電子散乱
面形成層、低電位側の低仕事関数層の両方を有するタイ
プである。
【０１６６】尚、上記各実施例の素子について、測定終
丁後、走査電子顕微鏡（ＳＥＭ）により観察したとこ
ろ、電子放出部からの距離Ｌが５０μｍ程度の所まで、
電子散乱面形成層６が形成されているのが観察された。
丁後、走査電子顕微鏡（ＳＥＭ）により観察したとこ
ろ、電子放出部からの距離Ｌが５０μｍ程度の所まで、
電子散乱面形成層６が形成されているのが観察された。
【０１６７】表３
【０１６８】（実施例４９〜５１，比較例３〜５）本実
施例にて用いられる表面伝導型電子放出素子の構成は、
図１７（ｂ）に模式的に示される。
施例にて用いられる表面伝導型電子放出素子の構成は、
図１７（ｂ）に模式的に示される。
【０１６９】本実施例においては、電子散乱面形成層６
は一層にて形成される。
は一層にて形成される。
【０１７０】以下に図１７（ｂ）に示された表面伝導型
電子放出素子の製造方法について説明する。
電子放出素子の製造方法について説明する。
【０１７１】先ず、実施例１の工程ａ 〜ｃと同様な工程
を行う。以降の工程を図２０（ａ） 〜（ｃ）を用いて説
明する。
を行う。以降の工程を図２０（ａ） 〜（ｃ）を用いて説
明する。
【０１７２】工程−ｄ 高周波スパッタリング法により、一方の素子電極３上の
導電性薄膜８６の上にＢ薄膜８５ａを形成する。膜厚は
約３ｎｍとなるよう制御した。この際、素子にメタルマ
スクを被せて、Ｂ薄膜８５ａの外部端子と素子電極間隙
の中央部との距離Ｌ′（電子散乱面形成層の長さＬにほ
ぼ等しくなる）が所望サイズとなるようにする（図２０
（ａ））。
導電性薄膜８６の上にＢ薄膜８５ａを形成する。膜厚は
約３ｎｍとなるよう制御した。この際、素子にメタルマ
スクを被せて、Ｂ薄膜８５ａの外部端子と素子電極間隙
の中央部との距離Ｌ′（電子散乱面形成層の長さＬにほ
ぼ等しくなる）が所望サイズとなるようにする（図２０
（ａ））。
【０１７３】工程−ｅ 図７の真空処理装置に上記素子を設置し、実施例ｌの工
程−ｄと同様の手法でフォーミング処理を行い、電子放
出部７を形成する（図２０（ｂ））。
程−ｄと同様の手法でフォーミング処理を行い、電子放
出部７を形成する（図２０（ｂ））。
【０１７４】工程−ｆ 実施例１の、工程−ｅと同様の手法で電子放出部７とＢ
薄膜８５ａとの間に、新たにＢ薄膜８５ｂを堆積させ
る。この処理のためのパルス電圧の印加を１０分間行っ
た後、処理を終了した。この処理時間１０分間は、Ｂが
電子放出部と工程−ｄで形成したＢ薄膜８５ａの間に厚
さ３〜５ｎｍで堆積するように予め求めた時間である。
工程−ｄにおいて形成されたＢ膜８５ａ上にも若千のＢ
が新たに堆積すると思われるが、Ｂ膜の厚さが６ｎｍを
超える部分はない（図２０（ｃ））。
薄膜８５ａとの間に、新たにＢ薄膜８５ｂを堆積させ
る。この処理のためのパルス電圧の印加を１０分間行っ
た後、処理を終了した。この処理時間１０分間は、Ｂが
電子放出部と工程−ｄで形成したＢ薄膜８５ａの間に厚
さ３〜５ｎｍで堆積するように予め求めた時間である。
工程−ｄにおいて形成されたＢ膜８５ａ上にも若千のＢ
が新たに堆積すると思われるが、Ｂ膜の厚さが６ｎｍを
超える部分はない（図２０（ｃ））。
【０１７５】以上の工程により所定長さＬの電子散乱面
形成層６を得ることで、長さＬがそれぞれ異なる複数の
素子を作成した。
形成層６を得ることで、長さＬがそれぞれ異なる複数の
素子を作成した。
【０１７６】尚、以下の表４の比較例中、比較例３は、
上記の工程−ｄを省略し、上記の工程−ｆのみで電子散
乱面形成層であるＢ層を形成した素子である。
上記の工程−ｄを省略し、上記の工程−ｆのみで電子散
乱面形成層であるＢ層を形成した素子である。
【０１７７】以上の様にして作成した各素子を図７の装
置により駆動し、このときの各素子の電子放出特性の測
定を行った。素子とアノード電極の距離はＨ＝４ｍｍと
し、素子に対するアノード電位はＶａ＝ｌｋＶとした。
素子に印加した電圧は、波高値１６Ｖの矩形波パルス
で、パルス幅Ｔｌ＝１．０ｍｓｅｃ、パルス間隔Ｔ２＝
１６．７ｍｓｅｃ．とした。
置により駆動し、このときの各素子の電子放出特性の測
定を行った。素子とアノード電極の距離はＨ＝４ｍｍと
し、素子に対するアノード電位はＶａ＝ｌｋＶとした。
素子に印加した電圧は、波高値１６Ｖの矩形波パルス
で、パルス幅Ｔｌ＝１．０ｍｓｅｃ、パルス間隔Ｔ２＝
１６．７ｍｓｅｃ．とした。
【０１７８】又、上記素子への電圧の印加は、素子電極
２側が低電位側、素子電極３側が高電位側、（従って、
電子散乱面形成層６を設けた導電性膜５側が高電位側）
となるように行われた。
２側が低電位側、素子電極３側が高電位側、（従って、
電子散乱面形成層６を設けた導電性膜５側が高電位側）
となるように行われた。
【０１７９】表４に上記評価の結果を示す。表４
【０１８０】尚、上記のＬの値は、測定終了後、走査電
子顕微鏡（ＳＥＭ）による観察で確認した。また、上記
素子の駆動条件においては、前記数式（１）の右辺の値
は約２０μｍである。Ｌが２０μｍより小さい比較例３
〜５に比べ、実施例４９〜５１では、顕著な電子放出効
率の向上の効果が得られることがわかった。
子顕微鏡（ＳＥＭ）による観察で確認した。また、上記
素子の駆動条件においては、前記数式（１）の右辺の値
は約２０μｍである。Ｌが２０μｍより小さい比較例３
〜５に比べ、実施例４９〜５１では、顕著な電子放出効
率の向上の効果が得られることがわかった。
【０１８１】
【実施例５２】本実施例にて用いられる表面伝導型電子
放出素子の構成は、図１９（断面図）に模式的に示され
る。尚、図１９において、不図示ではあるが、電子散乱
面形成層６は、実施例１と同様に、図１７（ａ）に示さ
れる如く、Ｌａの第２の層８２とＢの第１の層８１より
構成されている。
放出素子の構成は、図１９（断面図）に模式的に示され
る。尚、図１９において、不図示ではあるが、電子散乱
面形成層６は、実施例１と同様に、図１７（ａ）に示さ
れる如く、Ｌａの第２の層８２とＢの第１の層８１より
構成されている。
【０１８２】本実施例にて用いられる表面伝導型電子放
出素子の製造方法は、先ず、実施例１の工程ａ 〜ｆを同
様に行った後、更に次の工程−ｇを行う方法とした。
出素子の製造方法は、先ず、実施例１の工程ａ 〜ｆを同
様に行った後、更に次の工程−ｇを行う方法とした。
【０１８３】工程−ｇ 真空容器１６内を再度排気した後、Ｗ（ＣＯ ）6を導入
する。分圧は、１．３×１０-1Ｐａとなるよう制御し
た。次に実施例１での工程−ｆとは極性を反転させたパ
ルス電圧を５分間印加し、Ｗを導電性薄膜４の電子放出
部７近傍の部分に堆積させ、高融点材層８４を形成し
た。
する。分圧は、１．３×１０-1Ｐａとなるよう制御し
た。次に実施例１での工程−ｆとは極性を反転させたパ
ルス電圧を５分間印加し、Ｗを導電性薄膜４の電子放出
部７近傍の部分に堆積させ、高融点材層８４を形成し
た。
【０１８４】上記素子を実施例１と同様の条件にて駆動
し、その電子放出特性の測定を行った。
し、その電子放出特性の測定を行った。
【０１８５】尚、素子への電圧の印加は、実施例１と同
様に、素子電極２側が低電位側、素子電極３側が高電位
側、（従って、電子散乱面形成層６を設けた導電性膜５
側が高電位側）となるように、行われた。
様に、素子電極２側が低電位側、素子電極３側が高電位
側、（従って、電子散乱面形成層６を設けた導電性膜５
側が高電位側）となるように、行われた。
【０１８６】又、ＳＥＭにて素子表面を観察したとこ
ろ、電子散乱面形成層６は、距離Ｌ（図１９）が５０μ
ｍ程度の所まで、形成されていた。
ろ、電子散乱面形成層６は、距離Ｌ（図１９）が５０μ
ｍ程度の所まで、形成されていた。
【０１８７】本実施例においては、Ｉｅ＝６．２μＡ，
Ｉｆ＝２．５ｍＡ，η＝０．２５％であった。先述の実
施例１と比べ、Ｉｅはやや減少しているが、電子放出効
率は同じ値である。
Ｉｆ＝２．５ｍＡ，η＝０．２５％であった。先述の実
施例１と比べ、Ｉｅはやや減少しているが、電子放出効
率は同じ値である。
【０１８８】この後、本実施例と、実施例１の素子につ
いて、連続的に電子放出を行わせ、放出電流Ｉｅの経時
変化を観測したところ、本実施例の方が放出電流Ｉｅの
低下が小さかった。
いて、連続的に電子放出を行わせ、放出電流Ｉｅの経時
変化を観測したところ、本実施例の方が放出電流Ｉｅの
低下が小さかった。
【０１８９】これは電子放出部近傍における、ジュール
熱などによる低電位側導電性薄膜２の微少な変形が、高
融点材の形成により抑制されるためと推測している。
熱などによる低電位側導電性薄膜２の微少な変形が、高
融点材の形成により抑制されるためと推測している。
【０１９０】
【実施例５３】本実施例は、上記実施例１の素子と類似
の表面伝導型電子放出素子を多数基板上に配置し、マト
リクス状に配線した電子源の例である。配置した電子源
は、Ｘ方向に３００素子、Ｙ方向に１００素子である。
の表面伝導型電子放出素子を多数基板上に配置し、マト
リクス状に配線した電子源の例である。配置した電子源
は、Ｘ方向に３００素子、Ｙ方向に１００素子である。
【０１９１】電子源の―部の平面図を図２１に示す。ま
た図中のＡ―Ａ′断面図を図２２に、製造手順を図２３
及び図２４に示す。
た図中のＡ―Ａ′断面図を図２２に、製造手順を図２３
及び図２４に示す。
【０１９２】ここで１は基板、２２はＸ方向配線（下配
線）、２３はＹ方向配線（上配線）、２，３は素子電
極、８６はパターニングされた導電性簿膜で、図を簡潔
にするため低電位側導電性薄膜、高電位側導電性薄膜、
電子放出部、電子散乱面形成層を省略してひとまとめに
表したものである。８７は層間絶縁層、８８は素子電極
３と下配線２２の電気的接続のためのコンタクトホール
である。
線）、２３はＹ方向配線（上配線）、２，３は素子電
極、８６はパターニングされた導電性簿膜で、図を簡潔
にするため低電位側導電性薄膜、高電位側導電性薄膜、
電子放出部、電子散乱面形成層を省略してひとまとめに
表したものである。８７は層間絶縁層、８８は素子電極
３と下配線２２の電気的接続のためのコンタクトホール
である。
【０１９３】次に製造方法を図２３及び図２４を使って
工程順に従って具体的に説明する。
工程順に従って具体的に説明する。
【０１９４】工程−Ａ 清浄化した青板ガラス上に厚さ０．５μｍのシリコン酸
化膜をスパッタ法で形成した基板１上に、真空蒸着法に
より、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次
積層した後、フォトレジスト（ＡＺ１３７０・ヘキスト
社製）をスピンナーにより回転塗布し、ベークした後、
フォトマスク像を露光、現像してＸ方向配線（下配線）
のパターンを形成し、Ａｕ／Ｃｒ堆積膜をウェットエッ
チングしたのちレジストパターンを除去して所望の形状
のＸ方向配線（下配線）２２を形成した（図２３
（Ａ））。
化膜をスパッタ法で形成した基板１上に、真空蒸着法に
より、厚さ５ｎｍのＣｒ、厚さ６００ｎｍのＡｕを順次
積層した後、フォトレジスト（ＡＺ１３７０・ヘキスト
社製）をスピンナーにより回転塗布し、ベークした後、
フォトマスク像を露光、現像してＸ方向配線（下配線）
のパターンを形成し、Ａｕ／Ｃｒ堆積膜をウェットエッ
チングしたのちレジストパターンを除去して所望の形状
のＸ方向配線（下配線）２２を形成した（図２３
（Ａ））。
【０１９５】工程−Ｂ 次に厚さ１．０μｍのシリコン酸化膜からなる、層間絶
縁層８７をＲＦスパッタ法により堆積した（図２３
（Ｂ））。
縁層８７をＲＦスパッタ法により堆積した（図２３
（Ｂ））。
【０１９６】工程−Ｃ 工程−Ｂで堆積したシリコン酸化膜にコンタクトホール
８８を形成するためのホトレジストパターンを形成し、
これをマスクとして層間絶緑層８７をエッチングしてコ
ンタクトホール８８を形成した。エツチングはＣＦ4と
Ｈ2ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法によった（図２３（Ｃ））。
８８を形成するためのホトレジストパターンを形成し、
これをマスクとして層間絶緑層８７をエッチングしてコ
ンタクトホール８８を形成した。エツチングはＣＦ4と
Ｈ2ガスを用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ
Ｅｔｃｈｉｎｇ）法によった（図２３（Ｃ））。
【０１９７】工程−Ｄ その後、素子電極２，３と素子電極間ギャップＧとなる
べきパターンをホトレジスト（ＲＤ−２０００Ｎ−４１
・日立化成社製）で形成し、真空蒸着法により、厚さ５
ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。フ
ォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ
堆積膜をリフトオフし、素子電極間隔Ｇ＝３μｍ、幅Ｗ
ｌ＝３００μｍの素子電極２，３ を形成した（図２３
（Ｄ））。
べきパターンをホトレジスト（ＲＤ−２０００Ｎ−４１
・日立化成社製）で形成し、真空蒸着法により、厚さ５
ｎｍのＴｉ、厚さ１００ｎｍのＮｉを順次堆積した。フ
ォトレジストパターンを有機溶剤で溶解し、Ｎｉ／Ｔｉ
堆積膜をリフトオフし、素子電極間隔Ｇ＝３μｍ、幅Ｗ
ｌ＝３００μｍの素子電極２，３ を形成した（図２３
（Ｄ））。
【０１９８】工程−Ｅ コンタクトホール８８部分以外にレジストパターンを形
成し、真空蒸着により厚さ５のＴｉ、厚さ５００ｎｍの
Ａｕを順次堆積した。リフトオフにより不要な部分を除
去することにより、コンタクトホールを埋め込んだ（図
２４（Ｅ））。
成し、真空蒸着により厚さ５のＴｉ、厚さ５００ｎｍの
Ａｕを順次堆積した。リフトオフにより不要な部分を除
去することにより、コンタクトホールを埋め込んだ（図
２４（Ｅ））。
【０１９９】工程−Ｆ Ｙ方向配線（上配線）のホトレジストパターン（ネガパ
ターン）を形成した後、厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次真空蒸着により堆積し、リフトオフに
より不要な部分を除去して、所望の形状のＹ方向配線
（上配線）２３を形成した（図２４（Ｆ））。
ターン）を形成した後、厚さ５ｎｍのＴｉ、厚さ５００
ｎｍのＡｕを順次真空蒸着により堆積し、リフトオフに
より不要な部分を除去して、所望の形状のＹ方向配線
（上配線）２３を形成した（図２４（Ｆ））。
【０２００】工程−Ｇ 次に、膜厚３０ｎｍのＣｒ膜８９を真空蒸着により堆
積、導電性薄膜８６の形状の開口部を有するようにパタ
ーニングし、その上にＰｄアミン錯体溶液（ｃｃｐ４２
３０）をスピンナーにより回転塗布、３００℃ｌ２分間
の加熱焼成処理を施してＰｄＯ微粒子よりなる導電性薄
膜９０を形成した。この膜の膜厚は７Ｏｎｍ、であった
（図２４（Ｇ））。
積、導電性薄膜８６の形状の開口部を有するようにパタ
ーニングし、その上にＰｄアミン錯体溶液（ｃｃｐ４２
３０）をスピンナーにより回転塗布、３００℃ｌ２分間
の加熱焼成処理を施してＰｄＯ微粒子よりなる導電性薄
膜９０を形成した。この膜の膜厚は７Ｏｎｍ、であった
（図２４（Ｇ））。
【０２０１】工程−Ｈ Ｃｒ膜８９をエッチャントを用いてウェットエッチング
してＰｄＯ微粒子よりなる導電性膜８５の不要部分とと
もに除去し、所望の形状の導電性薄膜８６を形成した。
その抵抗値は平均でＲｓの値は４×１０4Ω／□であっ
た（図２４（Ｈ））。
してＰｄＯ微粒子よりなる導電性膜８５の不要部分とと
もに除去し、所望の形状の導電性薄膜８６を形成した。
その抵抗値は平均でＲｓの値は４×１０4Ω／□であっ
た（図２４（Ｈ））。
【０２０２】工程−Ｉ 以下の工程は、図１０及び図１１を参照しながら説明す
る。
る。
【０２０３】電子源基板２１をリアプレート３１上に固
定した後、基板２１の５ｍｍ上方に、フェースプレート
３６（ガラス基板３３の内面に蛍光膜３４とメタルバッ
ク３５が形成されて構成される）を支持枠３２を介し配
置し、フエースプレート３６、支持枠３２、リアプレー
ト３１の接合部にフリットガラスを塗布し、大気中４０
０℃で１０分焼成して封着した。またリアプレート３１
への基板２１の固定もフリットガラスで行った。
定した後、基板２１の５ｍｍ上方に、フェースプレート
３６（ガラス基板３３の内面に蛍光膜３４とメタルバッ
ク３５が形成されて構成される）を支持枠３２を介し配
置し、フエースプレート３６、支持枠３２、リアプレー
ト３１の接合部にフリットガラスを塗布し、大気中４０
０℃で１０分焼成して封着した。またリアプレート３１
への基板２１の固定もフリットガラスで行った。
【０２０４】蛍光膜３４は、モノクロームの場合は蛍光
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプ３８を形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜３９を作製し
た。ブラックストライプの材料として通常良く用いられ
ている黒鉛を主成分とする材料を用いた。ガラス基板３
３に蛍光体を塗布する方法はスラリー法を用いた。
体のみから成るが、本実施例では蛍光体はストライプ形
状を採用し、先にブラックストライプ３８を形成し、そ
の間隙部に各色蛍光体を塗布し、蛍光膜３９を作製し
た。ブラックストライプの材料として通常良く用いられ
ている黒鉛を主成分とする材料を用いた。ガラス基板３
３に蛍光体を塗布する方法はスラリー法を用いた。
【０２０５】また、蛍光膜３４の内面側にはメタルバッ
ク３５が設けられる。メタルパック３５は、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着するこ
とで作製した。
ク３５が設けられる。メタルパック３５は、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着するこ
とで作製した。
【０２０６】フェースプレート３６には、更に蛍光膜３
４の導伝性を高めるため、蛍光膜３４の外面側に透明電
極が設けられる場合もあるが、本実施例では、メタルバ
ックのみで十分な導伝性が得られたので省略した。
４の導伝性を高めるため、蛍光膜３４の外面側に透明電
極が設けられる場合もあるが、本実施例では、メタルバ
ックのみで十分な導伝性が得られたので省略した。
【０２０７】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
蛍光体と電子放出素子とを対応させなくてはいけないた
め、十分な位置合わせを行った。
【０２０８】工程−Ｊ この素子を図１３の真空処理装置にセットし、真空チャ
ンバー５３内を排気し圧力を２．６×１０-3Ｐａ以下と
した。フォーミング処理に用いた配線方法を図２５に示
す。９１はパルス発生器でこれにより発生したパルス
は、ライン選択部により選択されたＸ方向配線２２の内
のいずれかに印加される。両者は制御部９３により制御
される。電子源９４のＹ方向配線２３は、共通結線され
グランドに接続される。図中太い線はコントロールライ
ン、細い線は配線を示す。印加した電圧パルスの波形
は、図６（ｂ）に示した波高値の漸増する三角波パルス
である。実施例１の場合と同様に三角波パルスのインタ
ーバルに波高値０．１Ｖの矩形波パルスを挿入して、各
素子行の抵抗値を求め、これが３．３ｋΩ（１素子あた
り１ＭΩに相当）を越えたところで、そのラインのフォ
ーミングを終了し、ライン選択部のスウィッチを切り替
え、次のラインの処理に移った。フォーミング終了時の
パルス波高値は、いずれのラインでも約７．０Ｖであっ
た。
ンバー５３内を排気し圧力を２．６×１０-3Ｐａ以下と
した。フォーミング処理に用いた配線方法を図２５に示
す。９１はパルス発生器でこれにより発生したパルス
は、ライン選択部により選択されたＸ方向配線２２の内
のいずれかに印加される。両者は制御部９３により制御
される。電子源９４のＹ方向配線２３は、共通結線され
グランドに接続される。図中太い線はコントロールライ
ン、細い線は配線を示す。印加した電圧パルスの波形
は、図６（ｂ）に示した波高値の漸増する三角波パルス
である。実施例１の場合と同様に三角波パルスのインタ
ーバルに波高値０．１Ｖの矩形波パルスを挿入して、各
素子行の抵抗値を求め、これが３．３ｋΩ（１素子あた
り１ＭΩに相当）を越えたところで、そのラインのフォ
ーミングを終了し、ライン選択部のスウィッチを切り替
え、次のラインの処理に移った。フォーミング終了時の
パルス波高値は、いずれのラインでも約７．０Ｖであっ
た。
【０２０９】工程−Ｋ 真空チャンパー内にＬａ（Ｃ11Ｈ19Ｏ2）3を導入し、圧
力を１．３×１０-1Ｐａとした。この後、工程−Ｊと同
様の回路により各電子放出素子にパルス電圧を印加し
た。パルス発生器から発信されるパルスは、波高値１８
Ｖ、パルス幅１００μｓｅｃ．、パルス間隔１６７μｓ
ｅｃ．の矩形波パルスで、１６７μｓｅｃ．毎にライン
選択部により選択されるＸ方向配線が順次切り替えられ
る。これにより、各Ｘ方向配線に接続された素子には、
パルス幅Ｔ１＝１００μｓｅｃ．、パルス間隔Ｔ２＝１
６．７ｍｓｅｃ．（周波数にして６０Ｈｚ）のパルスが
印加される。パルス発信器とライン選択部は、制御部に
よって同期をとってドライブされる。
力を１．３×１０-1Ｐａとした。この後、工程−Ｊと同
様の回路により各電子放出素子にパルス電圧を印加し
た。パルス発生器から発信されるパルスは、波高値１８
Ｖ、パルス幅１００μｓｅｃ．、パルス間隔１６７μｓ
ｅｃ．の矩形波パルスで、１６７μｓｅｃ．毎にライン
選択部により選択されるＸ方向配線が順次切り替えられ
る。これにより、各Ｘ方向配線に接続された素子には、
パルス幅Ｔ１＝１００μｓｅｃ．、パルス間隔Ｔ２＝１
６．７ｍｓｅｃ．（周波数にして６０Ｈｚ）のパルスが
印加される。パルス発信器とライン選択部は、制御部に
よって同期をとってドライブされる。
【０２１０】この処理により、高電位側導電性薄膜上に
Ｌａよりなる電子散乱面形成層の第２層が堆積する。
Ｌａよりなる電子散乱面形成層の第２層が堆積する。
【０２１１】工程−Ｌ 真空容器内を一旦排気してから、（Ｃ2Ｈ5）3Ｂを導
入、工程−Ｋと同様のパルスを印加し、Ｂよりなる電子
散乱面形成層の第１層を形成した。
入、工程−Ｋと同様のパルスを印加し、Ｂよりなる電子
散乱面形成層の第１層を形成した。
【０２１２】この処理が終了した後、パネル全体を約８
０℃に加熱しながら圧力がｌ０-5Ｐａ程度となるまで排
気を行う。この後、不図示の排気管をガスバーナーで熱
することで溶着し外囲器の封止を行った。
０℃に加熱しながら圧力がｌ０-5Ｐａ程度となるまで排
気を行う。この後、不図示の排気管をガスバーナーで熱
することで溶着し外囲器の封止を行った。
【０２１３】最後に封止後の真空度を維持するために、
高周波加熱法でゲッター処理を行った。
高周波加熱法でゲッター処理を行った。
【０２１４】以上のように完成した画像形成装置におい
て、各電子放出素子には、容器外端子ＤｘｌないしＤｘ
ｍ，ＤｙｌないしＤｙｎを通じ、走査信号及び変調信号
を不図示の信号発生手段より、選択素子に１４Ｖの電圧
が印加されるようにそれぞれ印加することにより、電子
放出させ、高圧端子Ｈｖを通じ、メタルバック９５に５
ｋＶ以上の高圧を印加し、電子ビームを加速し、蛍光膜
３４に衝突させ、励起・発光させることで画像を表示し
た。
て、各電子放出素子には、容器外端子ＤｘｌないしＤｘ
ｍ，ＤｙｌないしＤｙｎを通じ、走査信号及び変調信号
を不図示の信号発生手段より、選択素子に１４Ｖの電圧
が印加されるようにそれぞれ印加することにより、電子
放出させ、高圧端子Ｈｖを通じ、メタルバック９５に５
ｋＶ以上の高圧を印加し、電子ビームを加速し、蛍光膜
３４に衝突させ、励起・発光させることで画像を表示し
た。
【０２１５】尚、後に本実施例の画像形成装置を分解
し、各素子表面をＳＥＭにて観察したところ、電子散乱
面形成層の第１層（Ｂ薄膜層）は厚さ５〜１０ｎｍの範
囲で分布しており、又、電子散乱面形成層の先述した長
さＬは１０〜２０μｍの範囲であった。
し、各素子表面をＳＥＭにて観察したところ、電子散乱
面形成層の第１層（Ｂ薄膜層）は厚さ５〜１０ｎｍの範
囲で分布しており、又、電子散乱面形成層の先述した長
さＬは１０〜２０μｍの範囲であった。
【０２１６】図２６は、上記実施例の画像形成装置（デ
ィスプレイパネル）に、たとえばテレビジョン放送をは
じめとする種々の画像情報源より提供される画像情報を
表示できるように構成した表示装置の一例を示すための
図である。図中１０１はディスプレイパネル，１０２は
ディスプレイパネルの駆動回路，１０３はディスプレイ
コントローラ，１０４はマチプレクサ，１０５はデコー
ダ，１０６は入出力インターフェース回路，１０７はＣ
ＰＵ，１０８は画像生成回路，１０９及び１１０及び１
１１は画像メモリーインターフェース回路，１１２は面
像入力インターフェース回路，１１３及び１１４はＴＶ
信号受信回路，１１５は入力部である。（尚、本表紙装
置は、たとえばテレビジョン信号のように映像情報と音
声情報の両方を含む信号を受信する場合には、当然映像
の表示と同時に音声を再生するものであるが、本発明の
特徴と直接関係しない音声情報の受信，分離，再生，処
理，記憶などに関する回路やスピーカーなどについては
説明を省略する。）以下、画像信号の流れに沿って各部
の機能を説明していく。
ィスプレイパネル）に、たとえばテレビジョン放送をは
じめとする種々の画像情報源より提供される画像情報を
表示できるように構成した表示装置の一例を示すための
図である。図中１０１はディスプレイパネル，１０２は
ディスプレイパネルの駆動回路，１０３はディスプレイ
コントローラ，１０４はマチプレクサ，１０５はデコー
ダ，１０６は入出力インターフェース回路，１０７はＣ
ＰＵ，１０８は画像生成回路，１０９及び１１０及び１
１１は画像メモリーインターフェース回路，１１２は面
像入力インターフェース回路，１１３及び１１４はＴＶ
信号受信回路，１１５は入力部である。（尚、本表紙装
置は、たとえばテレビジョン信号のように映像情報と音
声情報の両方を含む信号を受信する場合には、当然映像
の表示と同時に音声を再生するものであるが、本発明の
特徴と直接関係しない音声情報の受信，分離，再生，処
理，記憶などに関する回路やスピーカーなどについては
説明を省略する。）以下、画像信号の流れに沿って各部
の機能を説明していく。
【０２１７】まず、ＴＶ信号受信回路１１４は、たとえ
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＶＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるＶＴＶ信号（たとえばＭＵＳＥ方式をはじ
めとするいわゆる高品位ＴＶ）は、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。ＴＶ信号受信回路１１４で受信さ
れたＴＶ信号は、デコーダ１０５に出力される。
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＶＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるＶＴＶ信号（たとえばＭＵＳＥ方式をはじ
めとするいわゆる高品位ＴＶ）は、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。ＴＶ信号受信回路１１４で受信さ
れたＴＶ信号は、デコーダ１０５に出力される。
【０２１８】また、ＴＶ信号受信回路１１３は、たとえ
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路１１４と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＶＴＶ信号もデコーダ１０５に出力さ
れる。
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路１１４と同様に、受信す
るＴＶ信号の方式は特に限られるものではなく、また本
回路で受信されたＶＴＶ信号もデコーダ１０５に出力さ
れる。
【０２１９】また、画像入力インターフェース回路１１
２は、たとえばＶＴＲカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ１０５
に出力される。
２は、たとえばＶＴＲカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ１０５
に出力される。
【０２２０】また、画像メモリーインターフェース回路
１１１は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記億されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１０５に出力され
る。
１１１は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記億されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ１０５に出力され
る。
【０２２１】また、画像メモリーインターフェース回路
１１０は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ１０５に出力される。
１１０は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ１０５に出力される。
【０２２２】また、画像メモリーインターフェース回路
１０９は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ１０
５に入力される。
１０９は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ１０
５に入力される。
【０２２３】また、入出力インターフェース回路１０６
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ１０７と外部との間で制
御信号や数値データの入出力などを行うことも可能であ
る。
は、本表示装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンターなどの出力装置
とを接続するための回路である。画像データや文字・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ１０７と外部との間で制
御信号や数値データの入出力などを行うことも可能であ
る。
【０２２４】また、画像生成回路１０８は、前記入出力
インターフェース回路ｌ０６．を介して外部から入力さ
れる画像データや文宇・図形情報や、あるいはＣＰＵ１
０７より出力される画像データや文字・図形情報に基づ
き表示用画像データを生成するための回路である。本回
路の内部には、たとえば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記億されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサーなどをは
じめとして画像の生成に必要な回路が組み込まれてい
る。
インターフェース回路ｌ０６．を介して外部から入力さ
れる画像データや文宇・図形情報や、あるいはＣＰＵ１
０７より出力される画像データや文字・図形情報に基づ
き表示用画像データを生成するための回路である。本回
路の内部には、たとえば画像データや文字・図形情報を
蓄積するための書き換え可能メモリーや、文字コードに
対応する画像パターンが記億されている読み出し専用メ
モリーや、画像処理を行うためのプロセッサーなどをは
じめとして画像の生成に必要な回路が組み込まれてい
る。
【０２２５】本回路により生成された表示用画像データ
は、デコーダ１０５に出力されるが、場合によっては前
記入出力インターフェース回路１０６を介して外部のコ
ンピェータネットワークやプリンターに出力することも
可能である。
は、デコーダ１０５に出力されるが、場合によっては前
記入出力インターフェース回路１０６を介して外部のコ
ンピェータネットワークやプリンターに出力することも
可能である。
【０２２６】また、ＣＰＵｌ０７は、主として本表示装
置の動作制御や、表示画像の生成や選択や編集に関わる
作業を行う。
置の動作制御や、表示画像の生成や選択や編集に関わる
作業を行う。
【０２２７】たとえば、マルチプレクサ１０４に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ１０３に対して制御信号を発生し、画面表示周波数
や走査方法（たとえばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ１０３に対して制御信号を発生し、画面表示周波数
や走査方法（たとえばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。
【０２２８】また、前記画像生成回路１０８に対して画
像データや文字・図形情報を直接出力したり、あるいは
前記入出力インターフェース回路１０６を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。尚、ＣＰＵｌ０７は、むろん
これ以外の目的の作業にも関わるものであって良い。た
とえば、パーソナルコンピュータやワードプロセッサな
どのように、情報を生成したり処理する機能に直接関わ
っても良い。あるいは、前述したように入出力インター
フェース回路１０６．を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。
像データや文字・図形情報を直接出力したり、あるいは
前記入出力インターフェース回路１０６を介して外部の
コンピュータやメモリーをアクセスして画像データや文
字・図形情報を入力する。尚、ＣＰＵｌ０７は、むろん
これ以外の目的の作業にも関わるものであって良い。た
とえば、パーソナルコンピュータやワードプロセッサな
どのように、情報を生成したり処理する機能に直接関わ
っても良い。あるいは、前述したように入出力インター
フェース回路１０６．を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。
【０２２９】また、入力部１１５は、前記ＣＰＵｌ０７
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、たとえばキーボードやマウス
のほか、ジョイスティック，バーコードリーダー，音声
認識装置など多様な入力機器を用いる事が可能である。
に使用者が命令やプログラム、あるいはデータなどを入
力するためのものであり、たとえばキーボードやマウス
のほか、ジョイスティック，バーコードリーダー，音声
認識装置など多様な入力機器を用いる事が可能である。
【０２３０】また、デコーダｌ０５は、前記ｌ０８ない
し１１４より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダｌ
０５は内部に画像メモリーを備えるのが望ましい。これ
は、たとえばＭＵＳＥ方式をはじめとして、逆変換する
に際して画像メモリーを必要とするようなテレビ信号を
扱うためである。また、画像メモリーを備える事によ
り、静止画の表示が容易になる、あるいは前記画像生成
回路１０８およびＣＰＵ１０７と協同して画像の間引
き，補間，拡大，縮小，合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。
し１１４より入力される種々の画像信号を３原色信号、
または輝度信号とＩ信号、Ｑ信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダｌ
０５は内部に画像メモリーを備えるのが望ましい。これ
は、たとえばＭＵＳＥ方式をはじめとして、逆変換する
に際して画像メモリーを必要とするようなテレビ信号を
扱うためである。また、画像メモリーを備える事によ
り、静止画の表示が容易になる、あるいは前記画像生成
回路１０８およびＣＰＵ１０７と協同して画像の間引
き，補間，拡大，縮小，合成をはじめとする画像処理や
編集が容易に行えるようになるという利点が生まれるか
らである。
【０２３１】また、マルチプレクサ１０４は、前記ＣＰ
Ｕ１０７より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ１０
４はデコーダ１０５から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路１０２
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領城に分けて領域によっ
て異なる画像を表示することも可能である。
Ｕ１０７より入力される制御信号に基づき表示画像を適
宜選択するものである。すなわち、マルチプレクサ１０
４はデコーダ１０５から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路１０２
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領城に分けて領域によっ
て異なる画像を表示することも可能である。
【０２３２】また、ディスプレイパネルコントローラ１
０３は、前記ＣＰＵ１０７より入力される制御信号に基
づき駆動回路１０２の動作を制御するための回路であ
る。
０３は、前記ＣＰＵ１０７より入力される制御信号に基
づき駆動回路１０２の動作を制御するための回路であ
る。
【０２３３】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路１０２に対して出力する。また、ディ
スプレイパネルの駆動方法に関わるものとして、たとえ
ば画面表示周波数や走査方法（たとえばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１０２に対して出力する。
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路１０２に対して出力する。また、ディ
スプレイパネルの駆動方法に関わるものとして、たとえ
ば画面表示周波数や走査方法（たとえばインターレース
かノンインターレースか）を制御するための信号を駆動
回路１０２に対して出力する。
【０２３４】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路１０２に対して出力する場合
もある。
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路１０２に対して出力する場合
もある。
【０２３５】また、駆動回路１０２は、ディスプレイパ
ネル１０１に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ１０４から入力される画像信
号と、前記ディスプレイパネルコントローラ１０３より
入力される制御信号に基づいて動作するものである。
ネル１０１に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ１０４から入力される画像信
号と、前記ディスプレイパネルコントローラ１０３より
入力される制御信号に基づいて動作するものである。
【０２３６】以上、各部の機能を説明したが、図２６に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
０１に表示する事が可能である。すなわち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ１０５
において逆変換された後、マルチプレクサ１０４におい
て適宜選択され、駆動回路１０２に入力される。一方、
ディスプレイコントローラ１０３は、表示する画像信号
に応じて駆動回路１０２の動作を制御するための制御信
号を発生する。駆動回路１０２は、上記画像信号と制御
信号に基づいてディスプレイパネル１０１に駆動信号を
印加する。これにより、ディスプレイパネル１０１にお
いて画像が表示される。これらの一連の動作は、ＣＰＵ
ｌ０７により統括的に制御される。
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
０１に表示する事が可能である。すなわち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ１０５
において逆変換された後、マルチプレクサ１０４におい
て適宜選択され、駆動回路１０２に入力される。一方、
ディスプレイコントローラ１０３は、表示する画像信号
に応じて駆動回路１０２の動作を制御するための制御信
号を発生する。駆動回路１０２は、上記画像信号と制御
信号に基づいてディスプレイパネル１０１に駆動信号を
印加する。これにより、ディスプレイパネル１０１にお
いて画像が表示される。これらの一連の動作は、ＣＰＵ
ｌ０７により統括的に制御される。
【０２３７】また、本表示装置においては、前記デコー
ダ１０５に内蔵する画像メモリーや、画像生成回路１０
８及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、たとえば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また本実施例の説明では特
に触れなかったが、上記画像処理や画像編集と同様に、
音声情報に関しても処理や編集を行なうための専用回路
を設けても良い。
ダ１０５に内蔵する画像メモリーや、画像生成回路１０
８及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、たとえば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また本実施例の説明では特
に触れなかったが、上記画像処理や画像編集と同様に、
音声情報に関しても処理や編集を行なうための専用回路
を設けても良い。
【０２３８】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサをはじめとする事務用端末機器、ゲーム機
などの機能を一台で兼ね備えることが可能で、産業用あ
るいは民生用として極めて応用範囲が広い。
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピュータの端末機器、ワー
ドプロセッサをはじめとする事務用端末機器、ゲーム機
などの機能を一台で兼ね備えることが可能で、産業用あ
るいは民生用として極めて応用範囲が広い。
【０２３９】尚、上記図２６は、表面伝導形放出素子を
電子ビーム源とするディスプレイパネルを用いた表示装
置の構成の一例を示したにすぎず、これのみに限定され
るものでない事は言うまでもない。たとえば、図２６の
構成要素のうち使用目的上必要のない機能に関わる回路
は省いても差し支えない。またこれとは逆に、使用目的
によってはさらに構成要素を追加しても良い。たとえ
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。
電子ビーム源とするディスプレイパネルを用いた表示装
置の構成の一例を示したにすぎず、これのみに限定され
るものでない事は言うまでもない。たとえば、図２６の
構成要素のうち使用目的上必要のない機能に関わる回路
は省いても差し支えない。またこれとは逆に、使用目的
によってはさらに構成要素を追加しても良い。たとえ
ば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。
【０２４０】
【発明の効果】以上説明したように、低電位側電極と高
電位側電極の両電極間に電子放出部を有する電子放出素
子において、電子放出部より高電位側電極側の電子放出
素子表面に、電子の弾性散乱の確率を大きくするための
電子散乱面形成層を有することにより、好ましくは該電
子散乱面形成層の長さＬを前述の数式（１）により与え
られる長さ以上とすることにより、電子放出効率を向上
しうることが示された。また、電子放出部近傍の低電位
側導電性薄膜上に低仕事関数材層を配置することによ
り、放出電流値が向上し、あるいは、高融点材層を配置
することにより放出電流の低下を抑止できることが示さ
れた。
電位側電極の両電極間に電子放出部を有する電子放出素
子において、電子放出部より高電位側電極側の電子放出
素子表面に、電子の弾性散乱の確率を大きくするための
電子散乱面形成層を有することにより、好ましくは該電
子散乱面形成層の長さＬを前述の数式（１）により与え
られる長さ以上とすることにより、電子放出効率を向上
しうることが示された。また、電子放出部近傍の低電位
側導電性薄膜上に低仕事関数材層を配置することによ
り、放出電流値が向上し、あるいは、高融点材層を配置
することにより放出電流の低下を抑止できることが示さ
れた。
【図１】本発明に係る表面伝導型電子放出素子の構成の
一例を模式的に示す図である。
一例を模式的に示す図である。
【図２】本発明における表面伝導型電子放出素子と、ア
ノード電極との位置関係を説明する図である。
ノード電極との位置関係を説明する図である。
【図３】表面伝導型電子放出素子における放出電子の２
種類の軌道を説明する模式図である。
種類の軌道を説明する模式図である。
【図４】電子散乱面の機能を説明するための図である。
【図５】本発明に係る表面伝導型電子放出素子の製造工
程の一例を示す模式図である。
程の一例を示す模式図である。
【図６】本発明に係る表面伝導型電子放出素子の製造及
び駆動の際に、素子に印加した電圧パルスの波形を説明
する図である。
び駆動の際に、素子に印加した電圧パルスの波形を説明
する図である。
【図７】本発明に係る表面伝導型電子放出素子の製造及
び電子放出特性の測定に用いた真空処理装置の構成を示
す模式図である。
び電子放出特性の測定に用いた真空処理装置の構成を示
す模式図である。
【図８】本発明に係る表面伝導型電子放出素子の電気的
特性を説明する図である。
特性を説明する図である。
【図９】本発明に係るマトリクス配線の電子源の構成の
一例を示す模式図である。
一例を示す模式図である。
【図１０】マトリクス配線の電子源を用いた本発明の画
像形成装置の一例を示す模式的斜視図である。
像形成装置の一例を示す模式的斜視図である。
【図１１】本発明の画像形成装置に用いる蛍光膜を説明
する模式図である。
する模式図である。
【図１２】本発明の画像形成装置を、ＮＴＳＣ信号によ
る画像表示に用いる装置のブロック図である。
る画像表示に用いる装置のブロック図である。
【図１３】本発明の画像形成装置の製造に用いた真空処
理装置の構成を示す模式図である。
理装置の構成を示す模式図である。
【図１４】通電フォーミング処理の際の配線方法を示す
模式図である。
模式図である。
【図１５】はしご型配線の電子源の構成を示す模式図で
ある。
ある。
【図１６】はしご型配線の電子源を用いた、本発明の画
像形成装置の一例を示す模式的斜視図である。
像形成装置の一例を示す模式的斜視図である。
【図１７】本発明に係る表面伝導型電子放出素子の構成
例を示す模式的断面図である。
例を示す模式的断面図である。
【図１８】本発明に係る表面伝導型電子放出素子の製造
工程を示す模式図である。
工程を示す模式図である。
【図１９】本発明に係る表面伝導型電子放出素子の別の
構成例を示す模式的断面図である。
構成例を示す模式的断面図である。
【図２０】本発明に係る表面伝導型電子放出素子の別の
製造工程を示す模式図である。
製造工程を示す模式図である。
【図２１】本発明に係る電子源の構成を模式的に示す部
分平面図である。
分平面図である。
【図２２】図２１のＡ−Ａに沿った断面の構成を示す模
式図である。
式図である。
【図２３】本発明に係る電子源の製造工程を示す模式図
である。
である。
【図２４】本発明に係る電子源の製造工程を示す模式図
である。
である。
【図２５】本発明の電子源及び画像形成装置のフォーミ
ング処理の際の配線と装置の接続状態を示すブロック図
である。
ング処理の際の配線と装置の接続状態を示すブロック図
である。
【図２６】本発明の画像形成装置を用いた画像表示シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【図２７】エム・ハートウェルによって報告された素子
の構成を示す模式図である。 １ 絶縁性基板 ２ 低電位側素子電極 ３ 高電位側素子電極 ４ 低電位側導電性薄膜 ５ 高電位側導電性薄膜 ６ 電子散乱面形成層 ７ 電子放出部 ８ 表面伝導型電子放出素子 ９ アノード電極 １０ 領域 １１ 電源 １２ 電流計 １３ 高圧電源 １４ 電流計 １５ アノード電極 １６ 真空容器 １７ 排気ポンプ １８ 物質源 １９ バルブ ２０ 結線 ２１ 電子源基板 ２２ Ｘ方向配線 ２３ Ｙ方向配線 ２４ 表面伝導型電子放出素子 ３１ リアプレート ３２ 支持枠 ３３ ガラス基板 ３４ 蛍光膜 ３５ メタルバック ３６ フェースプレート ３７ 外囲器 ３８ 黒色導電材 ３９ 蛍光体 ４１ 画像表示装置 ４２ 走査回路 ４３ 制御回路 ４４ シフトレジスタ ４５ ラインメモリ ４６ 同期信号分離回路 ４７ 変調信号発生器 ５１ 画像形成装置 ５２ 排気管 ５３ 真空チャンバー ５４ ゲートバルブ ５５ 排気装置 ５６ 圧力計 ５７ 四重極質量分析器 ５８ ガス導入ライン ５９ 導入制御手段 ６０ 導入物質源 ６１ 共通電極 ６２ 電源 ６３ 電流測定用抵抗 ６４ オシロスコープ ７１ グリッド電極 ７２ 空孔 ７３ 容器外端子 ７４ 容器外端子 ８１ 第１の層 ８２ 第２の層 ８３ Ｌａ薄膜 ８４ 高融点材層 ８５ 開口 ８５ａ Ｂ薄膜 ８５ｂ Ｂ薄膜 ８６ 導電性薄膜 ８７ 層間絶縁層 ８８ コンタクトホール ８９ Ｃｒ膜 ９０ 導電性薄膜 ９１ パルス発生器 ９２ ライン選択部 ９３ 制御部 ９４ 電子源 １０１ ディスプレイパネル １０２ 駆動回路 １０３ ディスプレイコントローラ １０４ マルチプレクサ １０５ デコーダ １０６ 入出力インターフェース １０７ ＣＰＵ １０８ 画像生成回路 １０９ 画像メモリーインターフェース回路 １１０ 画像メモリーインターフェース回路 １１１ 画像メモリーインターフェース回路 １１２ 画像入力インターフェース回路 １１３ ＴＶ信号受信回路 １１４ ＴＶ信号受信回路 １１５ 入力部
の構成を示す模式図である。 １ 絶縁性基板 ２ 低電位側素子電極 ３ 高電位側素子電極 ４ 低電位側導電性薄膜 ５ 高電位側導電性薄膜 ６ 電子散乱面形成層 ７ 電子放出部 ８ 表面伝導型電子放出素子 ９ アノード電極 １０ 領域 １１ 電源 １２ 電流計 １３ 高圧電源 １４ 電流計 １５ アノード電極 １６ 真空容器 １７ 排気ポンプ １８ 物質源 １９ バルブ ２０ 結線 ２１ 電子源基板 ２２ Ｘ方向配線 ２３ Ｙ方向配線 ２４ 表面伝導型電子放出素子 ３１ リアプレート ３２ 支持枠 ３３ ガラス基板 ３４ 蛍光膜 ３５ メタルバック ３６ フェースプレート ３７ 外囲器 ３８ 黒色導電材 ３９ 蛍光体 ４１ 画像表示装置 ４２ 走査回路 ４３ 制御回路 ４４ シフトレジスタ ４５ ラインメモリ ４６ 同期信号分離回路 ４７ 変調信号発生器 ５１ 画像形成装置 ５２ 排気管 ５３ 真空チャンバー ５４ ゲートバルブ ５５ 排気装置 ５６ 圧力計 ５７ 四重極質量分析器 ５８ ガス導入ライン ５９ 導入制御手段 ６０ 導入物質源 ６１ 共通電極 ６２ 電源 ６３ 電流測定用抵抗 ６４ オシロスコープ ７１ グリッド電極 ７２ 空孔 ７３ 容器外端子 ７４ 容器外端子 ８１ 第１の層 ８２ 第２の層 ８３ Ｌａ薄膜 ８４ 高融点材層 ８５ 開口 ８５ａ Ｂ薄膜 ８５ｂ Ｂ薄膜 ８６ 導電性薄膜 ８７ 層間絶縁層 ８８ コンタクトホール ８９ Ｃｒ膜 ９０ 導電性薄膜 ９１ パルス発生器 ９２ ライン選択部 ９３ 制御部 ９４ 電子源 １０１ ディスプレイパネル １０２ 駆動回路 １０３ ディスプレイコントローラ １０４ マルチプレクサ １０５ デコーダ １０６ 入出力インターフェース １０７ ＣＰＵ １０８ 画像生成回路 １０９ 画像メモリーインターフェース回路 １１０ 画像メモリーインターフェース回路 １１１ 画像メモリーインターフェース回路 １１２ 画像入力インターフェース回路 １１３ ＴＶ信号受信回路 １１４ ＴＶ信号受信回路 １１５ 入力部
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01J 1/30 H01J 9/02 H01J 31/12
Claims (29)
- 【請求項１】 電子放出素子と、アノード電極と、前記
電子放出素子に電圧Ｖｆ（Ｖ）を印加するための手段
と、前記アノード電極に電圧Ｖａ（Ｖ）を印加するため
の手段とを有する電子線発生装置において、 前記電子放出素子は、低電位側電極と高電位側電極の両
電極間に電子放出部を有すると共に、該電子放出部より
前記高電位側電極側の電子放出素子表面に電子散乱面形
成層を有し、該電子散乱面形成層は、前記電子放出素子
表面と当該電子散乱面形成層との界面における電子の弾
性散乱により、該電子散乱面形成層がない場合に比して
放出電流を増大させるものであることを特徴とする電子
線装置。 - 【請求項２】 前記電子散乱面形成層が、厚さ１０ｎｍ
以下の、半導体材料を含む膜である請求項１に記載の電
子線装置。 - 【請求項３】 前記半導体材料は、ＳｉまたはＢを含む
材料である請求項２に記載の電子線装置。 - 【請求項４】 電子放出素子と、アノード電極と、前記
電子放出素子に電圧Ｖｆ（Ｖ）を印加するための手段
と、前記アノード電極に電圧Ｖａ（Ｖ）を印加するため
の手段とを有する電子線発生装置において、 前記電子放出素子は、低電位側電極と高電位側電極の両
電極間に電子放出部を有すると共に、該電子放出部より
前記高電位側電極側の電子放出素子表面に、互いに異な
る材料からなる２層で構成された電子散乱面形成層を有
し、該２層の電子散乱面形成層は、該２層の界面におけ
る電子の弾性散乱により、該２層の電子散乱面形成層が
ない場合に比して放出電流を増大させるものであること
を特徴とする 電子線装置。 - 【請求項５】 前記電子散乱面形成層は、厚さ１０ｎｍ
以下の、半導体材料を含む膜からなる第１の層と、前記
電子放出素子表面に配設された、該半導体材料とは異種
材料の膜からなる第２の層とで構成されている請求項４
に記載の電子線装置。 - 【請求項６】 前記異種材料は、周期律表の２ａ族また
は３ａ族の元素を主成分とする材料である請求項５に記
載の電子線装置。 - 【請求項７】 前記半導体材料は、ＳｉまたはＢを含む
材料であり、前 記異種材料は、Ｓｒ、Ｂａ、Ｓｃ、Ｌａ
の少なくともいずれかを含む材料である請求項５に記載
の電子線装置。 - 【請求項８】 前記電子放出素子と前記アノード電極と
が距離Ｈ（ｍ）の間隔で配置されており、前記電子散乱
面形成層は、前記電子放出部より前記高電位側電極側に
向けて、下記式（１）を満足する距離Ｌ（ｍ）に亙って
設けられている請求項１〜７のいずれかに記載の電子線
装置。【数１】 - 【請求項９】 前記電子放出素子は、更に、前記電子放
出部に、該電子放出部を構成する材料よりも仕事関数の
低い材料層を有する請求項１〜８のいずれかに記載の電
子線装置。 - 【請求項１０】 前記電子放出素子は、更に、前記電子
放出部に、該電子放出部を構成する材料よりも融点の高
い材料層を有する請求項１〜８のいずれかに記載の電子
線装置。 - 【請求項１１】 前記融点の高い材料は、Ｎｂ、Ｍｏ、
Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｚｒ、Ｒｈ
の少なくともいずれかの材料を含む請求項１０に記載の
電子線装置。 - 【請求項１２】 前記電子放出素子が、基体上に複数配
列されている請求項１〜１１のいずれかに記載の電子線
装置。 - 【請求項１３】 前記複数の電子放出素子が、複数の行
方向配線と複数の列方向配線とで、マトリクス状に配線
されている請求項１２に記載の電子線装置。 - 【請求項１４】 前記複数の電子放出素子が、梯子状に
配線されている請求項１２に記載の電子線装置。 - 【請求項１５】 更に、画像形成部材を有し、前記電子
放出素子からの電子線を該画像形成部材に照射し、画像
を形成する請求項１〜１４のいずれかに記載の電子線装
置。 - 【請求項１６】 低電位側電極と高電位側電極の両電極
間に電子放出部を有すると共に、該電子放出部より前記
高電位側電極へ向けて距離Ｌ（ｍ）に亙り、その表面上
に電子散乱面形成層を有し、該電子散乱面形成層は、前
記電子放出素子表面と当該電子散乱面形成層との界面に
おける電子の弾性散乱により、該電子散乱面形成層がな
い場合に比して放出電流を増大させるものである電子放
出素子と、該電子放出素子からの距離がＨ（ｍ）の間隔
で配置されたアノード電極とを有する電子線装置の駆動
方法であって、 前記電子放出素子に印加される電圧Ｖｆ（Ｖ）と、前記
アノード電極に印加される電圧Ｖａ（Ｖ）とが、下記式
（１）を満たすように駆動することを特徴とする電子線
装置の駆動方法。 【数２】 - 【請求項１７】 前記電子散乱面形成層が、厚さ１０ｎ
ｍ以下の、半導体材料を含む膜である請求項１６に記載
の電子線装置の駆動方法。 - 【請求項１８】 前記半導体材料は、ＳｉまたはＢを含
む材料である請求項１７に記載の電子線装置の駆動方
法。 - 【請求項１９】 低電位側電極と高電位側電極の両電極
間に電子放出部を有すると共に、該電子放出部より前記
高電位側電極へ向けて距離Ｌ（ｍ）に亙り、その表面上
に互いに異なる材料からなる２層で構成された電子散乱
面形成層を有し、該２層の電子散乱面形成層は、該２層
の界面における電子の弾性散乱により、該２層の電子散
乱面形成層がない場合に比して放出電流を増大させるも
のである電子放出素子と、該電子放出素子からの距離が
Ｈ（ｍ）の間隔で配置されたアノード電極とを有する電
子線装置の駆動方法であって、 前記電子放出素子に印加される電圧Ｖｆ（Ｖ）と、前記
アノード電極に印加される電圧Ｖａ（Ｖ）とが、下記式
（１）を満たすように駆動することを特徴とする電子線
装置の駆動方法。 【数３】 - 【請求項２０】 前記電子散乱面形成層は、厚さ１０ｎ
ｍ以下の、半導体材料を含む膜からなる第１の層と、前
記電子放出素子表面に配設された、該半導体材料とは異
種材料の膜からなる第２の層とで構成されている請求項
１９に記載の電子線装置の駆動方法。 - 【請求項２１】 前記異種材料は、周期律表の２ａ族ま
たは３ａ族の元素を主成分とする材料である請求項２０
に記載の電子線装置の駆動方法。 - 【請求項２２】 前記半導体材料は、ＳｉまたはＢを含
む材料であり、前記異種材料は、Ｓｒ、Ｂａ、Ｓｃ、Ｌ
ａの少なくともいずれかを含む材料である請求項２０記
載の電子線装置の駆動方法。 - 【請求項２３】 前記電子放出素子は、更に、前記電子
放出部に、該電子放出部を構成する材料よりも仕事関数
の低い材料層を有する請求項１６〜２２のいずれかに記
載の電子線装置の駆動方法。 - 【請求項２４】 前記電子放出素子は、更に、前記電子
放出部に、該電子放出部を構成する材料よりも融点の高
い材料層を有する請求項１６〜２２のいずれかに記載の
電子線装置の駆動方法。 - 【請求項２５】 前記融点の高い材料は、Ｎｂ、Ｍｏ、
Ｒｕ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｚｒ、Ｒｈ
の少なくともいずれかの材料を含む請求項２４に記載の
電子線装置の駆動方法。 - 【請求項２６】 前記電子放出素子が、基体上に複数配
列されている請求項１６〜２５のいずれかに記載の電子
線装置の駆動方法。 - 【請求項２７】 前記複数の電子放出素子が、複数の行
方向配線と複数の列方向配線とで、マトリクス状に配線
されている請求項２６に記載の電子線装置の駆動方法。 - 【請求項２８】 前記複数の電子放出素子が、梯子状に
配線されている請求項２７に記載の電子線装置の駆動方
法。 - 【請求項２９】 更に、画像形成部材を有し、前記電子
放出素子からの 電子線を該画像形成部材に照射し、画像
を形成する請求項１６〜２８のいずれかに記載の電子線
装置の駆動方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3122496A JP2909719B2 (ja) | 1995-01-31 | 1996-01-26 | 電子線装置並びにその駆動方法 |
| US08/593,426 US5866988A (en) | 1995-01-31 | 1996-01-29 | Electron beam apparatus and method of driving the same |
| EP98203443A EP0899766B1 (en) | 1995-01-31 | 1996-01-31 | A method of forming an image with an electron emitting device |
| CN96101340A CN1108622C (zh) | 1995-01-31 | 1996-01-31 | 电子束设备及驱动该设备的方法 |
| DE69634521T DE69634521T2 (de) | 1995-01-31 | 1996-01-31 | Bilderzeugungsverfahren mit einer elektronemittierenden Vorrichtung |
| EP96300691A EP0725414B1 (en) | 1995-01-31 | 1996-01-31 | Electron beam apparatus and method of driving the same |
| DE69602772T DE69602772T2 (de) | 1995-01-31 | 1996-01-31 | Elektronenstrahlgerät und Steuerverfahren dafür |
| KR1019960002351A KR100188979B1 (ko) | 1995-01-31 | 1996-01-31 | 전자빔 장치 및 그 구동 방법 |
| US09/167,978 US6184626B1 (en) | 1995-01-31 | 1998-10-08 | Electron beam apparatus and method of driving the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-32799 | 1995-01-31 | ||
| JP3279995 | 1995-01-31 | ||
| JP3122496A JP2909719B2 (ja) | 1995-01-31 | 1996-01-26 | 電子線装置並びにその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08273524A JPH08273524A (ja) | 1996-10-18 |
| JP2909719B2 true JP2909719B2 (ja) | 1999-06-23 |
Family
ID=26369673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3122496A Expired - Fee Related JP2909719B2 (ja) | 1995-01-31 | 1996-01-26 | 電子線装置並びにその駆動方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5866988A (ja) |
| EP (2) | EP0899766B1 (ja) |
| JP (1) | JP2909719B2 (ja) |
| KR (1) | KR100188979B1 (ja) |
| CN (1) | CN1108622C (ja) |
| DE (2) | DE69634521T2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2909719B2 (ja) * | 1995-01-31 | 1999-06-23 | キヤノン株式会社 | 電子線装置並びにその駆動方法 |
| JP3229223B2 (ja) * | 1995-10-13 | 2001-11-19 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置の製造法並びに電子放出素子製造用金属組成物 |
| US6005540A (en) * | 1996-10-07 | 1999-12-21 | Canon Kabushiki Kaisha | Image-forming apparatus and method of driving the same |
| US6081246A (en) | 1996-11-12 | 2000-06-27 | Micron Technology, Inc. | Method and apparatus for adjustment of FED image |
| WO1999048123A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Source couche mince d'electrons et affichage produit au moyen de celle-ci |
| US6011356A (en) * | 1998-04-30 | 2000-01-04 | St. Clair Intellectual Property Consultants, Inc. | Flat surface emitter for use in field emission display devices |
| US6351254B2 (en) * | 1998-07-06 | 2002-02-26 | The Regents Of The University Of California | Junction-based field emission structure for field emission display |
| JP3131782B2 (ja) * | 1998-12-08 | 2001-02-05 | キヤノン株式会社 | 電子放出素子、電子源並びに画像形成装置 |
| JP3619085B2 (ja) * | 1999-02-18 | 2005-02-09 | キヤノン株式会社 | 画像形成装置、その製造方法及び記憶媒体 |
| JP3611293B2 (ja) * | 1999-02-24 | 2005-01-19 | キヤノン株式会社 | 電子線装置及び画像形成装置 |
| JP2000311587A (ja) * | 1999-02-26 | 2000-11-07 | Canon Inc | 電子放出装置及び画像形成装置 |
| JP3561176B2 (ja) * | 1999-05-14 | 2004-09-02 | 株式会社東芝 | 電子放出素子およびその製造方法 |
| JP2001229808A (ja) * | 1999-12-08 | 2001-08-24 | Canon Inc | 電子放出装置 |
| US6417062B1 (en) * | 2000-05-01 | 2002-07-09 | General Electric Company | Method of forming ruthenium oxide films |
| US6346776B1 (en) * | 2000-07-10 | 2002-02-12 | Memsolutions, Inc. | Field emission array (FEA) addressed deformable light valve modulator |
| US6559819B1 (en) * | 2000-07-17 | 2003-05-06 | Motorola, Inc. | Method for extending an operating range of a field emission display and circuit therefor |
| JP3689651B2 (ja) * | 2000-07-24 | 2005-08-31 | キヤノン株式会社 | 電子線装置 |
| US6541921B1 (en) * | 2001-10-17 | 2003-04-01 | Sierra Design Group | Illumination intensity control in electroluminescent display |
| TW533391B (en) * | 2001-12-27 | 2003-05-21 | Ind Tech Res Inst | Improved field emitting display driving method |
| JP4366235B2 (ja) * | 2004-04-21 | 2009-11-18 | キヤノン株式会社 | 電子放出素子、電子源及び画像表示装置の製造方法 |
| JP2008010349A (ja) * | 2006-06-30 | 2008-01-17 | Canon Inc | 画像表示装置 |
| JP2008258106A (ja) * | 2007-04-09 | 2008-10-23 | Hitachi Ltd | 画像表示装置の製造方法 |
| US9997325B2 (en) * | 2008-07-17 | 2018-06-12 | Verity Instruments, Inc. | Electron beam exciter for use in chemical analysis in processing systems |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4889678A (ja) * | 1972-02-25 | 1973-11-22 | ||
| JPH07123023B2 (ja) | 1987-10-09 | 1995-12-25 | キヤノン株式会社 | 電子放出素子およびその製造方法 |
| DE3853744T2 (de) * | 1987-07-15 | 1996-01-25 | Canon Kk | Elektronenemittierende Vorrichtung. |
| JP2622842B2 (ja) * | 1987-10-12 | 1997-06-25 | キヤノン株式会社 | 電子線画像表示装置および電子線画像表示装置の偏向方法 |
| JP2630988B2 (ja) | 1988-05-26 | 1997-07-16 | キヤノン株式会社 | 電子線発生装置 |
| JPH0260024A (ja) | 1988-08-24 | 1990-02-28 | Canon Inc | 電子放出素子 |
| JP3072795B2 (ja) | 1991-10-08 | 2000-08-07 | キヤノン株式会社 | 電子放出素子と該素子を用いた電子線発生装置及び画像形成装置 |
| JPH06203741A (ja) | 1992-12-29 | 1994-07-22 | Canon Inc | 電子放出素子、電子線発生装置及び画像形成装置 |
| JPH06203742A (ja) | 1992-12-29 | 1994-07-22 | Canon Inc | 電子放出素子、電子線発生装置及び画像形成装置 |
| US5597338A (en) * | 1993-03-01 | 1997-01-28 | Canon Kabushiki Kaisha | Method for manufacturing surface-conductive electron beam source device |
| JP3044435B2 (ja) * | 1993-04-05 | 2000-05-22 | キヤノン株式会社 | 電子源及び画像形成装置 |
| ATE194727T1 (de) * | 1993-12-17 | 2000-07-15 | Canon Kk | Herstellungsverfahren einer elektronen emittierenden vorrichtung, einer elektronenquelle und eine bilderzeugungsvorrichtung |
| CA2137873C (en) * | 1993-12-27 | 2000-01-25 | Hideaki Mitsutake | Electron source and electron beam apparatus |
| JP2909719B2 (ja) * | 1995-01-31 | 1999-06-23 | キヤノン株式会社 | 電子線装置並びにその駆動方法 |
-
1996
- 1996-01-26 JP JP3122496A patent/JP2909719B2/ja not_active Expired - Fee Related
- 1996-01-29 US US08/593,426 patent/US5866988A/en not_active Expired - Lifetime
- 1996-01-31 DE DE69634521T patent/DE69634521T2/de not_active Expired - Lifetime
- 1996-01-31 CN CN96101340A patent/CN1108622C/zh not_active Expired - Fee Related
- 1996-01-31 DE DE69602772T patent/DE69602772T2/de not_active Expired - Lifetime
- 1996-01-31 EP EP98203443A patent/EP0899766B1/en not_active Expired - Lifetime
- 1996-01-31 EP EP96300691A patent/EP0725414B1/en not_active Expired - Lifetime
- 1996-01-31 KR KR1019960002351A patent/KR100188979B1/ko not_active IP Right Cessation
-
1998
- 1998-10-08 US US09/167,978 patent/US6184626B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69634521T2 (de) | 2006-01-12 |
| US5866988A (en) | 1999-02-02 |
| EP0899766A3 (en) | 2000-01-12 |
| DE69634521D1 (de) | 2005-04-28 |
| EP0899766A2 (en) | 1999-03-03 |
| CN1135652A (zh) | 1996-11-13 |
| DE69602772T2 (de) | 1999-11-11 |
| EP0725414B1 (en) | 1999-06-09 |
| KR100188979B1 (ko) | 1999-06-01 |
| EP0725414A1 (en) | 1996-08-07 |
| CN1108622C (zh) | 2003-05-14 |
| US6184626B1 (en) | 2001-02-06 |
| DE69602772D1 (de) | 1999-07-15 |
| JPH08273524A (ja) | 1996-10-18 |
| EP0899766B1 (en) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909719B2 (ja) | 電子線装置並びにその駆動方法 | |
| JP3072825B2 (ja) | 電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JP3332676B2 (ja) | 電子放出素子、電子源及び画像形成装置と、それらの製造方法 | |
| JP3416266B2 (ja) | 電子放出素子とその製造方法、及び該電子放出素子を用いた電子源及び画像形成装置 | |
| JP2967334B2 (ja) | 電子放出素子の製造方法、並びにそれを用いた電子源及び画像形成装置の製造方法 | |
| JPH08273523A (ja) | 電子放出素子、及びそれを用いた電子源並びに画像形成装置 | |
| JP3062987B2 (ja) | 電子源及び画像形成装置の製法 | |
| JP2992927B2 (ja) | 画像形成装置 | |
| JPH07235257A (ja) | 電子源、電子線発生装置、及び画像形成装置 | |
| JP2884477B2 (ja) | 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP3287699B2 (ja) | 電子線装置と画像形成装置 | |
| JP3320299B2 (ja) | 電子放出素子、電子源、および画像形成装置の製造方法 | |
| JP2854532B2 (ja) | 表面伝導型電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP3673667B2 (ja) | 電子放出素子、電子源、及び画像形成装置 | |
| JPH09330647A (ja) | 電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた画像形成装置及び該電子放出素子の製造方法 | |
| JP3320245B2 (ja) | 電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法 | |
| JP3087008B2 (ja) | 表面伝導型電子放出素子、電子源及び画像形成装置の製造方法 | |
| JP2866312B2 (ja) | 電子源及びそれを用いた画像形成装置と、それらの製造方法 | |
| JP3220921B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2000251620A (ja) | 電子放出素子、電子源、それを用いた画像形成装置、およびそれらの製造方法 | |
| JP2909706B2 (ja) | 電子放出素子、電子源、画像形成装置、及びこれらの製造方法 | |
| JP2946180B2 (ja) | 電子放出装置、それを用いた画像形成装置及びこれらの製造方法及び駆動方法 | |
| JP2000082387A (ja) | 電子源とその製造方法と駆動方法及び前記電子源を用いた画像形成装置とその駆動方法 | |
| JPH1055751A (ja) | 電子放出素子、電子源、画像形成装置及びそれらの製造方法 | |
| JPH0831306A (ja) | 電子放出素子、電子源、及びそれを用いた画像形成装置と、それらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |