JPH08250716A - Method and device for manufacturing semiconductor device - Google Patents

Abstract

PURPOSE: To provide a silicide process in which the oxidation of a silicide film is prevented. CONSTITUTION: The manufacturing method is composed of the four steps as follows: the first step of forming a titanium film 17 on a silicon substrate 11, the second step of forming a titanium nitride protective film on this titanium film 17, the third step of reacting said protective film 18 to the silicon substrate 11 by heat treatment to form a titanium silicide film 19 in C54 type orthorhombic structure and finally the fourth step of removing the titanium nitride protective film 18.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、金属・半導体化合物膜
を有する半導体装置の製造方法および製造装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for manufacturing a semiconductor device having a metal / semiconductor compound film.

【０００２】[0002]

【従来の技術】近年、コンピュ−タ−や通信機器の重要
部分には、多数のトランジスタや抵抗等を電気回路を達
成するようにむすびつけ、１チップ上に集積化して形成
した大規模集積回路（ＬＳＩ）が多用されている。この
ため、機器全体の性能は、ＬＳＩ単体の性能と大きく結
び付いている。2. Description of the Related Art In recent years, a large-scale integrated circuit formed by integrating a large number of transistors, resistors, etc., on one chip in an important part of a computer or communication equipment so as to achieve an electric circuit ( LSI) is frequently used. Therefore, the performance of the entire device is largely linked to the performance of the LSI alone.

【０００３】ＬＳＩ単体の性能向上は、集積度を高める
こと、つまり、素子の微細化により実現できる。しか
し、今後の超々大規模集積回路（ＵＬＳＩ）では、単に
縮小則にしたがった微細化では、寄生抵抗の影響から性
能向上は困難である。The performance improvement of the LSI itself can be realized by increasing the degree of integration, that is, by miniaturizing the elements. However, in the future ultra-large scale integrated circuit (ULSI), it is difficult to improve the performance due to the influence of the parasitic resistance, simply by miniaturization according to the reduction rule.

【０００４】このような寄生抵抗の影響を低減できる技
術としては、ＭＯＳＦＥＴの場合であれば、サリサイド
技術がある。サリサイド技術によれば、シリサイド膜と
なる高融点金属膜の堆積と熱処理とにより、ソース・ド
レイン領域（不純物拡散層）上に、シリサイド膜を自己
整合的に形成でき、ソース・ドレイン領域の抵抗を１桁
以上低減できる。As a technique capable of reducing the influence of such parasitic resistance, in the case of MOSFET, there is a salicide technique. According to the salicide technique, a silicide film can be formed in a self-aligned manner on the source / drain regions (impurity diffusion layers) by depositing a refractory metal film to be a silicide film and heat treatment, and the resistance of the source / drain regions can be reduced. It can be reduced by one digit or more.

【０００５】図１１に、従来のサリサイド技術を用いた
ＭＯＳＦＥＴの製造方法の工程断面を示す。まず、図１
１（ａ）に示すように、シリコン基板１０１の表面にフ
ィールド酸化膜１０２を形成し、次いでこのフィールド
酸化膜１０２により規定された素子形成領域のシリコン
基板１０１上に、ゲート酸化膜１０３、ゲート電極１０
４、ゲート保護膜１０５を形成する。この後、ゲート保
護膜１０５をマスクとして、不純物のイオン注入を行な
って、低濃度の浅いソース・ドレイン領域１０６ａを形
成する。FIG. 11 is a sectional view showing the steps of a conventional MOSFET manufacturing method using the salicide technique. First, FIG.
As shown in FIG. 1A, a field oxide film 102 is formed on the surface of a silicon substrate 101, and then a gate oxide film 103 and a gate electrode are formed on the silicon substrate 101 in an element formation region defined by the field oxide film 102. 10
4, the gate protection film 105 is formed. Then, ion implantation of impurities is performed using the gate protective film 105 as a mask to form shallow source / drain regions 106a of low concentration.

【０００６】次に同図（ａ）に示すように、ゲート側壁
絶縁膜１０７となるＳｉＮ_X やＳｉＯ₂ などの絶縁膜を
化学気相成長法（ＣＶＤ法）により全面に堆積した後、
この絶縁膜を反応性イオンエッチングにより全面エッチ
ングして、厚さ５０〜１５０ｎｍ程度のゲート側壁絶縁
膜１０７を形成する。Next, as shown in FIG. 1A, after an insulating film such as SiN _x or SiO ₂ to be the gate side wall insulating film 107 is deposited on the entire surface by a chemical vapor deposition method (CVD method),
The entire surface of this insulating film is etched by reactive ion etching to form a gate sidewall insulating film 107 having a thickness of about 50 to 150 nm.

【０００７】次にシリコン基板１０１の表面の汚染物を
酸性やアルカリ性の溶液により除去し、この清浄なシリ
コン基板１０１の表面に薄いシリコン酸化膜を形成した
後、ゲート保護膜１０５およびゲート側壁絶縁膜１０７
をマスクとして、不純物のイオン注入を行なって、高濃
度の深いソース・ドレイン領域１０６ｂを形成する。し
かる後、熱処理（アニール）により不純物を電気的に活
性化させる。Next, the contaminants on the surface of the silicon substrate 101 are removed by an acidic or alkaline solution, a thin silicon oxide film is formed on the surface of the clean silicon substrate 101, and then the gate protective film 105 and the gate sidewall insulating film are formed. 107
Using the as a mask, ion implantation of impurities is performed to form high-concentration deep source / drain regions 106b. Then, the impurities are electrically activated by heat treatment (annealing).

【０００８】次にソース・ドレイン領域１０６ａ，１０
６ｂの表面の上記薄いシリコン酸化膜を希弗酸系のエッ
チング液で除去し、純水により洗浄した後、シリコン基
板１０１を大気に取り出し、窒素を吹き付けながら乾燥
させる。Next, the source / drain regions 106a, 10
The thin silicon oxide film on the surface of 6b is removed with a dilute hydrofluoric acid-based etching solution and washed with pure water, and then the silicon substrate 101 is taken out to the atmosphere and dried while blowing nitrogen.

【０００９】次にシリコン基板１０１を真空装置内にセ
ットした後、図１１（ｂ）に示すように、厚さ２０〜３
０ｎｍ程度の薄いチタン膜１０８、厚さ７０ｎｍ程度の
窒化チタン保護膜１０９をスパッタ法により全面に形成
する。Next, after the silicon substrate 101 is set in a vacuum device, as shown in FIG.
A thin titanium film 108 having a thickness of about 0 nm and a titanium nitride protective film 109 having a thickness of about 70 nm are formed on the entire surface by a sputtering method.

【００１０】ここで、チタン膜１０８が薄いのは、ソー
ス・ドレイン領域が浅いため、厚いシリサイド膜を形成
すると、接合リークが生じるからである。次にシリコン
基板１０１を真空装置から大気に取り出し、専用のラン
プアニール装置を用いて６００〜７５０℃、３０〜６０
秒間の低温のＲＴＡ（Rapid Thermal Anneal）を行なっ
て、図１１（ｃ）に示すように、ソース・ドレイン領域
１０６ｂの表面にチタンシリサイド（ＴｉＳｉ₂ ）膜１
１０を自己整合的に形成する。Here, the titanium film 108 is thin because the source / drain regions are shallow, so that a junction leak occurs when a thick silicide film is formed. Next, the silicon substrate 101 is taken out from the vacuum apparatus to the atmosphere, and 600 to 750 ° C., 30 to 60 ° C. using a dedicated lamp annealing apparatus.
By performing low temperature RTA (Rapid Thermal Anneal) for 2 seconds, as shown in FIG. 11C, the titanium silicide (TiSi ₂ ) film 1 is formed on the surface of the source / drain region 106b.
10 is formed in a self-aligned manner.

【００１１】ここで、低温のＲＴＡを行なっているの
で、チタン膜１０８には高抵抗の相（Ｃ４９型の斜方結
晶構造）が存在する。ここで、高温のＲＴＡを行なえ
ば、完全に低抵抗の相であるＣ５４型の斜方結晶構造に
相転移できるが、この場合、ブリッジングと呼ばれるシ
リサイドによるソース・ドレイン領域とゲート電極との
短絡という問題が生じる。低抵抗な相（Ｃ５４型の斜方
結晶構造）への相転移温度が上昇するのは、チタン膜１
０８が薄いからである。Since the RTA is performed at a low temperature, the titanium film 108 has a high resistance phase (C49 type orthorhombic crystal structure). Here, if RTA at high temperature is performed, a phase transition to a C54 type orthorhombic crystal structure, which is a completely low-resistance phase, can be achieved. The problem arises. It is the titanium film 1 that the phase transition temperature to the low resistance phase (C54 type orthorhombic crystal structure) rises.
This is because 08 is thin.

【００１２】この後、処理ブースにて硫酸、塩酸および
アンモニア水のいずれかと過酸化水素水との混合液を用
いて、フィールド酸化膜１０２、ゲート保護膜１０５等
の絶縁膜上に残った未反応のチタン膜（不図示）、絶縁
膜とチタン膜１０８との反応生成物（不図示）、窒化チ
タン保護膜１０９をエッチング除去して、ソース・ドレ
イン領域１０６ｂ上に厚さ３５〜６５ｎｍ程度のチタン
シリサイド膜１１０を残す。Thereafter, in the processing booth, a mixture of any one of sulfuric acid, hydrochloric acid, and ammonia water and hydrogen peroxide water is used to leave unreacted substances remaining on the insulating film such as the field oxide film 102 and the gate protective film 105. Of the titanium film (not shown), a reaction product (not shown) of the insulating film and the titanium film 108, and the titanium nitride protective film 109 are removed by etching, and titanium having a thickness of about 35 to 65 nm is formed on the source / drain region 106b. The silicide film 110 is left.

【００１３】この段階では、チタンシリサイド膜１１０
はまだ完全には低抵抗相のＣ５４型の斜方結晶構造に相
転移していないので、再度専用のアニール装置を用いて
８５０〜９００℃、２０秒間の高温のＲＴＡを行なっ
て、チタンシリサイド膜１１０を完全に低抵抗相のＣ５
４型の斜方結晶構造にする。At this stage, the titanium silicide film 110 is formed.
Since it has not completely transformed to the low resistance phase C54 type orthorhombic crystal structure, RTA at 850 to 900 ° C. for 20 seconds at a high temperature is performed again using the dedicated annealing apparatus to perform the titanium silicide film. 110 is a low resistance phase C5
It has a type 4 orthorhombic crystal structure.

【００１４】しかしながら、この種の従来のサリサイド
技術を用いたＭＯＳＦＥＴの製造方法には以下のような
問題がある。まず、未反応のチタン膜、反応生成物、窒
化チタン保護膜１０９を除去した後に、高温のＲＴＡを
行なって、チタンシリサイド膜１１０を完全に低抵抗相
のＣ５４型の斜方結晶構造にしても、チタンシリサイド
膜１１０による低抵抗化が困難であるという問題があっ
た。However, the method of manufacturing a MOSFET using this type of conventional salicide technique has the following problems. First, after the unreacted titanium film, the reaction product, and the titanium nitride protective film 109 are removed, high temperature RTA is performed to make the titanium silicide film 110 a completely low resistance phase C54 type orthorhombic crystal structure. However, there is a problem that it is difficult to reduce the resistance by the titanium silicide film 110.

【００１５】また、サリサイド技術を浅いソース・ドレ
イン領域に適用するため、低温のＲＴＡ、高温のＲＴＡ
の二つがＲＴＡが必要になり、プロセスが増加するとい
う問題もある。さらに、必要な装置も多数に及ぶ。例え
ば、前処理装置、乾燥機、スパッタ装置、アニール装置
が必要となる。Further, since the salicide technique is applied to the shallow source / drain regions, a low temperature RTA and a high temperature RTA are used.
There is also a problem that RTA is required for two of them and the number of processes is increased. In addition, the required equipment is numerous. For example, a pretreatment device, a dryer, a sputtering device, and an annealing device are required.

【００１６】しかも、装置間でのシリコン基板（ウエ
ハ）の移動に多くの時間がかかり、また、装置が使用さ
れるまでの間に待ち時間が多くなってしまう。その結
果、工期が長くなり装置コストも高くなる。さらに、問
題が起きたときに行なう対策がかなり遅れて打たれるこ
とになる。Moreover, it takes a lot of time to move the silicon substrate (wafer) between the devices, and the waiting time becomes long before the devices are used. As a result, the construction period becomes long and the device cost becomes high. In addition, the measures taken when problems occur are delayed considerably.

【００１７】従来のサリサイド技術によりシリサイド膜
を自己整合的に形成する場合の時間を見積もると、シリ
サイド膜となる高融点金属膜をスパッタする前の前処理
（自然酸化膜の除去）から高温のＲＴＡ終了まで、２５
枚のウエハを処理するのにかかる時間を合計すると、装
置間の待ち時間を別にして５１８分になる。When the time for forming the silicide film in a self-aligned manner by the conventional salicide technique is estimated, the high temperature RTA from the pretreatment (removal of the natural oxide film) before sputtering the refractory metal film to be the silicide film is performed. Until the end, 25
The total time taken to process one wafer is 518 minutes, excluding waiting time between devices.

【００１８】一方、各々のプロセスを部分的にドッキン
グさせる試みは、本発明とは異なる目的であるが提案さ
れている。例えば、シリコン基板の表面上に高融点金属
膜を形成する前に、無水弗酸とメチルアルコールまたは
エチルアルコールとの混合液を蒸発させて、シリコン基
板の表面を処理することにより、シリコン基板の表面の
自然酸化膜を除去する方法が提案されている（特開平６
−２９２３５）。On the other hand, an attempt to partially dock each process has been proposed, although the purpose is different from the present invention. For example, before forming a refractory metal film on the surface of a silicon substrate, by evaporating a mixed solution of anhydrous hydrofluoric acid and methyl alcohol or ethyl alcohol to treat the surface of the silicon substrate, the surface of the silicon substrate is treated. A method for removing the natural oxide film of the above has been proposed (Japanese Patent Laid-Open No. 6-242242).
-29235).

【００１９】発明者等の検討では、この処理が自然酸化
膜の除去に有効であることを確認しているが、シリコン
基板を大気に取り出したときに、シリコン基板の表面が
再び酸化されることも明らかになり、シリサイド膜によ
る低抵抗化は困難である。The inventors' studies have confirmed that this treatment is effective in removing the natural oxide film. However, when the silicon substrate is taken out into the atmosphere, the surface of the silicon substrate is oxidized again. It is also clear that it is difficult to reduce the resistance by using a silicide film.

【００２０】大気を構成している気体は、約８０％が窒
素、２０％酸素であるが、水蒸気も存在する。ここで、
水蒸気の分圧が１ｐｐｂ未満であれば、酸素中でもシリ
コン基板の表面は安定である。About 80% of the gases forming the atmosphere are nitrogen and 20% oxygen, but water vapor is also present. here,
If the partial pressure of water vapor is less than 1 ppb, the surface of the silicon substrate is stable even in oxygen.

【００２１】しかし、水蒸気の分圧が高いと、シリコン
基板の表面を終端しているＨやＦがＯやＯＨで置き換え
られる。このため、シリコン基板の表面の自然酸化膜を
除去した後は、高真空中か、水蒸気分圧の低い不活性ガ
ス雰囲気中を搬送して金属の成膜室までシリコン基板を
運ばなくてはならない。However, when the partial pressure of water vapor is high, H and F terminating the surface of the silicon substrate are replaced with O and OH. For this reason, after removing the native oxide film on the surface of the silicon substrate, the silicon substrate must be carried in a high vacuum or an inert gas atmosphere with a low water vapor partial pressure to the metal film forming chamber. .

【００２２】また、自然酸化膜の除去を行なう容器を開
放した時の安全性を考慮すると、無水弗酸とアルコール
との混合液の蒸気により自然酸化膜の除去する場合に
は、容器の内壁や内蔵物に付着したＨＦが蒸発し、この
ＨＦ蒸気により人体が悪影響を受けるという問題があ
る。さらに、ＨＦが付着する場所での金属材料腐食の問
題も生じる。Considering the safety when the container for removing the natural oxide film is opened, when the natural oxide film is removed by the vapor of the mixed liquid of hydrofluoric anhydride and alcohol, the inner wall of the container or There is a problem that the HF adhering to the internal components evaporates and the HF vapor adversely affects the human body. Furthermore, the problem of metal material corrosion at the place where HF adheres also occurs.

【００２３】一方、金属膜のスパッタ室と熱処理室とを
搬送系を介し接続して、高融点金属膜とシリサイド膜と
を連続的に形成する方法が提案されている（Proceeding
sof 1lth International VLSI Multilevel Interconnec
tion Conference、p.389(1994)）。On the other hand, a method has been proposed in which a sputter chamber for a metal film and a heat treatment chamber are connected via a transfer system to continuously form a refractory metal film and a silicide film (Proceeding).
sof 1lth International VLSI Multilevel Interconnec
tion Conference, p.389 (1994)).

【００２４】これは、シリコン基板の表面を希弗酸によ
り前処理した後に大気に取り出し、スパッタ室でチタン
膜を成膜し、フロッグレッグ（ｆｒｏｇ−ｌｅｇ）方式
の搬送系を用いて熱処理室に移動させた後、窒素中での
６７５℃、１２０秒の熱処理により、シリサイド膜を形
成するという方法である。This is because the surface of the silicon substrate was pretreated with dilute hydrofluoric acid and then taken out to the atmosphere, a titanium film was formed in the sputtering chamber, and the film was transferred to the heat treatment chamber using a frog-leg type transport system. After the transfer, a silicide film is formed by heat treatment in nitrogen at 675 ° C. for 120 seconds.

【００２５】この方法の場合、シリコン基板の表面の前
処理が湿式処理のため、シリコン基板から水が除去され
る過程で、水ガラスがシリコン基板の表面に析出するの
で、シリコン基板の表面の清浄度の制御が難しい。した
がって、この場合も、シリサイド膜による低抵抗化は困
難である。In this method, since the pretreatment of the surface of the silicon substrate is a wet treatment, water glass is deposited on the surface of the silicon substrate in the process of removing water from the silicon substrate, so that the surface of the silicon substrate is cleaned. The degree of control is difficult. Therefore, also in this case, it is difficult to reduce the resistance by the silicide film.

【００２６】[0026]

【発明が解決しようとする課題】上述の如く、微細化が
進むと、サリサイド技術を用いても、シリサイド膜の表
面の酸化や、シリコン基板の表面の汚染（酸化、水ガラ
スの析出）により、シリサイド膜による低抵抗化が困難
であるという問題があった。As described above, as miniaturization progresses, even if the salicide technique is used, the surface of the silicide film is oxidized and the surface of the silicon substrate is contaminated (oxidation, precipitation of water glass). There is a problem that it is difficult to reduce the resistance by the silicide film.

【００２７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、微細化が進んでも、金
属・半導体化合物膜により低抵抗化を図れる半導体装置
の製造方法および製造装置を提供することにある。The present invention has been made in consideration of the above circumstances. An object of the present invention is to provide a method and an apparatus for manufacturing a semiconductor device capable of achieving a low resistance by a metal / semiconductor compound film even if miniaturization progresses. To provide.

【００２８】[0028]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置の製造方法（請求項１）
は、表面に半導体領域を有する基板の該半導体領域上に
金属膜を形成する工程と、この金属膜上に保護膜を形成
する工程と、熱処理により前記金属膜と前記半導体領域
とを反応させ、前記金属膜の構成金属と前記半導体領域
の構成半導体とからなる金属・半導体化合物膜を形成
し、かつこの金属・半導体化合物膜の結晶構造または組
成のうち、前記金属・半導体化合物の耐酸化性が最も高
くなる結晶構造または組成になるように、前記熱処理を
制御する工程と、前記保護膜を除去する工程とを有する
ことを特徴とする。In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention (claim 1).
Is a step of forming a metal film on the semiconductor region of a substrate having a semiconductor region on the surface, a step of forming a protective film on the metal film, and reacting the metal film and the semiconductor region by heat treatment, Forming a metal / semiconductor compound film composed of a constituent metal of the metal film and a constituent semiconductor of the semiconductor region, and of the crystal structure or composition of the metal / semiconductor compound film, the oxidation resistance of the metal / semiconductor compound is The method is characterized by including a step of controlling the heat treatment and a step of removing the protective film so that the crystal structure or composition becomes the highest.

【００２９】また、本発明に係る他の半導体装置の製造
方法（請求項２）は、上記発明（請求項１）において、
基板がシリコン基板、前記金属・半導体化合物膜がＣ５
４型の斜方結晶構造のＴｉＳｉ₂ 膜であることを特徴と
する。Another method of manufacturing a semiconductor device according to the present invention (claim 2) is the same as in the above invention (claim 1).
The substrate is a silicon substrate, and the metal / semiconductor compound film is C5
It is characterized by being a TiSi ₂ film having a 4-type orthorhombic crystal structure.

【００３０】また、本発明に係る他の半導体装置の製造
方法（請求項３）は、上記発明（請求項１）において、
半導体基板がシリコン基板、前記金属・半導体化合物膜
がＣｏＳｉ₂ 膜であることを特徴とする。Another method of manufacturing a semiconductor device according to the present invention (claim 3) is the same as in the above invention (claim 1).
The semiconductor substrate is a silicon substrate, and the metal / semiconductor compound film is a CoSi ₂ film.

【００３１】また、本発明に係る他の半導体装置の製造
方法（請求項４）は、表面に半導体領域を有する基板の
該半導体領域の表面の酸化膜を化学反応により除去する
第１の工程と、前記半導体領域上に金属膜を形成する第
２の工程と、熱処理により前記金属膜と前記半導体領域
とを反応させ、前記金属膜の構成金属と前記半導体領域
の構成半導体とからなる金属・半導体化合物膜を形成す
る第３の工程とを有し、前記第１の工程から第３の工程
までの工程中に、前記基板を大気に晒さないことを特徴
とする。Another method of manufacturing a semiconductor device according to the present invention (claim 4) comprises a first step of removing an oxide film on the surface of the semiconductor region of a substrate having a semiconductor region on the surface by a chemical reaction. A second step of forming a metal film on the semiconductor region, and a metal / semiconductor composed of a constituent metal of the metal film and a constituent semiconductor of the semiconductor region by reacting the metal film with the semiconductor region by heat treatment. And a third step of forming a compound film, wherein the substrate is not exposed to the atmosphere during the steps from the first step to the third step.

【００３２】また、本発明に係る他の半導体装置の製造
方法（請求項５）は、上記発明（請求項４）において、
前記第１の工程が、化学反応によるウエット処理を行な
った後、化学反応によるドライ処理を行なう工程である
ことを特徴とする。Another method of manufacturing a semiconductor device according to the present invention (claim 5) is the same as in the above invention (claim 4).
The first step is a step of performing a wet treatment by a chemical reaction and then a dry treatment by a chemical reaction.

【００３３】また、本発明に係る半導体装置の製造装置
（請求項６）は、表面に半導体領域を有する基板の該半
導体領域の表面の酸化膜を化学反応により除去する第１
の処理容器と、この第１の処理容器に気密に接続され、
前記半導体領域上に金属膜を形成する第２の処理容器
と、この第２の処理容器に気密接続され、熱処理により
前記金属膜と前記半導体領域とを反応させ、前記金属膜
の構成金属と前記半導体領域の構成半導体とからなる金
属・半導体化合物膜を形成する第３の処理容器とを備え
たことを特徴とする。The semiconductor device manufacturing apparatus according to the present invention (claim 6) is characterized in that the oxide film on the surface of the semiconductor region of the substrate having the semiconductor region on the surface is removed by a chemical reaction.
Connected to the first processing container and the first processing container in an airtight manner,
A second processing container for forming a metal film on the semiconductor region, and an airtight connection to the second processing container, wherein the metal film reacts with the semiconductor region by heat treatment, and the constituent metal of the metal film and the metal A third processing container for forming a metal / semiconductor compound film made of a semiconductor constituting the semiconductor region is provided.

【００３４】[0034]

【作用】本発明者等の研究によれば、高抵抗であるＣ４
９型の斜方結晶のチタンシリサイド（ＴｉＳｉ₂ ）は、
低抵抗であるＣ５４型の斜方結晶のチタンシリサイド
（ＴｉＳｉ₂ ）よりも、酸化され易いことが分かった。According to the research conducted by the present inventors, the high resistance of C4
9-type orthorhombic crystal titanium silicide (TiSi ₂ ) is
It was found that it is more easily oxidized than the C54 type orthorhombic titanium silicide (TiSi ₂ ) which has a low resistance.

【００３５】このため、従来の方法、つまり、窒化チタ
ン保護膜等の除去後に、Ｃ４９型の斜方結晶のチタンシ
リサイド膜をＣ５４型の斜方結晶のチタンシリサイド膜
に変える場合には、窒化チタン保護膜等の除去の際に、
チタンシリサイド膜の表面が強く酸化されるので、Ｃ５
４型の斜方結晶のチタンシリサイド膜に変わっても、低
抵抗化は図れない。Therefore, in the conventional method, that is, when the C49 type orthorhombic crystal titanium silicide film is changed to the C54 type orthorhombic crystal titanium silicide film after removing the titanium nitride protective film and the like, titanium nitride is used. When removing the protective film,
Since the surface of the titanium silicide film is strongly oxidized, C5
Even if the titanium silicide film is a tetragonal orthorhombic crystal, the resistance cannot be reduced.

【００３６】また、ＣｏＳｉはＣｏＳｉ₂ よりも高抵抗
で酸化され易いことが分かった。そこで、本発明（請求
項１〜請求項３）は、上記知見に基づき、保護膜の除去
の前に、熱処理により、高耐酸化性の結晶構造または組
成を有する金属・半導体化合物膜を形成するようにして
いる。It was also found that CoSi has a higher resistance than CoSi ₂ and is easily oxidized. In view of the above, the present invention (Claims 1 to 3) forms a metal / semiconductor compound film having a high oxidation resistance crystal structure or composition by heat treatment before removing the protective film based on the above findings. I am trying.

【００３７】したがって、本発明（請求項１〜請求項
３）によれば、保護膜を除去する際における金属・半導
体化合物膜の酸化による抵抗上昇を防止できるので、低
抵抗の金属・半導体化合物膜を形成でき、低抵抗化を図
れる。Therefore, according to the present invention (claims 1 to 3), it is possible to prevent the resistance increase due to the oxidation of the metal / semiconductor compound film when the protective film is removed, so that the metal / semiconductor compound film having a low resistance can be prevented. Can be formed, and the resistance can be reduced.

【００３８】本発明（請求項４、請求項５）によれば、
第１の工程から第３の工程の間に基板が大気に晒される
ことがない。したがって、基板の半導体領域、金属・半
導体化合物膜に自然酸化膜が形成されないので、金属・
半導体化合物膜の抵抗上昇を防止できる。According to the present invention (claims 4 and 5),
The substrate is not exposed to the atmosphere between the first step and the third step. Therefore, since a natural oxide film is not formed on the semiconductor region of the substrate and the metal / semiconductor compound film,
It is possible to prevent an increase in resistance of the semiconductor compound film.

【００３９】また、本発明（請求項６）によれば、第１
〜第３の処理容器は、処理手順の順に接続されているの
で、第１の処理容器から第２の処理容器、第２の処理容
器から第３の処理容器に基板を搬送する際に、基板を大
気に晒さずに済む。したがって、搬送時に基板の半導体
領域、金属・半導体化合物膜に自然酸化膜が形成されな
いので、金属・半導体化合物膜の抵抗上昇を防止でき
る。According to the present invention (claim 6), the first
Since the third processing container is connected in the order of the processing procedure, when the substrate is transferred from the first processing container to the second processing container and from the second processing container to the third processing container, Need not be exposed to the atmosphere. Therefore, since the natural oxide film is not formed on the semiconductor region of the substrate and the metal / semiconductor compound film during transportation, it is possible to prevent the resistance increase of the metal / semiconductor compound film.

【００４０】[0040]

【実施例】以下、図面を参照しながら実施例を説明す
る。 （第１の実施例）図１は、本発明の第１の実施例に係る
ＭＯＳＦＥＴの製造方法を示す工程断面図である。Embodiments will be described below with reference to the drawings. (First Embodiment) FIGS. 1A to 1D are process sectional views showing a method of manufacturing a MOSFET according to a first embodiment of the present invention.

【００４１】まず、図１（ａ）に示すように、単結晶の
シリコン基板１１の表面にフィールド酸化膜１２を熱酸
化により形成する。次に同図（ａ）に示すように、フィ
ールド酸化膜１２により囲まれた素子形成領域のシリコ
ン基板上１１に、ゲート酸化膜１３となるシリコン酸化
膜、下部ゲート電極１４ａとなる多結晶シリコン膜、上
部ゲート電極１４ｂとなるタングステン膜を順次形成し
た後、このタングステン膜上に窒化シリコンからなるマ
スクパターン１４ｃを形成する。First, as shown in FIG. 1A, a field oxide film 12 is formed on the surface of a single crystal silicon substrate 11 by thermal oxidation. Next, as shown in FIG. 3A, a silicon oxide film to be the gate oxide film 13 and a polycrystalline silicon film to be the lower gate electrode 14a are formed on the silicon substrate 11 in the element formation region surrounded by the field oxide film 12. After sequentially forming a tungsten film to be the upper gate electrode 14b, a mask pattern 14c made of silicon nitride is formed on the tungsten film.

【００４２】次に同図（ａ）に示すように、マスクパタ
ーン１４ｃをエッチングマスクとして、上記シリコン酸
化膜積／多結晶シリコン膜／タングステン膜をエッチン
グして、ゲート酸化膜１３、下部ゲート電極１４ａ、上
部ゲート電極１４ｂを形成する。Next, as shown in FIG. 6A, the silicon oxide film product / polycrystalline silicon film / tungsten film is etched using the mask pattern 14c as an etching mask to etch the gate oxide film 13 and the lower gate electrode 14a. , The upper gate electrode 14b is formed.

【００４３】次に図１（ｂ）に示すように、低濃度の浅
いソース・ドレイン領域１６ａを形成するために、マス
クパターン１４ｃをマスクとして、不純物のイオン注入
を行なう。この後、全面に窒化シリコン膜１５をＣＶＤ
法により形成し、この窒化シリコン膜１５をＲＩＥ等の
異方性エッチングにより全面エッチングし、ゲート部の
側壁に窒化シリコン膜１５を選択的に残置して、ゲート
側壁絶縁膜１５ａを形成する。Next, as shown in FIG. 1B, ion implantation of impurities is performed using the mask pattern 14c as a mask in order to form the shallow source / drain regions 16a of low concentration. Then, a silicon nitride film 15 is formed on the entire surface by CVD.
Then, the silicon nitride film 15 is entirely etched by anisotropic etching such as RIE, and the silicon nitride film 15 is selectively left on the sidewall of the gate portion to form a gate sidewall insulating film 15a.

【００４４】次に同図（ｂ）に示すように、高濃度の深
いソース・ドレイン領域１６ｂを形成するために、ゲー
ト電極１４およびゲート側壁絶縁膜１５ａをマスクとし
て、不純物のイオン注入を行なった後、アニールにより
ソース・ドレイン領域１６ａ，１６ｂの不純物を活性化
する。Next, as shown in FIG. 6B, ion implantation of impurities was performed using the gate electrode 14 and the gate sidewall insulating film 15a as a mask in order to form a high-concentration deep source / drain region 16b. After that, the impurities in the source / drain regions 16a and 16b are activated by annealing.

【００４５】次に同図（ｂ）に示すように、シリコン基
板１１の表面の自然酸化膜を弗酸系処理により除去した
後、全面にチタン膜１７、窒化チタン保護膜１８を順次
形成する。窒化チタン保護膜１８は、チタン膜１７の酸
化防止、後工程で形成されるチタンシリサイド膜の表面
が凹凸状になるのを防止するための膜である。Next, as shown in FIG. 3B, after removing the natural oxide film on the surface of the silicon substrate 11 by hydrofluoric acid treatment, a titanium film 17 and a titanium nitride protective film 18 are sequentially formed on the entire surface. The titanium nitride protective film 18 is a film for preventing the titanium film 17 from being oxidized and preventing the surface of the titanium silicide film formed in a later step from becoming uneven.

【００４６】次に図１（ｃ）に示すように、大気圧以上
の圧力の不活性ガス雰囲気中で熱処理を行なうことによ
り、シリコン基板１１の露出面に、全てがＣ５４型の斜
方結晶構造のチタンシリサイド（ＴｉＳｉ₂ ）膜１９を
形成する。このとき、シリコン基板１１以外と接触する
チタン膜１７は反応せずに、チタン膜１７ｂ、窒化チタ
ン膜１８として残留する。上記熱処理は、例えば、シリ
コン基板が収容した反応室内にパージガスとしてのＮ₂
ガスを供給しながら行なう。Next, as shown in FIG. 1 (c), a heat treatment is performed in an inert gas atmosphere at a pressure of atmospheric pressure or higher, so that the entire exposed surface of the silicon substrate 11 is a C54 type orthorhombic crystal structure. Then, a titanium silicide (TiSi ₂ ) film 19 is formed. At this time, the titanium film 17 that is in contact with other than the silicon substrate 11 does not react and remains as the titanium film 17b and the titanium nitride film 18. The heat treatment is performed, for example, by using N ₂ as a purge gas in the reaction chamber containing the silicon substrate.
Perform while supplying gas.

【００４７】ここで、上記熱処理は、ソース・ドレイン
領域１６ａ，１６ｂの形成方法によって異なる。これは
形成方法の違いによってＣ４９構造とＣ５４構造とが混
在したチタンシリサイド膜１９あるいは全てがＣ５４構
造のチタンシリサイド膜１９が形成されるからである。The heat treatment depends on the method of forming the source / drain regions 16a and 16b. This is because the titanium silicide film 19 in which the C49 structure and the C54 structure are mixed or all of the titanium silicide film 19 having the C54 structure is formed depending on the formation method.

【００４８】具体的には、チタン膜１７、窒化チタン保
護膜１８を形成する前に、酸化膜を通してイオン注入
し、活性化アニールを行なってソース・ドレイン領域１
６ａ，１６ｂを形成した場合には、７５０℃、３０秒以
上の熱処理を行なう。Specifically, before forming the titanium film 17 and the titanium nitride protective film 18, ion implantation is performed through the oxide film and activation annealing is performed to perform the source / drain region 1.
When 6a and 16b are formed, heat treatment is performed at 750 ° C. for 30 seconds or more.

【００４９】また、酸化膜を通してイオン注入し、活性
化アニールを行なわないでソース・ドレイン領域１６
ａ，１６ｂを形成した場合には、７５０℃、４０秒以上
の熱処理を行なう。Ion implantation is performed through the oxide film, and the source / drain regions 16 are not subjected to activation annealing.
When a and 16b are formed, heat treatment is performed at 750 ° C. for 40 seconds or more.

【００５０】また、酸化膜なしでイオン注入し、活性化
アニールを行なってソース・ドレイン領域１６ａ，１６
ｂを形成した場合には、７５０℃、２５秒以上の加熱処
理を行なう。Ion implantation is performed without using an oxide film, and activation annealing is performed to source / drain regions 16a and 16a.
When b is formed, heat treatment is performed at 750 ° C. for 25 seconds or more.

【００５１】また、酸化膜なしでイオン注入し、活性化
アニールを行なわないでソース・ドレイン領域１６ａ，
１６ｂを形成した場合には、７５０℃、２０秒以上の熱
処理を行う。Ion implantation is performed without an oxide film, and the source / drain regions 16a, 16a,
When 16b is formed, heat treatment is performed at 750 ° C. for 20 seconds or more.

【００５２】上記熱処理の温度、時間はチタン膜１７の
膜厚によって異なる。図２は、上記熱処理の温度と上記
熱処理の時間とチタン膜１７の膜厚との関係を示す特性
図である。図２から、例えば、チタン膜１７の膜厚が２
０ｎｍであれば、熱処理の温度が７００℃、７５０℃、
８００℃の場合、熱処理の時間はそれぞれ９００秒、３
０秒、１０秒以上となる。The temperature and time of the heat treatment differ depending on the thickness of the titanium film 17. FIG. 2 is a characteristic diagram showing the relationship between the temperature of the heat treatment, the time of the heat treatment, and the thickness of the titanium film 17. From FIG. 2, for example, if the thickness of the titanium film 17 is 2
If it is 0 nm, the heat treatment temperature is 700 ° C, 750 ° C,
When the temperature is 800 ° C, the heat treatment time is 900 seconds and 3 respectively.
0 seconds, 10 seconds or more.

【００５３】次に図１（ｄ）に示すように、Ｈ₂ ＳＯ₄
とＨ₂ Ｏ₂ との１：１の混合液をエッチャントとして用
いて、未反応のチタン膜１７ａ、窒化チタン膜１８を常
温で剥離する。その結果、ソース・ドレイン領域１６ｂ
上に自己整合的にチタンシリサイド（ＴｉＳｉ₂ ）膜１
９が形成される。Next, as shown in FIG. 1D, H ₂ SO ₄
And H ₂ O ₂ and 1: using 1 mixture as the etchant, peeling titanium film 17a unreacted titanium nitride film 18 at ambient temperature. As a result, the source / drain regions 16b
Titanium silicide (TiSi ₂ ) film 1 self-aligned on top
9 is formed.

【００５４】このとき、チタンシリサイド（ＴｉＳｉ
₂ ）膜１９の表面の酸化量をＡＥＳ分析により調べてみ
た。図３にその分析を示す。なお、図３には従来方法に
よるチタンシリサイド（ＴｉＳｉ₂ ）膜の表面の酸化量
（酸素濃度）も載せてある。At this time, titanium silicide (TiSi
₂ ) The amount of oxidation on the surface of the film 19 was examined by AES analysis. The analysis is shown in FIG. Note that FIG. 3 also shows the amount of oxidation (oxygen concentration) on the surface of the titanium silicide (TiSi ₂ ) film by the conventional method.

【００５５】図３から、本発明のチタンシリサイド膜
は、どの深さ（チタンシリサイド膜の表面からの深さ）
においても、従来のチタンシリサイド膜よりも、酸化濃
度が低いことが分かる。すなわち、本発明によれば、未
反応のチタン膜１７ａ、窒化チタン膜１８の剥離工程に
おけるチタンシリサイド膜１９の酸化を十分に抑制でき
るようになる。From FIG. 3, the depth of the titanium silicide film of the present invention (depth from the surface of the titanium silicide film) is shown.
Also, it can be seen that the oxide concentration is lower than that of the conventional titanium silicide film. That is, according to the present invention, it becomes possible to sufficiently suppress the oxidation of the titanium silicide film 19 in the step of removing the unreacted titanium film 17a and titanium nitride film 18.

【００５６】このような効果が得られたのは、未反応の
チタン膜１７ａ、窒化チタン膜１８を剥離する前に、チ
タンシリサイド膜１９の全体が酸化が起こり難い構造で
あるＣ５４型の斜方結晶構造になっているからである。Such an effect was obtained because the entire titanium silicide film 19 had a structure in which it was difficult to oxidize the titanium silicide film 19 before the unreacted titanium film 17a and titanium nitride film 18 were peeled off. This is because it has a crystal structure.

【００５７】一方、従来方法の場合、未反応のチタン
膜、窒化チタン膜を剥離する前のチタンシリサイド膜は
酸化が起こり易いＣ４９型であるからである。図４は、
本発明の方法、従来方法により得られたチタンシリサイ
ド（ＴｉＳｉ₂ ）膜に施す熱処理の温度（熱処理温度）
とチタンシリサイド（ＴｉＳｉ₂ ）膜の表面に凝集の起
こる時間との関係を示す図である。On the other hand, in the case of the conventional method, the titanium silicide film before the unreacted titanium film and the titanium nitride film are peeled off is a C49 type which is likely to be oxidized. FIG.
Temperature of heat treatment applied to the titanium silicide (TiSi ₂ ) film obtained by the method of the present invention or the conventional method (heat treatment temperature)
FIG. 3 is a diagram showing the relationship between the time and aggregation time on the surface of a titanium silicide (TiSi ₂ ) film.

【００５８】図４から、本発明のチタンシリサイド膜
は、熱処理温度に関係なく、従来方法のチタンシリサイ
ド膜よりも凝集が起こる時間が長いことが分かる。すな
わち、本発明によれば、耐熱性の高いチタンシリサイド
膜が得られ（例えば、熱処理温度が８００℃であれば、
従来方法に比べて約２倍耐熱性が高くなる）、これによ
り、チタンシリサイド膜形成後の熱工程に制約されるこ
となく、安定したプロセスが可能となる。したがって、
チタンシリサイド膜形成後の熱工程に制約されることな
く、安定したプロセスが可能となる。It can be seen from FIG. 4 that the titanium silicide film of the present invention has a longer cohesive time than the titanium silicide film of the conventional method, regardless of the heat treatment temperature. That is, according to the present invention, a titanium silicide film having high heat resistance can be obtained (for example, if the heat treatment temperature is 800 ° C.,
The heat resistance is about twice higher than that of the conventional method), which enables a stable process without being restricted by the thermal process after forming the titanium silicide film. Therefore,
A stable process is possible without being restricted by the thermal process after the titanium silicide film is formed.

【００５９】このような耐熱性向上および上記熱酸化防
止の効果により、ソース・ドレイン領域１６ａ，１６ｂ
（拡散層）の深さが０．１５μｍ以下、チタンシリサイ
ド膜の厚みが０．０５μｍ以下の微細サイズでも、低抵
抗で高耐熱性のＭＯＳＦＥＴの作成が可能となる。Due to the effect of improving the heat resistance and preventing the thermal oxidation, the source / drain regions 16a and 16b are formed.
A MOSFET having low resistance and high heat resistance can be manufactured even with a fine size such that the depth of the (diffusion layer) is 0.15 μm or less and the thickness of the titanium silicide film is 0.05 μm or less.

【００６０】なお、本実施例では、シリサイド形成用の
金属膜としてＩＶa 族であるチタン膜を用いたが、Ｖ、
ＶＩa 族の金属元素の膜でも良く、また、ニッケル、パ
ラジウム、白金、コバルト等の遷移金属の膜でも良い。In this embodiment, a titanium film of IVa group is used as the metal film for forming silicide, but V,
A film of a VIa group metal element may be used, or a film of a transition metal such as nickel, palladium, platinum, or cobalt may be used.

【００６１】ここで、コバルト（Ｃｏ）膜の場合には、
熱処理により組成比を制御して、低抵抗で酸化され難い
ＣｏＳｉ₂ 膜を形成する。また、本実施例では、保護膜
として窒化チタン（ＴｉＮ）膜を用いたが、チタンタン
グステン（ＴｉＷ）膜等のシリサイド膜に対して選択的
に除去可能で、かつシリサイド形成用の金属膜と反応し
ない膜であれば、金属や金属化合物以外の膜でも良い。Here, in the case of a cobalt (Co) film,
The composition ratio is controlled by heat treatment to form a CoSi ₂ film having low resistance and being hardly oxidized. Further, in this embodiment, the titanium nitride (TiN) film is used as the protective film, but it can be selectively removed with respect to the silicide film such as the titanium tungsten (TiW) film and reacts with the metal film for forming the silicide. A film other than a metal or a metal compound may be used as long as it is a film that does not.

【００６２】また、熱処理の雰囲気は、Ｎ₂ ガスやＡｒ
ガスのような不活性ガス雰囲気に限定されるものでは
く、要はシリサイド膜と反応が起こらないようなガス雰
囲気であれば良い。 （第２の実施例）図５は、本発明の第２の実施例に係る
半導体装置の製造装置（半導体製造装置）の概略構成を
示す模式図である。The atmosphere for the heat treatment is N ₂ gas or Ar.
The atmosphere is not limited to an inert gas such as a gas, and the essential point is that the gas atmosphere does not react with the silicide film. (Second Embodiment) FIG. 5 is a schematic diagram showing a schematic configuration of a semiconductor device manufacturing apparatus (semiconductor manufacturing apparatus) according to a second embodiment of the present invention.

【００６３】この半導体製造装置は、基本的には枚葉式
であり、大きく分けて、前処理容器２１（第１の処理容
器）と、この前処理容器２１に接続された導入容器２２
と、この導入容器２２に接続された成膜容器２３（第２
の処理容器）と、この成膜容器２３に接続された熱処理
容器２４（第３の処理容器）と、この熱処理容器２４に
接続された剥離容器２５と、この剥離容器２５に接続さ
れた取出し容器２６とから構成されている。This semiconductor manufacturing apparatus is basically a single-wafer type, and is roughly classified into a pretreatment container 21 (first treatment container) and an introduction container 22 connected to the pretreatment container 21.
And a film-forming container 23 (second
Processing container), a heat treatment container 24 (third treatment container) connected to the film forming container 23, a peeling container 25 connected to the heat treatment container 24, and a take-out container connected to the peeling container 25. And 26.

【００６４】すなわち、被処理基体（半導体基板、ウェ
ハ）の処理の順番と、容器の配列の順番とが一致してい
る。また、前処理容器２１、導入容器２２、成膜容器２
３、熱処理容器２４は、剥離容器２５、取出し容器２６
は線状に配置されており、被処理基体は容器の配列方向
に平行にベルトコンベア方式に搬送されるようになって
いる。That is, the order of processing the substrates to be processed (semiconductor substrate, wafer) and the order of arrangement of the containers are the same. In addition, the pretreatment container 21, the introduction container 22, and the film formation container 2
3, the heat treatment container 24, the peeling container 25, the take-out container 26
Are arranged in a line, and the substrates to be treated are conveyed in a belt conveyor manner in parallel to the arrangement direction of the containers.

【００６５】前処理容器２１は、被処理基体の表面の自
然酸化膜を除去する容器で、自然酸化膜にＨＦ蒸気を当
てるところと、被処理基体を水洗処理するところとから
構成されている。水洗処理に用いる水は、溶存酸素濃度
が１０ｐｐｂ以下に制御された純水である。The pretreatment vessel 21 is a vessel for removing a natural oxide film on the surface of the substrate to be treated, and is composed of a portion where HF vapor is applied to the natural oxide film and a portion where the substrate to be treated is washed with water. The water used for the water washing treatment is pure water whose dissolved oxygen concentration is controlled to 10 ppb or less.

【００６６】なお、前処理容器２１の雰囲気は、処理し
た被処理基体が再度酸化されないように、窒素またはＡ
ｒなどの不活性ガス雰囲気であり、酸素分圧は１０ｐｐ
ｂ以下の低分圧に制御されていることが望ましい。The atmosphere of the pretreatment vessel 21 is set to nitrogen or A so that the treated substrate is not oxidized again.
Inert gas atmosphere such as r, oxygen partial pressure is 10 pp
It is desirable to be controlled to a low partial pressure of b or less.

【００６７】次に上記の如く構成された半導体製造装置
を用いたシリサイド膜の形成方法について説明する。図
７はこの形成方法のプロセスフローを示す図である。ま
ず、シリコン基板を前処理容器２１に収容し、３９．６
％濃度のＨＦ蒸気をシリコン基板の表面に垂直方向から
流して、シリコン基板の表面の自然酸化膜を化学反応に
よるドライ処理により除去する。このとき、前処理容器
２１内の圧力は１気圧程度とする。この後、シリコン基
板を水洗処理する。Next, a method of forming a silicide film using the semiconductor manufacturing apparatus configured as described above will be described. FIG. 7 is a diagram showing a process flow of this forming method. First, the silicon substrate is housed in the pretreatment container 21, and 39.6
HF vapor of% concentration is made to flow from the direction perpendicular to the surface of the silicon substrate, and the natural oxide film on the surface of the silicon substrate is removed by a dry process by a chemical reaction. At this time, the pressure in the pretreatment container 21 is set to about 1 atm. Then, the silicon substrate is washed with water.

【００６８】なお、もともとシリコン基板の表面に厚さ
１ｎｍ以上の自然酸化膜が存在すると、ＨＦ蒸気を当て
ても自然酸化膜はシリコン露出部のエッヂ部分に集まっ
てしまう。このエッジ部のシリコン酸化物の粒子は、パ
ーティクルの原因となる。When a natural oxide film having a thickness of 1 nm or more originally exists on the surface of the silicon substrate, the natural oxide film gathers on the edge portion of the exposed silicon portion even if HF vapor is applied. The particles of silicon oxide on the edge portion cause particles.

【００６９】このような不都合を防止するには、シリコ
ン基板にＨＦ蒸気を当て、シリコン基板を水洗処理し、
シリコン基板を乾燥した後、再びシリコン基板にＨＦ蒸
気を当てれば良い。これにより、シリコン露出部分から
シリコン酸化物の粒子を完全に取り除くことができる。To prevent such inconvenience, HF vapor is applied to the silicon substrate, the silicon substrate is washed with water,
After drying the silicon substrate, HF vapor may be applied again to the silicon substrate. This allows particles of silicon oxide to be completely removed from the exposed silicon portion.

【００７０】これら一連の処理（ＨＦ蒸気処理、水洗処
理、ＨＦ蒸気処理）はそれぞれ別の箇所で行っなても良
いが、前処理容器２１の大きさを小さくするためには、
１箇所で行なうことが望ましい。These series of treatments (HF vapor treatment, water washing treatment, HF vapor treatment) may not be carried out at different places, but in order to reduce the size of the pretreatment container 21,
It is desirable to do it in one place.

【００７１】図１０に、上記一連の処理を１箇所で行な
うことができる前処理容器２１の模式図を示す。図中、
前処理容器２１の下部には、シリコン基板を載置する回
転可能な支持台４２が設けられている。この支持台４２
はシリコン基板をその裏面から吸引し、回転時のシリコ
ン基板の移動を防止できるようになっている。FIG. 10 shows a schematic diagram of a pretreatment container 21 capable of performing the above-described series of treatments at one place. In the figure,
A rotatable support table 42 on which a silicon substrate is placed is provided below the pretreatment container 21. This support 42
Is capable of sucking the silicon substrate from its back surface to prevent movement of the silicon substrate during rotation.

【００７２】一方、前処理容器２１の上部には、ＨＦ蒸
気を導入するシャワーヘッド４３が設けられており、こ
のシャワーヘッド４３と支持台４２との間には、水洗処
理に使用する水を供給するための水サプライア４４と、
酸素など酸化性のガス不純物が１０ｐｐｂ以下に制御さ
れた高純度の窒素やＡｒ等の不活性ガスを供給するため
のガスサプライア４６が設けられている。On the other hand, a shower head 43 for introducing HF vapor is provided above the pretreatment vessel 21, and water used for the washing treatment is supplied between the shower head 43 and the support 42. A water supplier 44 for
A gas supplier 46 is provided for supplying an inert gas such as high-purity nitrogen or Ar in which an oxidizing gas impurity such as oxygen is controlled to 10 ppb or less.

【００７３】水サプライア４４、ガスサプライ４６には
それぞれ第１の回転制御部４５、第２の回転制御部４７
が設けられており、これらにより、自然酸化膜の除去を
行なわないときに、水サプライア４４、ガスサプライ４
６をシリコン基板から離れた所定の位置に待機させてお
くことができる。The water supplier 44 and the gas supplier 46 have a first rotation control section 45 and a second rotation control section 47, respectively.
Are provided, and when the natural oxide film is not removed, the water supplier 44 and the gas supply 4 are provided.
6 can be made to stand by at a predetermined position apart from the silicon substrate.

【００７４】次に自然酸化膜が除去されたシリコン基板
を大気に晒さずに前処理容器２１から導入容器２２に搬
送した後、この導入容器２２の真空引きを行なう。この
搬送は高真空中または水蒸気分圧の低い不活性ガス雰囲
気中で行なう。Next, the silicon substrate from which the natural oxide film has been removed is conveyed from the pretreatment container 21 to the introduction container 22 without being exposed to the atmosphere, and then the introduction container 22 is evacuated. This transfer is carried out in a high vacuum or in an inert gas atmosphere with a low water vapor partial pressure.

【００７５】次にシリコン基板を大気に晒さずに導入容
器２２から成膜容器２３に搬送した後、この成膜容器２
３内でシリコン基板上にチタン膜、窒化チタン保護膜を
スパッタ法により形成する。この搬送は高真空中または
水蒸気分圧の低い不活性ガス雰囲気中で行なう。Next, the silicon substrate is conveyed from the introduction container 22 to the film forming container 23 without being exposed to the atmosphere, and then the film forming container 2 is formed.
In 3, the titanium film and the titanium nitride protective film are formed on the silicon substrate by the sputtering method. This transfer is carried out in a high vacuum or in an inert gas atmosphere with a low water vapor partial pressure.

【００７６】このとき、成膜容器２３内の圧力は、例え
ば、１０^-5Ｐａ程度とする。また、上記スパッタは、シ
リコン基板に残存しているＨ，Ｆが除去される条件でも
良いし、除去されない条件でも良い。上記Ｈ，Ｆは自然
酸化膜の除去工程の際に用いたＨＦ蒸気によるものであ
る。At this time, the pressure in the film forming container 23 is, eg, about 10 ⁻⁵ Pa. Further, the sputtering may be performed under the condition that H and F remaining on the silicon substrate are removed or not removed. The H and F are due to the HF vapor used in the natural oxide film removing step.

【００７７】次にチタン膜、窒化チタン保護膜が形成さ
れたシリコン基板を大気に晒さずに成膜容器２３から熱
処理容器２４に搬送した後、この熱処理容器２４内でシ
リコン基板を真空加熱（熱処理）を施すことにより、シ
リコン基板の表面にチタンシリサイド膜を形成する。こ
の搬送は高真空中または水蒸気分圧の低い不活性ガス雰
囲気中で行なう。Next, the silicon substrate on which the titanium film and the titanium nitride protective film are formed is transferred from the film forming container 23 to the heat treatment container 24 without being exposed to the atmosphere, and then the silicon substrate is vacuum-heated (heat treatment) in the heat treatment container 24. ) Is performed to form a titanium silicide film on the surface of the silicon substrate. This transfer is carried out in a high vacuum or in an inert gas atmosphere with a low water vapor partial pressure.

【００７８】このとき、上記真空加熱の温度、時間は、
例えば、それぞれ、７５０℃、６０秒とし、また、熱処
理容器２４内の圧力は、例えば、１０^-3Ｐａ程度とす
る。また、チタン膜、窒化チタン保護膜の成膜時にＨ，
Ｆを除去しない場合でも、この真空加熱時にＨ，Ｆは除
去される。この真空加熱を減圧雰囲気中で行なう場合に
は取出し容器２５がベント室（Ｌｏａｄ ｏｕｔ室）と
なる。熱処理を１気圧以上で行うときにはベント室を熱
処理室よりも上流側に設けることが望ましい。At this time, the temperature and time of the above vacuum heating are
For example, the temperature is set to 750 ° C. for 60 seconds, and the pressure in the heat treatment container 24 is set to about 10 ⁻³ Pa, for example. Further, when the titanium film and the titanium nitride protective film are formed, H,
Even if F is not removed, H and F are removed during this vacuum heating. When this vacuum heating is performed in a reduced pressure atmosphere, the take-out container 25 serves as a vent chamber (Load out chamber). When the heat treatment is performed at 1 atm or more, it is desirable to provide the vent chamber upstream of the heat treatment chamber.

【００７９】次にチタンシリサイド膜が形成されたシリ
コン基板を熱処理容器２４から剥離容器２５に搬送した
後、この剥離容器２５内で、窒化チタン保護膜、未反応
のチタン膜をプラズマ処理等のドライ処理により剥離す
る。Next, after the silicon substrate on which the titanium silicide film is formed is transferred from the heat treatment container 24 to the peeling container 25, in the peeling container 25, the titanium nitride protective film and the unreacted titanium film are dried by plasma treatment or the like. Peeled off by treatment.

【００８０】最後、取出し室２５からシリコン基板を取
り出して、室顕微鏡検査によりチタンシリサイド膜の良
否判定を行なう。本実施例によれば、各容器が処理手順
の順に接続されているので、自然酸化膜の除去してから
チタンシリサイド膜を形成するまでの工程において、シ
リコン基板を大気に晒さずに済むので、再酸化によるシ
リサイド膜の抵抗上昇を防止できる。Finally, the silicon substrate is taken out from the take-out chamber 25, and the quality of the titanium silicide film is judged by room microscope inspection. According to this embodiment, since each container is connected in the order of the processing procedure, it is not necessary to expose the silicon substrate to the atmosphere in the steps from the removal of the natural oxide film to the formation of the titanium silicide film. It is possible to prevent the resistance of the silicide film from increasing due to reoxidation.

【００８１】また、本実施例の場合、未反応のチタン膜
の剥離がドライ処理によるものなので、希弗酸による従
来のウエット前処理の場合のように、シリコン基板の表
面に水ガラスが析出し、シリコン基板の表面の清浄度の
制御が困難になるという問題は生じない。Further, in this embodiment, since the unreacted titanium film is peeled off by the dry treatment, water glass is deposited on the surface of the silicon substrate as in the case of the conventional wet pretreatment with dilute hydrofluoric acid. The problem that it becomes difficult to control the cleanliness of the surface of the silicon substrate does not occur.

【００８２】さらにまた、本実施例の場合、各容器間の
シリコン基板の搬送はベルトコンベア方式によるものな
ので、従来の半導体製造装置、つまり、搬送室の周辺に
クラスタ状にプロセスチャンバを配置し、シリコン基板
の搬送がフロッグレッグ方式のものであるマルチチャン
バ装置に比べて、以下のような利点がある。Furthermore, in the case of this embodiment, since the silicon substrate is transported between the containers by the belt conveyor method, the conventional semiconductor manufacturing apparatus, that is, the process chambers are arranged in clusters around the transport chamber. Compared with the multi-chamber apparatus in which the silicon substrate is transported by the frog leg system, there are the following advantages.

【００８３】すなわち、従来のマルチチャンバ装置の場
合、搬送がフロッグレッグ方式によるものなので、チャ
ンバ数が４以上になると、搬送時間が長くなるという問
題がある。また、フロッグレッグを２対以上にすると、
フロッグレッグの移動制御が困難になり、これによって
も、搬送時間が長くなるという問題が生じる。That is, in the case of the conventional multi-chamber apparatus, since the transfer is based on the frog leg system, there is a problem that the transfer time becomes long when the number of chambers is 4 or more. Also, if you have two or more pairs of frog legs,
It becomes difficult to control the movement of the frog leg, which also causes a problem that the transport time becomes long.

【００８４】しかし、本実施例のベルトコンベア方式の
移動を用いた半導体製造装置によれば、上記問題は生じ
ない。本実施例の半導体製造装置の搬送時間は従来のマ
ルチチャンバ装置のそれの５０％以下になる。However, according to the semiconductor manufacturing apparatus using the belt conveyor type movement of this embodiment, the above problem does not occur. The transport time of the semiconductor manufacturing apparatus of this embodiment is 50% or less of that of the conventional multi-chamber apparatus.

【００８５】また、本実施例の半導体製造装置を用いて
２５個のシリコン基板を処理する場合、ＨＦ蒸気処理か
ら窒化チタン保護膜および未反応のチタン膜の剥離まで
の工程に要する時間は２００分、顕微鏡検査に要する時
間は１０分であるので、チタンシリサイド膜の形成に係
るプロセス時間は２１０分となる。When processing 25 silicon substrates using the semiconductor manufacturing apparatus of this embodiment, the time required from the HF vapor treatment to the separation of the titanium nitride protective film and the unreacted titanium film is 200 minutes. Since the time required for the microscopic inspection is 10 minutes, the process time for forming the titanium silicide film is 210 minutes.

【００８６】一方、上記従来のマルチチャンバ装置を用
いて２５個のシリコン基板を処理する場合、チタンシリ
サイド膜の形成に係るプロセス時間は５１８分となる。
この従来のチタンシリサイド膜の形成方法のプロセスフ
ローを図８に示す。On the other hand, when 25 silicon substrates are processed using the conventional multi-chamber apparatus, the process time for forming the titanium silicide film is 518 minutes.
FIG. 8 shows a process flow of this conventional method of forming a titanium silicide film.

【００８７】図中、前処理（ＮＣＢ）はアルカリ系処理
および希弗酸処理による自然酸化膜の除去を示し、ま
た、ウエットＴｉＮ剥離はＨ₂ ＳＯ₄ とＨ₂ Ｏ₂ との混
合液によるものである。この例の場合、本実施例によれ
ば、チタンシリサイド膜の形成に係るプロセス時間を従
来のそれの４０％程度に短縮できる。 （第３の実施例）図６は、本発明の第３の実施例に係る
半導体製造装置の概略構成を示す模式図である。In the figure, the pretreatment (NCB) indicates the removal of the natural oxide film by the alkaline treatment and the dilute hydrofluoric acid treatment, and the wet TiN stripping is performed by the mixed solution of H ₂ SO ₄ and H ₂ O _2. Is. In the case of this example, according to this example, the process time for forming the titanium silicide film can be shortened to about 40% of that in the conventional case. (Third Embodiment) FIG. 6 is a schematic diagram showing a schematic configuration of a semiconductor manufacturing apparatus according to the third embodiment of the present invention.

【００８８】この半導体製造装置は、枚葉式であり、大
きく分けて、前処理容器２１と、この前処理容器２１に
接続された導入容器２２と、この導入容器２２に接続さ
れた第１の成膜容器２３₁ と、この第１の成膜容器２３
₁ に接続された第２の成膜容器２３₂ と、この第２の成
膜容器２３₂ に接続された熱処理容器２４と、この熱処
理容器２４に接続された剥離容器２５と、この剥離容器
２５に接続された取出し容器２６とから構成されてい
る。This semiconductor manufacturing apparatus is of a single-wafer type, and is roughly classified into a pretreatment container 21, an introduction container 22 connected to the pretreatment container 21, and a first treatment container 22 connected to the introduction container 22. The film forming container 23 ₁ and the first film forming container 23
₂ second film forming container 23 connected to _one, and the second film forming chamber 23 ₂ heat treatment vessel 24 which is connected to a connection peel container 25 to the heat treatment container 24, the peeling vessel 25 And a take-out container 26 connected to.

【００８９】すなわち、被処理基体（半導体基板、ウェ
ハ）の処理の順番と、容器の配列の順番とが一致してい
る。また、前処理容器２１、導入容器２２、第１の成膜
容器２３₂ 、第２の成膜容器２３₂ 、熱処理容器２４、
剥離容器２５、熱処理容器２６は直線状に配置され、被
処理基体は容器の配列方向に平行にベルトコンベア方式
に搬送されるようになっている。また、この搬送は高真
空中または水蒸気分圧の低い不活性ガス雰囲気中で行な
われる。That is, the order of processing the substrates to be processed (semiconductor substrate, wafer) and the order of arrangement of the containers are the same. Further, the pretreatment container 21, the introduction container 22, the first film forming container 23 ₂ , the second film forming container 23 ₂ , the heat treatment container 24,
The peeling container 25 and the heat treatment container 26 are linearly arranged, and the substrate to be processed is conveyed in a belt conveyor system in parallel to the arrangement direction of the containers. Further, this transportation is performed in a high vacuum or in an inert gas atmosphere having a low water vapor partial pressure.

【００９０】本実施例の半導体製造装置が第２の実施例
のそれと異なる点は、成膜容器が第１の成膜容器２３₁
と第２の成膜容器２３₂ との２個に増えていることにあ
る。すなわち、本実施例では、チタン膜を成膜する成膜
容器（第１の成膜容器２３₁）と窒化チタン膜を成膜す
る成膜容器（第２の成膜容器２３₂ ）とを別個にするこ
とにより、チタンシリサイド膜の形成に係るプロセス時
間をさらに短縮することにある。The semiconductor manufacturing apparatus of this embodiment is different from that of the second embodiment in that the film forming container is the first film forming container 23 _1.
2 and the second film forming container 23 ₂ . That is, in the present embodiment, a film forming container for forming a titanium film (first film forming container 23 ₁ ) and a film forming container for forming a titanium nitride film (second film forming container 23 ₂ ) are separately provided. By doing so, the process time for forming the titanium silicide film is further shortened.

【００９１】また、シリコン基板、ウエハ等の被処理基
体は一枚ずつ処理する。その理由はもっとも時間がかか
るプロセス（導入容器２２および取出し容器２６の真空
引きと（不活性ガスによる大気圧化）で処理スピードが
律速されるからである。Further, substrates to be processed such as silicon substrates and wafers are processed one by one. The reason for this is that the processing speed is limited by the process that takes the longest time (vacuum drawing of the introduction container 22 and the extraction container 26 and (atmospheric pressure of inert gas)).

【００９２】次に上記半導体製造装置を用いたチタンシ
リサイド膜の形成方法について説明する。まず、前処理
容器２１内でシリコン基板に２秒間のＨＦ蒸気処理、約
６０秒間の水洗、乾燥、２秒間の再度ＨＦ蒸気処理を順
次施すことにより、シリコン基板の表面の自然酸化膜を
除去するこの前処理にかかる時間は約２分。Next, a method of forming a titanium silicide film using the above semiconductor manufacturing apparatus will be described. First, the native oxide film on the surface of the silicon substrate is removed by sequentially performing the HF vapor treatment for 2 seconds, the water washing for about 60 seconds, the drying, and the HF vapor treatment again for 2 seconds in the pretreatment container 21. This pretreatment takes about 2 minutes.

【００９３】次に自然酸化膜が除去されたシリコン基板
を大気に晒さずに前処理容器２１から導入容器２２に搬
送した後、この導入容器２２の真空引きを行なう。この
とき、所望の圧力になるまでに約５分かかる。Next, the silicon substrate from which the natural oxide film has been removed is conveyed from the pretreatment container 21 to the introduction container 22 without being exposed to the atmosphere, and then the introduction container 22 is evacuated. At this time, it takes about 5 minutes to reach the desired pressure.

【００９４】次にシリコン基板を大気に晒さずに導入容
器２２から第１の成膜容器２３₁ に搬送した後、この第
１の成膜容器２３₁ 内でシリコン基板上に厚さ３０ｎｍ
のチタン膜をスパッタ法により形成する。Next, the silicon substrate is conveyed from the introduction container 22 to the first film forming container 23 ₁ without being exposed to the atmosphere, and then the thickness of the silicon substrate is 30 nm on the silicon substrate in the first film forming container 23 ₁ .
The titanium film is formed by the sputtering method.

【００９５】このとき、チタン膜の成膜時間は２０秒で
ある。また、第１の成膜容器２３₁内の圧力は、例え
ば、１０^-5Ｐａ程度とする。次にチタン膜が形成された
シリコン基板を大気に晒さずに第１の成膜容器２３₁ か
ら第２の成膜容器２３₂ に搬送した後、この第２の成膜
容器２３₂ 内でチタン膜上に厚さ７０ｎｍの窒化チタン
膜を形成する。At this time, the film formation time of the titanium film is 20 seconds. The pressure inside the _first film forming container 23 ₁ is, eg, about 10 ⁻⁵ Pa. Next, the silicon substrate on which the titanium film is formed is transferred from the _first film forming container 23 ₁ to the second film forming container 23 ₂ without being exposed to the atmosphere, and then the titanium film is formed in the second film forming container 23 ₂ . A titanium nitride film having a thickness of 70 nm is formed on the film.

【００９６】このとき、窒化チタン膜の成膜時間は７０
秒である。また、第２の成膜容器２３₂ 内の圧力は、例
えば、１０^-5Ｐａ程度とする。次にチタン膜、窒化チタ
ン膜が形成されたシリコン基板を第２の成膜容器２３₂
から熱処理容器２４に搬送した後、この熱処理容器２４
内に７５０℃、６０秒の真空加熱を施すことにより、シ
リコン基板の表面にチタンシリサイド膜を形成する。熱
処理容器２４内の圧力は、例えば、１０^-3Ｐａ程度とす
る。At this time, the film formation time of the titanium nitride film is 70
Seconds. The pressure inside the _second film forming container 23 ₂ is, eg, about 10 ⁻⁵ Pa. Next, the silicon substrate on which the titanium film and the titanium nitride film are formed is placed in the second film forming container 23 _2.
From the heat treatment container 24 to the heat treatment container 24.
A titanium silicide film is formed on the surface of the silicon substrate by applying vacuum heating at 750 ° C. for 60 seconds. The pressure inside the heat treatment container 24 is, eg, about 10 ⁻³ Pa.

【００９７】次にチタンシリサイド膜が形成されたシリ
コン基板を熱処理容器２４から剥離容器２５に搬送した
後、この剥離容器２５内で、窒化チタン保護膜、未反応
のチタン膜をプラズマ処理等のドライ処理により剥離す
る。Next, after the silicon substrate on which the titanium silicide film is formed is transferred from the heat treatment container 24 to the peeling container 25, in the peeling container 25, the titanium nitride protective film and the unreacted titanium film are dried by plasma treatment or the like. Peeled off by treatment.

【００９８】具体的には、ＨＣｌまたはＨ₂ 、Ｃｌ₂ ガ
スの反応ガスを放電させて、プラズマを形成し、これに
より、窒化チタン保護膜、未反応のチタン膜を剥離す
る。また、プラズマ（励起したハロゲンラジカルまたは
イオン）のエネルギーが１００〜３００ｅＶ程度になる
ように、反応ガスの圧力、放電時に用いる高周波電力な
どを制御する。エッチング速度は、１００ｎｍ／分であ
り、処理に要する時間は１分弱となる。また、チタンシ
リサイド（ＴｉＳｉ₂ ）膜のエッチング速度は５ｎｍ／
分以下で、十分な選択比が取れる。Specifically, the reaction gas of HCl or H ₂ or Cl ₂ gas is discharged to form plasma, whereby the titanium nitride protective film and the unreacted titanium film are peeled off. Further, the pressure of the reaction gas, the high frequency power used during discharge, etc. are controlled so that the energy of plasma (excited halogen radicals or ions) is about 100 to 300 eV. The etching rate is 100 nm / min, and the time required for the treatment is less than 1 minute. The etching rate of the titanium silicide (TiSi ₂ ) film is 5 nm /
In less than a minute, a sufficient selection ratio can be obtained.

【００９９】次にシリコン基板を剥離容器２５から取出
し容器２６に搬送した後、取出し容器２６内の圧力を大
気圧にする。大気圧にするまでの時間は約５分である。
最後に、取出し室２５からシリコン基板を取り出して、
顕微鏡検査によりチタンシリサイド膜の良否判定を行な
う。Next, after the silicon substrate is transported from the peeling container 25 to the taking-out container 26, the pressure inside the taking-out container 26 is set to the atmospheric pressure. It takes about 5 minutes to reach atmospheric pressure.
Finally, take out the silicon substrate from the take-out chamber 25,
The quality of the titanium silicide film is determined by microscopic inspection.

【０１００】この連続処理を用いた場合、チタンシリサ
イド膜の形成に係るプロセス時間はウェハ（シリコン基
板）１枚当たり５分強（ロスタイム２分、合計７分）で
ある。したがって、２５枚の処理時間は１７５分で、顕
微鏡検査を含めても１８５分で全ての処理が完了する。
従来よりも６４％の工期短縮になる。When this continuous process is used, the process time for forming the titanium silicide film is a little over 5 minutes per wafer (silicon substrate) (loss time 2 minutes, total 7 minutes). Therefore, the processing time for 25 sheets is 175 minutes, and all the processing is completed in 185 minutes including the microscopic examination.
The construction period will be shortened by 64% compared to the past.

【０１０１】なお、第２、第３の実施例の方法を用いて
形成したチタンシリサイド膜とシリコン基板との界面の
平坦度は極めて良く、膜厚６５ｎｍのチタンシリサイド
膜に対して３σまで含めたバラツキは３％以下（従来は
２０％）であった。The flatness of the interface between the titanium silicide film formed by using the method of the second and third embodiments and the silicon substrate is extremely good, and up to 3σ is included in the titanium silicide film having a thickness of 65 nm. The variation was 3% or less (previously 20%).

【０１０２】また、シート抵抗は２．０Ω／□と低く
（従来は３．５−２０Ω／□と高い）、８００℃、６０
分の熱処理後においても抵抗上昇は起こらない（従来は
５−１００Ω／□）ことが確認された。The sheet resistance is as low as 2.0 Ω / □ (conventionally high as 3.5-20 Ω / □), 800 ° C., 60
It was confirmed that the resistance did not increase even after heat treatment for 5 minutes (conventionally 5-100Ω / □).

【０１０３】このシート抵抗から比抵抗を見積もると、
１３μΩ・ｃｍという小さい値になり、１００ｎｍ以上
の厚い膜で文献で報告されている最小値と同じ値が得ら
れることになる。Estimating the specific resistance from this sheet resistance,
The value is as small as 13 μΩ · cm, and the same value as the minimum value reported in the literature can be obtained with a thick film of 100 nm or more.

【０１０４】この理由は、シリコン基板の表面から完全
に自然酸化膜を除去し、再酸化を抑制したことと、自然
酸化膜の除去に、酸化性の溶液（硫酸／過酸化水素水、
塩酸／過酸化水素水、アンモニア水／過酸化水素水）で
はなく、化学反応によるドライ処理を用いたからであ
る。The reason for this is that the natural oxide film is completely removed from the surface of the silicon substrate and reoxidation is suppressed, and that an oxidizing solution (sulfuric acid / hydrogen peroxide solution,
This is because the dry treatment by chemical reaction was used instead of hydrochloric acid / hydrogen peroxide solution, ammonia water / hydrogen peroxide solution).

【０１０５】また、上記実施例（第２、第３の実施例）
のシリサイド膜の膜厚およびシート抵抗のばらつきは、
従来のそれの１／６〜１／７程度に低減し、耐熱性も１
００℃以上高くなった。The above embodiment (second and third embodiments)
Of the silicide film thickness and sheet resistance of
The heat resistance is reduced to 1/6 to 1/7 of the conventional one, and the heat resistance is 1
It became higher than 00 ° C.

【０１０６】このような改善により、サリサイド構造の
形成に上記実施例の方法を用いた微細ＭＯＳＦＥＴ（ゲ
ート長：０．１〜０．２５μｍ、ゲート絶縁膜膜厚：４
〜６ｎｍ）は、従来の微細ＭＯＳＦＥＴよりも駆動能力
が３０％以上高くなる。また、このような高駆動能力の
微細ＭＯＳＦＥＴを用いることにより、ＭＰＵなど高速
性を要求されるＬＳＩに対して所望のスピードが得られ
ることが確認された。Due to such improvements, a fine MOSFET (gate length: 0.1 to 0.25 μm, gate insulating film thickness: 4) using the method of the above-described embodiment for forming the salicide structure.
.About.6 nm) has a driving capacity higher than that of the conventional fine MOSFET by 30% or more. Further, it has been confirmed that a desired speed can be obtained for an LSI such as an MPU that requires high speed by using such a fine MOSFET having a high driving capability.

【０１０７】なお、本発明は上述した第１〜第３の実施
例に限定されるものではない。例えば、第１の実施例の
チタンシリサイド膜を第２または第３の実施例の半導体
製造装置を用いて形成しても良い。The present invention is not limited to the above-mentioned first to third embodiments. For example, the titanium silicide film of the first embodiment may be formed using the semiconductor manufacturing apparatus of the second or third embodiment.

【０１０８】さらに、上記実施例では、表面に半導体領
域を有する基板としてシリコン基板を用いたが、シリコ
ン酸化膜上にシリコン膜が形成されたいわゆるＳＯＩ
（Silicon On Insulator）基板を用いても良いことは言
うまでもない。Further, in the above-mentioned embodiment, the silicon substrate is used as the substrate having the semiconductor region on the surface, but a so-called SOI in which the silicon film is formed on the silicon oxide film is used.
It goes without saying that a (Silicon On Insulator) substrate may be used.

【０１０９】[0109]

【発明の効果】以上詳述したように本発明（請求項１〜
請求項３）によれば、保護膜を除去する際における金属
・半導体化合物膜の酸化による抵抗上昇を防止できるの
で、低抵抗の金属・半導体化合物膜を形成できるように
なる。As described in detail above, the present invention (claims 1 to 3)
According to the third aspect, since it is possible to prevent the resistance increase due to the oxidation of the metal / semiconductor compound film when the protective film is removed, it is possible to form the metal / semiconductor compound film having a low resistance.

【０１１０】また、本発明（請求項４〜請求項６）によ
れば、金属・半導体化合物膜の形成に係る工程におい
て、金属・半導体化合物膜に自然酸化膜は形成されない
ので、金属・半導体化合物膜を低抵抗に保つことができ
る。Further, according to the present invention (claims 4 to 6), since no natural oxide film is formed on the metal / semiconductor compound film in the step of forming the metal / semiconductor compound film, the metal / semiconductor compound film is not formed. The membrane can be kept low resistance.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例に係るＭＯＳＦＥＴの製
造方法を示す工程断面図FIG. 1 is a process sectional view showing a method for manufacturing a MOSFET according to a first embodiment of the present invention.

【図２】熱処理温度と形成時間とチタン膜厚との関係を
示す特性図FIG. 2 is a characteristic diagram showing the relationship between heat treatment temperature, formation time, and titanium film thickness.

【図３】本発明のチタンシリサイド膜の表面の酸化量が
従来のそれよりも少ないことを示す図FIG. 3 is a diagram showing that the amount of oxidation on the surface of the titanium silicide film of the present invention is smaller than that of the conventional one.

【図４】本発明のチタンシリサイド膜が従来のそれより
も凝集を起こし難いことを示す図FIG. 4 is a diagram showing that the titanium silicide film of the present invention is less likely to cause aggregation than conventional ones.

【図５】本発明の第２の実施例に係る半導体製造装置の
概略構成を示す模式図FIG. 5 is a schematic diagram showing a schematic configuration of a semiconductor manufacturing apparatus according to a second embodiment of the present invention.

【図６】本発明の第３の実施例に係る半導体製造装置の
概略構成を示す模式図FIG. 6 is a schematic diagram showing a schematic configuration of a semiconductor manufacturing apparatus according to a third embodiment of the present invention.

【図７】本発明の第２の実施例に係るシリサイド膜のプ
ロセスフローを示す図FIG. 7 is a diagram showing a process flow of a silicide film according to a second embodiment of the present invention.

【図８】従来のシリサイド膜のプロセスフローを示す図FIG. 8 is a diagram showing a process flow of a conventional silicide film.

【図９】本発明の第３の実施例に係るシリサイド膜のプ
ロセスフローを示す図FIG. 9 is a diagram showing a process flow of a silicide film according to a third embodiment of the present invention.

【図１０】前処理容器の具体的な構成を示す模式図FIG. 10 is a schematic diagram showing a specific configuration of a pretreatment container.

【図１１】従来のサリサイド技術を説明するための工程
断面図FIG. 11 is a process sectional view for explaining a conventional salicide technique.

【符号の説明】[Explanation of symbols]

１１ …シリコン基板 １２ …フィールド酸化膜 １３ …ゲート酸化膜 １４ａ…下部ゲート電極 １４ｂ…上部ゲート電極 １４ｃ…マスクパターン １５ …窒化シリコン膜 １５ａ…ゲート側壁絶縁膜 １６ａ…浅いソース・ドレイン領域 １６ｂ…深いソース・ドレイン領域 １７ …チタン膜 １７ａ…未反応のチタン膜 １８ …窒化チタン保護膜 １９ …チタンシリサイド膜 ２１ …前処理容器２１（第１の処理容器） ２２ …導入容器 ２３ …成膜容器（第２の処理容器） ２３₁ …成膜容器（第２の処理容器） ２３₂ …成膜容器（第２の処理容器） ２４ …熱処理容器（第３の処理容器） ２５ …剥離容器 ２６ …取出し容器11 ... Silicon substrate 12 ... Field oxide film 13 ... Gate oxide film 14a ... Lower gate electrode 14b ... Upper gate electrode 14c ... Mask pattern 15 ... Silicon nitride film 15a ... Gate sidewall insulating film 16a ... Shallow source / drain region 16b ... Deep source -Drain region 17 ... Titanium film 17a ... Unreacted titanium film 18 ... Titanium nitride protective film 19 ... Titanium silicide film 21 ... Pretreatment container 21 (first treatment container) 22 ... Introduction container 23 ... Film formation container (second) 23 ₁ ... film forming container (second processing container) 23 ₂ ... film forming container (second processing container) 24 ... heat treatment container (third processing container) 25 ... stripping container 26 ... take-out container

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】表面に半導体領域を有する基板の該半導体
領域上に金属膜を形成する工程と、 この金属膜上に保護膜を形成する工程と、 熱処理により前記金属膜と前記半導体領域とを反応さ
せ、前記金属膜の構成金属と前記半導体領域の構成半導
体とからなる金属・半導体化合物膜を形成し、かつこの
金属・半導体化合物膜の結晶構造または組成のうち、前
記金属・半導体化合物の耐酸化性が最も高くなる結晶構
造または組成になるように、前記熱処理を制御する工程
と、 前記保護膜を除去する工程とを有することを特徴とする
半導体装置の製造方法。1. A step of forming a metal film on the semiconductor region of a substrate having a semiconductor region on the surface, a step of forming a protective film on the metal film, and a step of heat treating the metal film and the semiconductor region. Reacting to form a metal / semiconductor compound film consisting of the constituent metal of the metal film and the constituent semiconductor of the semiconductor region, and in the crystal structure or composition of the metal / semiconductor compound film, the acid resistance of the metal / semiconductor compound A method of manufacturing a semiconductor device, comprising: a step of controlling the heat treatment so that a crystal structure or a composition having the highest chemical conversion is obtained; and a step of removing the protective film. 【請求項２】前記基板はシリコン基板、前記金属・半導
体化合物膜はＣ５４型の斜方結晶構造のＴｉＳｉ₂ 膜で
あることを特徴とする請求項１に記載の半導体装置の製
造方法。2. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a silicon substrate, and the metal / semiconductor compound film is a TiSi ₂ film having a C54 type orthorhombic crystal structure. 【請求項３】前記基板はシリコン基板、前記金属・半導
体化合物膜はＣｏＳｉ₂ 膜であることを特徴とする請求
項１に記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the substrate is a silicon substrate, and the metal / semiconductor compound film is a CoSi ₂ film. 【請求項４】表面に半導体領域を有する基板の該半導体
領域の表面の酸化膜を化学反応により除去する第１の工
程と、 前記半導体領域上に金属膜を形成する第２の工程と、 熱処理により前記金属膜と前記半導体領域とを反応さ
せ、前記金属膜の構成金属と前記半導体領域の構成半導
体とからなる金属・半導体化合物膜を形成する第３の工
程とを有し、 前記第１の工程から第３の工程までの工程中に、前記基
板を大気に晒さないことを特徴とする半導体装置の製造
方法。4. A first step of removing an oxide film on a surface of a semiconductor region of a substrate having a semiconductor region on the surface by a chemical reaction, a second step of forming a metal film on the semiconductor region, and a heat treatment. And a third step of reacting the metal film with the semiconductor region to form a metal-semiconductor compound film composed of a constituent metal of the metal film and a constituent semiconductor of the semiconductor region. A method for manufacturing a semiconductor device, wherein the substrate is not exposed to the atmosphere during the steps from the third step. 【請求項５】前記第１の工程は、化学反応によるウエッ
ト処理を行なった後、化学反応によるドライ処理を行な
う工程であることを特徴とする請求項４に記載の半導体
装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 4, wherein the first step is a step of performing a wet treatment by a chemical reaction and then a dry treatment by a chemical reaction. 【請求項６】表面に半導体領域を有する基板の該半導体
領域の表面の酸化膜を化学反応により除去する第１の処
理容器と、 この第１の処理容器に気密に接続され、前記半導体領域
上に金属膜を形成する第２の処理容器と、 この第２の処理容器に気密接続され、熱処理により前記
金属膜と前記半導体領域とを反応させ、前記金属膜の構
成金属と前記半導体領域の構成半導体とからなる金属・
半導体化合物膜を形成する第３の処理容器とを具備して
なることを特徴とする半導体装置の製造装置。6. A first processing container for removing an oxide film on the surface of the semiconductor region of a substrate having a semiconductor region on the surface by a chemical reaction, and a first processing container airtightly connected to the first processing container. A second processing container for forming a metal film therein, and the second processing container is hermetically connected to the second processing container to react the metal film with the semiconductor region by heat treatment, thereby forming a constituent metal of the metal film and a structure of the semiconductor region. Metals composed of semiconductors
An apparatus for manufacturing a semiconductor device, comprising a third processing container for forming a semiconductor compound film.