JP2896972B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2896972B2 JP2896972B2 JP15944095A JP15944095A JP2896972B2 JP 2896972 B2 JP2896972 B2 JP 2896972B2 JP 15944095 A JP15944095 A JP 15944095A JP 15944095 A JP15944095 A JP 15944095A JP 2896972 B2 JP2896972 B2 JP 2896972B2
- Authority
- JP
- Japan
- Prior art keywords
- scribe line
- semiconductor device
- intersection
- guide
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dicing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
である。
である。
【０００２】
【従来の技術】従来の半導体装置では、図４に示すよう
に半導体基板上の各集積回路間５１にスクライブライン
５２を設けてあり、ダイシングの際には、このスクライ
ブライン５２に沿ってカッタで半導体基板を切断してい
た。
に半導体基板上の各集積回路間５１にスクライブライン
５２を設けてあり、ダイシングの際には、このスクライ
ブライン５２に沿ってカッタで半導体基板を切断してい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ものは生産性を向上させるために集積回路５１間を狭く
設定しており、そのためにダイシングの際に集積回路５
１まで切り込んでしまうという問題点を有していた。
ものは生産性を向上させるために集積回路５１間を狭く
設定しており、そのためにダイシングの際に集積回路５
１まで切り込んでしまうという問題点を有していた。
【０００４】そこで本発明の目的は、ダイシングの際の
集積回路への切込みを防止した半導体装置を提供するこ
とにある。
集積回路への切込みを防止した半導体装置を提供するこ
とにある。
【０００５】
【課題を解決するための手段】各集積回路間に形成され
たスクライブラインの交差部以外に対応した部分に、一
対の対向する壁部からなるガイドパターンを複数設け、
該壁部は、スクライブライン方向に沿って形成されると
ともにその両端が外側に向かって開いた形状である半導
体装置により上記目的を達成する。
たスクライブラインの交差部以外に対応した部分に、一
対の対向する壁部からなるガイドパターンを複数設け、
該壁部は、スクライブライン方向に沿って形成されると
ともにその両端が外側に向かって開いた形状である半導
体装置により上記目的を達成する。
【０００６】上記ガイドパターンは上記各集積回路を構
成する絶縁層、配線層等の層から形成することが好まし
い。
成する絶縁層、配線層等の層から形成することが好まし
い。
【０００７】各集積回路間に形成されたスクライブライ
ンの交差部以外に対応した第１の部分に、一対の対向す
る壁部からなる第１のガイドパターンを複数設け、該壁
部は、スクライブライン方向に沿って形成されるととも
にその両端が外側に向かって開いた形状であり、また、
該スクライブラインの該交差部に対応した第２の部分
に、該交差部の中央部を除いて該中央部から該交差部の
四つの角部に向かって延びた四つの壁部からなる第２の
ガイドパターンを設けた半導体装置によっても上記目的
を達成する。
ンの交差部以外に対応した第１の部分に、一対の対向す
る壁部からなる第１のガイドパターンを複数設け、該壁
部は、スクライブライン方向に沿って形成されるととも
にその両端が外側に向かって開いた形状であり、また、
該スクライブラインの該交差部に対応した第２の部分
に、該交差部の中央部を除いて該中央部から該交差部の
四つの角部に向かって延びた四つの壁部からなる第２の
ガイドパターンを設けた半導体装置によっても上記目的
を達成する。
【０００８】上記第１および第２のガイドパターンは上
記各集積回路を構成する絶縁層、配線層等の層から形成
することが好ましい。
記各集積回路を構成する絶縁層、配線層等の層から形成
することが好ましい。
【０００９】
【実施例】次に本発明の一実施例の半導体装置について
説明する。図１は本例の構成を説明するための説明図で
あり、同図（ａ）は半導体装置の平面を示し、同図
（ｂ）は同図の（ａ）Ａ−Ａ線での断面を示す。同図
（ａ）において１は集積回路であり、半導体基板（ここ
では、図示しない。）上に設けられている。２はスクラ
イブラインであり、各集積回路１間に設けられている。
３、４はガイドパターンである。ガイドパターン３はス
クライブライン２の交差部以外に対応した第１の部分２
０に複数設けられる。また、ガイドパターン３は一対の
対向する壁部３０〜３０からなり、この壁部３０はスク
ライブライン２方向に沿って形成されるとともにその両
端が外側に向かって開いた形状である。すなわち、ガイ
ドパターン３の斜視図を示した図２に示すように、壁部
３０は、スクライブライン２方向に沿った並行部３１と
外側に向かって開く開放部３２とからなる。ガイドパタ
ーン４はスクライブライン２の交差部に対応した第２の
部分２１に設けられている。ガイドパターン４の斜視図
を示した図３に示すように、このガイドパターン４は上
記交差部の中央部を除いてこの中央部からこの交差部の
四つの角部２２〜２２に向かって延びた四つの壁部４１
〜４１からなる。これらのガイドパターン３、４は図１
（ｂ）に示すように、集積回路１を構成する半導体基板
１３上の絶縁層１０、配線層１１、最終保護膜１２等の
層から形成されている。すなわち、特に図示しないが、
半導体装置製造工程の絶縁層等の加工時および最終保護
膜の加工時の転写マスクパターンにガイドパターン３、
４のパターンを設けるのである。したがって、ガイドパ
ターン３、４を形成するための特別の工程を付加する必
要はない。
説明する。図１は本例の構成を説明するための説明図で
あり、同図（ａ）は半導体装置の平面を示し、同図
（ｂ）は同図の（ａ）Ａ−Ａ線での断面を示す。同図
（ａ）において１は集積回路であり、半導体基板（ここ
では、図示しない。）上に設けられている。２はスクラ
イブラインであり、各集積回路１間に設けられている。
３、４はガイドパターンである。ガイドパターン３はス
クライブライン２の交差部以外に対応した第１の部分２
０に複数設けられる。また、ガイドパターン３は一対の
対向する壁部３０〜３０からなり、この壁部３０はスク
ライブライン２方向に沿って形成されるとともにその両
端が外側に向かって開いた形状である。すなわち、ガイ
ドパターン３の斜視図を示した図２に示すように、壁部
３０は、スクライブライン２方向に沿った並行部３１と
外側に向かって開く開放部３２とからなる。ガイドパタ
ーン４はスクライブライン２の交差部に対応した第２の
部分２１に設けられている。ガイドパターン４の斜視図
を示した図３に示すように、このガイドパターン４は上
記交差部の中央部を除いてこの中央部からこの交差部の
四つの角部２２〜２２に向かって延びた四つの壁部４１
〜４１からなる。これらのガイドパターン３、４は図１
（ｂ）に示すように、集積回路１を構成する半導体基板
１３上の絶縁層１０、配線層１１、最終保護膜１２等の
層から形成されている。すなわち、特に図示しないが、
半導体装置製造工程の絶縁層等の加工時および最終保護
膜の加工時の転写マスクパターンにガイドパターン３、
４のパターンを設けるのである。したがって、ガイドパ
ターン３、４を形成するための特別の工程を付加する必
要はない。
【００１０】以上のように構成される本例の半導体装置
は、ダイシングの際ではガイドパターン３、４の間をカ
ッタ（図示しない。）で切断する。このときガイドパタ
ーン３、４によりカッタはスクライブライン２方向にガ
イドされる。すなわち、ガイドパターン３においては、
様々な要因によって進行方向のずれたカッタは開放部３
２により捕らえられ、開放部３２から並行部３１へとカ
ッタが進むに従い、カッタの進行方向はスクライブライ
ン２方向に矯正される。また、ガイドパターン４では上
記交差部の中央部を除いてあるので、壁部４１〜４１に
よりカッタを上記交差部の中央にガイドし、交差する何
れのスクライブライン２方向にもカッタをガイドでき
る。これらにより、カッタの集積回路１への切込みを防
ぐ。
は、ダイシングの際ではガイドパターン３、４の間をカ
ッタ（図示しない。）で切断する。このときガイドパタ
ーン３、４によりカッタはスクライブライン２方向にガ
イドされる。すなわち、ガイドパターン３においては、
様々な要因によって進行方向のずれたカッタは開放部３
２により捕らえられ、開放部３２から並行部３１へとカ
ッタが進むに従い、カッタの進行方向はスクライブライ
ン２方向に矯正される。また、ガイドパターン４では上
記交差部の中央部を除いてあるので、壁部４１〜４１に
よりカッタを上記交差部の中央にガイドし、交差する何
れのスクライブライン２方向にもカッタをガイドでき
る。これらにより、カッタの集積回路１への切込みを防
ぐ。
【００１１】また、これとともに、ガイドパターン３、
４により集積回路１にカッタが直接切り込むことを防
ぎ、集積回路１の欠けを防止することが可能となる。す
なわち、様々な要因によりカッタの位置ずれが発生した
場合、従来の方法では集積回路１の欠けが生じていた
が、本例ではカッタの切り込みによる集積回路１の欠け
はガイドパターン３、４で止まり、集積回路１に達しな
い。また、ガイドパターン３、４は複数設けられている
ため、一つのガイドパターンに切込みが生じたとしても
他のガイドパターンに欠けが及ぶことがなく、この点で
も有利である。
４により集積回路１にカッタが直接切り込むことを防
ぎ、集積回路１の欠けを防止することが可能となる。す
なわち、様々な要因によりカッタの位置ずれが発生した
場合、従来の方法では集積回路１の欠けが生じていた
が、本例ではカッタの切り込みによる集積回路１の欠け
はガイドパターン３、４で止まり、集積回路１に達しな
い。また、ガイドパターン３、４は複数設けられている
ため、一つのガイドパターンに切込みが生じたとしても
他のガイドパターンに欠けが及ぶことがなく、この点で
も有利である。
【００１２】
【発明の効果】本発明によれば、スクライブライン上に
複数のガイドパターンを設けることによりダイシングの
際、カッタの進行方向をスクライブラインに沿う方向に
ガイドでき、集積回路への切込みを防止することが可能
となる。このため、集積回路の欠けによる不良を低減す
ることができ、チップ加工時の安定稼働、収率向上とい
う効果がある。
複数のガイドパターンを設けることによりダイシングの
際、カッタの進行方向をスクライブラインに沿う方向に
ガイドでき、集積回路への切込みを防止することが可能
となる。このため、集積回路の欠けによる不良を低減す
ることができ、チップ加工時の安定稼働、収率向上とい
う効果がある。
【００１３】ガイドパターンは集積回路を構成する絶縁
層、配線層等の層から形成するので、特別の工程を付加
する必要がなく、ガイドパターンを設けることによるコ
スト増を抑えることができる。
層、配線層等の層から形成するので、特別の工程を付加
する必要がなく、ガイドパターンを設けることによるコ
スト増を抑えることができる。
【００１４】特に、スクライブラインの交差部以外に対
応した第１の部分に、一対の対向する壁部からなる第１
のガイドパターンを複数設け、該壁部は、スクライブラ
イン方向に沿って形成されるとともにその両端が外側に
向かって開いた形状としたので、カッタの進行方向をス
クライブラインに沿う方向にガイドでき、該スクライブ
ラインの該交差部に対応した第２の部分に、該交差部の
中央部を除いて該中央部から該交差部の四つの角部に向
かって延びた四つの壁部からなる第２のガイドパターン
を設けたので、交差する何れのスクライブライン方向に
もカッタをガイドできる。
応した第１の部分に、一対の対向する壁部からなる第１
のガイドパターンを複数設け、該壁部は、スクライブラ
イン方向に沿って形成されるとともにその両端が外側に
向かって開いた形状としたので、カッタの進行方向をス
クライブラインに沿う方向にガイドでき、該スクライブ
ラインの該交差部に対応した第２の部分に、該交差部の
中央部を除いて該中央部から該交差部の四つの角部に向
かって延びた四つの壁部からなる第２のガイドパターン
を設けたので、交差する何れのスクライブライン方向に
もカッタをガイドできる。
【図面の簡単な説明】
【図１】本発明の一実施例の半導体装置の構成の説明の
ための説明図。
ための説明図。
【図２】図１の要部の構成を示す説明図。
【図３】図１の要部の構成を示す説明図。
【図４】従来の技術の構成の説明のための説明図。
１ 集積回路 ２ スクライブライン ３、４ ガイドパターン ２０ 第１の部分 ２１ 第２の部分 ３０ 壁部 ４１ 壁部
Claims (4)
- 【請求項１】 各集積回路間に形成されたスクライブラ
インの交差部以外に対応した部分に、一対の対向する壁
部からなるガイドパターンを複数設け、該壁部は、スク
ライブライン方向に沿って形成されるとともにその両端
が外側に向かって開いた形状であることを特徴とする半
導体装置。 - 【請求項２】 上記ガイドパターンは上記各集積回路を
構成する絶縁層、配線層等の層から形成されたことを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 各集積回路間に形成されたスクライブラ
インの交差部以外に対応した第１の部分に、一対の対向
する壁部からなる第１のガイドパターンを複数設け、該
壁部は、スクライブライン方向に沿って形成されるとと
もにその両端が外側に向かって開いた形状であり、ま
た、該スクライブラインの該交差部に対応した第２の部
分に、該交差部の中央部を除いて該中央部から該交差部
の四つの角部に向かって延びた四つの壁部からなる第２
のガイドパターンを設けたことを特徴とする半導体装
置。 - 【請求項４】 上記第１および第２のガイドパターンは
上記各集積回路を構成する絶縁層、配線層等の層から形
成されたことを特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15944095A JP2896972B2 (ja) | 1995-06-26 | 1995-06-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15944095A JP2896972B2 (ja) | 1995-06-26 | 1995-06-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH097974A JPH097974A (ja) | 1997-01-10 |
| JP2896972B2 true JP2896972B2 (ja) | 1999-05-31 |
Family
ID=15693809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15944095A Expired - Fee Related JP2896972B2 (ja) | 1995-06-26 | 1995-06-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2896972B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817402B1 (ko) * | 2006-12-27 | 2008-03-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 가드 구조물 및 이의 제조 방법 |
-
1995
- 1995-06-26 JP JP15944095A patent/JP2896972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH097974A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4197555A (en) | Semiconductor device | |
| EP0032801B1 (en) | Method of dicing a semiconductor wafer | |
| US6166441A (en) | Method of forming a via overlap | |
| EP0182222B1 (en) | Semiconductor integrated circuit device constructed by polycell technique | |
| JPH09330891A (ja) | 半導体チップおよび半導体チップの製造方法 | |
| JP2896972B2 (ja) | 半導体装置 | |
| JP3632111B2 (ja) | 半導体装置 | |
| JPH08264489A (ja) | 半導体装置 | |
| JPS6260223A (ja) | 半導体装置 | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| KR910005379A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| KR100287079B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100329951B1 (ko) | 기능 매크로 및 그 설계 방법, 반도체 장치 및 그 제조 방법 | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| KR0140683B1 (ko) | 반도체 소자의 배선구조 | |
| JPH04287369A (ja) | 半導体集積回路装置の製造方法 | |
| KR20030050054A (ko) | 셀 리페어용 퓨즈 형성방법 | |
| JPS6163040A (ja) | 半導体装置 | |
| US5917206A (en) | Gate array system in which functional blocks are connected by fixed wiring | |
| JPS5858809B2 (ja) | 半導体装置の製造方法 | |
| KR20030001880A (ko) | 반도체 웨이퍼 | |
| JPH03114257A (ja) | ゲートアレイ方式の半導体集積回路 | |
| JPH0217657A (ja) | 半導体集積回路 | |
| JPS6034016A (ja) | 半導体集積回路ウェ−ハ及びその製造に用いるマスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990204 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |