JP2894719B2 - Ｐｉｐにおける複数画面の回転移動時間間隔の制御回路及び制御方法 - Google Patents
Ｐｉｐにおける複数画面の回転移動時間間隔の制御回路及び制御方法Info
- Publication number
- JP2894719B2 JP2894719B2 JP1095054A JP9505489A JP2894719B2 JP 2894719 B2 JP2894719 B2 JP 2894719B2 JP 1095054 A JP1095054 A JP 1095054A JP 9505489 A JP9505489 A JP 9505489A JP 2894719 B2 JP2894719 B2 JP 2894719B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- read
- data
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 本発明はPIP（Picture−In−Picture）型のテレビジ
ョン受像機（以下,PIP TVと称する）とビデオテープの
記録／再生するシステムにおける複数画面の移動時間間
隔の制御回路及び制御方法に係るものである。
ョン受像機（以下,PIP TVと称する）とビデオテープの
記録／再生するシステムにおける複数画面の移動時間間
隔の制御回路及び制御方法に係るものである。
一般に、PIP処理可能なTV/VTRは現在視聴している主
画面に特定の領域を従画面で設定して他のチャンネルの
映像画面をディスプレイすると共に上記従画面の以前の
映像画面を又他の従画面に静止させて画面上に視聴する
ことができるようになっている。
画面に特定の領域を従画面で設定して他のチャンネルの
映像画面をディスプレイすると共に上記従画面の以前の
映像画面を又他の従画面に静止させて画面上に視聴する
ことができるようになっている。
しかし、上記主画面は従画面の位置とは関係なしに常
に優先的に表示されるようになっている。そして、従画
面は所定位置を割当を受けて固定されているので従画面
によって主画面の視聴しようとする映像の一部分が常に
喪失されてしまう欠点があった。
に優先的に表示されるようになっている。そして、従画
面は所定位置を割当を受けて固定されているので従画面
によって主画面の視聴しようとする映像の一部分が常に
喪失されてしまう欠点があった。
このような欠点を解決するために使用者が選択するキ
ー位置の入力応答により従画面を他の位置に意図の通り
に移動させていきながら視聴する方法を試して来た。上
記のような方法を試した場合には移動による問題点が余
りないことが知られているが、二つ以上の複数画面で構
成されていめ場合には回転させて見たい複数画面を順次
的に容易に移動させて視聴する方法はなかった。
ー位置の入力応答により従画面を他の位置に意図の通り
に移動させていきながら視聴する方法を試して来た。上
記のような方法を試した場合には移動による問題点が余
りないことが知られているが、二つ以上の複数画面で構
成されていめ場合には回転させて見たい複数画面を順次
的に容易に移動させて視聴する方法はなかった。
このような方法がなかった理由は複数の画面を意図の
通りに順次的に容易に移動させることが複雑であるため
である。
通りに順次的に容易に移動させることが複雑であるため
である。
即ち、複数の静止及び動画面を移動させるためには従
来の一つの画面の回転（Rotate）時と同一な方法で移動
させようとする場合には同時に二つの画面が移動されて
しまうので視聴者の目が動揺され、又画面の移動が不自
然らしくなる問題点がある。
来の一つの画面の回転（Rotate）時と同一な方法で移動
させようとする場合には同時に二つの画面が移動されて
しまうので視聴者の目が動揺され、又画面の移動が不自
然らしくなる問題点がある。
したがって、本発明の目的は二つの画面の回転時の時
間間隔を置いて視聴者の目が動揺される画面の移動によ
る不自然らしい点を防止することができる移動時間間隔
の制御方法及び制御回路を提供することにある。
間間隔を置いて視聴者の目が動揺される画面の移動によ
る不自然らしい点を防止することができる移動時間間隔
の制御方法及び制御回路を提供することにある。
以下、本考案を添付図面を参照して詳細に説明する。
第１図は本発明に回路図であって、 複数画面の移動による間隔の時間を制御することがで
き、画面の回転のための入力されるモード選択キーを認
識してモード選択データとシステム動作クロック及びス
トローブ制御信号を発生するマイコン10と、 PIP用ビデオディジタルデータがデュアルポートに書
込み／読出しされるメモリ部200と、 上記マイコン10のモード選択データとクロック及びス
トローブ制御信号を受けて同期分離回路（図示されてい
ない）から分離された主，従画面の垂直同期MVs,SVs信
号によって従画面のデータを上記メモリ部200に書込み
時には従画面垂直同期信号SVsを使用し、従画面のデー
タを上記メモリ部200から読出し時には主画面垂直同期
信号MVsを使用して従画面データの書込み及び読出しし
ようとする開始制御信号及び書込みと読出しに必要なア
ドレス選択制御信号を発生する制御デコーダー及びリー
ド／ライト制御部20と、 上記制御デコーダー及びリード／ライト制御部20から
出力される二つの画面の回転移動のための認識信号と主
画面垂直同期信号MVsを受けて上記メモリ部200において
移動させる従画面のデータに対して位置により書込みと
読出し開始信号を発生し、画面移動時には所定の時間間
隔でタイミングを持つように制御信号を発生する時間間
隔制御部30と、 クロマ回路（図示されていない）によって分離された
従画面の輝度信号（Ｙ）と赤色−輝度（Ｒ−Ｙ），青色
−輝度（Ｂ−Ｙ）の各色差信号を順次的にスイッチング
して順次的に直列で出力するスイッチング部40と、 上記スイッチング部40から出力されるアナログビデオ
信号をディジタルデータに変換するアナログ／ディジタ
ル変換部50と、 上記メモリ部200から貯蔵することが適合するように
上記アナログ／ディジタル変換部50のPIP用ビデオディ
ジタルデータを所定のビットに変換したのち出力に適合
するようにラッチする第１データ変換及びラッチ部90
と、 上記制御デコーダー及びリード／ライト制御部20の書
込み開始のための制御信号と第２基本周波数bfsc及び同
期分離部から分離された従画面の垂直水平同期信号SVs,
SHsを受けて上記スイッチング部40の書込みのための輝
度及び色差信号（Y,B−Y,R−Ｙ）を選択するためのスイ
ッチング信号を発生し、上記アナログ／ディジタル変換
部50からディジタルデータに変換時に必要なサンプリン
グ信号を発生し、上記第１データ変換及びラッチ部90の
変換及びラッチに必要なクロック信号を発生し上記メモ
リ部200の書込みアドレス及び制御▲▼，▲
▼，▲▼，リフレッシュに必要な信号を発生する
書込みクロック及び書込みアドレス信号発生部60と、 上記メモリ部200から読出しされる所定ビットのデータ
を第１−３ディジタル／アナログのビット数に合うよう
に変換してラッチする第１データ変換及びラッチ部110
と、 上記第２データ変換及びラッチ部110から出力される
ディジタルデータを受けてアナログ信号に変換する第１
−３ディジタル／アナログ変換部80−82と、 上記制御デコーダー及びリード／ライト制御部20から
発生される読出し開始のための制御信号とタイミングク
ロックに供給される第１基本周波数afsc及び同期分離回
路から分離された主画面の水平垂直同期信号MHs,MVsを
受けてリードアドレス信号を発生して、上記第２データ
変換及びラッチ部110のデータ変換時に必要なラッチク
ロックと上記第１−３ディジタル／アナログ変換部80−
82におけるディジタルビデオ信号をPIPアナログ信号に
変換するのに必要なサンプリングクロック信号を発生す
る読出しクロック及び読出しアドレス信号発生部70と、 上記制御デコーダー及びリード／ライト制御部20から
発生される出力制御信号により上記書込みクロック及び
書込みアドレス信号発生部60及び読出しクロック及び読
出しアドレス信号発生部70から発生される書込み／読出
しアドレス及び制御信号を選択して上記メモリ部200に
入力するメモリ制御タイミング及びアドレス選択部100
とから構成される。
き、画面の回転のための入力されるモード選択キーを認
識してモード選択データとシステム動作クロック及びス
トローブ制御信号を発生するマイコン10と、 PIP用ビデオディジタルデータがデュアルポートに書
込み／読出しされるメモリ部200と、 上記マイコン10のモード選択データとクロック及びス
トローブ制御信号を受けて同期分離回路（図示されてい
ない）から分離された主，従画面の垂直同期MVs,SVs信
号によって従画面のデータを上記メモリ部200に書込み
時には従画面垂直同期信号SVsを使用し、従画面のデー
タを上記メモリ部200から読出し時には主画面垂直同期
信号MVsを使用して従画面データの書込み及び読出しし
ようとする開始制御信号及び書込みと読出しに必要なア
ドレス選択制御信号を発生する制御デコーダー及びリー
ド／ライト制御部20と、 上記制御デコーダー及びリード／ライト制御部20から
出力される二つの画面の回転移動のための認識信号と主
画面垂直同期信号MVsを受けて上記メモリ部200において
移動させる従画面のデータに対して位置により書込みと
読出し開始信号を発生し、画面移動時には所定の時間間
隔でタイミングを持つように制御信号を発生する時間間
隔制御部30と、 クロマ回路（図示されていない）によって分離された
従画面の輝度信号（Ｙ）と赤色−輝度（Ｒ−Ｙ），青色
−輝度（Ｂ−Ｙ）の各色差信号を順次的にスイッチング
して順次的に直列で出力するスイッチング部40と、 上記スイッチング部40から出力されるアナログビデオ
信号をディジタルデータに変換するアナログ／ディジタ
ル変換部50と、 上記メモリ部200から貯蔵することが適合するように
上記アナログ／ディジタル変換部50のPIP用ビデオディ
ジタルデータを所定のビットに変換したのち出力に適合
するようにラッチする第１データ変換及びラッチ部90
と、 上記制御デコーダー及びリード／ライト制御部20の書
込み開始のための制御信号と第２基本周波数bfsc及び同
期分離部から分離された従画面の垂直水平同期信号SVs,
SHsを受けて上記スイッチング部40の書込みのための輝
度及び色差信号（Y,B−Y,R−Ｙ）を選択するためのスイ
ッチング信号を発生し、上記アナログ／ディジタル変換
部50からディジタルデータに変換時に必要なサンプリン
グ信号を発生し、上記第１データ変換及びラッチ部90の
変換及びラッチに必要なクロック信号を発生し上記メモ
リ部200の書込みアドレス及び制御▲▼，▲
▼，▲▼，リフレッシュに必要な信号を発生する
書込みクロック及び書込みアドレス信号発生部60と、 上記メモリ部200から読出しされる所定ビットのデータ
を第１−３ディジタル／アナログのビット数に合うよう
に変換してラッチする第１データ変換及びラッチ部110
と、 上記第２データ変換及びラッチ部110から出力される
ディジタルデータを受けてアナログ信号に変換する第１
−３ディジタル／アナログ変換部80−82と、 上記制御デコーダー及びリード／ライト制御部20から
発生される読出し開始のための制御信号とタイミングク
ロックに供給される第１基本周波数afsc及び同期分離回
路から分離された主画面の水平垂直同期信号MHs,MVsを
受けてリードアドレス信号を発生して、上記第２データ
変換及びラッチ部110のデータ変換時に必要なラッチク
ロックと上記第１−３ディジタル／アナログ変換部80−
82におけるディジタルビデオ信号をPIPアナログ信号に
変換するのに必要なサンプリングクロック信号を発生す
る読出しクロック及び読出しアドレス信号発生部70と、 上記制御デコーダー及びリード／ライト制御部20から
発生される出力制御信号により上記書込みクロック及び
書込みアドレス信号発生部60及び読出しクロック及び読
出しアドレス信号発生部70から発生される書込み／読出
しアドレス及び制御信号を選択して上記メモリ部200に
入力するメモリ制御タイミング及びアドレス選択部100
とから構成される。
第２図は本発明による動作タイミング図で、マイコン
10から出力される画面選択時のタイミング図であって、
2aはマイコン10から発生されるクロック信号,2bは画面
の回転移動による制御データの波形,2cは制御デコーダ
ー及びリード／ライト制御部のイネイブルの信号波形を
夫々示す。
10から出力される画面選択時のタイミング図であって、
2aはマイコン10から発生されるクロック信号,2bは画面
の回転移動による制御データの波形,2cは制御デコーダ
ー及びリード／ライト制御部のイネイブルの信号波形を
夫々示す。
第３図は本発明による動作タイミング図で、書込みク
ロック及び書込みアドレス信号発生部60から発生される
スイッチング部40のスイッチング信号の波形図であっ
て、3aは輝度（Ｙ）のスイッチング信号,3bは赤（Ｒ）
−輝度（Ｙ）のスイッチング信号,3cは青（Ｂ）−輝度
（Ｙ）のスイッチング信号,3dはアナログ信号をディジ
タルに変換するのに必要なサンプリングクロック信号を
夫々示す。
ロック及び書込みアドレス信号発生部60から発生される
スイッチング部40のスイッチング信号の波形図であっ
て、3aは輝度（Ｙ）のスイッチング信号,3bは赤（Ｒ）
−輝度（Ｙ）のスイッチング信号,3cは青（Ｂ）−輝度
（Ｙ）のスイッチング信号,3dはアナログ信号をディジ
タルに変換するのに必要なサンプリングクロック信号を
夫々示す。
第４図は本考案による画面の回転移動の例示図であ
る。
る。
以下、本発明の具体的な１実施例を第１−４図を参照
して詳細に説明すると、キーボード（図示されていな
い）を通じて使用者が画面上に表わす画面を移動させる
が、この時、画面上には主画面に表わす全画面と、従画
面に表わす主画面との他のチャンネルの画面を動画面に
表示させることができる。この時上記従画面と同じ大き
さで他の領域に他の従画面が停止されて表示される停止
画面は上記従画面と同じ大きさで以前の画面上のデータ
をメモリの所定領域に貯蔵して置いたのち以前にどのよ
うな内容のものが放送されたかを分かるようにするため
である。
して詳細に説明すると、キーボード（図示されていな
い）を通じて使用者が画面上に表わす画面を移動させる
が、この時、画面上には主画面に表わす全画面と、従画
面に表わす主画面との他のチャンネルの画面を動画面に
表示させることができる。この時上記従画面と同じ大き
さで他の領域に他の従画面が停止されて表示される停止
画面は上記従画面と同じ大きさで以前の画面上のデータ
をメモリの所定領域に貯蔵して置いたのち以前にどのよ
うな内容のものが放送されたかを分かるようにするため
である。
即ち、一つの画面にPIP用の複数画面を見ることがで
きるが、主画面の状態と従画面の表示位置により見たい
主画面が他の従画面によって重なることは避けることが
できない。従って、このような場合には画面を移動させ
てやる必要がある。本発明は画面移動時の移動間に時間
間隔を置いて意図の通りに従画面を動揺されないように
して効果的に見ようとするものである。
きるが、主画面の状態と従画面の表示位置により見たい
主画面が他の従画面によって重なることは避けることが
できない。従って、このような場合には画面を移動させ
てやる必要がある。本発明は画面移動時の移動間に時間
間隔を置いて意図の通りに従画面を動揺されないように
して効果的に見ようとするものである。
先ず、使用者が画面を回転させる場合においてマイコ
ン10で所定の時間間隔設定値と上記画面移動によるモー
ド設定の命令語をキーボード（図示されていない）によ
って入力される。
ン10で所定の時間間隔設定値と上記画面移動によるモー
ド設定の命令語をキーボード（図示されていない）によ
って入力される。
上記マイコン10からは上記入力されたキーをチェック
してキーを処理する。
してキーを処理する。
マイコン10は、第２図のようなクロック、PIPオン制
御データ、ストローブ信号を出力するようになる。
御データ、ストローブ信号を出力するようになる。
このとき、制御デコーダー及びリード／ライト制御部
20は第２図の（2c）のようなストローブ信号が入力され
た後、（2a）のようなクロック信号をチェックして、例
えば４番目のクロックが入力される時に（2b）のような
信号があれば一つの小画面が表示され、再度４番目のク
ロックが入力される時に（2b）のような信号があれば２
つの小画面が表示されるようにリード／ライト制御信号
を出力する。このように２つの小画面が表示された後に
キーボードから画面回転のためのキーが入力されると、
マイコン10は更に第２図のようなクロック、画面移動制
御データ、ストローブ信号を出力する。このときにも、
第２図の（2b）のような画面移動制御データが一度入力
されると２つの画面の小画面が一回移動され、二度入力
されると二つの画面の小画面が二回移動するようにな
る。
20は第２図の（2c）のようなストローブ信号が入力され
た後、（2a）のようなクロック信号をチェックして、例
えば４番目のクロックが入力される時に（2b）のような
信号があれば一つの小画面が表示され、再度４番目のク
ロックが入力される時に（2b）のような信号があれば２
つの小画面が表示されるようにリード／ライト制御信号
を出力する。このように２つの小画面が表示された後に
キーボードから画面回転のためのキーが入力されると、
マイコン10は更に第２図のようなクロック、画面移動制
御データ、ストローブ信号を出力する。このときにも、
第２図の（2b）のような画面移動制御データが一度入力
されると２つの画面の小画面が一回移動され、二度入力
されると二つの画面の小画面が二回移動するようにな
る。
したがって、第４図の（4a）のように２つの小画面が
表示された状態で第２図の（2b）のような画面移動制御
データが入力されると、この制御デコーダー及びリード
／ライト制御部20は時間間隔制御部30にライン31を通じ
て２つの画面移動信号を印加する。すると、時間間隔制
御部30は画面移動による時間を制御するように書き込み
／読出しのスタート信号を発生して制御デコーダー及び
リード／ライト制御部20に印加する。このとき、制御デ
コーダー及びリード／ライト制御部20は読出し制御信号
を発生して読出しクロック及び読出しアドレス信号発生
部70を駆動させ、読出しアドレスと読出しクロックを発
生するようになる。この読出しクロック及び読出しアド
レス信号発生部70から発生された読出しアドレスは、メ
モリ制御タイミング及びアドレスタイミング選択部100
に印加される。このとき、制御デコーダー及びリード／
ライト制御部20はメモリ制御タイミング及びアドレス選
択部100を制御し、読出しアドレスを選択してメモリ部2
00に印加するのでメモリ部200に記憶されたデータを読
み出す。読み出されたデータは第２データ変換及びラッ
チ部110に印加され、このとき読出しクロック及びアド
レス信号発生部70で発生した読出しクロックにより、第
２データ変換及びラッチ部110はｎビットに変換して第
１〜３ディジタル／アナログ変換部80〜82を介して画面
移動の中間段階である第４図の（4b）のように停止子画
面Ｓに表示するようになる。
表示された状態で第２図の（2b）のような画面移動制御
データが入力されると、この制御デコーダー及びリード
／ライト制御部20は時間間隔制御部30にライン31を通じ
て２つの画面移動信号を印加する。すると、時間間隔制
御部30は画面移動による時間を制御するように書き込み
／読出しのスタート信号を発生して制御デコーダー及び
リード／ライト制御部20に印加する。このとき、制御デ
コーダー及びリード／ライト制御部20は読出し制御信号
を発生して読出しクロック及び読出しアドレス信号発生
部70を駆動させ、読出しアドレスと読出しクロックを発
生するようになる。この読出しクロック及び読出しアド
レス信号発生部70から発生された読出しアドレスは、メ
モリ制御タイミング及びアドレスタイミング選択部100
に印加される。このとき、制御デコーダー及びリード／
ライト制御部20はメモリ制御タイミング及びアドレス選
択部100を制御し、読出しアドレスを選択してメモリ部2
00に印加するのでメモリ部200に記憶されたデータを読
み出す。読み出されたデータは第２データ変換及びラッ
チ部110に印加され、このとき読出しクロック及びアド
レス信号発生部70で発生した読出しクロックにより、第
２データ変換及びラッチ部110はｎビットに変換して第
１〜３ディジタル／アナログ変換部80〜82を介して画面
移動の中間段階である第４図の（4b）のように停止子画
面Ｓに表示するようになる。
そして、制御デコーダー及びリード／ライト制御部20
で書き込み制御信号が発生されると、書き込みクロック
及び書き込みアドレス信号発生部60が駆動されて書き込
みクロック、書き込みアドレス、スイッチング制御信
号、ラッチクロック信号を発生する。発生されたスイッ
チング制御信号はスイッチング部40に印加され、Ｒ−Y,
Y,Y,B−Y,Y,Y,R−Ｙの順に映像信号を選択出力する。ス
イッチング部40で選択出力された信号はアナログ／ディ
ジタル変換部50に印加され、書き込みクロック及び書き
込みアドレス信号発生部60で発生した書き込みクロック
信号によりディジタル信号に変換される。ディジタル変
換された信号は第１データ変換及びラッチ部90に印加さ
れ、書き込みクロック及び書き込みアドレス信号発生部
60で発生されたラッチクロック信号によりｋビットデー
タに変換されてメモリ部200に印加される。このとき、
制御デコーダーびリード／ライト制御部20ではライン21
を介してメモリ制御タイミング及びアドレス選択部100
を制御して、書き込みクロック及び書き込みアドレス信
号発生部60で発生した書き込みアドレスを選択してメモ
リ部200に印加するようになる。したがって、ｋビット
に変換されたデータを順次にメモリ部200に貯蔵する。
このメモリ部200に貯蔵されたデータは、上記読出し動
作により第４図の（4c）のように動画像子画面Ｍを移動
させる。こうした方法で、第２図の（2b）のような画面
移動制御信号の入力回数により継続して２つの子画面を
移動するようになる。
で書き込み制御信号が発生されると、書き込みクロック
及び書き込みアドレス信号発生部60が駆動されて書き込
みクロック、書き込みアドレス、スイッチング制御信
号、ラッチクロック信号を発生する。発生されたスイッ
チング制御信号はスイッチング部40に印加され、Ｒ−Y,
Y,Y,B−Y,Y,Y,R−Ｙの順に映像信号を選択出力する。ス
イッチング部40で選択出力された信号はアナログ／ディ
ジタル変換部50に印加され、書き込みクロック及び書き
込みアドレス信号発生部60で発生した書き込みクロック
信号によりディジタル信号に変換される。ディジタル変
換された信号は第１データ変換及びラッチ部90に印加さ
れ、書き込みクロック及び書き込みアドレス信号発生部
60で発生されたラッチクロック信号によりｋビットデー
タに変換されてメモリ部200に印加される。このとき、
制御デコーダーびリード／ライト制御部20ではライン21
を介してメモリ制御タイミング及びアドレス選択部100
を制御して、書き込みクロック及び書き込みアドレス信
号発生部60で発生した書き込みアドレスを選択してメモ
リ部200に印加するようになる。したがって、ｋビット
に変換されたデータを順次にメモリ部200に貯蔵する。
このメモリ部200に貯蔵されたデータは、上記読出し動
作により第４図の（4c）のように動画像子画面Ｍを移動
させる。こうした方法で、第２図の（2b）のような画面
移動制御信号の入力回数により継続して２つの子画面を
移動するようになる。
画面回転の移動キーを更に押すと上記のような方法に
よって上記の4cの状態から中間段階である4dを経てイン
ターバルを維持しながら4eの状態になる。もう一度回転
移動キーを押すと同様に、4eから中間段階である4f状態
を経てｍ個の主画面の垂直同期信号が経たのち、4gの状
態になり、又もう一度回転移動キーを押すと中間段階で
ある4hの過程を経てインターバルを維持しながら最初の
位置である4iの状態に戻る。
よって上記の4cの状態から中間段階である4dを経てイン
ターバルを維持しながら4eの状態になる。もう一度回転
移動キーを押すと同様に、4eから中間段階である4f状態
を経てｍ個の主画面の垂直同期信号が経たのち、4gの状
態になり、又もう一度回転移動キーを押すと中間段階で
ある4hの過程を経てインターバルを維持しながら最初の
位置である4iの状態に戻る。
上記した実施例において二つの画面の移動を具体的な
例を挙げながら説明したが、この分野の通常の知識を持
つものなら本発明の基本的な定義を逸脱しない限り複数
のどのような画面の利用も容易に具現することができ
る。
例を挙げながら説明したが、この分野の通常の知識を持
つものなら本発明の基本的な定義を逸脱しない限り複数
のどのような画面の利用も容易に具現することができ
る。
上述したように複数の画面の回転移動時に時間間隔を
置いて視聴者の目が動揺する不安定を解消した利点があ
る。
置いて視聴者の目が動揺する不安定を解消した利点があ
る。
【図面の簡単な説明】 第１図は本発明による回路図、 第２図は本発明による画面選択タイミング図、 第３図は本発明による書込みクロック及び書込みアドレ
ス信号発生部60に発生されるスイッチング部40のスイッ
チング信号波形図、 第４図は本発明による画面の移動例示図。 10……マイコン、20……制御デコーダー及びリード／ラ
イト制御部、30……時間間隔制御部、40……スイッチン
グ部、50……アナログ／ディジタル変換部、60……書込
みクロック及び書込みアドレス信号発生部、70……読出
しクロック及び読出しアドレス信号発生部、80−82……
第１−３ディジタル／アナログ変換部、100……メモリ
制御タイミング及びアドレス選択部、200……メモリ
部、90,110……第1,第２データ変換及びラッチ部。
ス信号発生部60に発生されるスイッチング部40のスイッ
チング信号波形図、 第４図は本発明による画面の移動例示図。 10……マイコン、20……制御デコーダー及びリード／ラ
イト制御部、30……時間間隔制御部、40……スイッチン
グ部、50……アナログ／ディジタル変換部、60……書込
みクロック及び書込みアドレス信号発生部、70……読出
しクロック及び読出しアドレス信号発生部、80−82……
第１−３ディジタル／アナログ変換部、100……メモリ
制御タイミング及びアドレス選択部、200……メモリ
部、90,110……第1,第２データ変換及びラッチ部。
Claims (2)
- 【請求項１】同期分離及びクロマ回路とマイコン（10）
を具備したカラーテレビジョン受像機及びVTRシステム
のPIP画面の移動回路において、 上記PIP用のビデオディジタルを貯蔵してデュアルポー
トに書込み及び読出しすることができるメモリ部（20
0）と、 上記マイコン（10）のライン（11−13）と連結されてモ
ード選択データとクロック及びストローブ制御信号を受
けて同期分離回路から分離された主，従画面の垂直同期
MVs,SVs信号によって従画面のデータを上記メモリ部（2
00）に使用する時には従画面垂直同期信号SVsを使用
し、従画面のデータを上記メモリ部（200）から読む時
に主画面垂直同期信号MVsを使用して従画面の書込み及
び読出ししようとする始作制御信号と書込みとの読出し
にアドレス選択制御信号を発生する制御デコーダー及び
リード／ライト制御部（20）と、 上記制御デコーダー及びリード／ライト制御部（20）と
ライン（31−33）とに連結されて二つの画面の回転のた
めの移動認識信号と主画面の垂直同期信号MVsを受けて
上記メモリ部（200）において移動させる従画面のデー
タに対して位置により書込みと読出し始作信号を発生
し、画面移動時に所定間隔にタイミングを持つように制
御信号を発生するタイム間隔制御部（30）と、 クロマ回路によって分離された従画面の輝度信号（Ｙ）
と赤色−輝度（Ｒ−Ｙ），青色−輝度（Ｂ−Ｙ）の各色
差信号を順次的にスイッチングして順次的に直列に出力
するスイッチング部（40）と、 上記スイッチング部（40）の出力信号が入力されるよう
にライン（41）と連結されてアナログビデオ信号をディ
ジタルデータに変換するアナログ／ディジタル変換部
（50）と、 上記メモリ部（200）に貯蔵することが適合するように
上記アナログ／ディジタル変換部（50）のPIP用のビデ
オディジタルデータを所定ビットに変換したのち出力に
適合するようラッチする第１データ変換及びラッチ部
（90）と、 上記制御デコーダー及びリード／ライト制御部（20）の
ライン（22）と連結されて書込み開始のための制御信号
と第２基本周波数bfsc及び上記の同期分離部から分離さ
れた従画面の垂直水平同期信号SVs,SHsを受けて上記ス
イッチング部（40）の書込みのための輝度及び色差信号
（Y,B−Y,R−Ｙ）を選択するためのスイッチング信号を
発生し、ライン（61）を通じて上記アナログ／ディジタ
ル変換部（50）からディジタルデータで変換に必要なサ
ンプリング信号を発生し、ライン（62）と連結されて上
記第１データ変換及びラッチ部（90）の変換及びラッチ
時に必要なクロック信号を発生し、ライン（63）と連結
されて上記メモリ部（200）の書込みアドレス及び制御
▲▼，▲▼，▲▼リフレッシュに必要
なクロック信号を発生する書込みクロック及び書込みア
ドレス信号発生部（60）と、 上記メモリ部（200）から読出しされるＫビットのデー
タを第１−３ディジタル／アナログデータ形態に合うよ
うに変換してラッチする第２データ変換及びラッチ部
（110）と、 上記第２データ変換及びラッチ部（110）とライン（111
−113）とに連結されてディジタルデータを受けてアナ
ログ信号に変換する第１−３ディジタル／アナログ変換
部（80−82）と、 上記制御デコーダー及びリード／ライト制御部（20）の
ライン（23）と連結されて読出し開始のための制御信号
とタイミングクロックに供給される第１基本周波数afsc
及び同期分離回路から分離された水平垂直同期信号MHs,
MVsを受けてリードアドレス信号を発生し、ライン（7
2）と連結されて上記第２データ変換及びラッチ部（11
0）のデータ変換によるラッチクロックを発生し、ライ
ン（73）と連結されて上記第１−３ディジタル／アナロ
グ変換部（80−82）とPIPアナログ信号に変換するのに
よるクロック信号を発生する読出しクロック及び読出し
アドレス信号発生部（70）と、 上記制御デコーダー及びリード／ライト制御部（20）の
ライン（21）と連結されて出力制御信号によりライン
（63）と連結された上記書込みクロック及び書込みアド
レス信号発生部（60）の出力とライン（73）と連結され
た上記読出しクロック及び読出しアドレス信号発生部
（70）の出力の書込み読出しアドレス及び制御信号を選
択してライン（101,102）を通じて上記メモリ（200）に
入力するメモリ制御タイミング及びアドレス選択部（10
0）とで構成されることを特徴とするPIPにおける複数画
面の回転移動時間間隔制御回路。 - 【請求項２】マイコンを具備したPIPの画面移動におけ
る複数の小画面の移動を制御する方法において、上記マ
イコンから出力される信号によって入力データの有効さ
をチェックする第１段階と、 上記入力データが有効である時該当される有効な入力デ
ータが認識され、これにより上記PIP画面の該当個数を
選択する２段階と、 上記画面の個数選択信号を受けて主画面の垂直同期信号
をカウントして意図する画面移動タイミング間隔を設定
して縦画面処理による開始アドレス信号を発生する第３
段階と、 上記第２段階の画面開始制御信号と上記第３段階画面の
回転移動タイミングと間隔開始アドレス信号を受けて画
面の位置によりセッティング値をカウントして上記指定
位置に上記の設定主画面の垂直同期数により中間段階を
経て所定のインターバルを維持しながら画面を移動させ
る第４段階とからなることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1988-4339 | 1988-04-16 | ||
| KR1019880004339A KR910004274B1 (ko) | 1988-04-16 | 1988-04-16 | 픽처-인-픽처에 있어서 복수화면 회전 이동 간격 제어회로 및 제어방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311774A JPH01311774A (ja) | 1989-12-15 |
| JP2894719B2 true JP2894719B2 (ja) | 1999-05-24 |
Family
ID=19273672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1095054A Expired - Fee Related JP2894719B2 (ja) | 1988-04-16 | 1989-04-14 | Ｐｉｐにおける複数画面の回転移動時間間隔の制御回路及び制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5206714A (ja) |
| JP (1) | JP2894719B2 (ja) |
| KR (1) | KR910004274B1 (ja) |
| GB (1) | GB2217549B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091785A (en) * | 1989-04-20 | 1992-02-25 | Thomson Consumer Electronics, Inc. | Picture-in-picture circuitry using field rate synchronization |
| EP0616466B1 (en) * | 1992-01-07 | 2000-06-07 | Thomson Consumer Electronics, Inc. | Horizontal panning for wide screen television |
| GB9200281D0 (en) * | 1992-01-08 | 1992-02-26 | Thomson Consumer Electronics | A pip horizontal panning circuit for wide screen television |
| US5530797A (en) * | 1992-04-09 | 1996-06-25 | Matsushita Electric Industrial Co., Ltd. | Workstation for simultaneously displaying overlapped windows using a priority control register |
| JPH06205326A (ja) * | 1993-01-06 | 1994-07-22 | Sony Corp | テレビジョン受像機 |
| US5828421A (en) * | 1994-10-11 | 1998-10-27 | Hitachi America, Ltd. | Implementation efficient digital picture-in-picture decoding methods and apparatus |
| JP3171243B2 (ja) * | 1998-05-22 | 2001-05-28 | 日本電気株式会社 | 画像合成システム及びその画像合成方法 |
| WO2000002130A2 (en) * | 1998-07-06 | 2000-01-13 | Koninklijke Philips Electronics N.V. | Plural image display reading image data from a memory |
| JP3356078B2 (ja) * | 1998-09-29 | 2002-12-09 | 日本電気株式会社 | 圧縮ストリーム復号装置および圧縮ストリーム復号方法 |
| JP3884226B2 (ja) * | 2000-10-10 | 2007-02-21 | オリンパス株式会社 | 撮像システム |
| US7206029B2 (en) * | 2000-12-15 | 2007-04-17 | Koninklijke Philips Electronics N.V. | Picture-in-picture repositioning and/or resizing based on video content analysis |
| EP1696662A4 (en) * | 2003-12-18 | 2008-11-12 | Mitsubishi Electric Corp | PICTURE CONTROL AND PICTURE DISPLAY SYSTEM |
| US9652637B2 (en) | 2005-05-23 | 2017-05-16 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for allowing no code download in a code download scheme |
| US9904809B2 (en) | 2006-02-27 | 2018-02-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for multi-level security initialization and configuration |
| US9177176B2 (en) * | 2006-02-27 | 2015-11-03 | Broadcom Corporation | Method and system for secure system-on-a-chip architecture for multimedia data processing |
| US9489318B2 (en) | 2006-06-19 | 2016-11-08 | Broadcom Corporation | Method and system for accessing protected memory |
| JP2016171452A (ja) * | 2015-03-12 | 2016-09-23 | 富士通株式会社 | 電子回路、認証装置及び認証システム |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59101973A (ja) * | 1982-12-02 | 1984-06-12 | Nec Corp | デジタル式テレビジヨン特殊効果発生装置 |
| JPS61277275A (ja) * | 1985-05-31 | 1986-12-08 | Nec Home Electronics Ltd | 画像表示装置 |
| JP2650186B2 (ja) * | 1985-06-26 | 1997-09-03 | 三菱電機株式会社 | 静止画映像信号処理装置 |
| AU591743B2 (en) * | 1985-12-28 | 1989-12-14 | Sony Corporation | Television receiver |
| JPH0638652B2 (ja) * | 1985-12-28 | 1994-05-18 | ソニー株式会社 | テレビジヨン受像機 |
| JPS62159989A (ja) * | 1986-01-08 | 1987-07-15 | Sony Corp | テレビジヨン受像機 |
| US4794386A (en) * | 1986-04-11 | 1988-12-27 | Profit Technology, Inc. | Data integrator for video display including windows |
| JPS6333980A (ja) * | 1986-07-29 | 1988-02-13 | Sony Corp | 映像表示装置 |
| US4750039A (en) * | 1986-10-10 | 1988-06-07 | Rca Licensing Corporation | Circuitry for processing a field of video information to develop two compressed fields |
| JPS63169186A (ja) * | 1987-01-05 | 1988-07-13 | Toshiba Corp | 多画面表示のテレビジヨン受像機 |
| US4998171A (en) * | 1988-07-05 | 1991-03-05 | Samsung Electronics Co., Ltd. | Automatic shift circuit for a sub-picture screen for picture-in-picture feature |
| US4918531A (en) * | 1988-10-25 | 1990-04-17 | Thomson Consumer Electronics, Inc. | Commercial message timer |
-
1988
- 1988-04-16 KR KR1019880004339A patent/KR910004274B1/ko not_active IP Right Cessation
-
1989
- 1989-03-31 US US07/331,352 patent/US5206714A/en not_active Expired - Lifetime
- 1989-04-14 JP JP1095054A patent/JP2894719B2/ja not_active Expired - Fee Related
- 1989-04-17 GB GB8908636A patent/GB2217549B/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2217549B (en) | 1992-09-09 |
| GB2217549A (en) | 1989-10-25 |
| JPH01311774A (ja) | 1989-12-15 |
| US5206714A (en) | 1993-04-27 |
| GB8908636D0 (en) | 1989-06-01 |
| KR890016839A (ko) | 1989-11-30 |
| KR910004274B1 (ko) | 1991-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2894719B2 (ja) | Ｐｉｐにおける複数画面の回転移動時間間隔の制御回路及び制御方法 | |
| US5293540A (en) | Method and apparatus for merging independently generated internal video with external video | |
| EP0103982B2 (en) | Display control device | |
| US5016106A (en) | Image signal processing circuit for producing multiple pictures on a common display screen | |
| JPH0514852A (ja) | 電子カメラシステムでの画面編集装置 | |
| JP2781117B2 (ja) | メニュー方式のマルチチャンネル編集装置 | |
| JP2650186B2 (ja) | 静止画映像信号処理装置 | |
| US5327174A (en) | Device for displaying teletext data on one screen | |
| JPH029512B2 (ja) | ||
| JPS63169186A (ja) | 多画面表示のテレビジヨン受像機 | |
| JPS63123284A (ja) | テレビジヨン受像機 | |
| US5045944A (en) | Video signal generating circuit for use in video tape recorder and television receiver | |
| JPS60264176A (ja) | 画像蓄積装置 | |
| JP2976982B2 (ja) | 多重画面構成回路、及び、多重画面構成方法 | |
| US5327244A (en) | Strobe timing control circuit for use in video tape recorder | |
| JP3301196B2 (ja) | 走査変換装置 | |
| KR100209887B1 (ko) | 플레이백 기능을 구비한 영상기기 및 그 디스플레이방법 | |
| JPS61258582A (ja) | テレビジヨン受信機 | |
| JP2597983B2 (ja) | 複数画面テレビ受像機 | |
| JP3536373B2 (ja) | 映像表示装置 | |
| JPH0759058B2 (ja) | マルチ画面表示装置 | |
| KR950009676B1 (ko) | 팝(pop)기능 와이드 스크린 티브이 수상기 | |
| JP3248877B2 (ja) | ビデオプリンタ | |
| JPH0259795A (ja) | マルチ映像システム | |
| JPH0657057B2 (ja) | テレビジヨン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |