JP2893465B2 - 高利得ｉｃ増幅器 - Google Patents
高利得ｉｃ増幅器Info
- Publication number
- JP2893465B2 JP2893465B2 JP1503908A JP50390889A JP2893465B2 JP 2893465 B2 JP2893465 B2 JP 2893465B2 JP 1503908 A JP1503908 A JP 1503908A JP 50390889 A JP50390889 A JP 50390889A JP 2893465 B2 JP2893465 B2 JP 2893465B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- amplifier
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000001235 sensitizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は増幅器、特にICチップの一部として形成され
る高利得で幾多の望ましい特徴を有する設計の簡単な増
幅器に関する。
る高利得で幾多の望ましい特徴を有する設計の簡単な増
幅器に関する。
ICチップ上に形成される増幅器として非常に多くの回
路設計が用いられている。オペ増幅器が広く採用され、
通常差働入力ステージと非平衡出力ステージとを含有す
る。PNP カレント ミラーのような能動負荷が差働ス
テージのトランジスタのコレクタ結合されるのが普通で
ある。カレント ミラーの非平衡出力が１乃至複数の電
圧増幅ステージを励振することができる。
路設計が用いられている。オペ増幅器が広く採用され、
通常差働入力ステージと非平衡出力ステージとを含有す
る。PNP カレント ミラーのような能動負荷が差働ス
テージのトランジスタのコレクタ結合されるのが普通で
ある。カレント ミラーの非平衡出力が１乃至複数の電
圧増幅ステージを励振することができる。
このような増幅器は多くの実用的な目的に使われてい
るが、その働作は、或る観点からは完全に満足なものと
はいえない。例えば、従来の増幅器の利得は周囲温度の
変化等による負荷の変動に伴って、望ましくない程度に
まで変化する傾向がある。また、従来の増幅器の設計に
は最近の精密な線形構成素子の要求を満すための改良を
擁する諸点がある。
るが、その働作は、或る観点からは完全に満足なものと
はいえない。例えば、従来の増幅器の利得は周囲温度の
変化等による負荷の変動に伴って、望ましくない程度に
まで変化する傾向がある。また、従来の増幅器の設計に
は最近の精密な線形構成素子の要求を満すための改良を
擁する諸点がある。
以下に詳述する本発明の好ましい実施例においては、
電圧増幅ステージに向けて非平衡出力を生成する能動負
荷を励振するタイプの差働入力ステージ型式の増幅器が
提供される。差働入力ステージを常に平衡状態に保持さ
せる働きをするバイアス回路によって、この増幅器の利
得を負荷変動の影響から隔離することが課題解決の手段
である。この増幅器の全体利得は非常に高い値をとるこ
とができ、例えば200万という利得値が実際上達成可能
である。
電圧増幅ステージに向けて非平衡出力を生成する能動負
荷を励振するタイプの差働入力ステージ型式の増幅器が
提供される。差働入力ステージを常に平衡状態に保持さ
せる働きをするバイアス回路によって、この増幅器の利
得を負荷変動の影響から隔離することが課題解決の手段
である。この増幅器の全体利得は非常に高い値をとるこ
とができ、例えば200万という利得値が実際上達成可能
である。
本発明にその他の目的、実際設計および利点は、図面
に関する以下の詳細説明に一部が指摘され、一部はそれ
によって自ら明らかになろう。
に関する以下の詳細説明に一部が指摘され、一部はそれ
によって自ら明らかになろう。
図面の左下隅部において、本発明の増幅器は入力信号
が加えられるべき入力回路端子10を含む。この入力信号
は禁制帯域幅電圧基準の出力電圧のような種々の電圧源
のどれによって励振されるものであってもよい。入力信
号は端子10から、それぞれのエミッタを相互接続された
整合差働ペアトランジスタのうちの１つのトランジスタ
12のベースに送られる。すなわち、２つのトランジスタ
12,14のエミッタは（図示のように）直接的に又は間接
的に相互に結合される。もう一方の差働トランジスタ14
のベースは、この実施例では、増幅器の出力回路に結合
される抵抗器列の負帰還回路によって生じる信号を受け
る。この負帰還回路については後述する。このようにこ
の実施例において、増幅器は利得のあるフォロアーとし
て構成されることが理解できよう。
が加えられるべき入力回路端子10を含む。この入力信号
は禁制帯域幅電圧基準の出力電圧のような種々の電圧源
のどれによって励振されるものであってもよい。入力信
号は端子10から、それぞれのエミッタを相互接続された
整合差働ペアトランジスタのうちの１つのトランジスタ
12のベースに送られる。すなわち、２つのトランジスタ
12,14のエミッタは（図示のように）直接的に又は間接
的に相互に結合される。もう一方の差働トランジスタ14
のベースは、この実施例では、増幅器の出力回路に結合
される抵抗器列の負帰還回路によって生じる信号を受け
る。この負帰還回路については後述する。このようにこ
の実施例において、増幅器は利得のあるフォロアーとし
て構成されることが理解できよう。
差働トランジスタ12,14のコレクタは差働−非平衡変
換回路として働くPNP トランジスタ20の分割コレクタ1
6,18のそれぞれに接続される。このトランジスタは差働
入力ステージに対して能動負荷を提供するカレント ミ
ラーとして設計されている。上側のコレクタ18はカレン
ト ミラーから非平衡出力をとり出して、トランジスタ
20とエミッタを相互接続されているPNP電圧増幅トラン
ジスタ22のベースを励振する。電圧増幅トランジスタ22
は出力回路の一部を構成する。
換回路として働くPNP トランジスタ20の分割コレクタ1
6,18のそれぞれに接続される。このトランジスタは差働
入力ステージに対して能動負荷を提供するカレント ミ
ラーとして設計されている。上側のコレクタ18はカレン
ト ミラーから非平衡出力をとり出して、トランジスタ
20とエミッタを相互接続されているPNP電圧増幅トラン
ジスタ22のベースを励振する。電圧増幅トランジスタ22
は出力回路の一部を構成する。
トランジスタ20,22の相互接続エミッタは共に第１段
の出力端となる（出力端は図面上では回路ポイント24と
して示してある）。この出力端は26で概示する出力用回
路と、その他の部分に接続されている。即ち、出力負荷
は出力用回路26と以下に述べる複数コレクタをもつトラ
ンジスタ28とを含めて、回路ポイント24に接続されるす
べての回路を含む。
の出力端となる（出力端は図面上では回路ポイント24と
して示してある）。この出力端は26で概示する出力用回
路と、その他の部分に接続されている。即ち、出力負荷
は出力用回路26と以下に述べる複数コレクタをもつトラ
ンジスタ28とを含めて、回路ポイント24に接続されるす
べての回路を含む。
出力用回路26は外部負荷34を励振する一対のダーリン
グトン接続のトランジスタ30,32を含む。負荷抵抗器34
に並列に抵抗器列36が接続されており、該抵抗器列から
差働入力ペアの第２のトランジスタ14のベースに対して
負帰還信号が供給される。
グトン接続のトランジスタ30,32を含む。負荷抵抗器34
に並列に抵抗器列36が接続されており、該抵抗器列から
差働入力ペアの第２のトランジスタ14のベースに対して
負帰還信号が供給される。
電圧増幅トランジスタ22は２ケのコレクタをもち、こ
れらは相互に接続された上、カスコードに作用する別の
PNP トランジスタ38のエミッタに接続される。このカ
スコード トランジスタ38は本発明の増幅器の出力イン
ピーダンスを高くするもので、負荷のダイナミック イ
ンピーダンスが相対的に高い時に重要な特性である。
れらは相互に接続された上、カスコードに作用する別の
PNP トランジスタ38のエミッタに接続される。このカ
スコード トランジスタ38は本発明の増幅器の出力イン
ピーダンスを高くするもので、負荷のダイナミック イ
ンピーダンスが相対的に高い時に重要な特性である。
カスコード トランジスタ38のコレクタ電流はカレン
ト ミラー42の１つのトランジスタ40を励振する。もう
１つのミラー トランジスタ44は差働入力トランジスタ
12,14にバイアス テイル電流を供給する。このカレン
ト ミラー42はこのようにして電圧増幅トランジスタ22
の電流をカスコードに接続されたトランジスタ38を通し
て差働入力トランジスタ12,14のエミッタに反映させ
る。
ト ミラー42の１つのトランジスタ40を励振する。もう
１つのミラー トランジスタ44は差働入力トランジスタ
12,14にバイアス テイル電流を供給する。このカレン
ト ミラー42はこのようにして電圧増幅トランジスタ22
の電流をカスコードに接続されたトランジスタ38を通し
て差働入力トランジスタ12,14のエミッタに反映させ
る。
トランジスタ12,14のエミッタ電流もまた負荷の中
を、即ち回路ポイント24に接続されている回路の中を流
れる。負荷電流は、更にトランジスタ28の並列接続され
た３つのコレクタの電流と、ダーリングトン接続の第１
のトランジスタ30の非常に少量のベース電流とを含む。
を、即ち回路ポイント24に接続されている回路の中を流
れる。負荷電流は、更にトランジスタ28の並列接続され
た３つのコレクタの電流と、ダーリングトン接続の第１
のトランジスタ30の非常に少量のベース電流とを含む。
カレント ミラー トランジスタ20を流れる電流は基
本的に電圧増幅トランジスタ22の電流と等しい。これ
は、ミラー トランジスタ44,40中の電流が必然的に等
しいので、対応してトランジスタ20,22中を流れる電流
もまた等しくなければならないからである。かくして回
路ポイント24における負荷中の全信号電流は必然的に電
圧増幅トランジスタ22を流れる電流の２倍になるであろ
う。事実上トランジスタ22の相互コンダクタンスはこの
電流の再使用によって２倍となる。これは全体の利得が
約６デシベル上ることを意味する。
本的に電圧増幅トランジスタ22の電流と等しい。これ
は、ミラー トランジスタ44,40中の電流が必然的に等
しいので、対応してトランジスタ20,22中を流れる電流
もまた等しくなければならないからである。かくして回
路ポイント24における負荷中の全信号電流は必然的に電
圧増幅トランジスタ22を流れる電流の２倍になるであろ
う。事実上トランジスタ22の相互コンダクタンスはこの
電流の再使用によって２倍となる。これは全体の利得が
約６デシベル上ることを意味する。
しかしながら、さらに重要な成果は差働入力ステージ
トランジスタ12,14のためのこのバイアス回路によっ
て、得られるものである。詳述すると、上述したように
カレント ミラー42は回路ポイント24における負荷電流
をエミッタを相互接続された２つのトランジスタ20,22
の間に等しく分割させる。そのうえ、トランジスタ20,2
2のベース電流が等しく、かつトランジスタ20の分割コ
レクタ16,18の相等しいコレクタ電流の双方にそれぞれ
加えられる。（トランジスタ38のカスコード動作によっ
て電圧増幅トランジスタ22のコレクタ電圧がそのベース
電圧と殆ど同一となり…更にトランジスタ20のベース電
圧とも殆ど同じになるので…アーリー効果によってベー
ス電流の不平衡を起すことがなくなる。）従って、トラ
ンジスタ12,14のコレクタ電流は基本的に等しく保たれ
る。
トランジスタ12,14のためのこのバイアス回路によっ
て、得られるものである。詳述すると、上述したように
カレント ミラー42は回路ポイント24における負荷電流
をエミッタを相互接続された２つのトランジスタ20,22
の間に等しく分割させる。そのうえ、トランジスタ20,2
2のベース電流が等しく、かつトランジスタ20の分割コ
レクタ16,18の相等しいコレクタ電流の双方にそれぞれ
加えられる。（トランジスタ38のカスコード動作によっ
て電圧増幅トランジスタ22のコレクタ電圧がそのベース
電圧と殆ど同一となり…更にトランジスタ20のベース電
圧とも殆ど同じになるので…アーリー効果によってベー
ス電流の不平衡を起すことがなくなる。）従って、トラ
ンジスタ12,14のコレクタ電流は基本的に等しく保たれ
る。
結論的には、トランジスタ12,14を含む差働入力ステ
ージは、前述のバイアス回路によって強制的にバランス
状態に保たれることになる。負荷電流の変化はトランジ
スタ20,22の双方のベース電圧とベース電流とを変化さ
せるが、入力ステージを常に平衡状態に保つような状態
で変化させるのである。このことが増幅器の利得を負荷
の変動に無関係にするという効果を斉すのである。
ージは、前述のバイアス回路によって強制的にバランス
状態に保たれることになる。負荷電流の変化はトランジ
スタ20,22の双方のベース電圧とベース電流とを変化さ
せるが、入力ステージを常に平衡状態に保つような状態
で変化させるのである。このことが増幅器の利得を負荷
の変動に無関係にするという効果を斉すのである。
回路ポイント24にかかる負荷がトランジスタ20,22の
エミッタによって駆動されることに注目すべきである。
この両方のエミッタへ負荷を接続することにより、入力
ステージ トランジスタ12,14を流れる電流の比を一定
に保つために電圧増幅トランジスタ22のコレクタ電流を
使うことが可能となる。これは負荷電流と入力差働ステ
ージのテール電流との比を一定に保つことによって得ら
れる。その結果、入力ステージの差働電圧は常に極めて
小さい。
エミッタによって駆動されることに注目すべきである。
この両方のエミッタへ負荷を接続することにより、入力
ステージ トランジスタ12,14を流れる電流の比を一定
に保つために電圧増幅トランジスタ22のコレクタ電流を
使うことが可能となる。これは負荷電流と入力差働ステ
ージのテール電流との比を一定に保つことによって得ら
れる。その結果、入力ステージの差働電圧は常に極めて
小さい。
増幅器の利得に対して見掛け上負荷が影響しないこと
は、回路に含まれるトランジスタが正規に差働する電流
範囲においてのみ正しく働く。ダーリングトントランジ
スタ30,32がこれを助け、前段の動作に著しく影響を与
えることなしに外部負荷34に必要な電流を供給すること
を可能とする。ダーリングトン回路はまたカスコード
トランジスタ38にベース バイアスを提供する。
は、回路に含まれるトランジスタが正規に差働する電流
範囲においてのみ正しく働く。ダーリングトントランジ
スタ30,32がこれを助け、前段の動作に著しく影響を与
えることなしに外部負荷34に必要な電流を供給すること
を可能とする。ダーリングトン回路はまたカスコード
トランジスタ38にベース バイアスを提供する。
増幅器のための作動電流は多重コレクタ トランジス
タ28から来る。このトランジスタは通常の回路50によっ
てバイアスされており、回路50はこの実施例においては
トランジスタ28に約４μＡの電流を発生させ、電源電圧
に対する感度を減少させた。このトランジスタの電流は
多重コレクタによって、エミッタ連結トランジスタ20,2
2に流れ込む約３μＡと、別のトランジスタ52を駆動す
る約１μＡに分割される。後者のトランジスタは、その
ベースからの小さな電流によって、カスコード トラン
ジスタ38のエミッタからカレントミラー42へ行き、右側
の入力トランジスタ14を通り、電圧増幅トランジスタ22
のベースへ向い、最後にカスコード トランジスタ38へ
戻るループをスタートさせる。トランジスタ52のベース
からの小さな電流がこのループを確実にスタートさせる
のである。その大きさはカスコード トランジスタ38の
ベース電流と同等なので、電圧増幅トランジスタ22から
のコレクタ電流がカスコードトランジスタ38のベースに
おいて失われるための誤差を減少させる。
タ28から来る。このトランジスタは通常の回路50によっ
てバイアスされており、回路50はこの実施例においては
トランジスタ28に約４μＡの電流を発生させ、電源電圧
に対する感度を減少させた。このトランジスタの電流は
多重コレクタによって、エミッタ連結トランジスタ20,2
2に流れ込む約３μＡと、別のトランジスタ52を駆動す
る約１μＡに分割される。後者のトランジスタは、その
ベースからの小さな電流によって、カスコード トラン
ジスタ38のエミッタからカレントミラー42へ行き、右側
の入力トランジスタ14を通り、電圧増幅トランジスタ22
のベースへ向い、最後にカスコード トランジスタ38へ
戻るループをスタートさせる。トランジスタ52のベース
からの小さな電流がこのループを確実にスタートさせる
のである。その大きさはカスコード トランジスタ38の
ベース電流と同等なので、電圧増幅トランジスタ22から
のコレクタ電流がカスコードトランジスタ38のベースに
おいて失われるための誤差を減少させる。
増幅器の働作の一部として電流を制限する設計も含ま
れている。抵抗器54は出力電流の大部分を流す出力ダー
リングトン トランジスタ32に直列に接続されているの
で、その両端にこの出力電流に対応する電圧を生じる。
この電圧は制御トランジスタ56のベースを励振し、この
トランジスタ56は多重コレクタトランジスタ28からその
エミッタ電流を盗む即ち、減らすことができる。このエ
ミッタ電流に大きな変化を与えるためには、制御トラン
ジスタ56は、このエミッタに直列に入っている抵抗器58
にかなり大きな電流を流さなければならい。このことは
電流制限を“鋭敏化する”有用な効果をもつ。何故なら
ば制御トランジスタが、その目的のために充分な電流を
流す時は、それは高い相互コンダクタンスをもってお
り、それ故抵抗器54の両端の電圧に更に変化が起ると、
トランジスタ28のエミッタに直接に反映することになる
からである。制御トランジスタ56は高い相互コンダクタ
ンスをもつけれども、トランジスタ28は低い相互コンダ
クタンスをもち、電流制限の始まりの時には更に低くさ
えもなる。この後者のトランジスタ電流が減少するの
で、増幅器は、負荷電流の変化に対する低い感度のため
に、ほぼ正規に通し続ける。究極的には、トランジスタ
28の多重コレクタからの電流が、トランジスタ30が負荷
に供給するために必要なベース電流の値まで減少するの
で、増幅器は完全に機能しなくなり、出力電圧はそれ以
上の負荷に対して応動しなくなる。
れている。抵抗器54は出力電流の大部分を流す出力ダー
リングトン トランジスタ32に直列に接続されているの
で、その両端にこの出力電流に対応する電圧を生じる。
この電圧は制御トランジスタ56のベースを励振し、この
トランジスタ56は多重コレクタトランジスタ28からその
エミッタ電流を盗む即ち、減らすことができる。このエ
ミッタ電流に大きな変化を与えるためには、制御トラン
ジスタ56は、このエミッタに直列に入っている抵抗器58
にかなり大きな電流を流さなければならい。このことは
電流制限を“鋭敏化する”有用な効果をもつ。何故なら
ば制御トランジスタが、その目的のために充分な電流を
流す時は、それは高い相互コンダクタンスをもってお
り、それ故抵抗器54の両端の電圧に更に変化が起ると、
トランジスタ28のエミッタに直接に反映することになる
からである。制御トランジスタ56は高い相互コンダクタ
ンスをもつけれども、トランジスタ28は低い相互コンダ
クタンスをもち、電流制限の始まりの時には更に低くさ
えもなる。この後者のトランジスタ電流が減少するの
で、増幅器は、負荷電流の変化に対する低い感度のため
に、ほぼ正規に通し続ける。究極的には、トランジスタ
28の多重コレクタからの電流が、トランジスタ30が負荷
に供給するために必要なベース電流の値まで減少するの
で、増幅器は完全に機能しなくなり、出力電圧はそれ以
上の負荷に対して応動しなくなる。
この発明の好ましい実施例を詳述したけれども、これ
は本発明の原理を説明することを目的とするものであっ
て、当業者は、本発明の範囲から逸脱することなしに、
この発明を修正した多くの構成を得ることが可能である
から、この実施例は本発明を制限するものと解釈すべき
ではない。例えば、入力の整合差働ペアを禁制帯域幅回
路に対して絶対温度比例（PTAT）電流を強制する非整合
ペアによって置き換えることも可能である。または、増
幅器によって昇圧させ得る基礎的な禁制帯域幅基準電圧
を上げるために規定された出力を使うこともできる。さ
らに、当業者にとって他の変形も明らかであろう。
は本発明の原理を説明することを目的とするものであっ
て、当業者は、本発明の範囲から逸脱することなしに、
この発明を修正した多くの構成を得ることが可能である
から、この実施例は本発明を制限するものと解釈すべき
ではない。例えば、入力の整合差働ペアを禁制帯域幅回
路に対して絶対温度比例（PTAT）電流を強制する非整合
ペアによって置き換えることも可能である。または、増
幅器によって昇圧させ得る基礎的な禁制帯域幅基準電圧
を上げるために規定された出力を使うこともできる。さ
らに、当業者にとって他の変形も明らかであろう。
図面の簡単な説明 第１図は本発明による好まし増幅器の回路構成を示す
概略図である。
概略図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03F 3/34 - 3/45
Claims (10)
- 【請求項１】ICとして構成する高利得増幅器にして、該
増幅器が： 相互接続されたエミッタをもつ一対のトランジスタ（1
2,14）からなる差働増幅器ステージと； 該一対のトランジスタのうちの１つ（12）のベースに接
続されて、入力信号を供給するための入力回路（10）
と； 該差働増幅器によって２つの素子（16,18）を励振さ
れ、非平衡出力信号をその一方（18）に発生させて、差
働−非平衡変換回路を構成するトランジスタ手段（20）
と； 該素子（18）の接続される出力端回路ポイント（24）に
接続されて電圧増巾の機能をもつ出力回路と； 該出力回路の一部から、該差働増幅器の他方のトランジ
スタのベース（14）に信号を帰還する信号回路（36）
と； 該出力回路の一部の電流を該差働増幅器のテール電流に
反映させて該差働増幅器の一対のトランジスタの電流の
比を負荷の変動にかわらずほぼ一定に維持するための回
路手段（42）を含む、該差働増幅器のためのバイアス手
段と； を含むことを特徴とする、高利得IC増幅器。 - 【請求項２】前記トランジスタ手段（20）のエミッタが
前記出力回路の出力端（24）に接続されていることを特
徴とする、請求項１に記載の高利得IC増幅器。 - 【請求項３】前記出力回路が、前記トランジスタ手段
（20）の１つのエレメント（18）に接続され、出力エレ
メントを前記出力端（24）に接続される電圧増巾トラン
ジスタ（22）を含むことを特徴とする、請求項１に記載
の高利得IC増幅器。 - 【請求項４】前記トランジスタ手段（20）が、前記差働
増幅器のコレクタにそれぞれ接続される一対のコレクタ
（16,18）をもち、カレント ミラーを構成すること
と； 該トランジスタ手段（20）のコレクタの１つ（18）が前
記電圧増巾トランジスタ（22）のベースに接続されてい
ることと； を特徴とする、請求項１に記載の高利得IC増幅器。 - 【請求項５】前記バイアス回路が前記差働増幅器ステー
ジの電流を一定の比に保つために、前記出力回路に生じ
た電流を該差働増幅器のテール電流に反映させる回路を
含むことを特徴とする、請求項１に記載の高利得IC増幅
器。 - 【請求項６】前記トランジスタ手段が、前記出力端に接
続されているエミッタを有するトランジスタ（20）を含
み、前記出力回路が該トランジスタ（20）のエミッタに
接続されたエミッタをもつ電圧増幅トランジスタ（22）
を含み； 前記バイアス手段が、該電圧増幅トランジスタを流れる
電流に対応するようになっていることを特徴とする、請
求項５に記載の高利得IC増幅器。 - 【請求項７】前記バイアス手段が、前記電圧増幅トラン
ジスタ（22）を流れる電流を入力とするカレント ミラ
ー（42）を含み、該カレント ミラーの出力側（44）が
前記差働増幅器の一対のトランジスタ（12,14）のエミ
ッタのテイル電流を供給するようになっていることを特
徴とする、請求項６に記載の高利得IC増幅器。 - 【請求項８】前記出力端（24）において、前記トランジ
スタ手段（20）に接続されて該トランジスタ手段を通し
て前記差働増幅器ステージに負荷電流を流すための出力
用回路（26）と； 負荷電流が前記電圧増幅トランジスタ（22）を流れる電
流も含むように該電圧増幅トランジスタの１つの電極を
前記回路ポイント（24）において該トランジスタ手段
（20）と接続する接続回路と、 負荷電流を該トランジスタ手段（20）と該電圧増幅トラ
ンジスタ（22）とに等分されるように強制する回路（4
2）とを含むことを特徴とする、請求項１に記載の高利
得IC増幅器。 - 【請求項９】前記強制回路が、前記差働増幅器ステージ
のトランジスタ対（12,14）に対して前記電圧増幅トラ
ンジスタ（22）のコレクタ電流に対応する整合テイル電
流を発生させるように働作するカレント ミラー（40,4
4）を含むことを特徴とする、請求項８に記載の高利得I
C増幅器。 - 【請求項１０】高利得IC増幅器にして該増幅器が； ベースと、コレクタ電極と、エミッタ電極とをそれぞれ
有する一対のトランジスタ（12,14）と、 該トランジスタの１つの共通電極を相互接続する手段
と； 該一対のトランジスタのベースに電圧信号を供給する回
路（10,36）と； 前記一対のトランジスタ（12,14）により励振される差
働−非平衡変換回路として構成されるトランジスタ手段
（20）と； 該トランジスタ手段に接続されて出力信号を負荷に伝え
るための出力用回路（26）と； 該出力用回路からの出力信号を受けて、該出力用回路に
接続される電圧増幅器（22）を含む回路を介して該信号
を前記差働増幅器（12,14）の電流に反映させるための
カレント ミラー（42）を含む手段と； を含むことを特徴とする、高利得IC増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/178,121 US4857862A (en) | 1988-04-06 | 1988-04-06 | High-gain IC amplifier |
| US178,121 | 1988-04-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03503702A JPH03503702A (ja) | 1991-08-15 |
| JP2893465B2 true JP2893465B2 (ja) | 1999-05-24 |
Family
ID=22651294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1503908A Expired - Lifetime JP2893465B2 (ja) | 1988-04-06 | 1989-03-21 | 高利得ｉｃ増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4857862A (ja) |
| EP (1) | EP0410988B1 (ja) |
| JP (1) | JP2893465B2 (ja) |
| CA (1) | CA1312928C (ja) |
| DE (1) | DE68929371T2 (ja) |
| WO (1) | WO1989010026A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105145A (en) * | 1988-05-04 | 1992-04-14 | Robert Bosch Gmbh | Voltage control circuit |
| US5214795A (en) * | 1989-06-29 | 1993-05-25 | Seiko Corp. | Low voltage automatic frequency control switch for a radio receiver |
| US4959622A (en) * | 1989-08-31 | 1990-09-25 | Delco Electronics Corporation | Operational amplifier with precise bias current control |
| US5406222A (en) * | 1993-12-22 | 1995-04-11 | Analog Devices, Inc. | High gain transistor amplifier |
| US6563384B1 (en) | 2000-08-21 | 2003-05-13 | Analog Devices, Inc. | High gain amplifier with rail to rail range and frequency compensation |
| US6549070B1 (en) * | 2000-08-21 | 2003-04-15 | Analog Devices, Inc. | High gain amplifier with current limited positive feedback |
| US6304109B1 (en) | 2000-12-05 | 2001-10-16 | Analog Devices, Inc. | High gain CMOS amplifier |
| US7667916B1 (en) | 2004-04-26 | 2010-02-23 | Marvell International Ltd. | Signal conversion system and method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122402A (en) * | 1977-07-05 | 1978-10-24 | Motorola, Inc. | Buffer amplifier circuit suitable for manufacture in monolithic integrated circuit form |
| US4188588A (en) * | 1978-12-15 | 1980-02-12 | Rca Corporation | Circuitry with unbalanced long-tailed-pair connections of FET's |
| US4213098A (en) * | 1979-02-09 | 1980-07-15 | Bell Telephone Laboratories, Incorporated | Semiconductor differential amplifier having feedback bias control for stabilization |
| DE3012635A1 (de) * | 1980-04-01 | 1981-10-08 | Robert Bosch Gmbh, 7000 Stuttgart | Buerstenhalter fuer elektrische maschinen, insbesondere fuer generatoren von kraftfahrzeugen |
| JPS56144614A (en) * | 1980-04-11 | 1981-11-11 | Toko Inc | Differential amplifying circuit |
| ATE14173T1 (de) * | 1981-08-06 | 1985-07-15 | Precision Monolithics Inc | Schaltungsanordnung fuer einen differenzverstaerker mit praeziser aktiver last. |
| JPH0758866B2 (ja) * | 1985-05-15 | 1995-06-21 | 株式会社日立製作所 | Ｖｔｒのコントロールパルス増幅器 |
| DE3535882A1 (de) * | 1985-10-08 | 1987-04-16 | Licentia Gmbh | Schaltungsanordnung zur signalverstaerkung |
-
1988
- 1988-04-06 US US07/178,121 patent/US4857862A/en not_active Expired - Lifetime
-
1989
- 1989-03-21 DE DE68929371T patent/DE68929371T2/de not_active Expired - Lifetime
- 1989-03-21 WO PCT/US1989/001162 patent/WO1989010026A1/en active IP Right Grant
- 1989-03-21 EP EP89904354A patent/EP0410988B1/en not_active Expired - Lifetime
- 1989-03-21 JP JP1503908A patent/JP2893465B2/ja not_active Expired - Lifetime
- 1989-03-28 CA CA000594865A patent/CA1312928C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO1989010026A1 (en) | 1989-10-19 |
| CA1312928C (en) | 1993-01-19 |
| EP0410988A4 (en) | 1992-09-30 |
| JPH03503702A (ja) | 1991-08-15 |
| DE68929371D1 (de) | 2002-03-21 |
| US4857862A (en) | 1989-08-15 |
| EP0410988A1 (en) | 1991-02-06 |
| EP0410988B1 (en) | 2002-02-13 |
| DE68929371T2 (de) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4059808A (en) | Differential amplifier | |
| JPS6340366B2 (ja) | ||
| US5157322A (en) | PNP transistor base drive compensation circuit | |
| US5568092A (en) | Attenuated feedback type differential amplifier | |
| US5929623A (en) | Regulated power supply circuit | |
| JP2893465B2 (ja) | 高利得ｉｃ増幅器 | |
| US5323121A (en) | Folded cascode operational amplifier with gain enhancing base current compensation | |
| US5510754A (en) | Fast slewing amplifier using dynamic current mirrors | |
| JPS6412405B2 (ja) | ||
| US4723111A (en) | Amplifier arrangement | |
| US5406222A (en) | High gain transistor amplifier | |
| US4963836A (en) | Wide range high stability variable gain amplifier | |
| JPH0115168B2 (ja) | ||
| US3987368A (en) | Equalization of base current flow in two interconnected transistor amplifiers | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| US4739246A (en) | Current reference for feedback current source | |
| JPH0279606A (ja) | カレント・ミラーによりバイアス回路へフィードバックをかけた広帯域増幅器 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| US5339042A (en) | Input stage offset compensation device | |
| US4714897A (en) | Monolithically integratable signal amplifier stage with high output dynamics | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS6246326Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |