JP2892930B2 - 表示モニタ上に図形メモリとビデオメモリからの情報を表示するシステムと方法 - Google Patents
表示モニタ上に図形メモリとビデオメモリからの情報を表示するシステムと方法Info
- Publication number
- JP2892930B2 JP2892930B2 JP6012861A JP1286194A JP2892930B2 JP 2892930 B2 JP2892930 B2 JP 2892930B2 JP 6012861 A JP6012861 A JP 6012861A JP 1286194 A JP1286194 A JP 1286194A JP 2892930 B2 JP2892930 B2 JP 2892930B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- pixels
- pixel
- frequency
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims description 145
- 238000000034 method Methods 0.000 title claims description 21
- 239000003086 colorant Substances 0.000 claims description 29
- 230000003111 delayed effect Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 15
- 230000000007 visual effect Effects 0.000 claims 8
- 230000006837 decompression Effects 0.000 description 9
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000012935 Averaging Methods 0.000 description 2
- 239000004606 Fillers/Extenders Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Controls And Circuits For Display Device (AREA)
- User Interface Of Digital Computer (AREA)
- Digital Computer Display Output (AREA)
Description
【０００１】
【産業上の利用分野】この発明はビデオモニタ上に色像
を表示する装置と方法に関する。より詳しくは、この発
明は図形色像とディジタルビデオ色像をビデオモニタ上
に表示する装置と方法に関する。ただしビデオ色像はビ
デオモニタ上のウィンドウに表示される。
を表示する装置と方法に関する。より詳しくは、この発
明は図形色像とディジタルビデオ色像をビデオモニタ上
に表示する装置と方法に関する。ただしビデオ色像はビ
デオモニタ上のウィンドウに表示される。
【０００２】
【従来の技術】パーソナルコンピュータやワークステー
ションはビデオモニタ上に色像を表示する。近年パーソ
ナルコンピュータとワークステーションの設計が進んだ
ので、複数の像を同時にビデオモニタ上に表示すること
ができる。例えば第１の像をビデオモニタの主部分に表
示し、第２の像をウィンドウと呼ぶビデオモニタ上の小
部分に表示する。
ションはビデオモニタ上に色像を表示する。近年パーソ
ナルコンピュータとワークステーションの設計が進んだ
ので、複数の像を同時にビデオモニタ上に表示すること
ができる。例えば第１の像をビデオモニタの主部分に表
示し、第２の像をウィンドウと呼ぶビデオモニタ上の小
部分に表示する。
【０００３】第１の像は一般に８面(planes)のデータか
ら成る第１表示メモリに記憶されるディジタル図形像で
ある。第２の像は一般に１６面の色データから成る第２
表示メモリに記憶されるディジタルビデオ像である。図
形情報用の１メガバイトの表示メモリの価格は約４０ド
ルであり、ビデオ情報用の２メガバイトの表示メモリの
価格は約８０ドルである。これは、ビデオメモリは図形
メモリの２倍の数の面を持つからである。
ら成る第１表示メモリに記憶されるディジタル図形像で
ある。第２の像は一般に１６面の色データから成る第２
表示メモリに記憶されるディジタルビデオ像である。図
形情報用の１メガバイトの表示メモリの価格は約４０ド
ルであり、ビデオ情報用の２メガバイトの表示メモリの
価格は約８０ドルである。これは、ビデオメモリは図形
メモリの２倍の数の面を持つからである。
【０００４】ビデオメモリに記憶されるディジタル・ビ
デオデータは、図形メモリに記憶されるディジタル図形
画素と同じ周波数で処理されている。一般にこの処理は
図形クロック速度で行われている。このためビデオデー
タは図形クロック速度であることが必要であった。これ
は、ビデオ像データの周波数成分が一般に図形像周波数
より低いにもかかわらずそうであった。
デオデータは、図形メモリに記憶されるディジタル図形
画素と同じ周波数で処理されている。一般にこの処理は
図形クロック速度で行われている。このためビデオデー
タは図形クロック速度であることが必要であった。これ
は、ビデオ像データの周波数成分が一般に図形像周波数
より低いにもかかわらずそうであった。
【０００５】
【発明が解決しようとする課題】以下に述べるように、
従来のシステムには大きな限界があった。限界の一つ
は、二つの異なるメモリを必要とするので原価が高いこ
とである。特にビデオ表示メモリの原価は図形表示メモ
リの原価の２倍である。もう一つの限界は、ビデオデー
タを図形クロック周波数でディジタル化する必要がある
ことである。
従来のシステムには大きな限界があった。限界の一つ
は、二つの異なるメモリを必要とするので原価が高いこ
とである。特にビデオ表示メモリの原価は図形表示メモ
リの原価の２倍である。もう一つの限界は、ビデオデー
タを図形クロック周波数でディジタル化する必要がある
ことである。
【０００６】上に述べた限界はこれまで認識されてい
た。この限界を克服するシステムを作るために多くの試
みが行われ、そのために多くの研究費が使われた。この
ような試みと出費にもかかわらず、一つの表示モニタ上
に図形像とビデオ像を同時に表示する場合のこのような
限界を克服する満足なシステムはまだ提供されていな
い。
た。この限界を克服するシステムを作るために多くの試
みが行われ、そのために多くの研究費が使われた。この
ような試みと出費にもかかわらず、一つの表示モニタ上
に図形像とビデオ像を同時に表示する場合のこのような
限界を克服する満足なシステムはまだ提供されていな
い。
【０００７】
【課題を解決するための手段】この発明の一実施態様で
は、一つの表示メモリがその第１部分と第２部分に、ビ
デオモニタに表示するディジタル図形画素と、モニタの
ウィンドウに表示するディジタルビデオデータをそれぞ
れ記憶する。ビデオデータは画素クロック速度とは異な
る（例えばより高い）転送クロック速度で表示メモリか
らシフトレジスタへ転送され、またシフトレジスタから
画素クロック速度とは異なる（例えばより低い）出力ク
ロック速度で転送される。
は、一つの表示メモリがその第１部分と第２部分に、ビ
デオモニタに表示するディジタル図形画素と、モニタの
ウィンドウに表示するディジタルビデオデータをそれぞ
れ記憶する。ビデオデータは画素クロック速度とは異な
る（例えばより高い）転送クロック速度で表示メモリか
らシフトレジスタへ転送され、またシフトレジスタから
画素クロック速度とは異なる（例えばより低い）出力ク
ロック速度で転送される。
【０００８】ディジタル・ビデオデータは輝度とクロミ
ナンスを示してよく、また色空間変換器によって三原色
赤・緑・青を表す画素に変換してよい。次にビデオ画素
を内挿してビデオ画素の数を増やしてよい。シフトレジ
スタの動作をこの内挿と同期させ、シフトレジスタから
の前のデータの内挿が完了するまでシフトレジスタから
データを出力しないようにしてよい。
ナンスを示してよく、また色空間変換器によって三原色
赤・緑・青を表す画素に変換してよい。次にビデオ画素
を内挿してビデオ画素の数を増やしてよい。シフトレジ
スタの動作をこの内挿と同期させ、シフトレジスタから
の前のデータの内挿が完了するまでシフトレジスタから
データを出力しないようにしてよい。
【０００９】ビデオウィンドウロジックにより、ウィン
ドウの外部のモニタ画素位置にある図形画素と、ウィン
ドウ内のモニタ画素位置にありシフトレジスタから色空
間変換器と内挿器を通したビデオ画素とを、図形クロッ
ク速度でマルチプレクサを通す。図形画素は、色空間変
換器と内挿器を通るビデオデータの遅れに対応する時間
だけ遅れてよい。マルチプレクサを通る多重化されたデ
ータは図形クロック速度でラッチされ、次にディジタル
・アナログ変換器でアナログに変換されて、ビデオモニ
タ上に色像として表示される。
ドウの外部のモニタ画素位置にある図形画素と、ウィン
ドウ内のモニタ画素位置にありシフトレジスタから色空
間変換器と内挿器を通したビデオ画素とを、図形クロッ
ク速度でマルチプレクサを通す。図形画素は、色空間変
換器と内挿器を通るビデオデータの遅れに対応する時間
だけ遅れてよい。マルチプレクサを通る多重化されたデ
ータは図形クロック速度でラッチされ、次にディジタル
・アナログ変換器でアナログに変換されて、ビデオモニ
タ上に色像として表示される。
【００１０】
【実施例】図２は、可視像を表示するビデオモニタ１２
の面１０を示す。可視像は図形メモリから主にビデオモ
ニタ１２の面１０上に表示し、ビデオ像はビデオメモリ
からビデオモニタの面上のウィンドウ１４に表示してよ
い。ビデオモニタ１２の面１０上には一つ以上のウィン
ドウ１４を表示してよいことが分かる。ウィンドウ１４
内の像は、図形メモリからの主像に関連していてもいな
くてもよい。
の面１０を示す。可視像は図形メモリから主にビデオモ
ニタ１２の面１０上に表示し、ビデオ像はビデオメモリ
からビデオモニタの面上のウィンドウ１４に表示してよ
い。ビデオモニタ１２の面１０上には一つ以上のウィン
ドウ１４を表示してよいことが分かる。ウィンドウ１４
内の像は、図形メモリからの主像に関連していてもいな
くてもよい。
【００１１】図１は、表示メモリ１６に記録されている
図形像をビデオモニタ１２の面１０上に表示し、また表
示メモリ１８に記録されているビデオ像を面１０上のウ
ィンドウ１４内に表示する、従来のシステムの略ブロッ
ク図である。表示メモリ１６は従来の１メガバイトメモ
リでよい。メモリ１６は画素当たり１バイト、ただし１
バイトは二進８ビット、を記録する８面を備えてよい。
メモリ１８は２メガバイトを必要としてよい。メモリ１
８は画素当たり２バイト、ただし１バイトはやはり二進
８ビット、を記録する１６面を備えてよい。表示メモリ
１６と１８はビデオモニタ１２の面１０上の水平線に１
０２４画素と、同じ面上の水平線に７６８の情報をそれ
ぞれ記録してよい。
図形像をビデオモニタ１２の面１０上に表示し、また表
示メモリ１８に記録されているビデオ像を面１０上のウ
ィンドウ１４内に表示する、従来のシステムの略ブロッ
ク図である。表示メモリ１６は従来の１メガバイトメモ
リでよい。メモリ１６は画素当たり１バイト、ただし１
バイトは二進８ビット、を記録する８面を備えてよい。
メモリ１８は２メガバイトを必要としてよい。メモリ１
８は画素当たり２バイト、ただし１バイトはやはり二進
８ビット、を記録する１６面を備えてよい。表示メモリ
１６と１８はビデオモニタ１２の面１０上の水平線に１
０２４画素と、同じ面上の水平線に７６８の情報をそれ
ぞれ記録してよい。
【００１２】表示メモリ１６内の図形データは、各原色
の情報を別のバイトで記録する形式で記録してよい。こ
の場合、個々の画素には三原色赤・緑・青に対するそれ
ぞれ別のバイトが必要である。または、５：５：５のパ
ターンの二進ビット、または５：６：５パターンの二進
ビットで、２バイトを用いて三原色を表示してよい。こ
のような形式の全てにおいて、記憶される色は図形像の
真色を表す。
の情報を別のバイトで記録する形式で記録してよい。こ
の場合、個々の画素には三原色赤・緑・青に対するそれ
ぞれ別のバイトが必要である。または、５：５：５のパ
ターンの二進ビット、または５：６：５パターンの二進
ビットで、２バイトを用いて三原色を表示してよい。こ
のような形式の全てにおいて、記憶される色は図形像の
真色を表す。
【００１３】または二進８ビットの１バイトで、色パレ
ットすなわちルックアップ表１９内の異なる位置から選
択される２５６種類の色だけを表してよい。異なるパレ
ット出力色は、色パレット１９の個々の位置に３バイト
で記憶される。例えば色パレット１９内の各位置に記憶
される出力色は、原色赤を表す８ビット、原色青を表す
８ビット、原色緑を表す８ビットを与えてよい。色パレ
ット１９内の各位置に記憶される３バイトの色は真色を
表す。表示メモリ１８に記憶されるディジタル・ビデオ
データは輝度とクロミナンスの情報を与えてよい。各入
力ビデオ画素に対する２バイトの記憶されたデータは、
輝度情報を与える１組の二進ビットと、クロミナンスの
二つの別個の要素に関する情報をそれぞれ与える２組の
二進ビットを含んでよい。クロミナンスのこれらの成分
は互いに直交関係（quadraturerelationship）にあって
よい。
ットすなわちルックアップ表１９内の異なる位置から選
択される２５６種類の色だけを表してよい。異なるパレ
ット出力色は、色パレット１９の個々の位置に３バイト
で記憶される。例えば色パレット１９内の各位置に記憶
される出力色は、原色赤を表す８ビット、原色青を表す
８ビット、原色緑を表す８ビットを与えてよい。色パレ
ット１９内の各位置に記憶される３バイトの色は真色を
表す。表示メモリ１８に記憶されるディジタル・ビデオ
データは輝度とクロミナンスの情報を与えてよい。各入
力ビデオ画素に対する２バイトの記憶されたデータは、
輝度情報を与える１組の二進ビットと、クロミナンスの
二つの別個の要素に関する情報をそれぞれ与える２組の
二進ビットを含んでよい。クロミナンスのこれらの成分
は互いに直交関係（quadraturerelationship）にあって
よい。
【００１４】表示メモリ１６内のデータのバイトは、線
２０を通るクロック入力に依存する図形画素速度で従来
のシステム内のメモリから読まれる。表示メモリ１６か
らの情報のバイトは画素成形器（formatter)２２に送ら
れ、画素成形器２２は各画素内の各原色用の記憶された
データをそれぞれ８ビットの３バイトに変換する。ただ
し画素の原色のデータが８ビット以下であっても８ビッ
トにする。画素形成器２２からの３バイトの色データは
３個のディジタル・アナログ変換器（ＤＡＣ）２４に送
られ、表示が真色であれば三原色を表すアナログ信号に
変換される。図形データが疑似色で記憶されていれば、
画素形成器２２からの信号は色パレット１９に送られ、
色パレットの真色出力がＤＡＣ２４に送られる。次にＤ
ＡＣ２４からのアナログ信号はアナログマルチプレクサ
２６を経由して、ビデオモニタ１２の面１０上に表示さ
れる。
２０を通るクロック入力に依存する図形画素速度で従来
のシステム内のメモリから読まれる。表示メモリ１６か
らの情報のバイトは画素成形器（formatter)２２に送ら
れ、画素成形器２２は各画素内の各原色用の記憶された
データをそれぞれ８ビットの３バイトに変換する。ただ
し画素の原色のデータが８ビット以下であっても８ビッ
トにする。画素形成器２２からの３バイトの色データは
３個のディジタル・アナログ変換器（ＤＡＣ）２４に送
られ、表示が真色であれば三原色を表すアナログ信号に
変換される。図形データが疑似色で記憶されていれば、
画素形成器２２からの信号は色パレット１９に送られ、
色パレットの真色出力がＤＡＣ２４に送られる。次にＤ
ＡＣ２４からのアナログ信号はアナログマルチプレクサ
２６を経由して、ビデオモニタ１２の面１０上に表示さ
れる。
【００１５】また従来のシステムのビデオ表示メモリ１
８からのデータ出力も、線２０を通る図形画素クロック
によってクロックを与えられる。ビデオ信号は、予め図
形画素クロック周波数でディジタル化してからビデオ表
示メモリ１８に記憶される。表示メモリ１８からの情報
のバイトは、色空間変換器３０内で三原色赤・緑・青を
表す形式に変換される。変換器３０からの二進表示はデ
ィジタル・アナログ変換器３２によってアナログ信号に
変換される。アナログ信号は、ビデオモニタ１２の面１
０上のウィンドウ１４の各位置でアナログマルチプレク
サ２６を通る。
８からのデータ出力も、線２０を通る図形画素クロック
によってクロックを与えられる。ビデオ信号は、予め図
形画素クロック周波数でディジタル化してからビデオ表
示メモリ１８に記憶される。表示メモリ１８からの情報
のバイトは、色空間変換器３０内で三原色赤・緑・青を
表す形式に変換される。変換器３０からの二進表示はデ
ィジタル・アナログ変換器３２によってアナログ信号に
変換される。アナログ信号は、ビデオモニタ１２の面１
０上のウィンドウ１４の各位置でアナログマルチプレク
サ２６を通る。
【００１６】ビデオ表示メモリ１８からの色情報をビデ
オモニタ１２の面１０上のウィンドウ１４に表示するの
は、ウィンドウキー（key)検出器３４の作用によって行
われる。ウィンドウキー検出器３４はウィンドウ１４の
各位置で図形表示メモリ１６から特殊なコード化二進語
を受け、図形表示メモリ１６内の情報はマルチプレクサ
２６を通さず、ビデオ表示メモリ１８からの色情報はマ
ルチプレクサを通す。
オモニタ１２の面１０上のウィンドウ１４に表示するの
は、ウィンドウキー（key)検出器３４の作用によって行
われる。ウィンドウキー検出器３４はウィンドウ１４の
各位置で図形表示メモリ１６から特殊なコード化二進語
を受け、図形表示メモリ１６内の情報はマルチプレクサ
２６を通さず、ビデオ表示メモリ１８からの色情報はマ
ルチプレクサを通す。
【００１７】図１に示す従来のシステムは大きな制約す
なわち欠点を持つ。制約の一つは、一方（表示メモリ１
６）で図形像を記憶し、他方（表示メモリ１８）でビデ
オ像を記憶するというように、二つの別の表示メモリを
用いなければならないことである。更に表示メモリ１８
は１６面を持つ。このため従来のシステムの原価はかな
り高くなる。例えば、表示メモリ１６の現在の原価は約
４０ドルであり、表示メモリ１８の現在の原価は約８０
ドルである。
なわち欠点を持つ。制約の一つは、一方（表示メモリ１
６）で図形像を記憶し、他方（表示メモリ１８）でビデ
オ像を記憶するというように、二つの別の表示メモリを
用いなければならないことである。更に表示メモリ１８
は１６面を持つ。このため従来のシステムの原価はかな
り高くなる。例えば、表示メモリ１６の現在の原価は約
４０ドルであり、表示メモリ１８の現在の原価は約８０
ドルである。
【００１８】図１に示す従来のシステムの別の欠点は、
ビデオ色情報周波数が図形クロック速度より一般にかな
り低いことから生じる。従来のシステムは、ビデオ情報
を図形クロック速度でディジタル化する必要がある。こ
のため非常に冗長になり、またはデータが浪費される。
更に別の欠点は、二進情報をマルチプレクサ２６に通す
前にアナログ情報に変換するので、マルチプレクサを通
るのはアナログ情報であることである。このため、ビデ
オモニタ１２の面１０に表示される色像のひずみが大き
い。従って、ビデオモニタ１２の面１０上に記録される
色像の解像度には限界がある。
ビデオ色情報周波数が図形クロック速度より一般にかな
り低いことから生じる。従来のシステムは、ビデオ情報
を図形クロック速度でディジタル化する必要がある。こ
のため非常に冗長になり、またはデータが浪費される。
更に別の欠点は、二進情報をマルチプレクサ２６に通す
前にアナログ情報に変換するので、マルチプレクサを通
るのはアナログ情報であることである。このため、ビデ
オモニタ１２の面１０に表示される色像のひずみが大き
い。従って、ビデオモニタ１２の面１０上に記録される
色像の解像度には限界がある。
【００１９】図１に示し上に説明した従来のシステムは
更に別の欠点を持つ。例えばこのシステムは、一つはビ
デオ用、他の一つは図形用という二つのプロセッサを必
要とし、また一つはビデオ用、他の一つは図形用という
二組のディジタル・アナログ変換器を必要とする。また
アナログマルチプレクサ２６の速度の制約がしばしば解
像度を最大１０２４ｘ７６８画素に制限するので、この
構成ではシステムの性能が制約される。
更に別の欠点を持つ。例えばこのシステムは、一つはビ
デオ用、他の一つは図形用という二つのプロセッサを必
要とし、また一つはビデオ用、他の一つは図形用という
二組のディジタル・アナログ変換器を必要とする。また
アナログマルチプレクサ２６の速度の制約がしばしば解
像度を最大１０２４ｘ７６８画素に制限するので、この
構成ではシステムの性能が制約される。
【００２０】図３は、一般に５０で示しこの発明の一実
施態様を構成するシステムのブロック図を示す。システ
ム５０は一般に５２で表す表示メモリを備える。表示メ
モリ５２は、８面を備えかつ約１メガバイトの情報を記
憶する能力のある従来のメモリでよい。表示メモリ５２
は図形情報を記憶する第１部分５４とビデオ情報を記憶
する第２部分５６を備えてよい。表示メモリ５２の部分
５４に記憶される図形情報は、ビデオモニタ１２の面１
０上のウィンドウ１４の外部にある画素用のデータを与
え、またウィンドウ１４内の画素位置のコード化データ
信号を与えて表示メモリ５２の部分５６にあるビデオ情
報をウィンドウ内に表示させる。
施態様を構成するシステムのブロック図を示す。システ
ム５０は一般に５２で表す表示メモリを備える。表示メ
モリ５２は、８面を備えかつ約１メガバイトの情報を記
憶する能力のある従来のメモリでよい。表示メモリ５２
は図形情報を記憶する第１部分５４とビデオ情報を記憶
する第２部分５６を備えてよい。表示メモリ５２の部分
５４に記憶される図形情報は、ビデオモニタ１２の面１
０上のウィンドウ１４の外部にある画素用のデータを与
え、またウィンドウ１４内の画素位置のコード化データ
信号を与えて表示メモリ５２の部分５６にあるビデオ情
報をウィンドウ内に表示させる。
【００２１】表示メモリ５２の部分５６に記憶されるビ
デオ情報は入力データを与え、ビデオモニタ１２の面１
０上のウィンドウ１４内に色画素を発生する。部分５６
に二進形式で記憶されるビデオ情報は、各画素の輝度
と、クロミナンスの二つの直交成分とを示してよい。表
示メモリ５２の部分５６に二進形式で記憶されるビデオ
情報は圧縮形式でよく、これを圧縮解除して２４０本の
各線のそれぞれに３２０ビデオ画素にしてもよい。メモ
リ５２の部分５６に記憶されるビデオ情報は、７６８本
の各線に記憶される１０２４画素の形式でもよい。
デオ情報は入力データを与え、ビデオモニタ１２の面１
０上のウィンドウ１４内に色画素を発生する。部分５６
に二進形式で記憶されるビデオ情報は、各画素の輝度
と、クロミナンスの二つの直交成分とを示してよい。表
示メモリ５２の部分５６に二進形式で記憶されるビデオ
情報は圧縮形式でよく、これを圧縮解除して２４０本の
各線のそれぞれに３２０ビデオ画素にしてもよい。メモ
リ５２の部分５６に記憶されるビデオ情報は、７６８本
の各線に記憶される１０２４画素の形式でもよい。
【００２２】表示メモリ５２の部分５６内のビデオデー
タは、ビデオデータ・クロック信号の速度でシフトレジ
スタ５８の入力端に線６０を通して送られる。線６０を
通るビデオデータ・クロック信号は、バリッド(VALID)
線６４を通る信号と共に、ＡＮＤゲート６２に入る。バ
リッド(VALID) 線６４は、このシステムの他の部分（図
示せず）に時分割方式の信号を与える。バリッド(VALI
D) 線６４は、情報をレジスタ５８にシフトするときに
正の信号を与える。ＡＮＤゲート６２の出力はシフトレ
ジスタにクロックを与えてデータをレジスタの左端に入
力し、クロック線８２はシフトレジスタの右端からデー
タを出力する。クロックが二つあるので図３ではシフト
レジスタを「ＦＩＦＯ」で示しており、シフトレジスタ
に最初に入るデータがレジスタから最初に出る。
タは、ビデオデータ・クロック信号の速度でシフトレジ
スタ５８の入力端に線６０を通して送られる。線６０を
通るビデオデータ・クロック信号は、バリッド(VALID)
線６４を通る信号と共に、ＡＮＤゲート６２に入る。バ
リッド(VALID) 線６４は、このシステムの他の部分（図
示せず）に時分割方式の信号を与える。バリッド(VALI
D) 線６４は、情報をレジスタ５８にシフトするときに
正の信号を与える。ＡＮＤゲート６２の出力はシフトレ
ジスタにクロックを与えてデータをレジスタの左端に入
力し、クロック線８２はシフトレジスタの右端からデー
タを出力する。クロックが二つあるので図３ではシフト
レジスタを「ＦＩＦＯ」で示しており、シフトレジスタ
に最初に入るデータがレジスタから最初に出る。
【００２３】前に示したように、ＦＩＦＯ５８に記憶さ
れる輝度信号とクロミナンス信号は圧縮してよい。図４
は圧縮の１パターンを示し、図６は圧縮の別のパターン
を示す。図４では、表示メモリ５２の部分５６の逐次の
バイト表示は水平の第１行に示してあり、その見出しは
「アドレス（８Ｎ＋）」である。データの逐次のバイト
は逐次のアラビア数字「０」、「１」、「２」、「３」
などで示す。各バイトに記憶される値は水平の第２行に
示してあり、その見出しは「値」である。図から分かる
ように、逐次のバイトの値は「Ｃｂ０」、「Ｙ０」、
「Ｃｒ０」、「Ｙ１」、「Ｃｂ２」、「Ｙ２」、「Ｃｒ
２」、「Ｙ３」、「Ｃｂ４」、「Ｙ４」、「Ｃｒ４」で
示す。これは情報の圧縮を示しており、従って記号Ｃｂ
１、Ｃｒ１、Ｃｂ３、Ｃｒ３は表示メモリ５２の部分５
６の逐次のバイトには記憶されない。
れる輝度信号とクロミナンス信号は圧縮してよい。図４
は圧縮の１パターンを示し、図６は圧縮の別のパターン
を示す。図４では、表示メモリ５２の部分５６の逐次の
バイト表示は水平の第１行に示してあり、その見出しは
「アドレス（８Ｎ＋）」である。データの逐次のバイト
は逐次のアラビア数字「０」、「１」、「２」、「３」
などで示す。各バイトに記憶される値は水平の第２行に
示してあり、その見出しは「値」である。図から分かる
ように、逐次のバイトの値は「Ｃｂ０」、「Ｙ０」、
「Ｃｒ０」、「Ｙ１」、「Ｃｂ２」、「Ｙ２」、「Ｃｒ
２」、「Ｙ３」、「Ｃｂ４」、「Ｙ４」、「Ｃｒ４」で
示す。これは情報の圧縮を示しており、従って記号Ｃｂ
１、Ｃｒ１、Ｃｂ３、Ｃｒ３は表示メモリ５２の部分５
６の逐次のバイトには記憶されない。
【００２４】図４に示すパターンで、Ｙは輝度情報のバ
イトを表す。従って輝度の逐次のバイトはＹ０、Ｙ１、
Ｙ２、Ｙ３などで示す。また図４に示すパターンでは、
「Ｃｂ」はクロミナンス情報の二つの直交成分の一方を
表し、「Ｃｒ」はクロミナンス情報の他方の直交成分を
表す。従ってＣｂ０、Ｃｂ１、Ｃｂ２などは第１クロミ
ナンス成分の逐次のバイトを表し、Ｃｒ０、Ｃｒ１、Ｃ
ｒ２などは第２クロミナンス成分の逐次のバイトを表
す。ビデオデータの各線について３２０画素が記憶され
ていれば、図４の圧縮形式は表示メモリ内に６４０バイ
トのデータを必要とすることが分かる。
イトを表す。従って輝度の逐次のバイトはＹ０、Ｙ１、
Ｙ２、Ｙ３などで示す。また図４に示すパターンでは、
「Ｃｂ」はクロミナンス情報の二つの直交成分の一方を
表し、「Ｃｒ」はクロミナンス情報の他方の直交成分を
表す。従ってＣｂ０、Ｃｂ１、Ｃｂ２などは第１クロミ
ナンス成分の逐次のバイトを表し、Ｃｒ０、Ｃｒ１、Ｃ
ｒ２などは第２クロミナンス成分の逐次のバイトを表
す。ビデオデータの各線について３２０画素が記憶され
ていれば、図４の圧縮形式は表示メモリ内に６４０バイ
トのデータを必要とすることが分かる。
【００２５】図５は、表示メモリ５２の部分５６内に記
録されるデータの圧縮を解除して、各逐次のビデオ画素
内の色情報を再構成する方法を示す。第１行には、逐次
のビデオ画素が「０」、「１」、「２」、「３」などで
示されている。第１行の第１列の見出しは「画素」で、
この行の逐次の値は画素の数を示す。図５の第２行、第
３行、第４行の第１列は、これらの行がそれぞれ輝度バ
イトと二つのクロミナンスバイトを与えることを示す。
録されるデータの圧縮を解除して、各逐次のビデオ画素
内の色情報を再構成する方法を示す。第１行には、逐次
のビデオ画素が「０」、「１」、「２」、「３」などで
示されている。第１行の第１列の見出しは「画素」で、
この行の逐次の値は画素の数を示す。図５の第２行、第
３行、第４行の第１列は、これらの行がそれぞれ輝度バ
イトと二つのクロミナンスバイトを与えることを示す。
【００２６】図５に示すように、逐次のバイトの第２行
の輝度情報は、逐次の輝度バイトＹ０、Ｙ１、Ｙ２、Ｙ
３などに対応する。一つ置きの画素のクロミナンス情報
は、それらの画素のクロミナンスバイトに対応する。従
って第１画素のクロミナンス情報は、図５の第３行と第
４行にそれぞれＣｂ０バイトとＣｒ０バイトで示し、第
３画素のクロミナンスは、図５の第３行と第４行にそれ
ぞれＣｂ２バイトとＣｒ２バイトで示す。しかし第２画
素のクロミナンス情報は、第１画素と第３画素のクロミ
ナンスバイトを平均することによって得られる。
の輝度情報は、逐次の輝度バイトＹ０、Ｙ１、Ｙ２、Ｙ
３などに対応する。一つ置きの画素のクロミナンス情報
は、それらの画素のクロミナンスバイトに対応する。従
って第１画素のクロミナンス情報は、図５の第３行と第
４行にそれぞれＣｂ０バイトとＣｒ０バイトで示し、第
３画素のクロミナンスは、図５の第３行と第４行にそれ
ぞれＣｂ２バイトとＣｒ２バイトで示す。しかし第２画
素のクロミナンス情報は、第１画素と第３画素のクロミ
ナンスバイトを平均することによって得られる。
【数１】 同様に第４画素のクロミナンス情報は、第３画素と第５
画素のクロミナンスバイトを平均することによって得ら
れる。
画素のクロミナンスバイトを平均することによって得ら
れる。
【数２】
【００２７】図６は図４に示すものより大きく圧縮した
パターンを示す。図６で一つ置きの画素の輝度のバイト
（Ｙ０、Ｙ２、Ｙ４、Ｙ６など）は表示メモリ５２の部
分５６の一つ置きの位置に記録される。他の一つの置き
の位置には、第１画素、第５画素、第９画素のクロミナ
ンスの二つの成分が記録される。従って表示メモリ５２
の部分５６に記録される逐次のバイトの表示は、Ｃｂ
０、Ｙ０、Ｃｒ０、Ｙ２、Ｃｂ４、Ｙ４、Ｃｒ４、Ｙ６
などのパターンである。ビデオデータの各線に３２０画
素が記憶されていれば、図６の圧縮形式が表示メモリ内
に必要とするデータは３２０バイトだけでよいことが分
かる。
パターンを示す。図６で一つ置きの画素の輝度のバイト
（Ｙ０、Ｙ２、Ｙ４、Ｙ６など）は表示メモリ５２の部
分５６の一つ置きの位置に記録される。他の一つの置き
の位置には、第１画素、第５画素、第９画素のクロミナ
ンスの二つの成分が記録される。従って表示メモリ５２
の部分５６に記録される逐次のバイトの表示は、Ｃｂ
０、Ｙ０、Ｃｒ０、Ｙ２、Ｃｂ４、Ｙ４、Ｃｒ４、Ｙ６
などのパターンである。ビデオデータの各線に３２０画
素が記憶されていれば、図６の圧縮形式が表示メモリ内
に必要とするデータは３２０バイトだけでよいことが分
かる。
【００２８】図７は、図６の形式で表示メモリ５２の部
分５６に記録されるデータの圧縮を解除する方法を示
す。図から分かるように、逐次の画素の輝度を得るには
先ず第１画素の輝度値を与える。次に、その次の輝度値
を得て、その画素の輝度値とその画素から２引いた画素
の輝度値とを平均する。従って逐次の画素の輝度表示は
次のパターンで示される。
分５６に記録されるデータの圧縮を解除する方法を示
す。図から分かるように、逐次の画素の輝度を得るには
先ず第１画素の輝度値を与える。次に、その次の輝度値
を得て、その画素の輝度値とその画素から２引いた画素
の輝度値とを平均する。従って逐次の画素の輝度表示は
次のパターンで示される。
【数３】
【００２９】４画素を含む各グループのクロミナンス表
示を得るには、先ず第１画素のクロミナンス値を与え
る。次に、第５画素のクロミナンス値を得て、第１画素
のクロミナンス表示と第５画素のクロミナンス表示の累
進加重平均を取る。従って２成分の一方のクロミナンス
バイトは、次に示す加重シーケンスで四つの連続する画
素について得られる。
示を得るには、先ず第１画素のクロミナンス値を与え
る。次に、第５画素のクロミナンス値を得て、第１画素
のクロミナンス表示と第５画素のクロミナンス表示の累
進加重平均を取る。従って２成分の一方のクロミナンス
バイトは、次に示す加重シーケンスで四つの連続する画
素について得られる。
【数４】 同様に、他方の成分のクロミナンスバイトは次に示すシ
ーケンスで得られる。
ーケンスで得られる。
【数５】
【００３０】図４と図６で表したものよりも更に大きく
圧縮した輝度情報とクロミナンス情報を与えることがで
きる。このように大きな圧縮を用いると、圧縮の解除は
図５と図７に示したものより複雑になる。このように大
きな圧縮とその圧縮解除においては、逐次の画素からの
輝度とクロミナンスを表すバイトのパターンは反復パタ
ーンで与えられる。
圧縮した輝度情報とクロミナンス情報を与えることがで
きる。このように大きな圧縮を用いると、圧縮の解除は
図５と図７に示したものより複雑になる。このように大
きな圧縮とその圧縮解除においては、逐次の画素からの
輝度とクロミナンスを表すバイトのパターンは反復パタ
ーンで与えられる。
【００３１】図４に示すパターンまたは図６に示すパタ
ーンで、ＦＩＦＯ５８に記憶されるビデオ情報のバイト
は、図５に示すパターンまたは図７に示すパターンのよ
うに圧縮解除段階６６で圧縮解除される。この圧縮解除
は線６８を通る図形クロック信号速度で行われる。次に
圧縮解除段階６６からの情報のバイトは、色空間変換器
７０でそれぞれ三原色赤・緑・青を表す３バイトに変換
される。この変換は図形クロック速度で行われる。これ
らの各バイトは二進８ビットでよい。色空間変換器７０
はこの技術でよく知られている。ＦＩＦＯ５８内のバイ
トが三原色赤・緑・青を表す場合は、色空間変換器７０
は含まなくてもよい。
ーンで、ＦＩＦＯ５８に記憶されるビデオ情報のバイト
は、図５に示すパターンまたは図７に示すパターンのよ
うに圧縮解除段階６６で圧縮解除される。この圧縮解除
は線６８を通る図形クロック信号速度で行われる。次に
圧縮解除段階６６からの情報のバイトは、色空間変換器
７０でそれぞれ三原色赤・緑・青を表す３バイトに変換
される。この変換は図形クロック速度で行われる。これ
らの各バイトは二進８ビットでよい。色空間変換器７０
はこの技術でよく知られている。ＦＩＦＯ５８内のバイ
トが三原色赤・緑・青を表す場合は、色空間変換器７０
は含まなくてもよい。
【００３２】次に色空間変換器７０からの情報バイトは
拡張器(upscaler)段階７２に送られる。拡張器段階７２
は図形クロック速度でバイトを内挿し、色空間変換器７
０からの情報バイトで表される画素の間に画素を追加す
る。この内挿により、拡張器７２は表示メモリ５２の部
分５６内の線を表す各画素を、３２０画素から最大１０
２４画素までにすることができる。拡張器７２はこの技
術でよく知られている。情報のビデオバイトを内挿する
必要がない場合は、これは含めなくてよい。
拡張器(upscaler)段階７２に送られる。拡張器段階７２
は図形クロック速度でバイトを内挿し、色空間変換器７
０からの情報バイトで表される画素の間に画素を追加す
る。この内挿により、拡張器７２は表示メモリ５２の部
分５６内の線を表す各画素を、３２０画素から最大１０
２４画素までにすることができる。拡張器７２はこの技
術でよく知られている。情報のビデオバイトを内挿する
必要がない場合は、これは含めなくてよい。
【００３３】次に拡張器７２からの情報バイトは、ディ
ジタルマルチプレクサ７４を通してラッチ７６に送られ
る。ラッチ７６はレジスタ構成でよく、線６８を通る図
形クロック信号と同期して、ディジタル・アナログ変換
器７８に送られる情報をラッチする。逐次の画素の赤・
緑・青成分を示すアナログ電圧はビデオモニタ１２に送
られ、ビデオモニタの面１０上のウィンドウ１４に色像
を与える。
ジタルマルチプレクサ７４を通してラッチ７６に送られ
る。ラッチ７６はレジスタ構成でよく、線６８を通る図
形クロック信号と同期して、ディジタル・アナログ変換
器７８に送られる情報をラッチする。逐次の画素の赤・
緑・青成分を示すアナログ電圧はビデオモニタ１２に送
られ、ビデオモニタの面１０上のウィンドウ１４に色像
を与える。
【００３４】拡張器７２は一般に各入力画素について二
つ以上の画素を生成するので、制御線を設けて、出力画
素を増やす必要が生じるまでは新しい入力画素を入れな
いようにする必要がある。従って必要があれば、拡張器
は線８９を通してＡＮＤゲート８０へ論理０すなわち
「使用中」信号を与える。またＡＮＤゲート８０は線６
８を通して図形クロック信号を受け、またビデオウィン
ドウロジック８２から制御信号を受ける。ウィンドウロ
ジック８２からの制御信号は表示メモリ５２の部分５４
から与えられる色キーデータで、表示モニタ１２の面１
０上のウィンドウ１４内の画素位置がビデオ画素であっ
て図形画素ではないことを示す。従って、ビデオモニタ
１２の面１０上のウィンドウ１４内に色像を表示中に拡
張器７２が色空間変換器７２からの画素情報の内挿を完
了すると、論理「１」信号が線８９を通してＡＮＤゲー
ト８０に送られ、線６８を通る図形クロック信号により
ＦＩＦＯ５８からビデオデータのバイトを追加するため
のクロックを与えることができる。
つ以上の画素を生成するので、制御線を設けて、出力画
素を増やす必要が生じるまでは新しい入力画素を入れな
いようにする必要がある。従って必要があれば、拡張器
は線８９を通してＡＮＤゲート８０へ論理０すなわち
「使用中」信号を与える。またＡＮＤゲート８０は線６
８を通して図形クロック信号を受け、またビデオウィン
ドウロジック８２から制御信号を受ける。ウィンドウロ
ジック８２からの制御信号は表示メモリ５２の部分５４
から与えられる色キーデータで、表示モニタ１２の面１
０上のウィンドウ１４内の画素位置がビデオ画素であっ
て図形画素ではないことを示す。従って、ビデオモニタ
１２の面１０上のウィンドウ１４内に色像を表示中に拡
張器７２が色空間変換器７２からの画素情報の内挿を完
了すると、論理「１」信号が線８９を通してＡＮＤゲー
ト８０に送られ、線６８を通る図形クロック信号により
ＦＩＦＯ５８からビデオデータのバイトを追加するため
のクロックを与えることができる。
【００３５】表示レジスタ５２の部分５４に記憶される
図形色データのバイトは遅れ段階８４に送られる。遅れ
段階８４は、線６８を通る図形画素クロック信号と同期
してデータに再びクロックを与え、圧縮除去段階６６や
色空間変換器７０や拡張器７２によって生じる遅れを補
償する。図形データのバイトは次に画素形成器に送られ
る。画素形成器は、三原色赤・緑・青を表すそれぞれ８
ビットから成る３バイトにデータを変換する。画素形成
器８６はこの技術でよく知られている色パレット１９す
なわちルックアップ表（図１）を含んでよい。また色パ
レット１９は、情報の遅れたバイトを表示メモリ５２の
部分５４からルックアップ表内の特定の位置に変換す
る。
図形色データのバイトは遅れ段階８４に送られる。遅れ
段階８４は、線６８を通る図形画素クロック信号と同期
してデータに再びクロックを与え、圧縮除去段階６６や
色空間変換器７０や拡張器７２によって生じる遅れを補
償する。図形データのバイトは次に画素形成器に送られ
る。画素形成器は、三原色赤・緑・青を表すそれぞれ８
ビットから成る３バイトにデータを変換する。画素形成
器８６はこの技術でよく知られている色パレット１９す
なわちルックアップ表（図１）を含んでよい。また色パ
レット１９は、情報の遅れたバイトを表示メモリ５２の
部分５４からルックアップ表内の特定の位置に変換す
る。
【００３６】または、表示メモリ５２の部分５４からの
情報の遅れたバイトは真色を表してよい。このとき画素
形成器８６は、８ビット以下で記憶している各三原色赤
・緑・青をそれぞれの色について８ビット記憶に変換し
てよい。画素形成器８６のディジタル出力はディジタル
マルチプレクサ７４を通してラッチ７６に送られ、図形
クロック速度でアナログ信号に変換される。記憶された
各色のビット数が８でありかつ各記憶された色が画素の
原色の一つを表す場合は、画素形成器８６は含まなくて
よい。
情報の遅れたバイトは真色を表してよい。このとき画素
形成器８６は、８ビット以下で記憶している各三原色赤
・緑・青をそれぞれの色について８ビット記憶に変換し
てよい。画素形成器８６のディジタル出力はディジタル
マルチプレクサ７４を通してラッチ７６に送られ、図形
クロック速度でアナログ信号に変換される。記憶された
各色のビット数が８でありかつ各記憶された色が画素の
原色の一つを表す場合は、画素形成器８６は含まなくて
よい。
【００３７】記憶された図形データは、線６８を通る図
形画素クロック信号に同期して、遅れ段階８４から色キ
ー検出器８８へ送られる。色キー検出器８８は、ビデオ
モニタ１２の面１０上のウィンドウ１４内に画素がある
ことを決定する特殊なビットパターンを認識する。画素
がウィンドウ１４内にあることをこのパターンが示す
と、信号が色キー検出器８８からＡＮＤゲート９０に送
られる。ＡＮＤゲート９０はまた、画素がウィンドウ１
４内にあることを示す信号をビデオウィンドウロジック
８２から受ける。すると信号がＡＮＤゲート９０を通っ
てマルチプレクサ７４に送られて、図形データは画素形
成器８６からマルチプレクサを通ることができず、ビデ
オデータは拡張器７２からマルチプレクサを通る。
形画素クロック信号に同期して、遅れ段階８４から色キ
ー検出器８８へ送られる。色キー検出器８８は、ビデオ
モニタ１２の面１０上のウィンドウ１４内に画素がある
ことを決定する特殊なビットパターンを認識する。画素
がウィンドウ１４内にあることをこのパターンが示す
と、信号が色キー検出器８８からＡＮＤゲート９０に送
られる。ＡＮＤゲート９０はまた、画素がウィンドウ１
４内にあることを示す信号をビデオウィンドウロジック
８２から受ける。すると信号がＡＮＤゲート９０を通っ
てマルチプレクサ７４に送られて、図形データは画素形
成器８６からマルチプレクサを通ることができず、ビデ
オデータは拡張器７２からマルチプレクサを通る。
【００３８】表示メモリ５２とビデオモニタ１２は別個
の品目として供給してよく、また図３に示し上に説明し
た他の全ての段階は一つの集積回路チップ上に搭載して
よい。このチップはＣＭＯＳ技術で作ってよい。また表
示メモリ５２の部分５６に記憶されるビデオデータは、
上に特定したものとは異なる形式であってよい。こうい
う異なる形式では、一つまたは複数の圧縮解除段階６６
や色空間変換器７０や拡張器７２を使わなくてもよい。
これらの一つまたは複数の段階を使わない場合は、遅れ
段階８４で生じる遅れを調整することにより、ビデオデ
ータをＦＩＦＯ５８からマルチプレクサ７４を通すのに
適した形式に変換する際の遅れを補償してよい。
の品目として供給してよく、また図３に示し上に説明し
た他の全ての段階は一つの集積回路チップ上に搭載して
よい。このチップはＣＭＯＳ技術で作ってよい。また表
示メモリ５２の部分５６に記憶されるビデオデータは、
上に特定したものとは異なる形式であってよい。こうい
う異なる形式では、一つまたは複数の圧縮解除段階６６
や色空間変換器７０や拡張器７２を使わなくてもよい。
これらの一つまたは複数の段階を使わない場合は、遅れ
段階８４で生じる遅れを調整することにより、ビデオデ
ータをＦＩＦＯ５８からマルチプレクサ７４を通すのに
適した形式に変換する際の遅れを補償してよい。
【００３９】図３に示し上に説明したシステムは重要な
特長を持つ。このシステムは単一の表示メモリ５２内に
解像度の高いビデオ情報と図形情報を与える。更に、表
示メモリ５２は８面だけ備えればよい。これは従来のシ
ステムに比べてかなりの節約になる。というのは、従来
の技術は二つの表示メモリを必要とし、これらの表示メ
モリの一つは１６面を持っていたからである。図３に示
し上に説明したシステムはまた、表示メモリ５２とビデ
オモニタ１２を除けば、全システムを一つの集積回路チ
ップ上に配列できるという特長を持つ。
特長を持つ。このシステムは単一の表示メモリ５２内に
解像度の高いビデオ情報と図形情報を与える。更に、表
示メモリ５２は８面だけ備えればよい。これは従来のシ
ステムに比べてかなりの節約になる。というのは、従来
の技術は二つの表示メモリを必要とし、これらの表示メ
モリの一つは１６面を持っていたからである。図３に示
し上に説明したシステムはまた、表示メモリ５２とビデ
オモニタ１２を除けば、全システムを一つの集積回路チ
ップ上に配列できるという特長を持つ。
【００４０】また図３に示し上に説明したシステムは別
の重要な特長を持つ。例えばビデオデータを、発生した
形式を全く変えずに表示メモリ５２の部分５６に記憶す
ることができる。これにより、ビデオクロック速度と同
じ程度に遅い平均クロック速度で、圧縮ビデオデータを
表示メモリ５２の部分５６から転送することができる。
その後でデータを集積回路チップ上で、図形クロック速
度で処理する。
の重要な特長を持つ。例えばビデオデータを、発生した
形式を全く変えずに表示メモリ５２の部分５６に記憶す
ることができる。これにより、ビデオクロック速度と同
じ程度に遅い平均クロック速度で、圧縮ビデオデータを
表示メモリ５２の部分５６から転送することができる。
その後でデータを集積回路チップ上で、図形クロック速
度で処理する。
【００４１】更に、ビデオ情報と図形情報の処理はディ
ジタル回路を用いて行う。ビデオおよび図形データは、
処理した後マルチプレクサ７４を通してラッチ７６に送
り、その後で初めてアナログ形式に変換される。これに
より、圧縮解除段階６６や色空間変換器７０や拡張器７
２などにおいて、従来の技術のように情報をすぐアナロ
グ情報に変換する場合に比べて、情報をより高度に正確
に処理することができる。
ジタル回路を用いて行う。ビデオおよび図形データは、
処理した後マルチプレクサ７４を通してラッチ７６に送
り、その後で初めてアナログ形式に変換される。これに
より、圧縮解除段階６６や色空間変換器７０や拡張器７
２などにおいて、従来の技術のように情報をすぐアナロ
グ情報に変換する場合に比べて、情報をより高度に正確
に処理することができる。
【００４２】実際のところ、表示メモリ５２が１メガバ
イトの容量を持つ場合、図形部分はメモリの約７５％に
記憶される。３４０ｘ２４０の１６ビットのビデオウィ
ンドウが必要とするメモリは１５０，０００バイトに過
ぎない。従って、表示メモリ５２内には２ビデオウィン
ドウ二つ分のビデオ情報を記憶することができる。
イトの容量を持つ場合、図形部分はメモリの約７５％に
記憶される。３４０ｘ２４０の１６ビットのビデオウィ
ンドウが必要とするメモリは１５０，０００バイトに過
ぎない。従って、表示メモリ５２内には２ビデオウィン
ドウ二つ分のビデオ情報を記憶することができる。
【００４３】この発明について特定の実施態様に関連し
て開示し図示したが、この技術に精通した人には明かな
ように、関連する原理は他の多くの実施態様に用いるこ
とができる。従ってこの発明は、特許請求の範囲の指示
だけに制限される。
て開示し図示したが、この技術に精通した人には明かな
ように、関連する原理は他の多くの実施態様に用いるこ
とができる。従ってこの発明は、特許請求の範囲の指示
だけに制限される。
【図１】第１表示メモリにビデオ像をまた第２表示メモ
リに図形像を記憶し、また図形像をビデオ像の主像とし
て表示しビデオ像を前記ビデオモニタのウィンドウに表
示する、従来のシステムの略ブロック図。
リに図形像を記憶し、また図形像をビデオ像の主像とし
て表示しビデオ像を前記ビデオモニタのウィンドウに表
示する、従来のシステムの略ブロック図。
【図２】図形像とビデオ像を表示するビデオモニタの面
と、ビデオ像を表示するビデオモニタの面上のウィンド
ウを示す略図。
と、ビデオ像を表示するビデオモニタの面上のウィンド
ウを示す略図。
【図３】図形像をビデオモニタの面上の主像として表示
し、ビデオ像をこの面のウィンドウに表示する、この発
明の一実施態様を構成するシステムの略ブロック図。
し、ビデオ像をこの面のウィンドウに表示する、この発
明の一実施態様を構成するシステムの略ブロック図。
【図４】図３に示す表示メモリの一部分に記憶されるデ
ィジタルビデオ像の、輝度とクロミナンスの２成分とを
表す二進データを圧縮形式で記録する方法を示す図表。
ィジタルビデオ像の、輝度とクロミナンスの２成分とを
表す二進データを圧縮形式で記録する方法を示す図表。
【図５】図４に示す図表の圧縮された二進データを拡張
し、色情報を再構成してビデオモニタの面上のウィンド
ウに表示する方法を示す図表。
し、色情報を再構成してビデオモニタの面上のウィンド
ウに表示する方法を示す図表。
【図６】輝度とクロミナンスの２成分とを表す二進表示
を、図３に示す表示メモリの一部分に、図４に示す図表
より更に圧縮した形式で記録する方法を示す図表。
を、図３に示す表示メモリの一部分に、図４に示す図表
より更に圧縮した形式で記録する方法を示す図表。
【図７】図６に示す図表から高度に圧縮された二進デー
タを拡張し、色情報を再構成してビデオモニタの面上の
ウィンドウに表示する方法を示す図表。
タを拡張し、色情報を再構成してビデオモニタの面上の
ウィンドウに表示する方法を示す図表。
１０ ビデオモニタの面 １２ ビデオモニタ １４ ビデオモニタのウィンドウ １６ 図形表示メモリ １８ ビデオ表示メモリ １９ 色パレット ２２ 画素形成器 ２４ 図形ＤＡＣ ２６ アナログマルチプレクサ ３０ 色空間変換器 ３２ ビデオＤＡＣ ３４ ウィンドウキー検出器 ５０ この発明のシステム ５２ 表示メモリ ５４ 表示メモリの第１部分 ５６ 表示メモリの第２部分 ５８ シフトレジスタ ６０，６４ 信号線 ６２ ＡＮＤゲート ６６ 圧縮解除段階 ６７，６８ 信号線 ７０ 色空間変換器 ７２ 拡張器 ７４ ディジタルマルチプレクサ ７６ ラッチ ７８ ＤＡＣ ８０ ＡＮＤゲート ８１ ビデオモニタ ８２ ビデオウィンドウロジック、クロック線 ８４ 遅れ段階 ８６ 画素形成器 ８８ 色キー検出器 ８９ 信号線 ９０ ＡＮＤゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリィ エル．イースリィ アメリカ合衆国カリフォルニア州カール スバッド，ウオーターコース ドライブ 6898 (56)参考文献 特開 平４−317099（ＪＰ，Ａ) 特開 平１−276331（ＪＰ，Ａ) 特開 平１−177587（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 5/00 - 5/40
Claims (45)
- 【請求項１】 図形画素を記憶する第１部分とビデオ画
素を記憶する第２部分を備える表示メモリからビデオモ
ニタ上に可視情報を表示する為のコンビネーションにお
いて、 記憶された前記図形画素を読む第１手段と、 記憶された前記ビデオ画素を読む第２手段と、 前記記憶された図形画素と前記記憶されたビデオ画素を
前記ビデオモニタに送って、前記図形画素で表す可視情
報を前記ビデオモニタの第１部分に生成し、前記ビデオ
画素で表すビデオ情報を前記ビデオモニタの第２部分に
生成することを制御する、制御情報を与える制御論理手
段と、 前記制御論理手段からの制御信号に応答して、前記表示
メモリ内の前記図形画素からの前記可視情報を前記ビデ
オモニタの前記第１部分に表示し、また前記記憶手段内
の前記ビデオ画素から前記可視情報を前記ビデオモニタ
の前記第２部分に表示する第３手段とを有することを特
徴とするコンビネーション。 - 【請求項２】 請求項１に示したコンビネーションにお
いて、 前記図形情報とビデオ情報を二進形式で記憶する前記表
示メモリと、 前記図形画素とビデオ画素によって表される可視情報を
二進形式で提示する前記第３手段と、 輝度情報とクロミナンス情報の形で前記表示メモリに記
憶される前記ビデオ画素と、 前記ビデオ情報を前記第３手段に送る前に前記記憶され
たメモリ内の前記ビデオ画素を三原色赤・緑・青を表す
ビデオ情報に変換する手段と、 第４手段は前記表示メモリ内の前記ビデオ画素に応答し
て前記ビデオ画素を表す表示を逐次提示し、前記第３手
段は前記制御論理手段からの前記制御情報と前記第４手
段に応答して、前記ビデオモニタに前記ビデオモニタ内
のウィンドウとして前記第４手段からの表示を逐次提示
することを特徴とするコンビネーション。 - 【請求項３】 ビデオモニタ上に可視情報を表示する為
のコンビネーションにおいて、 記憶されたビデオ画素を第１周波数で与える第１手段
と、 記憶された図形画素を前記第１周波数とは異なる第２周
波数で与える第２手段と、 シフトレジスタ手段と、 前記ビデオモニタ上の特定のウィンドウのために前記第
１手段からの情報を前記シフトレジスタ手段に前記第１
周波数で送る第３手段と、 前記ビデオモニタ内の前記ウィンドウの位置を前記第２
周波数で表示する第４手段と、 画素を前記第２手段から前記ビデオモニタに前記第２周
波数で送る第５手段と、 前記第４手段からの表示に応答して、前記シフトレジス
タ手段からの表示を前記ビデオモニタに前記第２周波数
で送る第６手段とを有することを特徴とするコンビネー
ション。 - 【請求項４】 単一の表示メモリの異なる部分を構成す
る第１手段と第２手段を有し、前記第１表示手段からの
表示を前記シフトレジスタ手段の一端に前記第１周波数
で受け、また前記シフトレジスタ手段の他端から前記ビ
デオモニタへ前記第２周波数で表示を送る、前記シフト
レジスタ手段を有し、かつ前記シフトレジスタ手段と前
記第２手段に接続し、前記第４手段からの表示に応答し
て、前記ビデオモニタ内の前記ウィンドウの前記画素位
置における前記シフトレジスタ手段からの前記画素表示
を通すマルチプレクサと、 前記マルチプレクサ手段を通る表示に応答して、これら
の表示を第２周波数でラッチする手段を有することを特
徴とするコンビネーション。 - 【請求項５】 ビデオ画素表示を記憶する第１表示メモ
リと図形画素表示を記憶する第２表示メモリからビデオ
モニタ上に可視情報を表示する為のコンビネーションに
おいて、 前記ビデオモニタ上のウィンドウに表示する画素情報を
受けるシフトレジスタ手段と、 前記ビデオモニタ内の前記ウィンドウ内の画素位置にお
いて前記第１表示メモリから前記シフトレジスタへビデ
オ画素表示を第１周波数で送る第１手段と、 前記第１周波数とは異なる第２周波数で前記第２表示メ
モリから画素表示を与える第２手段と、 前記ウィンドウ内の画素位置以外の画素位置において前
記第２手段から前記画素表示を前記第２周波数で制御の
下に通し、前記ウィンドウ内の画素位置で前記シフトレ
ジスタ手段から前記表示を制御の下に通す、ビデオウィ
ンドウロジック手段と、 前記ビデオウィンドウロジック手段に結合し、前記ウィ
ンドウ内の画素位置以外の画素位置において前記第２手
段から前記画素表示を前記第２周波数で通し、前記ウィ
ンドウ内の画素位置において前記シフトレジスタ手段内
の画素表示を前記第２周波数で通す、第３手段とを有す
ることを特徴とするコンビネーション。 - 【請求項６】 請求項５に示したコンビネーションにお
いて、 輝度表示とクロミナンス表示を付与されて色を表現する
ビデオ画素と、 ビデオ画素上で第３手段を動作させる前に、ビデオ画素
に対する輝度表示とクロミナンス表示をビデオ画素の三
原色赤・緑・青を表す表示に変換する手段と、 三原色赤・緑・青を表す表示を備える図形画素と、 各画素位置における輝度表示とクロミナンス表示を三原
色赤・緑・青の表示に変換することによって生じる遅れ
に従って、前記第２手段から前記第３手段への画素表示
の送りを遅らせる手段と、 前記第２周波数でクロック信号を与える手段と、 前記第２周波数の前記クロック信号の発生に従って前記
第３手段からの表示をラッチする手段とを有することを
特徴とするコンビネーション。 - 【請求項７】 ビデオモニタ上に可視情報を表示する為
のコンビネーションにおいて、 図形画素を表す第１画素を記録し、 前記ビデオモニタ上のウィンドウ内に表示される、前記
図形画素とは異なる形式で前記表示メモリ内に記憶され
たビデオ画素を表す第２画素を記録する表示メモリと、 前記表示メモリから第１周波数で前記ビデオ画素を与え
る第１手段と、 前記表示メモリから前記第１周波数とは異なる第２周波
数で図形画素を与える第２手段と、シフトレジスタ手段
と、 前記表示メモリからのビデオ画素を前記第１周波数で前
記シフトレジスタ手段にシフトする第３手段と、 前記ウィンドウ内の位置とは異なる前記ビデオモニタ内
の画素位置において前記表示メモリから前記図形画素を
前記第２周波数で通し、前記ウィンドウの位置において
前記シフトレジスタ手段から前記ビデオ画素を前記第２
周波数で通す第４手段とを有することを特徴とするコン
ビネーション。 - 【請求項８】 請求項７に示したコンビネーションにお
いて、 前記表示メモリ内に記録されてクロミナンスと輝度を表
すビデオ画素と、前記表示メモリ内に記録されて三原色
赤・緑・青を表す図形画素と、 前記シフトレジスタ手段からの画素に前記第２周波数で
応答して、前記第４手段が前記図形画素とビデオ画素を
通す前に、前記ビデオ画素のクロミナンスと輝度を表す
画素を三原色赤・緑・青を表す画素に変換する手段と、 圧縮形式で記録されるビデオ画素と、 前記シフトレジスタ手段からのビデオ画素の通過に応答
して、前記第４手段が前記ビデオ画素を通す前に前記ビ
デオ画素を圧縮解除する手段と、 マルチプレクサと、 前記マルチプレクサを含み、前記ウィンドウ内の位置と
は異なる前記ビデオモニタ内の画素位置において前記表
示メモリからの図形画素を前記第２周波数で前記マルチ
プレクサを通し、また前記ウィンドウの位置において前
記シフトレジスタ手段からのビデオ画素を前記第２周波
数で前記マルチプレクサを通す第４手段と、 前記表示メモリ内に二進形式で記憶される図形画素とビ
デオ画素と、 二進形式で前記マルチプレクサを通る図形画素とビデオ
画素と、 前記マルチプレクサを通る図形画素とビデオ画素を前記
ビデオモニタ上に表示するために色のアナログ表示に変
換する手段とを有することを特徴とするコンビネーショ
ン。 - 【請求項９】 ビデオモニタ上に可視情報を表示する為
のコンビネーションにおいて、 図形情報を二進形式で記憶する第１部分とビデオ情報を
二進形式で記憶する第２部分とを備える表示メモリと、 前記ビデオ情報を前記表示メモリ内の前記第２位置部分
内に第１周波数で受けるシフトレジスタ手段と、 前記表示メモリの前記第１部分から前記第１周波数とは
異なる第２周波数で前記図形情報を通す第１手段と、 前記シフトレジスタ手段から前記ビデオ情報を前記第２
周波数で通す第２手段と、 前記第１手段と第２手段に結合し、前記ビデオモニタの
第１部分に図形情報を表示し前記ビデオモニタの第２部
分に前記ビデオ情報を表示する第３手段とを有すること
を特徴とするコンビネーション。 - 【請求項１０】 請求項９に示したコンビネーションに
おいて、 前記シフトレジスタ手段から前記ビデオモニタの第１部
分に前記ビデオ情報が通るのを妨げ、また前記表示メモ
リの前記第１部分から前記ビデオモニタの前記第２部分
に前記図形情報が通るのを妨げる第３手段と、 前記ビデオモニタの第１部分に対応する画素位置の前記
表示メモリの第１部分から前記図形情報を通し、また前
記ビデオモニタの前記第２部分に対応する画素位置の前
記シフトレジスタ手段から前記ビデオ情報を通すための
マルチプレクサを含み、また前記マルチプレクサを二進
形式で通る前記図形情報とビデオ情報を前記ビデオモニ
タ上に表示するために対応するアナログ情報に変換する
手段を含む、第３手段と、 前記表示メモリの前記第２部分内にあり、異なる画素の
輝度とクロミナンスを表す形のビデオ情報と、 前記異なる画素の前記輝度表示とクロミナンス表示を前
記異なる画素の三原色を表す形に変換する手段を含む第
３手段とを有することを特徴とするコンビネーション。 - 【請求項１１】 ビデオモニタの面上に可視情報を表示
する為のコンビネーションにおいて、 第１周波数でビデオ情報を与える第１手段と、 前記第１周波数とは異なる第２周波数で図形情報を与え
る第２手段と、 シフトレジスタ手段と、 前記ビデオ情報を前記第１手段から前記シフトレジスタ
手段に前記第１周波数で通す手段と、 前記ビデオ情報を前記シフトレジスタ手段から前記第２
周波数で通す手段と、 前記第２手段と前記シフトレジスタ手段に結合して、前
記図形情報を前記第２手段から前記第２周波数で、また
前記ビデオ情報を前記シフトレジスタ手段から前記第２
周波数で、選択的に通すマルチプレクサ手段と、 前記マルチプレクサ手段に結合し、前記ビデオモニタの
面上の第１部分において前記図形情報を前記第２手段か
ら前記マルチプレクサ手段を経由して第２周波数で通
し、前記ビデオモニタの前記面の第２部分において前記
ビデオ情報を前記シフトレジスタ手段から前記マルチプ
レクサ手段を経て前記第２周波数で通す、ビデオ論理手
段とを有することを特徴とするコンビネーション。 - 【請求項１２】 請求項１１に示したコンビネーション
において、 輝度とクロミナンスの形で前記ビデオ情報を与える第１
手段と、 前記シフトレジスタ手段に結合し、前記ビデオ情報を前
記マルチプレクサ手段に送る前に、前記第１手段からの
輝度情報とクロミナンス情報を三原色赤・緑・青を表す
ビデオ情報に変換する手段と、前記第１手段内の前記ビ
デオ情報は二進形式であり、 前記第２手段内の前記図形情報は二進形式であり、 前記マルチプレクサ手段を通る前記図形情報とビデオ情
報に応答して、これらの情報を前記ビデオモニタの面上
に表示するために対応するアナログ表示に変換する手段
と、 前記ビデオ情報を前記マルチプレクサ手段に送る前に、
前記ビデオ情報を内挿する手段とを有することを特徴と
するコンビネーション。 - 【請求項１３】 ビデオモニタの面上に可視表示を与え
る為のコンビネーションにおいて、 二進形式でビデオ画素を記憶する第１手段と、 二進形式で図形画素を記憶する第２手段と、 第１端と第２端を備える第３手段であって、前記第１端
に二進形式の前記ビデオ画素を受け、前記第３手段の前
記第１端に前記ビデオ画素を追加するに従って前記第３
手段を通して前記画素を逐次的にシフトする第３手段
と、 前記第１手段から前記第３手段の前記第１端へ第１周波
数で前記ビデオ画素を送る第４手段と、 前記ビデオモニタの面上の第１画素位置における前記第
３手段の前記第２端からのビデオ画素の通過と、前記ビ
デオモニタの面上の第２画素位置における前記第２手段
からの前記図形画素の通過とを制御するビデオウィンド
ウロジック手段と、 前記ビデオウィンドウロジック手段に応答して、前記ビ
デオモニタの面上の前記第１位置において前記第１周波
数とは異なる第２周波数で前記第３手段の前記第２端か
ら前記ビデオ画素を通し、また前記ビデオモニタの面上
の第２画素において前記第２手段から前記図形画素を前
記第２周波数で通すマルチプレクサ手段とを有すること
を特徴とするコンビネーション。 - 【請求項１４】 請求項１３に示したコンビネーション
において、 前記マルチプレクサ手段を二進形式で通る前記ビデオ画
素と図形画素に応答して、これらの画素を表すアナログ
信号にこれらの画素を変換する手段と、 これらのアナログ信号を前記ビデオモニタに送ってこれ
らのアナログ信号で表される像を前記ビデオモニタの面
上に表示する手段と、輝度とクロミナンスを表す二進形
式の前記ビデオ画素を記憶する第１手段と、 前記第３手段の前記第２端からの前記ビデオ画素を三原
色赤・緑・青を表す二進形式に変換する第５手段を含む
マルチプレクサ手段と、 三原色赤・緑・青を表す形で前記図形画素を記憶する第
２手段と、 輝度とクロミナンスを表すビデオ画素を圧縮した二進形
式で記憶する第１手段と、 圧縮した二進形式の前記ビデオ画素を圧縮解除する第５
手段を含み、また前記第３手段の前記第２端からの前記
ビデオ画素を三原色赤・緑・青を表す二進形式に変換す
るための第６手段を含むマルチプレクサ手段と、 前記図形画素を三原色赤・緑・青を表す二進形式で記憶
する第２手段と、 三原色赤・緑・青を表す二進形式で前記マルチプレクサ
手段を通る前記ビデオ画素と図形画素に応答して、これ
らの画素を表すアナログ信号にこれらの画素を変換する
手段と、 これらのアナログ信号を前記ビデオモニタに送って、こ
れらのアナログ信号で表される像を前記ビデオモニタの
面上に表示する手段とを有することを特徴とするコンビ
ネーション。 - 【請求項１５】 ビデオモニタの面上に可視情報を表示
する為のコンビネーションにおいて、 表示メモリであって、前記表示メモリの第１部分に二進
形式でビデオ画素を記憶し、また前記表示メモリの第２
部分に二進形式で図形画素を記憶する表示メモリと、 シフトレジスタ手段と、 前記記憶されたビデオ画素を前記シフトレジスタ手段に
第１周波数で転送する第１手段と、 前記ビデオ画素を前記シフトレジスタ手段から前記第１
周波数とは異なる第２周波数で転送する第２手段と、 前記ビデオモニタの面上の特定の画素位置において、前
記ビデオ画素を前記シフトレジスタ手段から前記第２手
段によって前記第２周波数で制御の下に転送するビデオ
論理手段とを有することを特徴とするコンビネーショ
ン。 - 【請求項１６】 請求項１５に示したコンビネーション
において、 前記第２手段によって前記シフトレジスタ手段から転送
される前記ビデオ画素を内挿して画素の数を増やす第３
手段と、 各内挿の終了に応答して、追加のビデオ画素を前記シフ
トレジスタ手段から前記第３手段に前記第２周波数で送
る第４手段と、 輝度とクロミナンスを表す形式で前記ビデオ画素を記憶
する前記表示メモリと、 前記第２手段によって前記シフトレジスタ手段から前記
ビデオ画素を転送した後で、輝度とクロミナンスを表す
形式の前記ビデオ画素を三原色赤・緑・青を表す形に変
換する第３手段と、 前記第３手段からの前記ビデオ画素を内挿してこれらの
画素の数を増やす第４手段と、 各内挿の終了に応答して、内挿のために追加のビデオ画
素を前記シフトレジスタ手段から前記第４手段に送る第
５手段と、 前記第４手段からの前記ビデオ画素に応答して、前記ビ
デオモニタ上に表示するためにこれらのビデオ画素を対
応するアナログ画素に変換する第６手段と、 前記表示メモリの第１部分に前記ビデオ画素を記憶しま
た前記表示メモリの第１部分とは異なる前記表示メモリ
の第２部分に図形画素を記憶する表示メモリと、 前記表示メモリから前記図形画素を前記第２周波数で転
送する第７手段と、 前記第４手段からの前記ビデオ画素を通して前記ビデオ
モニタの面上の第１部分上にこれらのビデオ画素で表さ
れる像を表示し、また前記第７手段からの前記図形画素
を通して前記ビデオモニタの面上の前記第１部分とは異
なる第２部分上にこれらの図形画素で表される像を表示
するマルチプレクサ手段とを有することを特徴とするコ
ンビネーション。 - 【請求項１７】 ビデオモニタの面上に可視情報を表示
する方法において、前記ビデオモニタの面上の第１部分
に表示するビデオ画素を第１クロック速度で記憶し、 前記ビデオモニタの面上の第２部分に表示する図形画素
を第２クロック速度で記憶し、 記憶されたビデオ画素を前記第２クロック速度で表示
し、 前記ビデオモニタの面上の前記第２部分に対応する画素
位置において前記記憶された図形画素を前記ビデオモニ
タに前記第２クロック速度で転送し、また前記ビデオモ
ニタの面上の前記第１部分に対応する画素位置において
前記遅れたビデオ画素を前記ビデオモニタに前記第２ク
ロック速度で転送する、 ステップを有することを特徴とする可視情報を表示する
方法。 - 【請求項１８】 請求項１７に示した方法において、 記憶されたビデオ画素と図形画素は二進形式であり、 前記第２クロック速度で前記ビデオモニタに転送される
前記ビデオ画素と図形画素を、その転送の前に前記第２
クロック速度でアナログ形式に変換し、 アナログ形式の前記ビデオ画素と図形画素で表される可
視情報を前記ビデオモニタの面上に表示し、 遅れたビデオ画素を内挿して前記ビデオ画素の数を増や
し、 前記第１クロック速度での前記ビデオ画素の遅れは前記
ビデオ信号の内挿と同期し、 前記記憶されたビデオ画素は前記画素の輝度とクロミナ
ンスを表す形であり、また前記ビデオ画素を三原色赤・
緑・青を表す形に変換し、 赤・緑・青を表す形のビデオ画素を前記ビデオモニタの
面の第１部分に対応する画素において前記面に前記第２
クロック速度で転送し、 赤・緑・青を表す形の遅れたビデオ画素を内挿して前記
ビデオ画素の数を増やし、 前記第１クロック速度での前記ビデオ画素の遅れを前記
ビデオ信号の内挿と同期させ、 前記内挿したビデオ信号を前記ビデオモニタの面の前記
第１部分に対応する画素位置において前記面に前記第２
クロック速度で転送し、 前記記憶されたビデオ画素と図形画素は二進形式であ
り、 前記第２クロック速度で転送された前記ビデオ画素と図
形画素を前記第２クロック速度でアナログ形式に変換
し、かつ アナログ形式のビデオ画素と図形画素で表される可視情
報を前記ビデオモニタの面上に表示することを特徴とす
る可視情報を表示する方法。 - 【請求項１９】 ビデオモニタ上に情報を表示する為の
コンビネーションにおいて、 表示メモリであって、前記表示メモリの第１部分に記録
された図形画素を有しまた前記表示メモリの第２部分に
記録されたビデオ画素を有する、表示メモリと、 前記表示メモリの前記第１部分から前記図形画素を第１
周波数で読む第１手段と、 前記表示メモリの前記第２部分から前記ビデオ画素を前
記第１周波数とは異なる第２周波数で読む第２手段と、 前記第２周波数のビデオ画素を前記第１周波数のビデオ
画素に変換する第３手段と、 前記表示メモリの第１部分の図形画素を前記第１周波数
で表示し、前記表示メモリの第２部分のビデオ画素を前
記第１周波数で表示する第４手段とを有することを特徴
とするコンビネーション。 - 【請求項２０】 請求項１９に示したコンビネーション
において、 前記ビデオモニタ上に図形画素を表示する為の第１制御
信号と前記ビデオモニタ上にビデオ画素を表示する為の
第２制御信号を与える制御論理手段を含み、また前記第
１周波数の前記図形画素およびビデオ画素と第１および
第２制御信号に応答して前記ビデオモニタの第１部分に
前記図形画素を前記第１周波数で表示しまた前記ビデオ
モニタの第２部分に前記ビデオ画素を前記第１周波数で
表示するマルチプレクサ手段を含む、前記第４手段を有
することを特徴とするコンビネーション。 - 【請求項２１】 請求項２０に示したコンビネーション
において、 圧縮された形式で前記メモリ内に記憶される前記ビデオ
画素と、 前記ビデオ画素を前記第１周波数に変換した後、前記ビ
デオ画素を前記第１周波数で前記マルチプレクサ手段に
送る前に、前記ビデオ画素を前記第１周波数で圧縮解除
する第５手段と、 前記第１周波数で圧縮解除されたビデオ画素を挿入して
前記第１周波数の圧縮解除されたビデオ画素の間に前記
第１周波数の追加の画素を与える第６手段を有すること
を特徴とするコンビネーション。 - 【請求項２２】 請求項１９−２１のどれかに示したコ
ンビネーションにおいて、 １入力と１出力を有するシフトレジスタ手段と、 前記ビデオ情報を前記シフトレジスタ手段の入力に前記
第２周波数で送る第１手段と、 前記シフトレジスタ手段の出力からのビデオ信号を前記
第１周波数で通す第３手段を有することを特徴とするコ
ンビネーション。 - 【請求項２３】 請求項１９−２２のどれかに示したコ
ンビネーションにおいて、 前記表示メモリに記録されてクロミナンスと輝度を表す
前記ビデオ情報と、前記表示メモリに記録されて三原色
赤・緑・青を表す前記図形情報と、 前記第３手段からのビデオ情報に前記第１周波数で応答
して、前記第４手段が前記図形およびビデオ情報を前記
ビデオモニタ画面上に表示する前に、前記ビデオ情報内
のクロミナンスと輝度の表示を三原色赤・緑・青を表す
ビデオ情報に前記第１周波数で変換する手段を有するこ
とを特徴とするコンビネーション。 - 【請求項２４】 請求項１９−２３のどれかに示したコ
ンビネーションにおいて、 圧縮された書式で記録される前記ビデオ情報と、 前記第３手段により前記ビデオ情報を前記第１周波数で
通すことに応答して、前記第４手段が前記図形およびビ
デオ情報を前記ビデオモニタの画面上に表示する前に前
記ビデオ情報を圧縮解除する手段を有することを特徴と
するコンビネーション。 - 【請求項２５】 可視情報をビデオモニタの画面上のウ
ィンドウに表示する為のコンビネーションにおいて、 二進形式のビデオ画素を記憶する表示メモリと、 入力および出力端を有するＦＩＦＯと、 二進形式の前記ビデオ画素を前記表示メモリから前記Ｆ
ＩＦＯの入力端に転送する第１手段と、 前記ビデオモニタの画面上のウィンドウの位置を示すビ
デオウィンドウ論理と、 前記ＦＩＦＯの出力端から通されたビデオ画素を前記ビ
デオモニタの画面上で任意の所望の値で拡張する第２手
段と、 前記第２手段に結合して、前記第２手段が前記ＦＩＦＯ
の出力端からのビデオ画素を拡張したときに信号を生成
する制御線と、 前記ビデオウィンドウ論理と前記信号線上の前記信号に
応答する入力を有しまた前記ＦＩＦＯの出力端に結合す
る出力を有して、前記第２手段が前記ＦＩＦＯの出力端
からの前記ビデオ画素をすでに拡張したとき、前記ＦＩ
ＦＯの出力端から第２手段に追加のビデオ画素を通して
前記第２手段により拡張する制御論理とを有することを
特徴とするコンビネーション。 - 【請求項２６】 請求項２５に示したコンビネーション
において、 輝度とクロミナンスを表す圧縮された書式の前記ビデオ
画素と、 輝度とクロミナンスを表す書式の二進形式の前記ビデオ
画素を圧縮解除する手段と、 輝度とクロミナンスを表す前記ビデオ画素をＲＧＢ書式
の二進形式のビデオ画素に変換する手段と、 ＲＧＢ書式の二進形式の前記ビデオ画素を、前記ビデオ
モニタの画面上のウィンドウに表示する為の可視情報を
表すアナログ信号に変換する手段とを有することを特徴
とするコンビネーション。 - 【請求項２７】 請求項２５に示したコンビネーション
において、 二進形式の図形画素も記憶する前記表示メモリと、 前記図形画素の記憶手段と、 二進形式の前記図形画素を前記記憶手段に転送する第３
手段と、 マルチプレクサ手段であって、前記ビデオウィンドウ論
理に応答して、前記記憶手段から前記マルチプレクサ手
段を通して前記ビデオモニタの画面上の前記ウィンドウ
の外の位置に前記図形画素を通し、また前記第２手段か
ら前記マルチプレクサ手段を通して前記ビデオモニタの
画面上の前記ウィンドウの中の位置に前記ビデオ画素を
通すマルチプレクサ手段とを有することを特徴とするコ
ンビネーション。 - 【請求項２８】 ビデオモニタの画面上のウィンドウに
可視情報を表示する為のコンビネーションにおいて、 二進形式のビデオ画素を記憶する表示メモリと、 入力および出力端を有するＦＩＦＯと、 二進形式の前記ビデオ画素を前記表示メモリから前記Ｆ
ＩＦＯの入力端に転送する第１手段と、 前記ビデオモニタの画面上のウィンドウの位置を示すビ
デオウィンドウ論理と、 特定の画素周波数で信号を与える第２手段と、 前記ビデオウィンドウ論理と前記特定の画素周波数に応
答する入力を有しまた前記ＦＩＦＯの出力端に結合する
出力を有して、前記特定の画素周波数に関係する画素周
波数で前記ビデオモニタの画面上のウィンドウの位置に
前記ＦＩＦＯからビデオ画素を通す制御論理を有するこ
とを特徴とするコンビネーション。 - 【請求項２９】 請求項２８に示したコンビネーション
において、 前記ＦＩＦＯの出力端から通されるビデオ画素を前記ビ
デオモニタの画面上で任意の所望の値で拡張する手段を
備え、また前記拡張手段から前記制御論理への制御線を
備え、前記拡張手段が前記ＦＩＦＯの出力端からのビデ
オ画素の拡張を完了したことを示す信号を前記拡張手段
が前記制御線に与えると、前記ＦＩＦＯの出力端から前
記拡張手段にビデオ画素を制御して通すことを特徴とす
るコンビネーション。 - 【請求項３０】 請求項２９に示したコンビネーション
において、 前記制御論理は、前記ビデオウィンドウ論理と前記制御
線と前記第２手段に接続する入力を有しまた前記ＦＩＦ
Ｏの出力端に接続する出力を有する、ＡＮＤゲートを構
成することを特徴とするコンビネーション。 - 【請求項３１】 請求項２９に示したコンビネーション
において、 前記ビデオモニタの画面上に表示される可視情報はＲＧ
Ｂ書式であり、前記表示メモリ内のビデオ画素はＲＧＢ
書式とは異なる書式であり、また前記ビデオ画素が前記
ＦＩＦＯの出力端から通った後、前記ビデオ画素を処理
する前に、前記ビデオ画素を前記異なる書式から前記Ｒ
ＧＢ書式に変換して前記ビデオモニタの画面上のウィン
ドウに表示する可視情報を与える手段を与え、また前記
ビデオ画素を圧縮された二進書式で前記表示メモリ内に
記憶し、また前記ビデオ画素を前記ＦＩＦＯの出力端か
ら通した後で前記ビデオ画素を圧縮解除する手段を与
え、また前記ビデオ画素を前記ＦＩＦＯの出力端から通
し、圧縮解除し、ＲＧＢ書式に変換した後で、二進形式
の前記ビデオ画素をアナログ信号に変換する手段を与
え、また前記表示モニタの画面上のウィンドウの発生中
に前記ビデオモニタの画面にアナログ信号を送って、こ
のアナログ信号に従って前記ビデオモニタの画面上のウ
ィンドウに可視情報を表示する手段を与えることを特徴
とするコンビネーション。 - 【請求項３２】 請求項３１に示したコンビネーション
において、 前記ビデオ画素を前記ＦＩＦＯの入力端に前記特定の画
素周波数とは異なりかつ無関係の画素周波数で送り、前
記ＦＩＦＯの出力端から前記特定の画素周波数に関係す
る画素周波数で通し、また前記ＦＩＦＯの出力端から通
されたビデオ画素を前記ビデオモニタの画面上で任意の
所望の値で拡張する手段を与え、また前記拡張手段から
前記制御論理への制御線を備え、前記拡張手段が前記Ｆ
ＩＦＯの出力端からのビデオ画素の拡張を完了したこと
を示す信号を前記拡張手段が前記制御線に与えると、前
記ＦＩＦＯの出力端から前記拡張手段にビデオ画素を制
御して通すことを特徴とするコンビネーション。 - 【請求項３３】 ビデオモニタの画面上のウィンドウに
可視情報を表示する為のコンビネーションにおいて、 入力端と出力端を有するＦＩＦＯと、 前記ビデオモニタの画面上に表示する為の可視情報を表
すビデオ画素を前記ＦＩＦＯの入力端に送る第１手段
と、 前記ビデオモニタの画面上のウィンドウの位置を示すビ
デオウィンドウ論理と、 前記ビデオ画素を表す可視情報を前記ビデオモニタの画
面上に表示する周波数に関係する画素周波数で信号を与
える第２手段と、 前記ビデオウィンドウ論理と前記第２手段からの信号に
応答して、前記ＦＩＦＯ内のビデオ画素を前記ＦＩＦＯ
の出力端から前記ビデオモニタの画面上のウィンドウの
位置に前記第２手段からの信号の周波数に関係する画素
周波数で通す第３手段と、 前記ＦＩＦＯの出力端から通された前記ビデオ画素に応
答して、このビデオ画素により表される可視情報を前記
ビデオモニタの画面上のウィンドウに表示する第４手段
とを有することを特徴とするコンビネーション。 - 【請求項３４】 請求項３３に示したコンビネーション
において、 前記ＦＩＦＯの出力端から通された前記ビデオ画素を拡
張する第５手段と、 前記ＦＩＦＯの出力端からの前記ビデオ画素の拡張に応
答して、信号を前記第３手段に送り、追加のビデオ画素
を前記ＦＩＦＯの出力端から前記第４手段に通してこの
追加のビデオ画素を前記第４手段により拡張する第６手
段を有することを特徴とするコンビネーション。 - 【請求項３５】 請求項３４に示したコンビネーション
において、 前記第２手段からの信号に応答する複数の入力と１つの
出力を有するＡＮＤゲートと、ビデオウィンドウ論理
と、前記第５手段とを含んで前記ＡＮＤゲートの出力に
信号を生成する第３手段を有し、前記ＡＮＤゲートの出
力は前記ＦＩＦＯの出力端に通って追加のビデオ画素を
前記ＦＩＦＯから前記第４手段に通すことを特徴とする
コンビネーション。 - 【請求項３６】 請求項３３に示したコンビネーション
において、 二進形式の図形画素も記憶する前記表示メモリと、 前記図形画素の記憶手段と、 前記図形画素を表示メモリから前記記憶手段に転送する
手段と、 マルチプレクサ手段であって、前記ビデオウィンドウ論
理に応答して、前記図形画素を前記記憶手段から前記ビ
デオモニタの画面上のウィンドウの外の位置に前記特定
の画素周波数に関係する画素周波数で通し、また前記制
御論理の動作に従う前記ＦＩＦＯの出力端から前記制御
論理の動作に従う前記ビデオモニタの画面上のウィンド
ウの位置に前記ビデオ画素を通すマルチプレクサ手段を
有することを特徴とするコンビネーション。 - 【請求項３７】 請求項３６に示したコンビネーション
において、 前記ＦＩＦＯの出力端から通された前記ビデオ画素を前
記ビデオモニタの画面上で任意の所望の値で拡張する手
段と、また前記拡張手段と前記制御論理の間の制御線で
あって、前記拡張手段が前記ＦＩＦＯの出力端からのビ
デオ画素の拡張を完了したことを示す信号を前記拡張手
段が前記制御線に与えると、前記ＦＩＦＯの出力端から
前記拡張手段にビデオ画素を制御して通す制御線を有す
ることを特徴とするコンビネーション。 - 【請求項３８】 請求項３７に示したコンビネーション
において、 前記マルチプレクサ手段を二進形式で通る画素をアナロ
グ信号に変換する手段を与え、また前記アナログ信号を
前記ビデオモニタの画面に送って、このアナログ信号に
従って前記ビデオモニタの画面上に可視情報を表示する
手段を与え、また前記ビデオモニタの画面上に表示され
る可視情報はＲＧＢ書式であり、前記記憶手段に記憶さ
れる図形画素はＲＧＢ書式であり、前記ＦＩＦＯ内のビ
デオ画素は輝度およびクロミナンスの書式であり、また
前記ビデオ画素が前記ＦＩＦＯの出力端から通った後、
前記ビデオ画素を処理する前に輝度およびクロミナンス
の書式の前記ビデオ画素をＲＧＢ書式に変換して、前記
ビデオモニタの画面上のウィンドウに表示する可視情報
を与える手段を与えることを特徴とするコンビネーショ
ン。 - 【請求項３９】 ビデオモニタの画面上に可視情報を表
示する為のコンビネーションにおいて、 入力端と出力端を有するＦＩＦＯと、 前記ビデオ画素を前記ＦＩＦＯの入力に転送する第１手
段と、 図形画素を受ける第２手段と、 前記ビデオ画素により表される可視情報を表示する為の
前記ビデオモニタの画面上の位置を示すビデオウィンド
ウ論理と、 前記ビデオウィンドウ論理に応答して、前記ＦＩＦＯ内
のビデオ画素を前記ＦＩＦＯの出力端から前記ビデオモ
ニタの画面上のウィンドウの位置に転送する第３手段
と、 第４手段であって、前記ビデオウィンドウ論理に応答し
て、（１）前記ＦＩＦＯの出力端から転送されるビデオ
画素により表される可視情報を前記第４手段を通して前
記ビデオモニタの画面上のウィンドウの位置に転送し、
（２）前記第２手段からの図形画素により表される可視
情報を前記第４手段を通して前記ビデオウィンドウ論理
の画面上のウィンドウの外の位置に転送する第４手段と
を有することを特徴とするコンビネーション。 - 【請求項４０】 請求項３９に示したコンビネーション
において、 前記ＦＩＦＯの出力端から通された前記ビデオ画素を拡
張する第５手段と、 前記第５手段と前記第３手段の間に接続して、前記ＦＩ
ＦＯの出力端から通されたビデオ画素の拡張を前記第５
手段が完了したことを示す第６手段を有し、 前記第３手段は前記ビデオウィンドウ論理と前記第６手
段からの表示に応答して、前記ビデオモニタの画面上の
ウィンドウの位置の前記ビデオ画素を前記ＦＩＦＯの出
力端から第４手段に転送することを特徴とするコンビネ
ーション。 - 【請求項４１】 ビデオモニタの画面上のウィンドウに
ビデオ情報を表示する方法において、 出力も有するＦＩＦＯの入力端にビデオ画素を送り、 前記ビデオモニタの画面上のウィンドウの位置を示すビ
デオウィンドウ論理を与え、 前記ＦＩＦＯの出力端から通されたビデオ画素を拡張
し、 前記ＦＩＦＯの出力端からのビデオ画素の拡張が完了す
ると信号を与え、 前記ビデオウィンドウ論理が前記ビデオモニタの画面上
のウィンドウの位置を示しまた前記ＦＩＦＯの出力端か
らのビデオ画素の拡張が完了したことを示す信号が与え
られると前記ＦＩＦＯの出力端からビデオ画素を通す、 ステップを有することを特徴とするビデオ情報を表示す
る方法。 - 【請求項４２】 請求項４１に示した方法において、 前記ＦＩＦＯ内のビデオ画素を圧縮し、また前記ビデオ
画素により表される可視情報が前記ビデオモニタの画面
上のウィンドウに表示される前に前記ＦＩＦＯの出力端
からのビデオ画素を圧縮解除することを特徴とするビデ
オ情報を表示する方法。 - 【請求項４３】 ビデオモニタの画面上にビデオ情報を
表示する方法において、 表示メモリにビデオ画素を与え、 前記表示メモリ内のビデオ画素を出力端も有するＦＩＦ
Ｏの入力端に転送し、前記ビデオモニタの画面上のウィ
ンドウの位置を示すビデオウィンドウ論理を与え、 前記ビデオウィンドウ論理に応答して前記ＦＩＦＯから
前記ビデオモニタの画面上のウィンドウの位置に前記ビ
デオ画素を転送し、 前記ＦＩＦＯの出力端から転送されたビデオ画素により
表される可視情報を前記ビデオモニタの画面上のウィン
ドウに表示する、 ステップを有することを特徴とするビデオ情報を表示す
る方法。 - 【請求項４４】 請求項４３に示した方法において、 前記表示メモリはビデオ画素だけでなく図面画素を記憶
し、また前記表示メモリから図形画素を読んで記憶し、
また前記ビデオウィンドウ論理に従って、図形画素を前
記ビデオモニタの画面上のウィンドウの外の位置に通し
また前記ビデオ画素を前記ビデオモニタの画面上のビデ
オウィンドウの位置に通し、また前記通された図形およ
びビデオ画素を対応するアナログ信号に変換し、また前
記アナログ信号により表示される可視情報を前記ビデオ
モニタの画面上に表示することを特徴とするビデオ情報
を表示する方法。 - 【請求項４５】 請求項４３に示した方法において、 前記ＦＩＦＯの出力端からのビデオ画素を任意の所望の
係数により拡張し、また前記ＦＩＦＯからのビデオ画素
の前記拡張の完了に従って制御信号を与え、また前記ビ
デオウィンドウ論理と前記制御信号の生成に従って前記
ＦＩＦＯからのビデオ画素の各拡張を完了すると、前記
ＦＩＦＯの出力端から前記ビデオモニタの画面上のウィ
ンドウの位置にビデオ画素を通すことを特徴とするビデ
オ情報を表示する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/014,359 US5406306A (en) | 1993-02-05 | 1993-02-05 | System for, and method of displaying information from a graphics memory and a video memory on a display monitor |
| US014359 | 1993-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772836A JPH0772836A (ja) | 1995-03-17 |
| JP2892930B2 true JP2892930B2 (ja) | 1999-05-17 |
Family
ID=21765022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6012861A Expired - Lifetime JP2892930B2 (ja) | 1993-02-05 | 1994-02-04 | 表示モニタ上に図形メモリとビデオメモリからの情報を表示するシステムと方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5406306A (ja) |
| EP (1) | EP0610829B1 (ja) |
| JP (1) | JP2892930B2 (ja) |
| CA (1) | CA2114969C (ja) |
| DE (1) | DE69411771T2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404437A (en) * | 1992-11-10 | 1995-04-04 | Sigma Designs, Inc. | Mixing of computer graphics and animation sequences |
| US5644336A (en) * | 1993-05-19 | 1997-07-01 | At&T Global Information Solutions Company | Mixed format video ram |
| US5774110A (en) * | 1994-01-04 | 1998-06-30 | Edelson; Steven D. | Filter RAMDAC with hardware 11/2-D zoom function |
| DE69518778T2 (de) * | 1994-03-16 | 2001-02-01 | Brooktree Corp | Multimedia graphische Systeme mit andauernd hoher Taktrate |
| US5515107A (en) * | 1994-03-30 | 1996-05-07 | Sigma Designs, Incorporated | Method of encoding a stream of motion picture data |
| US5598576A (en) * | 1994-03-30 | 1997-01-28 | Sigma Designs, Incorporated | Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface |
| US5583536A (en) * | 1994-06-09 | 1996-12-10 | Intel Corporation | Method and apparatus for analog video merging and key detection |
| DE4422615A1 (de) * | 1994-06-28 | 1996-01-04 | Philips Patentverwaltung | Bildwiedergabeanordnung |
| US5528309A (en) | 1994-06-28 | 1996-06-18 | Sigma Designs, Incorporated | Analog video chromakey mixer |
| US6124897A (en) * | 1996-09-30 | 2000-09-26 | Sigma Designs, Inc. | Method and apparatus for automatic calibration of analog video chromakey mixer |
| GB2293938B (en) * | 1994-10-04 | 1999-01-20 | Winbond Electronics Corp | Apparatus for digital video format conversion |
| EP0791265B1 (en) * | 1994-11-10 | 2002-01-30 | Brooktree Corporation | System and method for generating video in a computer system |
| US5732279A (en) * | 1994-11-10 | 1998-03-24 | Brooktree Corporation | System and method for command processing or emulation in a computer system using interrupts, such as emulation of DMA commands using burst mode data transfer for sound or the like |
| US5519450A (en) * | 1994-11-14 | 1996-05-21 | Texas Instruments Incorporated | Graphics subsystem for digital television |
| US5598525A (en) * | 1995-01-23 | 1997-01-28 | Cirrus Logic, Inc. | Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems |
| WO1996024922A1 (en) * | 1995-02-06 | 1996-08-15 | Ic Works, Inc. | Filter ramdac with hardware 1 1/2-d zoom function |
| US5790881A (en) * | 1995-02-07 | 1998-08-04 | Sigma Designs, Inc. | Computer system including coprocessor devices simulating memory interfaces |
| EP0741379A1 (en) * | 1995-05-04 | 1996-11-06 | Winbond Electronics Corporation | Scaled video output overlaid onto a computer graphics output |
| US5990861A (en) * | 1995-05-08 | 1999-11-23 | Apple Computer, Inc. | Method of and apparatus for reprogramming a video controller |
| US5734362A (en) * | 1995-06-07 | 1998-03-31 | Cirrus Logic, Inc. | Brightness control for liquid crystal displays |
| US5877741A (en) * | 1995-06-07 | 1999-03-02 | Seiko Epson Corporation | System and method for implementing an overlay pathway |
| US5828383A (en) * | 1995-06-23 | 1998-10-27 | S3 Incorporated | Controller for processing different pixel data types stored in the same display memory by use of tag bits |
| US5896140A (en) * | 1995-07-05 | 1999-04-20 | Sun Microsystems, Inc. | Method and apparatus for simultaneously displaying graphics and video data on a computer display |
| US5768507A (en) * | 1995-09-29 | 1998-06-16 | Cirrus Logic, Inc. | Method and apparatus for overcoming a slope overload condition while using differential pulse code modulation scheme |
| US5808630A (en) * | 1995-11-03 | 1998-09-15 | Sierra Semiconductor Corporation | Split video architecture for personal computers |
| US5940089A (en) * | 1995-11-13 | 1999-08-17 | Ati Technologies | Method and apparatus for displaying multiple windows on a display monitor |
| US5703618A (en) * | 1995-11-22 | 1997-12-30 | Cirrus Logic, Inc. | Method and apparatus for upscaling video images when pixel data used for upscaling a source video image are unavailable |
| US5719511A (en) * | 1996-01-31 | 1998-02-17 | Sigma Designs, Inc. | Circuit for generating an output signal synchronized to an input signal |
| US5914725A (en) * | 1996-03-07 | 1999-06-22 | Powertv, Inc. | Interpolation of pixel values and alpha values in a computer graphics display device |
| US5767862A (en) * | 1996-03-15 | 1998-06-16 | Rendition, Inc. | Method and apparatus for self-throttling video FIFO |
| US6104948A (en) * | 1996-04-03 | 2000-08-15 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method for visually integrating multiple data acquisition technologies for real time and retrospective analysis |
| US6256068B1 (en) | 1996-05-08 | 2001-07-03 | Matsushita Electric Industrial Co., Ltd. | Image data format conversion apparatus |
| US6181350B1 (en) * | 1996-05-20 | 2001-01-30 | Conexant Systems, Inc. | Apparatus for, and method of, interpolating between graphics and video pixels in an expanded image |
| US5818468A (en) * | 1996-06-04 | 1998-10-06 | Sigma Designs, Inc. | Decoding video signals at high speed using a memory buffer |
| US6128726A (en) * | 1996-06-04 | 2000-10-03 | Sigma Designs, Inc. | Accurate high speed digital signal processor |
| US6023262A (en) * | 1996-06-28 | 2000-02-08 | Cirrus Logic, Inc. | Method and apparatus in a computer system to generate a downscaled video image for display on a television system |
| US5977947A (en) * | 1996-08-19 | 1999-11-02 | International Business Machines Corp. | Method and apparatus for resizing block ordered video image frames with reduced on-chip cache |
| US5859651A (en) * | 1996-08-19 | 1999-01-12 | International Business Machines Corporation | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing |
| GB2320591B (en) * | 1996-12-12 | 1998-11-18 | John Quentin Phillipps | Portable computer apparatus |
| US6226047B1 (en) * | 1997-05-30 | 2001-05-01 | Daewoo Electronics Co., Ltd. | Method and apparatus for providing an improved user interface in a settop box |
| US6157365A (en) * | 1998-03-24 | 2000-12-05 | Ati Technologies, Inc. | Method and apparatus for processing video and graphics data utilizing a higher sampling rate |
| DE19954029C1 (de) * | 1999-11-11 | 2001-04-05 | Grundig Ag | Vorrichtung zur Verbesserung der Bilddarstellung auf einem Display |
| US7158178B1 (en) * | 1999-12-14 | 2007-01-02 | Intel Corporation | Method of converting a sub-sampled color image |
| US6963347B1 (en) * | 2000-08-04 | 2005-11-08 | Ati International, Srl | Vertex data processing with multiple threads of execution |
| KR100374567B1 (ko) * | 2000-09-29 | 2003-03-04 | 삼성전자주식회사 | 컬러 디스플레이장치를 구비한 휴대용 이동 전화기의 컬러디스플레이 구동장치 |
| US6919929B1 (en) * | 2001-03-29 | 2005-07-19 | National Semiconductor Corporation | Method and system for implementing a video and graphics interface signaling protocol |
| US8715188B2 (en) * | 2007-07-12 | 2014-05-06 | Siemens Medical Solutions Usa, Inc. | Medical diagnostic ultrasound scanning and video synchronization |
| US20090015665A1 (en) * | 2007-07-13 | 2009-01-15 | Willsie Todd D | Medical diagnostic ultrasound video timing control |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4425581A (en) * | 1981-04-17 | 1984-01-10 | Corporation For Public Broadcasting | System for overlaying a computer generated video signal on an NTSC video signal |
| JPH0661034B2 (ja) * | 1988-01-07 | 1994-08-10 | 株式会社アスキー | カラーディスプレイ装置 |
| JP2664721B2 (ja) * | 1988-04-28 | 1997-10-22 | 株式会社東芝 | ビデオ合成装置 |
| US4947257A (en) * | 1988-10-04 | 1990-08-07 | Bell Communications Research, Inc. | Raster assembly processor |
| US4994912A (en) * | 1989-02-23 | 1991-02-19 | International Business Machines Corporation | Audio video interactive display |
| DE69020753T2 (de) * | 1989-02-24 | 1996-03-14 | Ibm | Farbfernsehbildfenster für ein Videoanzeigegerät. |
| US5220312A (en) * | 1989-09-29 | 1993-06-15 | International Business Machines Corporation | Pixel protection mechanism for mixed graphics/video display adaptors |
| JPH04317099A (ja) * | 1991-04-16 | 1992-11-09 | Matsushita Electric Ind Co Ltd | 動画対応フレームバッファ |
| US5243447A (en) * | 1992-06-19 | 1993-09-07 | Intel Corporation | Enhanced single frame buffer display system |
-
1993
- 1993-02-05 US US08/014,359 patent/US5406306A/en not_active Expired - Lifetime
-
1994
- 1994-02-04 JP JP6012861A patent/JP2892930B2/ja not_active Expired - Lifetime
- 1994-02-04 CA CA002114969A patent/CA2114969C/en not_active Expired - Lifetime
- 1994-02-04 EP EP94101728A patent/EP0610829B1/en not_active Expired - Lifetime
- 1994-02-04 DE DE69411771T patent/DE69411771T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0610829A1 (en) | 1994-08-17 |
| CA2114969A1 (en) | 1994-08-06 |
| JPH0772836A (ja) | 1995-03-17 |
| CA2114969C (en) | 2001-04-10 |
| DE69411771D1 (de) | 1998-08-27 |
| DE69411771T2 (de) | 1998-12-03 |
| EP0610829B1 (en) | 1998-07-22 |
| US5406306A (en) | 1995-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2892930B2 (ja) | 表示モニタ上に図形メモリとビデオメモリからの情報を表示するシステムと方法 | |
| US5859651A (en) | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing | |
| US5914725A (en) | Interpolation of pixel values and alpha values in a computer graphics display device | |
| EP0166966B1 (en) | Video display controller | |
| US5220410A (en) | Method and apparaus for decoding encoded video data | |
| US4740832A (en) | Image storage using separately scanned luminance and chrominance variables | |
| US5977947A (en) | Method and apparatus for resizing block ordered video image frames with reduced on-chip cache | |
| JPH09149334A (ja) | ビデオ拡大装置 | |
| JPH05242232A (ja) | 情報処理装置及び映像表示装置 | |
| KR950013445B1 (ko) | 비디오 데이타 확장용 인터폴리에이터 장치 | |
| US5943097A (en) | Image processing means for processing image signals of different signal formats | |
| JP3322613B2 (ja) | 映像信号変換器 | |
| JPH06332843A (ja) | 動画映像データ転送装置およびコンピュータシステム | |
| US5719633A (en) | Video signal format conversion apparatus using simplified shifting and processing control | |
| US6115507A (en) | Method and apparatus for upscaling video images in a graphics controller chip | |
| US6181350B1 (en) | Apparatus for, and method of, interpolating between graphics and video pixels in an expanded image | |
| JPS61500637A (ja) | 増加した水平分解能を持つビデオディスプレイ システム | |
| JP2510019B2 (ja) | 画像表示方法および装置 | |
| JP3234318B2 (ja) | ビデオ信号処理回路 | |
| JP4353513B2 (ja) | アドレスサブサンプリング装置及びその方法並びにイメージセンサ及びイメージセンサのアドレスサブサンプリング方法 | |
| KR100237353B1 (ko) | 화면 주사선에 따른 비디오 신호의 변환장치 | |
| JP3241647B2 (ja) | 画像合成回路 | |
| JPS63289588A (ja) | 画像表示装置 | |
| JP3420151B2 (ja) | 画像処理装置 | |
| KR0170803B1 (ko) | 디지탈 영상포멧 변환장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120226 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |