JP2889686B2

JP2889686B2 - ディジタルカメラ用集積回路

Info

Publication number: JP2889686B2
Application number: JP2295643A
Authority: JP
Inventors: 聖肇川上; 正男宅間; 徹朝枝; 徹山本; 治彦村田; 弘嗣村島; 透渡辺; 正志本沢; 恵一谷井
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1990-10-31
Filing date: 1990-10-31
Publication date: 1999-05-10
Anticipated expiration: 2014-05-10
Also published as: KR100232274B1; DE69122032T2; CA2054677C; EP0483837B1; US5331411A; TW227082B; DE69122032D1; EP0483837A3; JPH04167884A; EP0483837A2; CA2054677A1

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、電子ズームを可能にしたディジタルカメラ
用集積回路に関する。

（ロ）従来の技術 1990年６月発行のNational Technical Rep−ortの第3
6巻第３号の第85〜90頁には、ビデオカメラ用ディジタ
ル集積回路が開示されている。この集積回路は、輝度信
号処理用とカラー信号処理用の２個の集積回路より成
り、輝度信号処理用集積回路内には、信号処理のための
２個の1H遅延素子（RAM）が形成されており、集積回路
内の大きな面積を占めている。

更に、この集積回路を用いて電子ズーム状態で手ブレ
補正を実行するカメラ一体型VCRは、輝度信号処理回路
の前段にフィールドメモリを設けて手ブレ補正制御に伴
い映像表示エリアを選択して撮像出力を導出しており、
色信号処理用集積回路と輝度信号処理用集積回路の後段
において電子ズームに伴い新たな表示ポイントの映像を
補間処理により合成している。この補間処理のために1H
遅延素子が更に２個設けられている。

（ハ）発明が解決しようとする課題上述する従来例は、信号処理のために２個の集積回路
を設け、更に補間処理のために１個の集積回路を設けて
おり、３個もの集積回路が必要となる。そこで、これら
の３つの機能をコンパクト化の為に１個の集積回路内に
組込む必要があるが、その場合には1H遅延素子の占める
面積が大部分を占め、前述する従来例の場合４個もの素
子を設けねばならず１チップ化の障害となることが予測
される。

そこで、色信号処理と電子ズームに使用する1H遅延素
子を兼用する必要が生ずる。

（ニ）課題を解決するための手段そこで、本実施例では、２個の1H遅延素子を用いて色
信号処理をするタイプのビデオカメラに於て、ディジタ
ル信号を順次入力する３個の1H遅延素子と、ディジタル
信号と各遅延出力をそれぞれ入力し、合成輝度成分と線
順時のカラー成分を発生する４個のY/C分離回路と、連
続する３ライン分のY/C分離出力を入力して第１の３原
色信号を合成導出する２個のRGB合成回路と、前記1H遅
延出力と前記2H遅延出力とを入力して電子ズーム処理に
より導出される所望のカラー映像信号を形成する表示ポ
イントに於ける信号を合成する信号補間回路とを配する
ことを特徴とする。

（ホ）作用よって、本発明によれば、３個の1H遅延素子より得ら
れる連続する３ライン分の撮像出力２組を使用して、同
時に上下２ライン分の３原色信号を形成し、この２ライ
ン分の３原色信号を用いて電子ズームに伴う水平と垂直
の補間処理が実行される。

（ヘ）実施例以下、本発明を図示する１実施例に従い説明する。

本実施例は、単板式のカラー固体撮像素子の受光出力
を、ディジタル処理するディジタルカメラに本発明を採
用するものである。

（概略回路構成の説明）まず、本実施例回路の概略回路構成に付いて説明す
る。第１図は、本実施例のディジタルカメラの概略回路
ブロック図を示す。

カラー固体撮像素子１は、従来通り受光面に補色カラ
ーフィルタ２を設けており、前記カラー固体撮像素子１
の受光出力は、２ライン分づつ加算され撮像出力として
導出される。尚、第３図は、上述する補色カラーフィル
タ配列と、上下２ラインの受光出力を加算して得られる
奇数フィールドの際像出力の配列と偶数フィールドの撮
像出力の配列をそれぞれ模式的に示す図面であり、補色
カラーフィルタ配列の水平方向は４画素分示している
が、奇数フィールド撮像出力及び偶数フィールド撮像出
力の水平方向は３画素分のみ示している。なお、このフ
ィルタ配列及び導出される撮像出力配列に付いては周知
慣用技術であるので詳しい説明は割愛する。

前記カラー固体撮像素子１は、撮像素子駆動回路３が
発生する前記水平転送クロックに同期して前記撮像出力
を導出する。導出される点順次の前記撮像出力は、AD変
換回路４に於て水平転送クロックに同期して10ビットの
ディジタル信号に変換される。このディジタル信号は、
フィールドメモリFMに一旦記憶され、電子ズームに伴う
信号処理に同期してディジタル信号の読み出しが為され
る。

本実施例では、読み出されたディジタル信号が１チッ
プのディジタル集積回路に入力され、所望のカラー方式
のカラー映像信号に変換されて導出される。

ディジタル集積回路内でディジタル信号は、まず０レ
ベル調整回路５に入力されオプティカルブラックの撮像
出力レベルが０レベルとなる様に基準レベル調整が為さ
れる。

このレベル調整出力は、Y/C分離ブロック６に入力さ
れる。該Y/C分離ブロック６内では、レベル調整出力を
縦続的に接続された３個の第１〜第３の1H遅延素子D1〜
D3に入力しており、レベル調整出力とライン周期で遅延
された信号を４個のY/C分離回路E1〜E4に供給して４ラ
イン分の合成輝度成分としてのY_L信号と線順次のカラー
成分C_r（＝2R−Ｇ）信号とC_b（＝2B−Ｇ）信号を導出す
ると共に、1H遅延出力と2H遅延出力に付いては直接AD変
換出力をカラーフィルタで変調された輝度信号として、
Y/C分離回路E₂及びE₃よりそれぞれY_H信号を別途導出し
ている。尚、前述する各1H遅延素子は、RAMで構成さ
れ、フィールドメモリの出力が入力されない期間にはそ
の記憶内容が更新されず記憶状態が保持されるものとす
る。

導出される４ライン分のY_L信号は、それぞれ線順次の
カラー成分C_r信号とC_b信号と共に、次段のRGB合成ブロ
ック７に供給される。このブロック内のRGB合成回路G1
・G2は、連続する３ライン分のY_L信号と線順次のカラー
成分C,信号とC_b信号を入力してＲ信号、Ｇ信号、Ｂ信号
から成る３原色信号と、Y_L信号より形成した垂直アパー
チャ信号をそれぞれ２組分導出している。従って、この
RGB合成ブロック７からは、テレビ画面上で連続する２
ライン分の３原色信号と垂直アパーチャ信号が導出され
る。

２組の３原色信号と垂直アパーチャ信号及びY/C分離
ブロック６が導出するY_H信号は、次段の垂直補間ブロッ
ク８に入力される。このブロック内には５個の垂直補間
回路H1〜H5があり、垂直補間回路H1には垂直アパーチャ
信号が、垂直補間回路H2にはY_H信号が、垂直補間回路H3
にはＲ信号が、垂直補間回路H4にはＧ信号が、垂直補間
回路H5にはＢ信号が入力されている。そして、それぞれ
テレビ画面上で上下するラインの同種の信号よりズーム
に応じて定まるライン位置（表示ポイント）に対応する
垂直補間信号を形成するために入力信号を所定比で混合
して導出している。

更に、導出された５種類の垂直補間信号は、水平補間
ブロック９に入力される。このブロック内にも５個の水
平補間回路J1〜J5があり、前記垂直補間回路と同様に前
後するデータを所定の混合比で混合して所定位置（表示
ポイント）に対応する水平補間信号を形成する。

この水平補間ブロックより導出される３原色信号は、
エッジクロマ抑圧ブロック10に供給される。このブロッ
ク内には３原色信号をそれぞれ入力するエッジクロマ抑
圧回路M1〜M3と、テレビ画面上で隣接する垂直アパーチ
ャ信号を入力して輝度信号Y_Hの垂直方向及び水平方向の
非相関部分を検出する抑圧制御信号発生回路Ｎが設けら
れており、垂直アパーチャ信号と水平アパーチャ信号に
従って発生する抑圧制御信号に従って各エッジクロマ抑
圧回路M1〜M3は、その出力ゲインを制御しており、所謂
水平及び垂直方向の輝度変化の大きな部分の色にじみを
防止している。

そして、水平補間ブロック９からのY_H信号と、エッジ
クロマ抑圧ブロック10を経たＲ信号、Ｇ信号、Ｂ信号
は、それぞれディジタルローパスフィルタL1〜L4に入力
されて中高域成分を除去される。

垂直アパーチャ信号と広域制限されたY_H信号は、アパ
ーチャ付加回路11に入力されて水平及び垂直アパーチャ
信号をY_H信号に付加される。

また、中高域成分を除去された３原色信号は、信号帯
域が輝度信号の1/3と狭い。そこで、時分割圧縮多重に
より輝度信号と等しい帯域の信号に変換できる。この時
分割多重により信号が１系列に変換しても信号処理が可
能になり、３組必要であった以降の信号処理回路も１組
で済み、回路の簡素化が可能となる。

そこで、本実施例では帯域制限された３原色信号を、
並直列変換回路12に入力して点順次の時間軸圧縮多重信
号に変換した上で、高輝度部分と低輝度部分の色信号レ
ベルを抑圧する処理とホワイトバランス制御する処理を
為している。

アパーチャ信号を付加された輝度信号と時分割多重さ
れた３原色信号は、第２図に図示する後段の処理回路に
入力され、それぞれガンマ補正回路13に於てガンマ補正
をされ信号の非直線性歪みが解消される。

歪みの解消された時間軸圧縮多重信号は、直並列変換
回路14に入力され、元通りの３原色信号に戻される。

また、歪みの補正された輝度信号は、次段の青色補正
回路15に於て輝度信号の低域成分と３原色信号より合成
した低域輝度信号とが置換され、青色成分に片寄ってい
た輝度信号の補正が為される。

遅延回路16を介して補正輝度信号とタイミング合わせ
をされた３原色信号は、補正輝度信号と共に信号選択回
路17に入力され、カラーバー等の基準信号やタイトル信
号の切換導出を可能にしている。

この信号選択回路17より導出される３原色信号は、マ
トリクス回路18に入力されて色素信号に変換され、次段
の低彩度クロマ抑圧回路20により低彩度部分のレベル抑
圧が為される。更に、抑圧された色差信号は、それぞれ
ローパスフィルタL5・L6を介して低域成分のみを分離さ
れて導出される。

信号選択回路17より導出された輝度信号は、遅延回路
19に於て、ローパスフィルタL5・L6を経た色差信号とタ
イミング合わせされてディジタル出力としてICの外部出
力として導出される。

またローパス出力は、サンプリング変換回路21に入力
され、水平転送クロックと位相及び周期の異なるカラー
サブキャリア周波数f_SCの４倍の周波数で信号処理が出
来る様に、データラッチタイミングが変更される。

サンプリング変換出力は、バースト付加回路22に於て
バースト信号に対応する基準レベルを付加されて導出さ
れる。バースト信号レベルを付加された色差信号は、エ
ンコード回路23に入力されて直角位相変調された信号に
変換されて導出される。この変調出力は、定数発生回路
25の出力と加算回路24に於て加算されたDA変換回路27に
入力される。

一方輝度信号も遅延回路28に於て加算出力とタイミン
グを合わせられ、DA変換回路26に入力される。

その結果、ICからは、アナログの輝度信号とアナログ
の変調カラー信号が導出される。尚、本実施例に於て同
期信号は、アナログ変換後に付加され、ディジタル処理
による映像信号レベルのダイナミックレンジを十分確保
している。

以下、前述する回路の具体的な構成に付いて順次詳述
する。

（０レベル調整回路）第４図は、０レベル調整回路５を示す。

この０レベル調整は、各水平走査期間の終了部分の対
応して形成されるオプティカルブラック部分の際像出力
レベルが０となる様に撮像出力レベルを調整しており、
本実施例では第１ラッチ回路5aにオプティカルブラック
部分の中央の８サンプル分に対応する撮像出力を第１パ
ルスP1に同期して順次ラッチする。

第２ラッチ回路5cは、第１ラッチパルスP1の直前に発
生する第２ラッチパルスP2によって予めリセットされて
おり、第１加算回路5bに於て第１ラッチ出力と第２ラッ
チ出力とを加算した積算出力を８サンプルの積算完了直
後に下位３ビットを除いた上位10ビットの積算値を平均
値として第３ラッチ回路5dにラッチしている。尚、この
ラッチは、第２パルスを第１遅延回路5hに入力して得ら
れる９クロック遅延パルスD1によって実行される。

前記第３ラッチ回路5dにラッチされた平均値データ
は、選択回路5fと第２加算回路5eに供給される。また、
前記選択回路5fは各フィールドの先頭部分で積算開始に
際して１回分だけ第３ラッチ出力を選択導出し、以降は
第４ラッチ出力を選択している。この選択出力と第３ラ
ッチ出力は、第２加算回路5eに入力されて加算される。
この加算出力は、下位１ビットを除き10ビット分が第４
ラッチ回路5gに供給される。すなわち、加算出力の平均
値がこの第４ラッチ回路5gに供給される。

前記ラッチ回路5gは、各フィールドの先頭部分で第３
パルスP3により予めリセットされており、遅延パルスD1
により１ライン遅れで平均値を０レベル基準値としてラ
ッチしている。この０レベル基準値は、減算回路5iに於
てAD変換出力より減算処理される。減算出力は、０レベ
ルクリップ回路5jに入力され、負の減算出力を０レベル
にクリップして10ビットの０レベル調整出力を導出して
いる。従って、０レベル調整回路からは、オプティカル
ブラック部分の撮像出力を０レベルとする調整出力が導
出される。

（Y/C分離回路）第５図は、Y/C分離回路E1の具体的な構成を示す。
尚、残るY/C分離回路E2〜E4も共通の構成である。

このY/C分離回路は、撮像出力をY_H、低域の合成輝度
成分をY_L、合成した線順次のカラー成分C_r又はC_bを、そ
れぞれ導出しており、レベル調整出力またはその遅延出
力は、従属的に接続された第５〜第７ラッチ回路6a〜6c
に入力される。第５ラッチ出力と第７ラッチ出力は平均
化の目的で第３加算回路6dに入力される。この加算出力
は、第６ラッチ出力と対応する情報である。この加算出
力は、第８ラッチ回路6eにラッチされて平均化され、１
クロック遅れて第４加算回路6fと第２減算回路6gに入力
される。

一方、第６ラッチ出力は第７ラッチ回路で１クロック
遅れて前記第４加算回路6fと前記第２減算回路6gに供給
されると共に、高域輝度信号として撮像出力Y_Hをそのま
ま導出している。

前記第４加算回路6fからは、（2R＋2B＋3G）が合成輝
度成分Y_Lとして導出される。

また、第２減算回路6gからは、±C_r＝（2R−Ｇ）又
は、±C_b＝−（2B−Ｇ）がカラー成分として線順次で導
出される（但し、±は点順次で反転）。

合成輝度成分Y_Lは、第９・第10ラッチ回路6h・6iを経
て２クロック遅れて導出される。また、線順次の±C_rと
±C_bは、第11ラッチ回路6jと符号制御回路6kを経て導出
され、符号制御回路6kに供給される第４パルスによって
点順次の符号反転状態が解消される。従って、前記符号
制御回路6kからは、線順次でC_rまたはC_bがカラー成分と
して導出される。

（RGB合成回路）第６図はRGB合成回路G1の具体的構成を示す。尚、も
う一方のRGB合成回路G2に付いても構成は共通である。

このRGB合成回路は、線順次信号の同時化回路と、RGB
合成処理回路と、垂直アパーチャ信号発生回路とより成
る。

なお、以下に記す第０ライン、第１ライン、第２ライ
ンとは、それぞれ０レベル調整回路５の出力、第１の1H
遅延素子D1の出力、第２の1H遅延素子D2の出力を示す。

まず、同時化回路は、第０ラインと第２ラインのカラ
ー成分の情報の種類が共通であり第１ラインのカラー成
分の情報とは種類が異なることに鑑み、第０ラインと第
２ラインのカラー成分の情報から第１ラインの位置に対
応するカラー情報を合成している。この合成は、輝度信
号の相関に基づいて実行される。

従って、第０ラインとカラー成分C0は、第12ラッチ回
路G3と第17ラッチ回路G10を経て相加平均回路G15に入力
される。また、第２ラインのカラー成分C2は、第14ラッ
チ回路G5と第19ラッチ回路G12を経て前記相加平均回路G
15に入力される。更に、第１ラインのカラー成分C1は、
第13ラッチ回路G4と第18ラッチ回路G11を経て第23ラッ
チ回路G20に入力される。

相加平均の係数を決定する為、第３減算回路G6に於
て、第０ラインの合成輝度成分Y_L0より第１ラインの合
成輝度成分Y_L1を減じて該当ラインの上側で上下隣接す
るラインの輝度信号の差を求めると共に、第４減算回路
G7に於て、第１ラインの合成輝度成分Y_L1より第２ライ
ンの合成輝度成分Y_L2を減じて、該当ラインの下側で上
下隣接するラインの輝度信号の差を求める。得られた差
信号の上位５ビットはそれぞれ、第15ラッチ回路G8と第
16ラッチ回路G9にラッチされ、ラッチ出力を相加平均係
数算出回路G13に供給される。この相加平均係数算出回
路G13は、上下の差信号レベルの比に応じて４ビットの
相加平均係数Ｋを導出し、第20ラッチ回路G16に相加係
数値をラッチさせる。

前記相加平均回路G15は、この相加平均係数に応じて
入力信号を相加平均処理して、第22ラッチ回路G19に供
給している。

従って、第22ラッチ回路G19と第23ラッチ回路20に
は、種類の異なる２種類のカラー成分が同時化されて導
出される。但し、ラッチされるカラー成分は情報の種類
がライン毎に切り換わっており、後段で同一情報を同一
信号路に選択切換する必要がある。

また輝度信号も同様に第０ラインと第２ラインの輝度
信号を相加平均回路G14に入力して相加平均係数に従っ
て相加平均している。この相加平均の結果は、第21ラッ
チ回路G7にラッチされ、第５加算回路G18に於て第１ラ
インの輝度信号と共に加算される。その結果得られる12
ビットの加算出力は、上位11ビットを第24ラッチ回路G1
2に入力して平均化を為し、３ライン分の輝度成分を合
成している。

前記RGB合成処理回路は、同時化されたカラー成分を
選択して信号路に対する情報を共通化した後、RGBの３
原色信号への変換を為してる。

そこで、第22ラッチ出力と第23ラッチ出力は、それぞ
れ選択回路G23とG24に於て、ライン周期で出力レベルを
反転する第５パルスP5に基づき相補的な選択をされ、選
択回路G23にC_b成分をまた選択回路G24にC_r成分を連続導
出せしめている。

得られたC_b成分とC_r成分は、第６減算回路G27に於て
減算処理され、差信号として（C_r−C_b）が導出され、第
27ラッチ回路G29と第32ラッチ回路G36に順次にラッチさ
れる。

また、Y_L成分とC_r成分は、第７減算回路G28に於て減
算処理され、差信号として（Y_L−C_r）が導出され、第29
ラッチ回路G29にラッチされる。更に、第29ラッチ回路G
31の出力は、第１乗算回路G34に於て0.2の定数K2を乗ぜ
られて第34ラッチ回路G38にラッチされる。

また、第24ラッチ回路G21にラッチされているY_L成分
は、第31ラッチ回路G33にラッチされた後、第２乗算回
路G35に於て0.12の定数K1を乗ぜられて第36ラッチ回路G
40にラッチされる。前記第31ラッチ回路G33のラッチ出
力は、第37ラッチ回路G41にもラッチされる。

前記第25ラッチ回路G25にラッチされたC_b成分は、第2
8ラッチ回路G30と第33ラッチ回路G37に順次ラッチさ
れ、前記第26ラッチ回路G26にラッチされたC_r成分は、
第30ラッチ回路G32と第35ラッチ回路G39に順次ラッチさ
れる。

第32ラッチ出力と第37ラッチ出力を入力する第８減算
回路G42は、Ｇ成分としてY_L＋C_b−C_rを算出処理して第3
8ラッチ回路G45にラッチしている。

第33ラッチ出力と第34ラッチ出力を入力する第９減算
回路G43は、Ｂ成分として0.2Y_L−C_b−0.2C_rを算出処理
して第39ラッチ回路G45にラッチしている。

第35ラッチ出力と第36ラッチ出力を入力する第６加算
回路G44は、Ｒ成分として0.12Y_L−C_rを算出処理して第4
0ラッチ回路G47にラッチしている。

各ラッチ出力は、０クリップ回路G48〜G50を経て10ビ
ットの３原色信号として導出される。

一方、垂直アパーチャ信号発生回路は、上下のライン
との輝度情報の違いに基づく垂直アパーチャ信号を形成
導出している。まず、０ライン目と２ライン目の低域輝
度成分Y_L0とY_L2は、第７加算回路G52に於て平均化され
て、第42ラッチ回路G53にラッチされる。また、第１ラ
イン目のラッチ出力をラッチする第41ラッチ回路G51の
ラッチ出力は、第10減算回路G54に於て第42ラッチ出力
を減算処理される。この減算により第１ラインの垂直ア
パーチャ信号成分が導出され、第43ラッチ回路G56にラ
ッチされる。このラッチ成分は高域成分及び小振幅成分
をカットするローパス・スライス回路G57を経て導出さ
れる。

（相加平均回路）第７図は、第６図中の色成分の相加平均回路G15の具
体的構成を示す。尚、輝度信号の相加平均回路G14も共
通の回路構成である。

まず、４ビットの相加平均係数Ｋは、第45ラッチ回路
G60にラッチされると共に、第10減算回路G58に於て１よ
り減算処理が為され、（１−Ｋ）が第44ラッチ回路G59
にラッチされる。相加平均係数Ｋは第２ラインのカラー
成分C2と乗算処理され、（１−Ｋ）は第０ラインのカラ
ー成分C0と乗算処理され、乗算結果が加算されて比例配
分処理が実行される。

そこで、第０ラインのカラー成分C0はそのまま第１ア
ンドゲートG61に供給され、１ビットシフトダウンした1
/2のカラー成分は第２アンドゲートG62に供給され、２
ビットシフトダウンした1/4のカラー成分は第３アンド
ゲートG63に供給され、３ビットシフトダウンした1/8の
カラー成分は第４アンドゲートG64に供給される。一
方、４ビットの相加平均係数の各ビット出力は、各アン
ドゲートの制御入力として供給されビット毎の乗算処理
が為される。

第１アンドゲート出力と第２アンドゲート出力は第８
加算回路G69に於て加算され、第46ラッチ回路G73にラッ
チされる。また、第３アンドゲート出力と第４アンドゲ
ート出力は第９加算回路G70に於て加算され、第47ラッ
チ回路G74にラッチされる。更に、第46ラッチ出力と第4
7ラッチ出力は第10加算回路G77に於て加算され、第50ラ
ッチ回路G79にラッチされる。

第２ラインのカラー成分C2に付いても同様の処理が為
される。

即ち、第２ラインのカラー成分C2はそのまま第５アン
ドゲートG65に供給され、１ビットシフトダウンした1/2
のカラー成分は第６アンドゲートG66に供給され、２ビ
ットシフトダウンした1/4のカラー成分は第７アンドゲ
ートG67に供給され、３ビットシフトダウンした1/8のカ
ラー成分は第８アンドゲートG68に供給される。一方、
４ビットの相加平均係数の各ビット出力は、各アンドゲ
ートの制御入力として供給されビット毎の乗算処理が為
される。

第５アンドゲート出力と第６アンドゲート出力は第11
加算回路G69に於て加算され、第48ラッチ回路G75にラッ
チされる。また、第７アンドゲート出力と第８アンドゲ
ート出力は第12加算回路G72に於て加算され、第49ラッ
チ回路G76にラッチされる。更に、第48ラッチ出力と第4
9ラッチ出力は第13加算回路G78に於て加算され、第51ラ
ッチ回路G80にラッチされる。

第50ラッチ出力と第51ラッチ出力を加算処理する第14
加算回路G80からは、比例配分処理された相加平均出力
が導出される。

上述する相加平均回路の具体的な構成は、垂直補間回
路及び水平補間回路とも共通である。

（水平補間回路）第８図は、水平補間回路J2の具体的な構成を示す。
尚、残る水平補間回路も回路構成は、全て共通である。

この水平補間は、電子ズームに伴って拡大される映像
を形成する為に、撮像により映像データが得られた撮像
ポイント間を８等分して特定され、且つ電子ズーム処理
により導出される所望のカラー映像信号を形成するほぼ
均等間隔の表示ポイントに於ける新たな映像データを、
撮像ポイントに於ける撮像出力より比例配分により合成
している。

即ち、電子ズーム処理により導出される所望のカラー
映像信号を形成する表示ポイントが、ある撮像ポイント
よりその前の撮像ポイントの側にX/8だけ戻った位置で
あるとき、ある撮像ポイントにおける映像データとその
前の撮像ポイントにおける映像データとを、（８−Ｘ）
対（Ｘ）の比例配分により合成し、その表示ポイントに
おける映像データを形成導出している。（但し、Ｘは、
０〜７の整数である）まず、合成した合成輝度成分Y_Lは、第54ラッチ回路J9
と第55ラッチ回路J10に順次供給されると共に、第56ラ
ッチ回路J11にも供給される。その結果、空間的に水平
方向に前後する輝度信号がラッチされる。

この前後関係に於て、特定されるＸが第53ラッチ回路
J8にラッチされ、同時に第12減算回路J6に於て（８−
Ｘ）の減算処理が為され算出結果が第52ラッチ回路J7に
ラッチされる。

第55ラッチ出力は第９アンドゲート回路J12に供給さ
れ、その１ビットシフトダウン出力は第10アンドゲート
回路J13に供給され、２ビットシフトダウン出力は第11
アンドゲート回路J14に供給され、３ビットシフトダウ
ン出力は第12アンドゲート回路J15に供給される。

前述する各アンドゲート回路J12〜15には第52ラッチ
出力がゲート制御信号として１ビットづつ供給される。

第９アンドゲート出力と第10アンドゲート出力は第15
加算回路J19に於て加算され、第57ラッチ回路J26にラッ
チされる。また、第11アンドゲート出力と第12アンドゲ
ート出力は第16加算回路J20に於て加算され、第58ラッ
チ回路J23にラッチされる。更に、第57ラッチ出力と第5
8ラッチ出力は第18加算回路J26に於て加算され、第61ラ
ッチ回路J28にラッチされる。

第56ラッチ出力の１ビットシフトダウン出力は第13ア
ンドゲート回路J16に供給され、２ビットシフトダウン
出力は第14アンドゲート回路J17に供給され、３ビット
シフトダウン出力は第15アンドゲート回路J18に供給さ
れる。

前述する各アンドゲート回路J16〜18には第53ラッチ
出力の下位３ビットがゲート制御信号として１ビットづ
つ供給される。

第13アンドゲート出力は、第59ラッチ回路J24にラッ
チされる。また、第14アンドゲート出力と第15アンドゲ
ート出力は第17加算回路J21に於て加算され、第60ラッ
チ回路J25にラッチされる。更に、第59ラッチ出力と第6
0ラッチ出力は第19加算回路J27に於て加算され、第62ラ
ッチ回路J29にラッチされる。

第61ラッチ出力と第62ラッチ出力は、第20加算回路J3
0に於て加算され、所望の表示ポイントの映像データを
形成導出している。

尚、垂直補間回路の構成は、前述する水平補間回路の
第54ラッチ回路J9を除き、第55ラッチ回路J10と第56ラ
ッチ回路J11にそれぞれ１ライン分周期の異なる信号を
供給する点を除き回路構成は共通であり詳しい説明は割
愛する。

（エッジクロマ抑圧回路）第９図は、抑圧制御信号発生回路Ｎと、エッジクロマ
抑圧回路M1の具体的回路を示す。尚、図示していないエ
ッジクロマ抑圧回路の回路構成は図示する回路と共通で
ある。

まず、前記抑圧制御信号発生回路Ｎは、垂直アパーチ
ャ信号と水平アパーチャ信号の絶対値出力を比較して大
きい方の絶対値を選択し、選択された絶対値に応じた抑
圧制御信号を発生している。

また、前記エッジクロマ抑圧回路M1は、この抑圧制御
信号のレベルに応じて色信号のレベル抑圧をしており、
映像の輪郭部分に生じる色のにじみを抑圧している。

そこで前記制御信号抑圧回路は、水平アパーチャ信号
形成の為に、水平垂直補間した高域輝度信号Y_Hを入力し
ている。この信号は、カラーフィルタにより変調された
撮像出力自体であり、輝度信号と看做す為には前後する
撮像出力を加算平均する必要がある。そこで、Y_Hは、第
63ラッチ回路N1と第64ラッチ回路N2に順次入力し、両ラ
ッチ出力を第21加算回路N3に供給している。その結果得
られる平均出力は高域輝度信号として、第65ラッチ回路
にラッチされる。この第65ラッチ出力は第66ラッチ回路
N5と第67ラッチ回路N6に順次入力され、第22加算回路N7
に於て第61ラッチ出力に対し空間的に両側の高域輝度信
号を平均化し第68ラッチ回路N8にラッチする。この第68
ラッチ回路N8のラッチタイミングで第66ラッチ出力は第
67ラッチ回路にラッチされており、第13減算回路N9は、
空間的に中央の高域輝度信号より空間的に両側の高域輝
度信号の平均出力を減算し水平アパーチャ信号を形成し
ている。この水平アパーチャ信号は絶対値化回路N10に
入力されて絶対値化される。一方、垂直アパーチャ信号
も絶対値化回路N11に入力され、絶対値化される。

両絶対値化出力は比較回路N12に入力されレベル比較
を為し、比較出力に従って選択回路N13を制御して大き
い方の絶対値化出力を制御信号発生回路N14に供給して
いる。従って、この制御信号発生回路N14からは、エッ
ジクロマ抑圧回路を制御する制御信号が導出される。

エッジクロマ抑圧回路M1は、Ｒ信号を第69ラッチ回路
M4にラッチしており、そのラッチ出力と、１ビットシフ
トダウン出力と、２ビットシフトダウン出力と、３ビッ
トシフトダウン出力を、２個の選択回路M5とM6に供給し
て所望の入力を選択し、更にその後段の選択回路M7にて
唯一の抑圧色信号を選択している。選択された抑圧色信
号は第70ラッチ回路M8にラッチされて導出される。尚、
抑圧制御用の制御信号は、各エッジクロマ抑圧回路M1〜
３に於て共通の選択制御信号として利用される。

（アパーチャ付加回路）第10図は、アパーチャ付加回路の具体的な構成を示
す。このアパーチャ付加回路は、高域輝度信号Y_Hより高
域成分を除いた輝度信号Ｙより水平アパーチャ信号を形
成し、先に形成された垂直アパーチャ信号に加算したア
パーチャ信号を、輝度信号に加算する構成を採用してい
る。

水平アパーチャ信号発生回路11bは、第９図の第65ラ
ッチ回路N4より第13減算回路N9迄の回路を含んでおり、
水平アパーチャ信号を発生しいている。入力される垂直
アパーチャ信号は乗算回路11aで垂直と水平のアパーチ
ャ信号のバランスを保つために設定されている定数K3を
乗算しており、一定数を乗算され垂直アパーチャ信号と
水平アパーチャ信号は、第23加算回路11cに入力され、
加算出力を後段の乗算回路11dに入力している。この乗
算回路11cは、アパーチャ信号レベルを調整する定数K4
を乗じてアパーチャ信号のレベルを調整し、得られるア
パーチャ信号を輝度信号に加算している。

（並直列変換回路）第11図は、並直列変換回路の具体的な構成を示す。こ
の並直列変換回路は、３原色信号の周波数帯域が狭くて
も良いことに鑑み、３原色信号それぞれ３サンプル周期
でサンプリングして１系列の直列信号に変換し、ホワイ
トバランスと低照度クロマ抑圧の制御と、高輝度部分及
び低輝度部分のクロマ抑圧制御を実行している。

そこで、３原色信号の内、Ｒ信号は第71ラッチ回路S1
のみにラッチされ、Ｇ信号は第72ラッチ回路S2と第73ラ
ッチ回路S3に順次ラッチされ、Ｂ信号は第74ラッチ回路
S4と第75ラッチ回路S5と第76ラッチ回路S6に順次ラッチ
され、それぞれアンドゲート回路S7〜S9に供給される。
前記各アンドゲート回路S7〜S9は、タイミングパルスT1
〜T3に応じて順次解放されており、同一タイミングの３
原色信号が順次オアゲート回路S10に入力され、所望の
時分割多重信号が遅延回路S11を経て第77ラッチ回路S12
に供給される。尚、前記遅延回路S11は、以下のクロマ
抑圧データの発生タイミングに合わせた遅延処理を実行
するものである。

本実施例では、高輝度部分と低輝度部分に於て３原色
信号のレベルを抑圧しており、輝度信号Ｙを抑圧信号発
生回路S13に入力してサンプリングタイミングの輝度信
号レベルに対応した抑圧信号を発生し、第78ラッチ回路
S14に供給している。

更に、本実施例では、図示省略した回路に於て白バラ
ンス補正と低照度クロマ抑圧のための制御データを各色
信号に対応して形成導出しており、Ｒ制御信号は第79ラ
ッチ回路S15を経て、Ｇ制御信号は第80ラッチ回路S16と
第81ラッチ回路S17を経て、Ｂ制御信号は第82ラッチ回
路S18と第83ラッチ回路S19と第84ラッチ回路S20を経て
それぞれアンドゲート回路S21〜S23に入力される。前記
各アンドゲート回路S21〜S23は、タイミングパルスT1〜
T3に応じて順次解放されており、同一タイミングの制御
信号が順次オアゲート回路S24に入力され、所望の時分
割多重制御信号が第85ラッチ回路S26にラッチされる。

第78ラッチ回路S14にラッチされた制御信号と第85ラ
ッチ回路S26にラッチされた制御信号は、乗算回路S27に
於て乗算処理されて第86ラッチ回路S28にラッチされ
る。

更に、第77ラッチ回路S12にラッチされた多重色信号
と、第86ラッチ回路S28にラッチされた制御信号は、乗
算回路S29に於て乗算処理されてクロマ抑圧を為し、第8
7ラッチ回路S30と第88ラッチ回路S31にラッチされる。

（青色補正回路）第12図は、青色補正回路の具体的な構成を示す。この
青色補正回路は、ガンマ補正された輝度信号が（2R＋3G
＋2B）であり、本来の輝度信号（0.3R＋0.59G＋0.11B）
に比しＢ信号成分が大き過ぎることによる悪影響を防止
するものであり、低域成分を本来の輝度信号で置換する
ものである。

そこで、輝度信号はローパスフィルタ15aに入力され
て低域成分のみを分離され14減算回路15bに入力され
る。この第14減算回路15aは、輝度信号より低域成分を
除去して第25加算回路15iに高域成分のみを供給してい
る。

一方、３原色信号は、定数乗算回路15c〜15eにそれぞ
れ供給され、Ｒ信号には0.3を乗じ、Ｇ信号には0.11を
乗じ、Ｂ信号には0.59を乗じている。乗算結果は、第26
及び第27加算回路15f・15gにて加算され、正しいカラー
配分の輝度信号が形成される。この輝度信号をローパス
フィルタ15hを介して低域成分のみを分離して第25加算
回路15iに供給すれば加算の結果低域成分を正しい成分
に置換した輝度信号が導出される。

（マトリクス回路）第13図はＲ−Ｙ信号を形成するマトリクス回路の一部
を具体的に示す部分的は回路図である。

このマトリクス回路は、Ｒ−Ｙ信号の演算の為に（0.
7R−0.59G−0.11B）を算出するものである。

まず、第89〜91ラッチ回路18a〜18cにそれぞれラッチ
した３原色信号と、第92〜94ラッチ回路18e〜18gにそれ
ぞれ３原色信号に対応してラッチした係数は、それぞれ
の選択回路18d・18eに供給され、３相のタイミングパル
スによって順次色信号と対応する絶対値係数を乗算回路
18iに供給され乗算処理される。乗算出力は、符合制御
回路18jに供給され、乗算係数の符合を付けられ第28加
算回路18kに入力される。前記第28加算回路18kと第95ラ
ッチ回路18iは、３データづつの積算処理を為すことに
より（Ｒ−Ｙ）信号の演算処理を為している。

尚、（Ｂ−Ｙ）信号を演算処理するマトリクス回路も
乗算係数を異にするのみで回路構成は全く共通である。

（低彩度クロマ抑圧）第14図は低照度クロマ抑圧原理説明図、第15図は（Ｒ
−Ｙ）信号を処理する低照度抑圧回路の部分的な構成を
示す図である。

この低照度クロマ抑圧回路では、第14図に示す様に境
界値内の小レベルのクロマ成分を1/2に抑圧するもので
あり、境界値外のクロマ成分に付いては連続性を保つ為
に一定のオフセットを為している。

そこで、Ｒ−Ｙ信号は、レベル抑圧のために1/2抑圧
回路20aに入力され、オフセットのために絶対値化回路2
0bに入力される。第15減算回路20dは、オフセットデー
タ発生回路20cが発生するオフセットデータαを絶対値
化出力より減算して、減算出力を符合制御回路20eに入
力している。この符合制御回路20eは、符合ビットに応
じて符合を付してオフセットした出力を発生している。
このオフセット出力と抑圧出力は、選択回路20fに入力
される。比較回路20gは、Ｒ−Ｙ信号と境界値データと
を比較して切換制御信号を発生し、選択回路20fを制御
して抑圧クロマ信号を発生している。

（バースト付加回路）第16図は、バースト付加回路22とエンコーダ回路23の
具体的構成を示す。バースト付加回路は、PALとNTSCに
対応するバースト信号に対応するレベルのデータを発生
している。

バーストデータは、NTSCの場合に０及び−B_L（B_L:バ
ーストレベル）を利用して4f_SCの周波数で０、B_L、０、
−B_Lと順にデータを発生すれば良く、PALの場合にを利用して4f_SCの周波数でと順にデータを発生すれば良い。

そこで、データ発生回路22c〜22fは、所定のデータを
選択回路22gと22hに供給し、PAL/NTSC選択信号により０
と−B_Lまたは、の組み合わせで、選択出力を次段の選択回路22aと22bに
供給している。この選択回路22aと22bは、バーストゲー
トパルスを制御入力としてバースト期間にのみ先の選択
データを導出している。

（エンコード回路）また、エンコード回路は、Ｒ−ＹとＢ−Ｙの信号を直
角位相変調する回路であり、NTSCの場合に4f_SCの周波数
で（Ｒ−Ｙ）、（Ｂ−Ｙ）、−（Ｒ−Ｙ）、−（Ｂ−
Ｙ）の順でデータを選択し、PALの場合に4f_SCの周波数
で奇数ラインは（Ｒ−Ｙ）、（Ｂ−Ｙ）、−（Ｒ−
Ｙ）、−（Ｂ−Ｙ）の順でデータを選択し、偶数ライン
は−（Ｒ−Ｙ）、（Ｂ−Ｙ）、（Ｒ−Ｙ）、−（Ｂ−
Ｙ）の順でデータを選択する。

そこで、エンコード回路切換制御回路23bにPAL/NTSC
選択信号とf_SCと4f_SCとf_H/2の各信号を入力して選択制
御信号を発生しており、前段の選択回路23aは4f_SCの周
成数で（Ｒ−Ｙ）信号と（Ｂ−Ｙ）信号を交互に選択し
ている。選択された信号は符合反転回路23cに入力され
て選択信号と共に後段の選択回路に入力される。この選
択回路によって、データの符合配列が制御され、所望の
位相変調データが導出される。この変調データは、正と
負のデータを含んでおりDA変換が困難である。そこで、
第29加算回路23fは、変調データに定数発生回路23eの定
数を加算して、DA変換回路27に加算データを供給してい
る。

上述する本実施では、（Ｒ−Ｙ）と（Ｂ−Ｙ）信号を
変調したが、Ｉ信号とＱ信号を変調しても良いことは云
う迄もない。

また、本発明は、本実施例の構成に限らず種々の変更
が可能でありそれらの構成が本発明に含まれることは云
う迄もない。

（ト）発明の効果よって、本発明によれば、電子ズーム機能を含むにも
係わらず1H遅延線が３個で済み、ICのコンパクト化が可
能になりその効果は大である。

【図面の簡単な説明】図はいずれも本発明の１実施例回路を示し、第１図はIC
の前半の概略回路ブロック図、第２図はICの後半の概略
回路ブロック図、第３図は撮像出力とカラーフィルタ配
列の関係説明図、第４図は０レベル調整回路の詳細回路
図、第５図はYC分離回路回路の詳細回路図、第６図はRG
B合成回路の詳細回路図、第７図は第６図中の相加平均
回路の詳細回路図、第８図は水平補間回路の詳細回路
図、第９図はエッジクロマ抑圧回路ブロック内の詳細回
路図、第10図は垂直アパーチャ信号発生回路の詳細回路
図、第11図は並直列変換回路の詳細回路図、第12図は青
色補正回路の詳細回路図、第13図はマトリクス回路の詳
細回路図、第14図は低照度抑圧原理説明図、第15図は低
照度抑圧回路の詳細回路図、第16図はバースト付加回路
とエンコード回路の詳細回路図をそれぞれ示す。 D1・D2・D3……1H遅延素子 E1・E2・E3・E4……Y/C分離回路 G1・G2……RGB合成回路 H1・H2・H3・H4・H4……垂直補間回路 J1・J2・J3・J4・J4……水平補間回路

フロントページの続き (72)発明者朝枝徹大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者山本徹大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者村田治彦大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者村島弘嗣大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者渡辺透大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者本沢正志大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (72)発明者谷井恵一大阪府守口市京阪本通２丁目18番地三洋電機株式会社内

Claims

(57)【特許請求の範囲】

【請求項１】カラーフィルタにより空間変調されて水平
転送クロックに同期して導出される固体撮像素子の撮像
出力をAD変換して得られるディジタル信号をフィールド
メモリに記憶し、電子ズーム処理によりズーミングを行
う領域からの前記ディジタル信号を前記フィールドメモ
リより読出しデジタル信号として読出し、前記読出しデ
ィジタル信号を処理して所望のカラー映像信号を導出す
るディジタルカメラの信号処理回路に於て、前記読出しディジタル信号を順次1Hづつ遅延する第１・
第２・第３の1H遅延素子と、前記読出しディジタル信号と1H遅延出力と2H遅延出力と
3H遅延出力とをそれぞれ入力し、合成輝度成分ＹLと線
順次のカラー成分CrまたはCbを発生する第１・第２・第
３・第４のY/C分離回路と、第１・第２・第３のY/C分離出力を入力して第１の３原
色信号を合成導出する第１のRGB合成回路と、第２・第３・第４のY/C分離出力を入力して第２の３原
色信号を合成導出する第２のRGB合成回路と、前記1H遅延出力と前記2H遅延出力とを入力し、前記1H遅
延出力が得られた撮像ポイント及び前記2H遅延出力が得
られた撮像ポイントと、前記電子ズーム処理により導出
される前記所望のカラー映像信号を形成する表示ポイン
トとの位置関係に応じて前記1H遅延出力と前記2H遅延出
力とを混合することにより、前記表示ポイントに於ける
輝度信号を導出する輝度信号補間回路と、前記第１の３原色信号と前記第２の３原色信号とを入力
し、前記第１の３原色信号が得られた撮像ポイント及び
前記第２の３原色信号が得られた撮像ポイントと、前記
電子ズーム処理により導出される前記所望のカラー映像
信号を形成する表示ポイントとの位置関係に応じて前記
第１の３原色信号と前記第２の３原色信号とを混合する
ことにより、前記表示ポイントに於ける３原色信号を導
出する色信号補間回路とを、同一集積回路内に形成したことを特徴とするディジタル
カメラ用集積回路。