JP2888405B2 - サイクリックデータ制御方法 - Google Patents
サイクリックデータ制御方法Info
- Publication number
- JP2888405B2 JP2888405B2 JP19886993A JP19886993A JP2888405B2 JP 2888405 B2 JP2888405 B2 JP 2888405B2 JP 19886993 A JP19886993 A JP 19886993A JP 19886993 A JP19886993 A JP 19886993A JP 2888405 B2 JP2888405 B2 JP 2888405B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cyclic
- latest
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Description
信をループ状伝送路と外部制御装置とに接続された複数
のステーションで制御する機能を有した分散処理システ
ムに関し、特にループ状伝送路を伝送するサイクリック
データの変化を検出しサイクリックデータを制御するサ
イクリックデータ制御方法に関するものである。
従来の制御用データウェイのステーションの一構成例を
示すブロック図である。図15において、19はステー
ションである。回線11に接続された回線接続部12に
は、メディアアクセス部13が接続されている。メディ
アアクセス部13とデータの送受を行なうバッファメモ
リ14は送信バッファメモリ14aと受信バッファメモ
リ14bを有する。ステーション19には、この他にD
MA転送制御部15、サイクリックメモリ16及びイベ
ント伝送制御部17が設けられ、外部制御装置8が接続
されている。
17(a)はトークンフレーム20の構成を示すもので
あり、(10−SD)は開始デリミタ、(10−FC)
はフレーム制御、(10−ED)は終了デリミタであ
る。
構成を示す図であり、(11−SD)は開始デリミタ、
(11−FC)はフレーム制御、(11−DA)は宛先
アドレス、(11−SA)は送信元アドレス、(11−
INFO)は情報エリア、(11−FCS)はフレーム
チェックシーケンス、(11−ED)は終了デリミタ、
(11−FS)はフレームステータスである。さらに、
サイクリックデータを送信するデータフレームの場合、
(11−INFO)はさらに送信制御情報22とサイク
リックデータ23に分割され、送信制御情報22は、ア
ドレスオフセット情報(12−OFFSET)と送信デ
ータ量(12−LENGTH)から構成される。
た制御データウェイ(分散処理システム)の全体概要図
である。この図16においては、ループ状伝送路25に
は複数のステーション19a,19b,19cが接続さ
れ、各ステーション19a,19b,19cにはそれぞ
れ前記図15にも示すように、メディアアクセス部1
3、サイクリックメモリ16およびイベント伝送制御部
17が設けられ、外部制御装置18a,18b,18c
が接続されている。
ループ状伝送路25に接続されたステーション19が図
17(a)に示した構成のトークンフレーム20を獲得
すると、該ステーション19は同図(b)に示された構
成のデータフレーム21を送信する権利を獲得する。こ
のデータフレーム21には、自ステーションが送信する
ように設定されたサイクリックメモリのエリアのデータ
を載せて送信する。つまり、送信制御情報22のアドレ
スオフセット情報(12−OFFSET)に送信するサ
イクリックデータブロックのサイクリックメモリ先頭か
らのオフセットアドレスを、送信データ量(12−LE
NGTH)には送信するサイクリックデータブロックの
ワード数を載せ、サイクリックデータ23には送信エリ
アに従ったサイクリックメモリ上の実際のデータを載せ
て送信する。
レス(11−DA)はすべてのステーションが受信でき
るようにブロードキャストアドレスとして送信する(図
18参照)。また送信元アドレスは、送信ステーション
の個別アドレスが設定される。このデータフレーム21
を受信したステーションでは受信した送信制御情報22
のアドレスオフセット情報(12−OFFSET)で示
されたオフセットアドレス分サイクリックメモリの先頭
から隔たったアドレスから送信データ量(12−LEN
GTH)に示されたデータ長だけ受信したサイクリック
データ23を展開する(図16参照)。
ステーションにパスされるため、トークン獲得時に自己
のサイクリックデータフレームを送信することにより、
すべてのステーションがもつサイクリックメモリの内容
はある遅延時間をもって同一に保たれる。従って、外部
制御装置18a,18b,18cがサイクリックメモリ
16内の自己の接続ステーションの送信エリアにデータ
を書き込むとある時間遅延を経てループに接続された全
ステーション19a,19b,19cのサイクリックメ
モリ16の同一エリアに書き込み内容が反映さる。これ
を外部制御装置18a,18b、18cが読むことによ
って外部制御装置間のサイクリックメモリ16を介した
データ伝送がおこなえる。
て、ある外部制御装置が任意のアドレスのサイクリック
データの変化を検出するためには、外部制御装置が変化
検出したいサイクリックデータを定期的にリードし、前
回値と比較し、最新値を前回値に格納するといったソフ
トウェアによるポーリング方式がとられていた。
ムにおいてサイクリックデータ伝送方法とサイクリック
データの変化検出方法は以上のような構成により行なわ
れているが、しかしながら、ソフトウェアによるポーリ
ング方式であるため、サイクリックデータの変化検出を
速やかに行なうことができず、また、外部制御装置の負
荷増加を招くという問題点があった。
ためになされたもので、サイクリックデータの変化の検
出を外部制御装置で行なわずに、各ステーションの転送
制御部で行なうようにすることにより、外部制御装置の
負荷を減少させ、また、サイクリックデータの変化検出
を速やかに行なうことができるサイクリックデータ制御
方法を提供することを目的とする。
は、変化検出制御回路9は、最新のサイクリックデータ
受信時に一旦このデータを最新値レジスタ5aに格納
し、最新値サイクリックメモリ4aにデータを書き込む
のと同じサイクルで、前回値サイクリックメモリ4bか
ら前回値を、論理和回路6bの出力によって検定し、該
出力が無意であれば最新サイクリックデータの受信を継
続し、該出力が有意であれば割り込み信号生成回路7に
より外部に対して割り込み信号を生成させるとともに最
新値レジスタ5aに格納されている最新サイクリックデ
ータを前回値サイクリックメモリ4bの同一アドレスに
書き込み、その後最新サイクリックデータの受信を継続
するが、外部から変化検出ロック解除されるまでは最新
値サイクリックメモリ4aに最新サイクリックデータを
書き込むのみとする制御を行なうことを特徴とするもの
である。
成を有し、更にサイクリックデータの変化が検出された
サイクリックメモリのアドレスと排他的論理和回路6a
の出力を格納するレジスタ5b,5dをそれぞれ設け、
外部からレジスタ5b,5bの内容を読み出す外部イン
タフェース回路8を備えたことを特徴とするものであ
る。
回路9は、最新のサイクリックデータ受信時に一旦この
データを最新値レジスタ5aに格納し、最新値サイクリ
ックメモリ4aにデータを書き込むのと同じサイクル
で、前回値サイクリックメモリ4bから前回値を、変化
検出マスクメモリ4cからマスクデータを読み出し、論
理和回路6bの出力を検定し、該出力が無意であれば最
新サイクリックデータの受信を継続し、該出力が有意で
あれば割り込み信号生成回路7により外部に対して割り
込み信号を生成させるとともに最新値レジスタ5aに格
納されている最新サイクリックデータを前回値サイクリ
ックメモリ4bの同一アドレスに書き込み、その後最新
サイクリックデータの受信を継続するが、外部から変化
検出ロックが解除されるまでは最新値サイクリックメモ
リ4aに最新サイクリックデータを書き込むのみとする
制御を行なうことを特徴とするものである。
成を有し、サイクリックデータの変化が検出されたサイ
クリックメモリのアドレスと論理積回路6cの出力を格
納するレジスタ5b,5dをそれぞれ設け、外部から読
み出す外部インタフェース回路8を備えたことを特徴と
するものである。
回路9は、最新のサイクリックデータ受信時に一旦この
データを最新値レジスタ5aに格納し、最新値サイクリ
ックメモリ4aにデータを書き込むのと同じサイクル
で、前回値サイクリックメモリ4bから前回値を、オン
変化検出マスクメモリ4dからオン変化変化検出マスク
データを、オフ変化検出マスクメモリ4eからオフ変化
検出マスクデータを読み出し、論理和回路6hの出力を
検定し、該出力が無意であれば最新サイクリックデータ
の受信を継続し、該出力が有意であれば上記割り込み信
号生成回路7により外部に対して割り込み信号を生成さ
せるとともに最新値レジスタ5aに格納されている最新
サイクリックデータを前回値サイクリックメモリ4bの
同一アドレスに書き込み、その後最新サイクリックデー
タの受信を継続するが、外部から変化検出ロックが解除
されるまでは最新値サイクリックメモリ4aに最新サイ
クリックデータを書き込むのみとする制御を行なうこと
を特徴とするものである。
成を有し、更に、サイクリックデータ変化検出されたサ
イクリックメモリのアドレスとオン変化論理積回路6e
の出力を格納するレジスタ5b,5gと、オフ変化論理
積回路6gの出力を格納するレジスタ5hとをそれぞれ
設け、上記レジスタの内容を外部から読み出す外部イン
タフェース回路8を備えたことを特徴とするものであ
る。
クデータを受信すると、このデータは一旦最新値レジス
タ5aに格納される。前回値サイクリックメモリ4bか
らの前回値は、最新値サイクリックメモリ4aにデータ
を書き込むのと同じサイクルで、論理和回路6bの出力
によって検定される。該出力が無意であれば最新サイク
リックデータの受信が継続され、該出力が有意であれば
割り込み信号生成回路7により外部に対して割り込み信
号が生成される。また、最新値レジスタ5aに格納され
ている最新サイクリックデータは前回値サイクリックメ
モリ4bの同一アドレスに書き込まれ、その後、最新サ
イクリックデータの受信は継続するが、外部から変化検
出ロックが解除されるまでは最新値サイクリックメモリ
4aに最新サイクリックデータが書き込まれる。
には、サイクリックデータの変化が検出されたサイクリ
ックメモリのアドレスが格納され、レジスタ5dには排
他的論理和回路6aの出力が格納される。外部インタフ
ェース回路8は外部からレジスタ5b,5dの内容を読
み出す。
リックデータの受信時に、このデータは一旦最新値レジ
スタ5aに格納され、最新値サイクリックメモリ4aに
データを書き込むのと同じサイクルで、前回値サイクリ
ックメモリ4bから前回値が読み出され、変化検出マス
クメモリ4cからマスクデータが読み出され、論理和回
路6bの出力が検定される。該出力が無意であれば最新
サイクリックデータの受信が継続され、該出力が有意で
あれば割り込み信号生成回路7により外部に対して割り
込み信号が生成される。また、最新値レジスタ5aに格
納されている最新サイクリックデータは前回値サイクリ
ックメモリ4bの同一アドレスに書き込まれ、その後、
最新サイクリックデータの受信は継続するが、外部から
変化検出ロックが解除されるまでは最新値サイクリック
メモリ4aに最新サイクリックデータが書き込まれる。
には、サイクリックデータの変化が検出されたサイクリ
ックメモリのアドレスが格納され、レジスタ5dには論
理積回路6cの出力が格納される。外部インタフェース
回路8は外部からレジスタ5b,5dの内容を読み出
す。
リックデータの受信時に、このデータは最新値レジスタ
5aに格納され、最新値サイクリックメモリ4aにデー
タを書き込むのと同じサイクルで、前回値サイクリック
メモリ4bから前回値が読み出され、オン変化検出マス
クメモリ4dからオン変化検出マスクデータが読み出さ
れ、オフ変化検出マスクメモリ4eからオフ変化検出マ
スクデータが読み出される。そして論理和回路6hの出
力が検定され、該出力が無意であれば最新サイクリック
データの受信が継続され、該出力が有意であれば割り込
み信号生成回路7により外部に対して割り込み信号が生
成される。また、最新値レジスタ5aに格納されている
最新サイクリックデータは前回値サイクリックメモリ4
bの同一アドレスに書き込まれ、その後最新サイクリッ
クデータの受信は継続するが、外部から変化検出ロック
が解除されるまでは、最新値サイクリックメモリ4aに
最新サイクリックデータが書き込まれる。
には、サイクリックデータが変化検出されたサイクリッ
クメモリのアドレスが格納され、レジスタ5gにはオン
変化論理積回路6eの出力が格納される。外部インタフ
ェース回路8は外部からレジスタ5b,5gの内容を読
み出す。
の実施例1の構成を示すブロック図である。図1は、従
来例のDMA転送制御部15の内容を改良した実施例1
としてのDMA転送制御部の構成を示している。図1に
おいて、サイクリックデータ受信回路1にアドレスバス
2とデータバス3aを介して、最新値サイクリックメモ
リ4aが接続されている。さらに、データバス3aには
最新値レジスタ5aが接続され、アドレスバス2にはア
ドレスレジスタ5bが接続されている。前回値サイクリ
ックメモリ4bは、アドレス入力にアドレスバス2が接
続され、データ入出力にはデータバス3bが接続されて
いる。データバス3bには最新値レジスタ5aと前回値
レジスタ5cが接続されている。排他的論理和回路6a
のA入力には、最新値レジスタ5aの出力が、B入力に
は前回値レジスタ5cの出力が接続されている。排他的
論理和回路6aの出力には、変化ビットレジスタ5dと
論理和回路6bが接続され、論理和回路6bの出力に
は、割り込み信号生成回路7が接続されている。アドレ
スレジスタ5bと変化ビットレジスタ5dの出力は、外
部インタフェース回路8に接続されている。そして、上
記の各構成要素を制御するために変化検出制御回路9が
ある。
の流れを時系列的に示す。また、図3,図4にこの処理
のフローチャートを示す。図1〜図4を用いて本実施例
1の動作を説明する。変化検出制御回路9は、最新のサ
イクリックデータ受信時に一旦このデータを最新値レジ
スタ5aに格納し(ステップ31)、最新値サイクリッ
クメモリ4aにデータを書き込む(ステップ32)のと
同じサイクルで、前回値サイクリックメモリ4bから前
回値を読み出す(ステップ33)。このとき、最新値サ
イクリックメモリ4aと前回値サイクリックメモリ4b
は同じアドレスバス2に接続されているため、同一アド
レスオフセットをもつデータをアクセスする。データバ
ス3b経由で前回値データは前回値レジスタ5cにセッ
トされる。その後、最新値レジスタ5aの出力と前回値
レジスタ5cの出力は排他的論理和回路6aでビット毎
に排他的論理和演算が行なわれる(ステップ34)。も
し、前回値と最新値に相違があると、変化のあったビッ
トは有意になる。排他的論理和回路6aのビット毎の出
力全てを論理和回路6bで論理和演算を行なう。もし、
いずれかのビットが有意である場合(ステップ35)、
つまり、いずれかのビットで前回値と最新値に相違があ
ると、この論理和回路6bの出力は有意になる。
あれば変化検出制御回路9は次のサイクリックデータの
受信を継続し、変化検出処理はここでキャンセルされ
る。該出力が有意であれば割り込み信号生成回路7は外
部に対して割り込み信号を生成させる(ステップ3
7)。このとき、変化検出制御回路9は最新値レジスタ
5aに格納されている最新サイクリックデータを前回値
サイクリックメモリ4bのアドレスレジスタ5bに格納
されているアドレスに書き込み(ステップ36)、その
後最新サイクリックデータの受信を継続する。
通じてアドレスレジスタ5bと変化ビットレジスタ5d
の値を任意の時点で読むことが可能である。
連続してサイクリックデータ変化検出処理を行なうと、
外部から外部インタフェース回路8を通じてアドレスレ
ジスタ5bと変化ビットレジスタ5dの値を読む前に、
新たなサイクリックデータ変化検出が発生し新規のデー
タで上書きされる可能性があるため、これを避けるた
め、外部から外部インタフェース回路8を経由して変化
検出ロック(ステップ38)が解除されるまでは(ステ
ップ39)、最新値サイクリックメモリに最新サイクリ
ックデータを書き込む(ステップ40,41)のみとし
上記の変化検出処理は行なわない。
6は、本発明の実施例2を示す図である。図5,図6
は、従来例のDMA転送制御部15の内容を改良した実
施例2としてのDMA転送制御部の構成を示している。
図5,図6において、サイクリックデータ受信回路1に
アドレスバス2とデータバス3aを介して、最新値サイ
クリックメモリ4aが接続されている。さらに、データ
バス3aには、最新値レジスタ5aが、アドレスバス2
にはアドレスレジスタ5bが接続されている。前回値サ
イクリックメモリ4bは、アドレス入力にアドレスバス
2が接続され、データ入出力にはデータバス3bが接続
されている。変化検出マスクメモリ4cは、アドレス入
力にアドレスバス3が接続され、データ入出力にはデー
タバス3cが接続されている。データバス3bには最新
値レジスタ5aと前回値レジスタ5cが接続されてい
る。データバス3bには変化検出マスクレジスタ5dが
接続されている。排他的論理和回路6aのA入力には、
最新値レジスタ5aの出力が、B入力には前回値レジス
タ5bの出力が接続されている。論理積回路6cのA入
力には排他的論理和回路6aの出力が、B入力には変化
検出マスクレジスタ5dの出力が接続されている。論理
積回路6cの出力には、変化ビットレジスタ5dと論理
和回路6bが接続され、論理和回路6bの出力には、割
り込み信号生成回路7が接続されている。アドレスレジ
スタ5bと変化ビットレジスタ5dの出力は、外部イン
タフェース回路8に接続されている。そして、上記の各
構成要素を制御するために変化検出制御回路9がある。
動作について説明する。図7に本実施例2の典型的な処
理の流れを時系列的に示す。図8,図9にその処理のフ
ローチャートを示す。図5,図6において、変化検出制
御回路9は、最新のサイクリックデータ受信時に一旦こ
のデータを最新値レジスタ5aに格納し(ステップ6
1)、最新値サイクリックメモリ4aにデータを書き込
む(ステップ62)のと同じサイクルで、前回値サイク
リックメモリ4bから前回値を(ステップ63)、変化
検出マスクメモリ4cから変化検出マスクデータを読み
出す(ステップ64)。このとき、最新値サイクリック
メモリ4aと前回値サイクリックメモリ4bと変化検出
マスクメモリ4cは同じアドレスバス2に接続されてい
るため、同一アドレスオフセットもつデータをアクセス
する。データバス3b経由で前回値データは前回値レジ
スタ5cにセットされる。また、データバス3c経由で
変化検出マスクデータは変化検出マスクレジスタ5dに
セットされる。
値レジスタ5cの出力は排他的論理和回路6aでビット
毎に排他的論理和演算が行なわれる(ステップ65)。
もし、前回値と最新値に相違があると、変化のあったビ
ットは有意になる。排他的論理和回路6aの出力は、変
化検出マスクレジスタ5dの出力と、論理積回路6cで
ビット毎に論理積がとられる。前回値と最新値に相違が
あっても、変化検出マスクデータの該当ビットは有意で
なければ(ステップ66)、論理積の結果は有意にはな
らない。論理積回路6cのビット毎の出力全てを論理和
回路6bで論理和演算を行なう。もし、いずれかのビッ
トが有意である場合、つまり、いずれかのビットで前回
値と最新値に相違があり変化検出マスクされていない場
合、この論理和回路6bの出力は有意になる。
あれば変化検出制御回路9は次のサイクリックデータの
受信を継続し、変化検出処理はここでキャンセルされ
る。該出力が有意であれば割り込み信号生成回路7は外
部に対して割り込み信号を生成させる(ステップ6
8)。このとき、変化検出制御回路9は最新値レジスタ
5aに格納されている最新サイクリックデータを前回値
サイクリックメモリ4bのアドレスレジスタ5bに格納
されているアドレスに書き込み(ステップ67)、その
後最新サイクリックデータの受信を継続する。外部から
は、外部インタフェース回路8を通じてアドレスレジス
タ5bと変化ビットレジスタ5dの値を任意の時点で読
むことが可能である。
連続してサイクリックデータ変化検出処理を行なうと、
外部から外部インタフェース回路8を通じてアドレスレ
ジスタ5bと変化ビットレジスタ5dの値を読む前に、
新たなサイクリックデータ変化検出が発生し新規のデー
タで上書きされる可能性があるため、これを避けるた
め、外部から外部インタフェース回路8を経由して変化
検出ロック(ステップ69)が解除されるまでは(ステ
ップ70)、最新値サイクリックメモリに最新サイクリ
ックデータを書き込む(ステップ71,72)のみとし
上記の変化検出処理は行なわない。
図11は、本発明の実施例3を示す図である。図10,
図11は、従来例のDMA転送制御部15の内容を改良
した実施例3としてのDMA転送制御部の構成を示して
いる。図10,図11において、サイクリックデータ受
信回路1にアドレスバス2とデータバス3aを介して、
最新値サイクリックメモリ4aが接続されている。さら
に、データバス3aには、最新値レジスタ5aが、アド
レスバス2にはアドレスレジスタ5bが接続されてい
る。前回値サイクリックメモリ4bは、アドレス入力に
アドレスバス2が接続され、データ入出力にはデータバ
ス3bが接続されている。オン変化検出マスクメモリ4
dは、アドレス入力にアドレスバス2が接続され、デー
タ入出力にはデータバス3dが接続されている。オフ変
化検出マスクメモリ4eは、アドレス入力にアドレスバ
ス2が接続され、データ入出力にはデータバス3eが接
続されている。データバス3bには最新値レジスタ5a
と前回値レジスタ5cが接続されている。データバス3
dにはオン変化検出マスクレジスタ5eが接続されてい
る。
ジスタ5fが接続されている。前回値レジスタ5bの出
力には前回値反転回路6dが接続され、オン変化論理積
回路6eのA入力には該前回値反転回路6dの出力が、
B入力には最新値レジスタ5aの出力が接続されてい
る。最新値レジスタ5aの出力には最新値反転回路6f
が接続され、オフ変化論理積回路6gのA入力には該最
新値反転回路6fの出力が、B入力には前回値レジスタ
5bの出力が接続されている。オン変化論理積回路6e
の出力には、オン変化ビットレジスタ5gが接続され、
オフ変化論理積回路6gの出力には、オフ変化ビットレ
ジスタ5hが接続されている。オン変化ビットレジスタ
5gの出力とオフ変化ビットレジスタ5hの出力の全ビ
ットの論理和をとる論理和回路6hが接続され、該論理
和回路6hの出力には、割り込み信号生成回路7が接続
されている。アドレスレジスタ5bとオン変化ビットレ
ジスタ5gとオフ変化ビットレジスタ5hの出力は、外
部インタフェース回路8に接続されている。そして、上
記の各構成要素を制御するために変化検出制御回路9が
ある。
の動作について説明する。図12に本実施例3の典型的
な処理の流れを時系列的に示す。図13,図14にその
処理のフローチャートを示す。図10,図11におい
て、変化検出制御回路9は、最新のサイクリックデータ
受信時に一旦このデータを最新値レジスタ5aに格納し
(ステップ91)、最新値サイクリックメモリ4aにデ
ータを書き込む(ステップ92)のと同じサイクルで、
前回値サイクリックメモリ4bから前回値を(ステップ
93)、オン変化検出マスクメモリ4dからオン変化検
出マスクデータを(ステップ94)、オフ変化検出マス
クメモリ4eからオフ変化検出マスクデータを読み出す
(ステップ95)。このとき、最新値サイクリックメモ
リ4aと前回値サイクリックメモリ4bとオン変化検出
マスクメモリ4dとオフ変化検出マスクメモリ4eは同
じアドレスバス2に接続されているため、同一アドレス
オフセットをもつデータをアクセスする。データバス3
b経由で前回値データは前回値レジスタ5cにセットさ
れる。また、データバス3d経由でオン変化検出マスク
データはオン変化検出マスクレジスタ5eにセットさ
れ、データバス3e経由でオフ変化検出マスクデータは
オフ変化検出マスクレジスタ5fにセットされる。
値反転回路6dでビット毎に反転演算が行なわれ、該前
回値反転回路6dの出力と最新値レジスタ5aの出力は
オン変化論理積回路6eでビット毎に論理積演算が行な
われる(ステップ96)。もし、前回値が無意で最新値
が有意であると、変化のあったビットは有意になる。該
オン変化論理積回路6eの出力は、オン変化ビットレジ
スタ5gでラッチされる。上記オン変化検出動作と同時
に、最新値レジスタ5aの出力は最新値反転回路6fで
ビット毎に反転演算が行なわれ、該最新値反転回路6f
の出力と前回値レジスタ5cの出力はオフ変化論理積回
路6gでビット毎に論理積演算が行なわれる(ステップ
97)。もし、最新値が無意で前回値が有意であると、
変化のあったビットは有意になる。該オフ変化論理積回
路6gの出力は、オフ変化ビットレジスタ5hでラッチ
される。
レジスタ5hの出力のビット毎の出力全てを論理和回路
6hで論理和演算を行なう(ステップ98)。もし、い
ずれかのビットが有意である場合(ステップ99)、つ
まり、いずれかのビットで前回値と最新値に相違があ
り、オン変化検出マスクあるいはオフ変化検出マスクさ
れていない場合、この論理和回路6hの出力は有意にな
る。論理和回路6hの出力が無意であれば変化検出制御
回路9は次のサイクリックデータの受信を継続し、変化
検出処理はここでキャンセルされる。該出力が有意であ
れば割り込み信号生成回路7は外部に対して割り込み信
号を生成させる(ステップ101)。このとき、変化検
出制御回路9は最新値レジスタ5aに格納されている最
新サイクリックデータを前回値サイクリックメモリ4b
のアドレスレジスタ5bに格納されているアドレスに書
き込み(ステップ100)、その後最新サイクリックデ
ータの受信を継続する。外部からは、外部インタフェー
ス回路8を通じてアドレスレジスタ5bとオン変化ビッ
トレジスタ5gとオフ変化ビットレジスタ5hの値を任
意の時点で読むことが可能である。
連続してサイクリックデータ変化検出処理を行なうと、
外部から外部インタフェース回路8を通じてアドレスレ
ジスタ5bとオン変化ビットレジスタ5gとオフ変化ビ
ットレジスタ5fの値を読む前に、新たなサイクリック
データ変化検出が発生し新規のデータで上書きされる可
能性があるため、これを避けるため、外部から外部イン
タフェース回路8を経由して変化検出ロックが解除され
るまでは(ステップ103)、最新値サイクリックメモ
リに最新サイクリックデータを書き込むのみ(ステップ
104,105)とし上記の変化検出処理は行なわな
い。
制御装置が、ポーリング方式によるサイクリックデータ
の変化検出を行なう必要がなく、検出の高速性が得ら
れ、また、外部制御装置の負荷が低減できる。
ータを設定することにより、サイクリックデータワード
中の変化検出するビットを詳細に指定することができ
る。また、変化検出マスクデータをすべて無意にするこ
とにより、変化検出対象から外すことができる。
クデータを設定することにより、サイクリックデータワ
ード中の0から1に変化したとき検出するビットを詳細
に指定することができる。また、オフ変化検出マスクデ
ータを設定することにより、サイクリックデータワード
中の1から0に変化したとき検出するビットを詳細に指
定することができる。
最新のサイクリックデータ受信時に一旦このデータを最
新値レジスタに格納し、最新値サイクリックメモリにデ
ータを書き込むのと同じサイクルで、前回値サイクリッ
クメモリから前回値を、論理和回路の出力によって検定
し、該出力が無意であれば最新サイクリックデータの受
信を継続し、該出力が有意であれば割り込み信号生成回
路により外部に対して割り込み信号を生成させるととも
に最新値レジスタに格納されている最新サイクリックデ
ータを前回値サイクリックメモリの同一アドレスに書き
込み、その後最新サイクリックデータの受信を継続する
が、外部から変化検出ロック解除されるまでは最新値サ
イクリックメモリに最新サイクリックデータを書き込む
のみとする制御を行なうようにしたので、外部制御装置
がポーリング方式によるサイクリックデータの変化検出
を行なう必要がなくなり、これにより外部制御装置の負
荷が減少し、また、サイクリックデータの変化検出を速
やかに行なうことができるという効果が得られる。
ータの変化が検出されたサイクリックメモリのアドレス
と排他的論理和回路の出力を格納するレジスタをそれぞ
れ設け、外部から上記レジスタの内容を読み出す外部イ
ンタフェース回路を備えたので、サイクリックデータの
変化に関する情報を外部から読み出すことが可能とな
り、請求項1と同様な効果が得られる。
ックデータ受信時に一旦このデータを最新値レジスタに
格納し、最新値サイクリックメモリにデータを書き込む
のと同じサイクルで、前回値サイクリックメモリから前
回値を、変化検出マスクメモリからマスクデータを読み
出し、論理和回路の出力を検定し、該出力が無意であれ
ば最新サイクリックデータの受信を継続し、該出力が有
意であれば割り込み信号生成回路により外部に対して割
り込み信号を生成させるとともに最新値レジスタに格納
されている最新サイクリックデータを前回値サイクリッ
クメモリの同一アドレスに書き込み、その後最新サイク
リックデータの受信を継続するが、外部から変化検出ロ
ックが解除されるまでは最新値サイクリックメモリに最
新サイクリックデータを書き込むのみとする制御を行な
うようにしたので、変化検出マスクデータを設定するこ
とにより、サイクリックデータワード中の変化を検出す
るビットを詳細に指定することができ、また、変化検出
マスクデータをすべて無意にすることにより、変化検出
対象から外すことができ、したがってサイクリックデー
タの変化検出を速やかに行なうことができるという効果
が得られる。
ータの変化が検出されたサイクリックメモリのアドレス
と論理積回路の出力を格納するレジスタをそれぞれ設
け、外部から上記レジスタの内容を読み出す外部インタ
フェース回路を備えたので、サイクリックデータの変化
に関する情報を外部から読み出すことが可能となり、請
求項3と同様な効果が得られる。
ックデータ受信時に一旦このデータを最新値レジスタに
格納し、最新値サイクリックメモリにデータを書き込む
のと同じサイクルで、前回値サイクリックメモリから前
回値を、オン変化検出マスクメモリからオン変化検出マ
スクデータを、オフ変化検出マスクメモリからオフ変化
検出マスクデータを読み出し、論理和回路の出力を検定
し、該出力が無意であれば最新サイクリックデータの受
信を継続し、該出力が有意であれば割り込み信号生成回
路により外部に対して割り込み信号を生成させるととも
に最新値レジスタに格納されている最新サイクリックデ
ータを前回値サイクリックメモリの同一アドレスに書き
込み、その後最新サイクリックデータの受信を継続する
が、外部から変化検出ロック解除されるまでは、最新値
サイクリックメモリに最新サイクリックデータを書き込
むのみとする制御を行なうようにしたので、オン変化検
出マスクデータを設定することにより、例えばサイクリ
ックデータワード中の0から1に変化したとき検出する
ビットを詳細に指定することができ、また、オフ変化検
出マスクデータを設定することにより、サイクリックデ
ータワード中の1から0に変化したとき検出するビット
を詳細に指定することができ、したがってサイクリック
データの変化検出を速やかに行なうことができるという
効果が得られる。
ータ変化検出されたサイクリックメモリのアドレスとオ
ン変化論理積回路の出力を格納するレジスタとオフ変化
論理積回路の出力を格納するレジスタをそれぞれ設け、
上記レジスタの内容を外部から読み出す外部インタフェ
ース回路を備えたので、サイクリックデータの変化に関
する情報を外部から読み出すことが可能となり、請求項
5と同様な効果が得られる。
ある。
系列的に示す図である。
ローチャートである。
ローチャートである。
ある。
ある。
系列的に示す図である。
ローチャートである。
ローチャートである。
である。
である。
時系列的に示す図である。
フローチャートである。
フローチャートである。
イのステーションの構成を示すブロック図である。
タウェイの全体概要図である。
送受信フレームの関係を示す図である。
Claims (6)
- 【請求項1】 制御用データの送受信をループ状伝送路
と外部制御装置とに接続された複数のステーションで制
御し、上記ステーションの各々のトークン獲得時には、
サイクリックメモリ内のトークンを獲得したステーショ
ンの送信エリアのデータとサイクリックメモリの先頭か
らのアドレスオフセットと送信データ量とからなる送信
エリア情報を載せたデータフレームの宛先アドレスをブ
ロードキャストアドレスに設定することにより全ステー
ションに該データフレームを送信し、該データフレーム
を受信したステーションは、自己のサイクリックメモリ
の先頭から受信した送信エリア情報のアドレスオフセッ
トをもったアドレスから送信エリア情報の送信データ量
だけ、受信データを展開するようにした分散処理システ
ムにおいて、最新のサイクリックデータを格納する最新
値サイクリックメモリと、前回値を格納する前回値サイ
クリックメモリと、ネットワークから受信した最新のサ
イクリックデータを一旦格納する最新値レジスタと、該
サイクリックデータの最新値サイクリックメモリ上のア
ドレスを格納するアドレスレジスタと、最新値と前回値
の排他的論理和をとる排他的論理和回路と、該排他的論
理和回路の出力の全ビットの論理和をとる論理和回路
と、該論理和回路の出力が有意のとき外部に対して割り
込み信号を生成する割り込み信号生成回路と、上記各構
成要素を制御してサイクリックデータの変化を検出する
制御を行なう変化検出制御回路を備え、上記変化検出制
御回路は、最新のサイクリックデータ受信時に一旦この
データを上記最新値レジスタに格納し、上記最新値サイ
クリックメモリにデータを書き込むのと同じサイクル
で、上記前回値サイクリックメモリから前回値を、上記
論理和回路の出力によって検定し、該出力が無意であれ
ば最新サイクリックデータの受信を継続し、該出力が有
意であれば上記割り込み信号生成回路により外部に対し
て割り込み信号を生成させるとともに上記最新値レジス
タに格納されている最新サイクリックデータを前回値サ
イクリックメモリの同一アドレスに書き込み、その後最
新サイクリックデータの受信を継続するが、外部から変
化検出ロック解除されるまでは上記最新値サイクリック
メモリに最新サイクリックデータを書き込むのみとする
制御を行なうことを特徴とするサイクリックデータ制御
方法。 - 【請求項2】 サイクリックデータの変化が検出された
サイクリックメモリのアドレスと排他的論理和回路の出
力を格納するレジスタをそれぞれ設け、外部から上記レ
ジスタの内容を読み出す外部インタフェース回路を備え
たことを特徴とする請求項第1項記載のサイクリックデ
ータ制御方法。 - 【請求項3】 制御用データの送受信をループ状伝送路
と外部制御装置とに接続された複数のステーションで制
御し、上記ステーションの各々のトークン獲得時には、
サイクリックメモリ内のトークンを獲得したステーショ
ンの送信エリアのデータとサイクリックメモリの先頭か
らのアドレスオフセットと送信データ量からなる送信エ
リア情報を載せたデータフレームを宛先アドレスをブロ
ードキャストアドレスに設定することにより全ステーシ
ョンに送信し、該データフレームを受信したステーショ
ンは、自己のサイクリックメモリの先頭から受信した送
信エリア情報のアドレスオフセットをもったアドレスか
ら送信エリア情報の送信データ量だけ、受信データを展
開するようにした分散処理システムにおいて、最新のサ
イクリックデータを格納する最新値サイクリックメモリ
と、前回値を格納する前回値サイクリックメモリと、サ
イクリックデータのどのビットに対して変化検出するの
か指定した変化検出マスクデータを格納する変化検出マ
スクメモリと、ネットワークから受信した最新のサイク
リックデータを一旦格納する最新値レジスタと、該サイ
クリックデータの最新サイクリックメモリ上のアドレス
を格納するアドレスレジスタと、最新値と前回値の排他
的論理和をとる排他的論理和回路と、該排他的論理和回
路の出力と変化検出マスクデータとの論理積をとる論理
積回路と、該論理積回路出力の全ビットの論理和をとる
論理和回路と、該論理和回路の出力が有意のとき外部に
対して割り込み信号を生成する割り込み信号生成回路
と、上記各構成要素を制御してサイクリックデータの変
化を検出する制御を行なう変化検出制御回路を備え、上
記変化検出制御回路は、最新のサイクリックデータ受信
時に一旦このデータを上記最新値レジスタに格納し、上
記最新値サイクリックメモリにデータを書き込むのと同
じサイクルで、上記前回値サイクリックメモリから前回
値を、上記変化検出マスクメモリからマスクデータを読
み出し、上記論理和回路の出力を検定し、該出力が無意
であれば最新サイクリックデータの受信を継続し、該出
力が有意であれば上記割り込み信号生成回路により外部
に対して割り込み信号を生成させるとともに上記最新値
レジスタに格納されている最新サイクリックデータを上
記前回値サイクリックメモリの同一アドレスに書き込
み、その後最新サイクリックデータの受信を継続する
が、外部から変化検出ロックが解除されるまでは上記最
新値サイクリックメモリに最新サイクリックデータを書
き込むのみとする制御を行なうことを特徴とするサイク
リックデータ制御方法。 - 【請求項4】 サイクリックデータの変化が検出された
サイクリックメモリのアドレスと論理積回路の出力を格
納するレジスタをそれぞれ設け、外部から上記レジスタ
の内容を読み出す外部インタフェース回路を備えたこと
を特徴とする請求項第3項記載のサイクリックデータ制
御方法。 - 【請求項5】 制御用データの送受信をループ状伝送路
と外部制御装置とに接続された複数のステーションで制
御し、前記ステーションの各々のトークン獲得時には、
サイクリックメモリ内のトークンを獲得したステーショ
ンの送信エリアのデータとサイクリックメモリの先頭か
らのアドレスオフセットと送信データ量からなる送信エ
リア情報を載せたデータフレームの宛先アドレスをブロ
ードキャストアドレスに設定することにより全ステーシ
ョンに該データフレームを送信し、該データフレームを
受信したステーションは、自己のサイクリックメモリの
先頭から受信した送信エリア情報のアドレスオフセット
をもったアドレスから送信エリア情報の送信データ量だ
け、受信データを展開するようにした分散処理システム
において、最新のサイクリックデータを格納する最新値
サイクリックメモリと、前回値を格納する前回値サイク
リックメモリと、サイクリックデータのどのビットに対
してオン変化検出するのかを指定したオン変化検出マス
クデータを格納するオン変化検出マスクメモリと、サイ
クリックデータのどのビットに対してオフ変化検出する
のか指定したオフ変化検出マスクデータを格納するオフ
変化検出マスクメモリと、ネットワークから受信した最
新のサイクリックデータを一旦格納する最新値レジスタ
と、該サイクリックデータの最新サイクリックメモリ上
のアドレスを格納するアドレスレジスタと、最新値と前
回値の反転値とオン変化検出マスクデータとの論理積を
とるオン変化論理積回路と、最新値の反転と前回値とオ
フ変化検出マスクデータとの論理積をとるオフ変化論理
積回路と、該オン論理積回路出力の全ビットと該オフ論
理積回路出力の全ビットとの論理和をとる論理和回路
と、該論理和回路の出力が有意のとき外部に対して割り
込み信号を生成する割り込み信号生成回路と、上記各構
成要素を制御してサイクリックデータの変化を検出する
制御を行なう変化検出制御回路を備え、上記変化検出制
御回路は、最新のサイクリックデータ受信時に一旦この
データを最新値レジスタに格納し、上記最新値サイクリ
ックメモリにデータを書き込むのと同じサイクルで、上
記前回値サイクリックメモリから前回値を、上記オン変
化検出マスクメモリからオン変化検出マスクデータを、
上記オフ変化検出マスクメモリからオフ変化検出マスク
データを読み出し、上記論理和回路の出力を検定し、該
出力が無意であれば最新サイクリックデータの受信を継
続し、該出力が有意であれば上記割り込み信号生成回路
により外部に対して割り込み信号を生成させるとともに
上記最新値レジスタに格納されている最新サイクリック
データを上記前回値サイクリックメモリの同一アドレス
に書き込み、その後最新サイクリックデータの受信を継
続するが、外部から変化検出ロック解除されるまでは、
上記最新値サイクリックメモリに最新サイクリックデー
タを書き込むのみとする制御を行なうことを特徴とする
サイクリックデータ制御方法。 - 【請求項6】 サイクリックデータ変化検出されたサイ
クリックメモリのアドレスとオン変化論理積回路の出力
を格納するレジスタと、オフ変化論理積回路の出力を格
納するレジスタをそれぞれ設け、上記レジスタの内容を
外部から読み出す外部インタフェース回路を備えたこと
を特徴とする請求項第5項記載のサイクリックデータ制
御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19886993A JP2888405B2 (ja) | 1993-07-16 | 1993-07-16 | サイクリックデータ制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19886993A JP2888405B2 (ja) | 1993-07-16 | 1993-07-16 | サイクリックデータ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0738594A JPH0738594A (ja) | 1995-02-07 |
JP2888405B2 true JP2888405B2 (ja) | 1999-05-10 |
Family
ID=16398283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19886993A Expired - Lifetime JP2888405B2 (ja) | 1993-07-16 | 1993-07-16 | サイクリックデータ制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2888405B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101429622B1 (ko) * | 2013-07-22 | 2014-08-13 | 남동철 | 전동식 롤커튼장치 |
-
1993
- 1993-07-16 JP JP19886993A patent/JP2888405B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
Title |
---|
三菱電機技報,Vol.69 No.8,1995年8月号,春田正俊 他「情報制御基本システム−大規模プラント用統合制御バスー」,pages.715−720 |
三菱電気技報,Vol.65 No.7,1991年7月号,勝原二郎 他「プラント制御用基幹データウェイシステム」,pages.675−680 |
Also Published As
Publication number | Publication date |
---|---|
JPH0738594A (ja) | 1995-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2170458C (en) | Multi-cluster computer system | |
US4719622A (en) | System bus means for inter-processor communication | |
JP2888405B2 (ja) | サイクリックデータ制御方法 | |
US5163049A (en) | Method for assuring data-string-consistency independent of software | |
JPH08316973A (ja) | 通信処理手段 | |
JPS633351B2 (ja) | ||
WO1987006365A1 (en) | Signal trace control system for pmc | |
JP3355053B2 (ja) | 分散処理システムのサイクリックデータ伝送方法 | |
JP2533958B2 (ja) | デ―タ先行セット装置 | |
JPS6362083A (ja) | 射影デ−タ生成方式 | |
JPS603715B2 (ja) | 可変長シフトレジスタ | |
JP2616490B2 (ja) | 共有データ蓄積方式 | |
JPH0448306B2 (ja) | ||
JP3057754B2 (ja) | メモリ回路および分散処理システム | |
JP2613399B2 (ja) | 警報情報監視方式 | |
JP2608771B2 (ja) | データ処理装置の制御方法 | |
JPS6385841A (ja) | メモリシステム | |
KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
JP2560757B2 (ja) | 表示データ処理装置 | |
SU1198505A2 (ru) | Устройство дл предварительной обработки информации | |
JP2923869B2 (ja) | イベント入力回路 | |
JP3264336B2 (ja) | 画像変換処理装置 | |
JP3189282B2 (ja) | メモリ予測アクセス装置 | |
JPH11306076A (ja) | 共有メモリ制御装置 | |
JPH08106430A (ja) | データ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100219 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130219 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20130219 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |