JP2887992B2 - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法Info
- Publication number
- JP2887992B2 JP2887992B2 JP29689491A JP29689491A JP2887992B2 JP 2887992 B2 JP2887992 B2 JP 2887992B2 JP 29689491 A JP29689491 A JP 29689491A JP 29689491 A JP29689491 A JP 29689491A JP 2887992 B2 JP2887992 B2 JP 2887992B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- individual
- cutting
- integrated circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置の製造
方法に関し、特に有機基板上に半導体素子，チップ部品
等が実装された混成集積回路装置の製造方法に関する。
方法に関し、特に有機基板上に半導体素子，チップ部品
等が実装された混成集積回路装置の製造方法に関する。
【０００２】
【従来の技術】従来、ガラスエポキシ基板，フェノール
コンポジット基板，変成ポリイミド基板等の有機基板
（以下、基板と記す）を用い、主として生産の合理化を
行なう目的で、一枚の基板に回路パターンを形成した個
片基板を複数編集し、各個片基板上に半導体素子，パッ
ケージ部品，チップ部品等を実装し、場合によっては、
外装，捺印等の所定の工程が終了した段階で個片基板に
分割する混成集積回路の基板の分割方法は、金型を用い
たプレス切断機で切断を行なっていた。
コンポジット基板，変成ポリイミド基板等の有機基板
（以下、基板と記す）を用い、主として生産の合理化を
行なう目的で、一枚の基板に回路パターンを形成した個
片基板を複数編集し、各個片基板上に半導体素子，パッ
ケージ部品，チップ部品等を実装し、場合によっては、
外装，捺印等の所定の工程が終了した段階で個片基板に
分割する混成集積回路の基板の分割方法は、金型を用い
たプレス切断機で切断を行なっていた。
【０００３】すなわち、図３（ａ），（ｂ）に示す様
に、ダイ１４およびパッド１３で各個片基板の端部を固
定し、ポンチ１２により所定の切断箇所を切断する。金
型で打ち抜き切断を行なう場合、各個片基板の周囲を打
ち抜くことが可能であるが、打ち抜きを容易にするため
に個片基板の周囲の一部を残し外枠あるいは隣接個片基
板とつなげたつりピンを形成しておき切断する方法も行
なわれている。通常、このような方法で製造される混成
集積回路の場合、使用される基板の厚みは０．６〜２．
０ｍｍ程度であるが、この場合のつりピンの幅は１．０
〜５ｍｍ程度となる。製品によっては、ひとつの辺全体
を残す場合もある。
に、ダイ１４およびパッド１３で各個片基板の端部を固
定し、ポンチ１２により所定の切断箇所を切断する。金
型で打ち抜き切断を行なう場合、各個片基板の周囲を打
ち抜くことが可能であるが、打ち抜きを容易にするため
に個片基板の周囲の一部を残し外枠あるいは隣接個片基
板とつなげたつりピンを形成しておき切断する方法も行
なわれている。通常、このような方法で製造される混成
集積回路の場合、使用される基板の厚みは０．６〜２．
０ｍｍ程度であるが、この場合のつりピンの幅は１．０
〜５ｍｍ程度となる。製品によっては、ひとつの辺全体
を残す場合もある。
【０００４】
【発明が解決しようとする課題】従来の金型プレス切断
機による分割方法では、少なくとも、切断するためのポ
ンチのあたる周囲にはパッド押さえのための余白部を設
けることが必要となる。このパッドの幅は１〜２ｍｍで
あり、位置精度を考慮してポンチのあたる周囲に２〜３
ｍｍの余白が要求される。このポンチのあたる部分に導
体パターンを設けることは好ましくないため、余白部が
そのまま基板のロスとなるという問題点がある。
機による分割方法では、少なくとも、切断するためのポ
ンチのあたる周囲にはパッド押さえのための余白部を設
けることが必要となる。このパッドの幅は１〜２ｍｍで
あり、位置精度を考慮してポンチのあたる周囲に２〜３
ｍｍの余白が要求される。このポンチのあたる部分に導
体パターンを設けることは好ましくないため、余白部が
そのまま基板のロスとなるという問題点がある。
【０００５】また、金型で打ち抜いた場合、位置精度が
０．１〜０．２ｍｍと悪いためにつりピン部分が突起と
して残り、また、ポンチ，パッド，ダイの磨耗により切
断部分にバリが残り易く、製品の寸法精度を悪くする要
因となるという問題点があった。
０．１〜０．２ｍｍと悪いためにつりピン部分が突起と
して残り、また、ポンチ，パッド，ダイの磨耗により切
断部分にバリが残り易く、製品の寸法精度を悪くする要
因となるという問題点があった。
【０００６】さらに、金型プレス切断、および、Ｖ溝切
断の場合、切断部周囲に機械的ストレスが加わるため基
板かけ、あるいは、搭載部品の接続トラブルの発生する
危険性が高いという問題点があった。
断の場合、切断部周囲に機械的ストレスが加わるため基
板かけ、あるいは、搭載部品の接続トラブルの発生する
危険性が高いという問題点があった。
【０００７】本発明の目的は、基板のロスがなく、寸法
精度が高く機械的ストレスによる基板のかけや搭載部品
の接続トラブルのない混成集積回路装置の製造方法を提
供することにある。
精度が高く機械的ストレスによる基板のかけや搭載部品
の接続トラブルのない混成集積回路装置の製造方法を提
供することにある。
【０００８】
【課題を解決するための手段】本発明は、回路が形成さ
れたガラスエポキシ基板とフェノールコンポジット基板
と変成ポリイミド基板を含む有機基板の個片基板上に半
導体素子とパッケージ部品とチップ部品とを含む部品が
搭載された混成集積回路装置の製造方法において、前記
個片基板が複数個編集された前記有機基板の周囲にフレ
ームと、前記個片基板を前記フレームと隣接する前記個
片基板に連結する導体パターンを有しないつりピンとを
設け、該つりピンをレーザービームにて切断する工程を
有する。
れたガラスエポキシ基板とフェノールコンポジット基板
と変成ポリイミド基板を含む有機基板の個片基板上に半
導体素子とパッケージ部品とチップ部品とを含む部品が
搭載された混成集積回路装置の製造方法において、前記
個片基板が複数個編集された前記有機基板の周囲にフレ
ームと、前記個片基板を前記フレームと隣接する前記個
片基板に連結する導体パターンを有しないつりピンとを
設け、該つりピンをレーザービームにて切断する工程を
有する。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は本発明の一実施例を説明するレーサ
ビーム切断機の概略構成図である。
ビーム切断機の概略構成図である。
【００１１】図１に示す様に、切断機のステージ７上に
載せられた基板１の切断しようとする個片基板１１のつ
りピン９にレーザービームをあてて基板１を切断し個片
基板１１に分割する。レーザービームを発するレーザー
切断機は光源であるレーザー光２を光軸調整用反射鏡
３，ビームエクスパンダ４，集光レンズ６等からなる光
学系により構成される。光源となるレーザー光２は、比
較的高い出力が必要となるためＣＯ2 レーザー等が使用
可能である。レーザー光２の出力は、使用される基板１
の厚みや材質により異なるが、ガラスエポキシ基板をＣ
Ｏ2 レーザーを用いて切断する場合、１５Ｗの出力にて
約２ｍｍ厚程度の厚みまでの基板１の切断が可能であ
る。基板１の厚みの違いによってレーザービームの基板
１上の走査スピードを変える必要が生じるが、そのスピ
ードは、例えば、１ｍｍ厚のガラスエポキシ基板では６
ｍｍ／Ｓ，１．６ｍｍ厚のガラスエポキシ基板では２ｍ
ｍ／Ｓ程度が適切なスピードとなる。
載せられた基板１の切断しようとする個片基板１１のつ
りピン９にレーザービームをあてて基板１を切断し個片
基板１１に分割する。レーザービームを発するレーザー
切断機は光源であるレーザー光２を光軸調整用反射鏡
３，ビームエクスパンダ４，集光レンズ６等からなる光
学系により構成される。光源となるレーザー光２は、比
較的高い出力が必要となるためＣＯ2 レーザー等が使用
可能である。レーザー光２の出力は、使用される基板１
の厚みや材質により異なるが、ガラスエポキシ基板をＣ
Ｏ2 レーザーを用いて切断する場合、１５Ｗの出力にて
約２ｍｍ厚程度の厚みまでの基板１の切断が可能であ
る。基板１の厚みの違いによってレーザービームの基板
１上の走査スピードを変える必要が生じるが、そのスピ
ードは、例えば、１ｍｍ厚のガラスエポキシ基板では６
ｍｍ／Ｓ，１．６ｍｍ厚のガラスエポキシ基板では２ｍ
ｍ／Ｓ程度が適切なスピードとなる。
【００１２】図２は図１の切断機により切断される個片
基板が編集された基板の平面図である。
基板が編集された基板の平面図である。
【００１３】図２に示す様に、複数の個片基板１１をフ
レーム８、あるいは、隣接する個片基板１１とつりピン
９により接続し、つりピン９の部分には、基板製造時に
必要となるめっき引き出し線等の導体パターンは含まな
い様にする。基板製造に必要たなるめっき引き出し線、
あるいは、特性確認用の導体パターンは、個片基板１１
の周囲の金型で打ち抜かれるスリット部に配置させてお
く。従って、レーザー切断箇所１０には導体パターンを
含まない様にしておくことが可能となり、前述したレー
ザービームによる切断方法を用いることにより、容易に
個片基板１１に分割することが可能となる。
レーム８、あるいは、隣接する個片基板１１とつりピン
９により接続し、つりピン９の部分には、基板製造時に
必要となるめっき引き出し線等の導体パターンは含まな
い様にする。基板製造に必要たなるめっき引き出し線、
あるいは、特性確認用の導体パターンは、個片基板１１
の周囲の金型で打ち抜かれるスリット部に配置させてお
く。従って、レーザー切断箇所１０には導体パターンを
含まない様にしておくことが可能となり、前述したレー
ザービームによる切断方法を用いることにより、容易に
個片基板１１に分割することが可能となる。
【００１４】
【発明の効果】以上説明した様に本発明は、個片基板を
編集した基板に導体パターンを含まないつりピンを設
け、このつりピンをレーザー光により、切断することに
より、次に列挙する効果が得られる。
編集した基板に導体パターンを含まないつりピンを設
け、このつりピンをレーザー光により、切断することに
より、次に列挙する効果が得られる。
【００１５】（１）従来金型で切断する場合に必要とな
っていたパッド金型押さえのためスペースが不要とな
り、基板ロスが無くなる。
っていたパッド金型押さえのためスペースが不要とな
り、基板ロスが無くなる。
【００１６】（２）金型で切断する場合には、装置の位
置精度、あるいは、金型の摩耗により個片基板に突起や
バリの発生する不具合いが生じ易かったが、レーザービ
ームを用いた場合、切断部が溶断された状態となるもの
の平坦に近い切断面が得られる。
置精度、あるいは、金型の摩耗により個片基板に突起や
バリの発生する不具合いが生じ易かったが、レーザービ
ームを用いた場合、切断部が溶断された状態となるもの
の平坦に近い切断面が得られる。
【００１７】（３）レーザービームを用いた切断機は位
置確認の機能を加えることが容易であり、０．１ｍｍ以
下の高い寸法精度を得ることが可能である。
置確認の機能を加えることが容易であり、０．１ｍｍ以
下の高い寸法精度を得ることが可能である。
【００１８】（４）つりピンには導体パターンを設けて
いないことから、電気的な不具合の発生する危険性は無
い。
いないことから、電気的な不具合の発生する危険性は無
い。
【００１９】（５）金型プレス切断、あるいは、Ｖ溝切
断の様に、切断時に機械的ストレスが加わることが無く
なり、機械的応力による製品の不具合の発生が無くな
る。
断の様に、切断時に機械的ストレスが加わることが無く
なり、機械的応力による製品の不具合の発生が無くな
る。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するレーザービーム切
断機の概略構成図である。
断機の概略構成図である。
【図２】図１の切断機により切断される個片基板が編集
された基板の平面図である。
された基板の平面図である。
【図３】従来の基板の切断方法の一例を説明する工程順
に示した金型プレスの断面図である。
に示した金型プレスの断面図である。
１ 基板 ２ レーザー光 ３ 光軸調整用反射鏡 ４ ビームエクスパンダ ５ 反射鏡 ６ 集光レンズ ７ ステージ ８ フレーム ９ つりピン １０ レーザー切断箇所 １１ 個片基板 １２ ポンチ １３ パッド １４ ダイ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/56 H05K 3/00
Claims (1)
- 【請求項１】 回路が形成されたガラスエポキシ基板と
フェノールコンポジット基板と変成ポリイミド基板を含
む有機基板の個片基板上に半導体素子とパッケージ部品
とチップ部品とを含む部品が搭載された混成集積回路装
置の製造方法において、前記個片基板が複数個編集され
た前記有機基板の周囲にフレームと、前記個片基板を前
記フレームと隣接する前記個片基板に連結する導体パタ
ーンを有しないつりピンとを設け、該つりピンをレーザ
ービームにて切断する工程を有することを特徴とする混
成集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29689491A JP2887992B2 (ja) | 1991-11-13 | 1991-11-13 | 混成集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29689491A JP2887992B2 (ja) | 1991-11-13 | 1991-11-13 | 混成集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235067A JPH05235067A (ja) | 1993-09-10 |
| JP2887992B2 true JP2887992B2 (ja) | 1999-05-10 |
Family
ID=17839544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29689491A Expired - Lifetime JP2887992B2 (ja) | 1991-11-13 | 1991-11-13 | 混成集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2887992B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4578899B2 (ja) * | 2004-08-30 | 2010-11-10 | オリンパス株式会社 | 被検体内導入装置の製造方法 |
| JP2013045962A (ja) * | 2011-08-25 | 2013-03-04 | Toshiba Corp | プリント基板 |
-
1991
- 1991-11-13 JP JP29689491A patent/JP2887992B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235067A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840180B2 (ja) | フレキシブルプリント配線板 | |
| US4851862A (en) | Led array printhead with tab bonded wiring | |
| US5027505A (en) | Method of producing electronic components | |
| US4899174A (en) | Method of making LED array printhead with tab bonded wiring | |
| US5067229A (en) | Cutting device for use in manufacturing electronic components | |
| US5281556A (en) | Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane | |
| JP2887992B2 (ja) | 混成集積回路装置の製造方法 | |
| JPS5974642A (ja) | 個別の集積回路からフイルムマウント形集積回路を製作するための方法および装置 | |
| US4527041A (en) | Method of forming a wiring pattern on a wiring board | |
| JP2739269B2 (ja) | 表示装置の製造方法 | |
| JPH0966493A (ja) | 一括分割切断機 | |
| US4882000A (en) | Method of manufacturing printed circuit boards | |
| JP2666778B2 (ja) | 電子装置用基板編集体およびその分割方法 | |
| JPH02247089A (ja) | リードフレーム | |
| JPS589360A (ja) | 混成集積回路の製造方法 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2538770B2 (ja) | プリント配線板の製造方法 | |
| KR100276275B1 (ko) | 인쇄회로기판 가공방법 | |
| JP3514961B2 (ja) | 割基板の識別方法およびその製造方法ならびに割基板 | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| JPH0745975Y2 (ja) | 多面取り基板 | |
| JP3116404B2 (ja) | プリント配線板の製造方法 | |
| JP2004014894A (ja) | 半導体部品用回路基板およびその製造方法 | |
| JPH02143552A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS60240200A (ja) | リ−ド端子***機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |