JP2883366B2 - アテネート回路 - Google Patents
アテネート回路Info
- Publication number
- JP2883366B2 JP2883366B2 JP23714989A JP23714989A JP2883366B2 JP 2883366 B2 JP2883366 B2 JP 2883366B2 JP 23714989 A JP23714989 A JP 23714989A JP 23714989 A JP23714989 A JP 23714989A JP 2883366 B2 JP2883366 B2 JP 2883366B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- emitter
- voltage
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はテレビジョン受像機又はビデオテープレコー
ダ等で用いられるリニア集積回路におけるアテネート回
路に関する。
ダ等で用いられるリニア集積回路におけるアテネート回
路に関する。
(従来の技術) 従来、リニア集積回路内で用いられるアテネート回路
は例えば第3図に示すような構成を有している。即ち、
トランジスタQ1による増幅回路を抵抗R2≦R1とすること
によってアテネート回路として使用した例である。しか
し、トランジスタQ1のエミッタ抵抗が変動するため、出
力信号の歪み及びリニアリティの劣化が目立つという欠
点があった。
は例えば第3図に示すような構成を有している。即ち、
トランジスタQ1による増幅回路を抵抗R2≦R1とすること
によってアテネート回路として使用した例である。しか
し、トランジスタQ1のエミッタ抵抗が変動するため、出
力信号の歪み及びリニアリティの劣化が目立つという欠
点があった。
第4図は従来のアテネート回路の他の例であるが、ト
ランジスタQ2、Q3から成り出力信号を抵抗R3、R4の分割
点から取り出すことによって、入力信号をアテネートし
ている。この例では入力信号Vinの振幅の上下に伴うト
ランジスタQ2のエミッタ抵抗の変動分をトランジスタQ3
のエミッタ抵抗の変動分で打ち消し、出力信号の歪み及
びリニアリティの劣化を減少させている。
ランジスタQ2、Q3から成り出力信号を抵抗R3、R4の分割
点から取り出すことによって、入力信号をアテネートし
ている。この例では入力信号Vinの振幅の上下に伴うト
ランジスタQ2のエミッタ抵抗の変動分をトランジスタQ3
のエミッタ抵抗の変動分で打ち消し、出力信号の歪み及
びリニアリティの劣化を減少させている。
ここで、上記第3、第4図に示した回路とも、入力信
号Vinとして直流電圧の保存が重要な場合、例えば入力
信号としてクランプされたビデオ信号が入力された場
合、入力側に対する出力側の直流電圧が大きく変動して
しまう不都合があった。この不都合を解消して入力直流
電圧を保持するためには、直流電圧レベルシフト回路を
付設しなければならないが、これにてもレベルシフト回
路にばらつきがあるため、入力直流電圧の保存を厳密に
行うことが困難であるという欠点があった。
号Vinとして直流電圧の保存が重要な場合、例えば入力
信号としてクランプされたビデオ信号が入力された場
合、入力側に対する出力側の直流電圧が大きく変動して
しまう不都合があった。この不都合を解消して入力直流
電圧を保持するためには、直流電圧レベルシフト回路を
付設しなければならないが、これにてもレベルシフト回
路にばらつきがあるため、入力直流電圧の保存を厳密に
行うことが困難であるという欠点があった。
第5図は入力信号の直流電圧の保存を考慮した従来の
アテネート回路例を示した図である。本例では、トラン
ジスタQ4のベースに第6図(A)に示すような入力信号
が印加されると、トランジスタQ4のエミッタを流れる前
記入力信号に対応する電流はトランジスタQ6のベース電
流となる。このベース電流に対応するトランジスタQ6の
エミッタ電流に対応する電流がトランジスタQ10のベー
ス電流となるため、結局、入力信号に対応する第6図
(B)に示すような出力信号がトランジスタQ10のエミ
ッタから出力される。ここで、トランジスタQ4の出力信
号として、シンクチップが2.0Vにクランプされた1Vppの
ビデオ信号が入力された場合、トランジスタQ5のベース
直流電圧としてVB4(クランプ回路使用されている2.0
V)が与えられ、図中、i1=i2及びi3=i5が成立する。
更に、トランジスタQ4〜Q10までのベース・エミッタ間
電圧VBEがほとんど等しいとすると、トランジスタQ10の
エミッタから出力される出力信号のシンクチップ電圧は
ほぼ2.0Vとなり、入力信号の直流電圧がかなり厳密に保
存される。
アテネート回路例を示した図である。本例では、トラン
ジスタQ4のベースに第6図(A)に示すような入力信号
が印加されると、トランジスタQ4のエミッタを流れる前
記入力信号に対応する電流はトランジスタQ6のベース電
流となる。このベース電流に対応するトランジスタQ6の
エミッタ電流に対応する電流がトランジスタQ10のベー
ス電流となるため、結局、入力信号に対応する第6図
(B)に示すような出力信号がトランジスタQ10のエミ
ッタから出力される。ここで、トランジスタQ4の出力信
号として、シンクチップが2.0Vにクランプされた1Vppの
ビデオ信号が入力された場合、トランジスタQ5のベース
直流電圧としてVB4(クランプ回路使用されている2.0
V)が与えられ、図中、i1=i2及びi3=i5が成立する。
更に、トランジスタQ4〜Q10までのベース・エミッタ間
電圧VBEがほとんど等しいとすると、トランジスタQ10の
エミッタから出力される出力信号のシンクチップ電圧は
ほぼ2.0Vとなり、入力信号の直流電圧がかなり厳密に保
存される。
しかし、第5図の回路では、トランジスタQ4、Q5のエ
ミッタ電流はトランジスタQ4のベースに入力された信号
レベルに応じて変動してしまうため、トランジスタQ6の
ベース端に生じる信号はリニアリティが劣化し、歪みが
生じるという欠点があった。例えば、R5=R6=10KΩ、i
1=i2=0.1(mA)とし、トランジスタQ6のベース電流を
無視すると、トランジスタQ4のベースに入力される信号
のシンクチップが2.0Vの時には、I4E=I5E(I4E,I5Eは
トランジスタQ4,Q5のエミッタ電流)となっているた
め、トランジスタQ6のベースは、2.0−V4BE=1.3(V)
となる。(V4BEはトランジスタQ4のベース・エミッタ間
電圧)。しかし、トランジスタQ4のベースに入力される
前記信号レベルが3.0Vに成った場合、トランジスタQ4の
エミッタからトランジスタQ5のエミッタに(3.0−2.0)
/(10KΩ+10KΩ)=50(μA)の電流が流れ込むた
め、I4E=0.15(mA)となる。このため、トランジスタQ
4のエミッタ抵抗はr4e=30/I4E=200(Ω)、トランジ
スタQ5のエミッタ抵抗はr5E=30/I5E=600(Ω)となる
ので、トランジスタQ6のベースに供給される信号のレベ
ル(p−p値)は(3.0−2.0)×(10+0.6)/(10+
0.6+10+0.2)=0.51(V)となり、本来0.5(V)に
なるべきところがエミッタ電流の変化により0.51(V)
に変動している。
ミッタ電流はトランジスタQ4のベースに入力された信号
レベルに応じて変動してしまうため、トランジスタQ6の
ベース端に生じる信号はリニアリティが劣化し、歪みが
生じるという欠点があった。例えば、R5=R6=10KΩ、i
1=i2=0.1(mA)とし、トランジスタQ6のベース電流を
無視すると、トランジスタQ4のベースに入力される信号
のシンクチップが2.0Vの時には、I4E=I5E(I4E,I5Eは
トランジスタQ4,Q5のエミッタ電流)となっているた
め、トランジスタQ6のベースは、2.0−V4BE=1.3(V)
となる。(V4BEはトランジスタQ4のベース・エミッタ間
電圧)。しかし、トランジスタQ4のベースに入力される
前記信号レベルが3.0Vに成った場合、トランジスタQ4の
エミッタからトランジスタQ5のエミッタに(3.0−2.0)
/(10KΩ+10KΩ)=50(μA)の電流が流れ込むた
め、I4E=0.15(mA)となる。このため、トランジスタQ
4のエミッタ抵抗はr4e=30/I4E=200(Ω)、トランジ
スタQ5のエミッタ抵抗はr5E=30/I5E=600(Ω)となる
ので、トランジスタQ6のベースに供給される信号のレベ
ル(p−p値)は(3.0−2.0)×(10+0.6)/(10+
0.6+10+0.2)=0.51(V)となり、本来0.5(V)に
なるべきところがエミッタ電流の変化により0.51(V)
に変動している。
即ち、入力信号レベルが大きく変動すればするほど、
トランジスタQ6のベースに現れるアテネート信号のリニ
アリティが劣化し歪みが増大する。この傾向は抵抗R5、
R6を小さくするほど、又は図中の電流i1、i2を小さくす
るほど顕著になる。逆に、エミッタリニアリティを良く
するためには、電流i1,i2を大きくするか又は抵抗R5,R
6を大きくするかのいずれかとなる。しかし、電流i1,i
2を大きくすることは回路の低消費電力化に反し、一
方、抵抗R5とR6を大きくすると、トランジスタQ6のベー
ス側容量により周波数特性が劣化してくるため、回路の
広帯域化を図ることが困難になるという欠点があった。
トランジスタQ6のベースに現れるアテネート信号のリニ
アリティが劣化し歪みが増大する。この傾向は抵抗R5、
R6を小さくするほど、又は図中の電流i1、i2を小さくす
るほど顕著になる。逆に、エミッタリニアリティを良く
するためには、電流i1,i2を大きくするか又は抵抗R5,R
6を大きくするかのいずれかとなる。しかし、電流i1,i
2を大きくすることは回路の低消費電力化に反し、一
方、抵抗R5とR6を大きくすると、トランジスタQ6のベー
ス側容量により周波数特性が劣化してくるため、回路の
広帯域化を図ることが困難になるという欠点があった。
(発明が解決しようとする課題) 上記の如く従来のリニア集積回路ないで用いられるア
テネート回路では、ビデオ信号等をアテネートする場合
に、入力信号のDC電圧が出力信号の直流電圧(DC電圧)
に対してずれてしまったり、ばらつきが生じる等の問題
があった。又入力信号のDC電圧が出力信号側で確保でき
る回路では、出力信号のリニアリティが劣化したり歪み
が増大するという欠点があった。
テネート回路では、ビデオ信号等をアテネートする場合
に、入力信号のDC電圧が出力信号の直流電圧(DC電圧)
に対してずれてしまったり、ばらつきが生じる等の問題
があった。又入力信号のDC電圧が出力信号側で確保でき
る回路では、出力信号のリニアリティが劣化したり歪み
が増大するという欠点があった。
そこで本発明は上記の欠点を除去するもので、入力信
号のDC電圧を出力側で正確に確保でき、且つ消費電力を
増大させることなく出力信号のリニアリティの劣化およ
び歪みの増大を防止した広帯域のアテネート回路を提供
することを目的としている。
号のDC電圧を出力側で正確に確保でき、且つ消費電力を
増大させることなく出力信号のリニアリティの劣化およ
び歪みの増大を防止した広帯域のアテネート回路を提供
することを目的としている。
(課題を解決するための手段) 本発明のアテネート回路は差動対を構成する第1、第
2のトランジスタと、これら第1、第2のトランジスタ
の共通エミッタに接続された第1の定電流源と、ベース
が前記第2のトランジスタのコレクタに接続されたエミ
ッタが第2のトランジスタのベースに接続された第3の
トランジスタと、前記第1及び第3のトランジスタのコ
レクタに動作電源を供給する電圧源と、前記第2のトラ
ンジスタのコレクタに接続された第2の定電流源と、前
記第2のトランジスタのベースに接続された第3の定電
流源とを具備した第1のボルテージフォロワ回路と、差
動対を構成する第4、第5のトランジスタと、これら第
4、第5のトランジスタの共通エミッタに接続された第
4の定電流源と、ベースが前記第5のトランジスタのコ
レクタに接続されエミッタが第5のトランジスタのベー
スに接続された第6のトランジスタと、前記第4及び第
6のトランジスタのコレクタに動作電源を供給する電圧
源と、前記第5のトランジスタのコレクタに接続された
第5の定電流源と、前記第5のトランジスタのベースに
接続された第6の定電流源とを具備した第2のボルテー
ジフォロワ回路と、前記第3のトランジスタのエミッタ
と前記第6のトランジスタのエミッタ間に直列接続され
た第1及び第2の抵抗と、ベースが前記第1及び第2の
抵抗の接続点に接続され、エミッタが出力端に接続され
たエミッタフォロワ構成の第7のトランジスタを具備し
た構成を有する。
2のトランジスタと、これら第1、第2のトランジスタ
の共通エミッタに接続された第1の定電流源と、ベース
が前記第2のトランジスタのコレクタに接続されたエミ
ッタが第2のトランジスタのベースに接続された第3の
トランジスタと、前記第1及び第3のトランジスタのコ
レクタに動作電源を供給する電圧源と、前記第2のトラ
ンジスタのコレクタに接続された第2の定電流源と、前
記第2のトランジスタのベースに接続された第3の定電
流源とを具備した第1のボルテージフォロワ回路と、差
動対を構成する第4、第5のトランジスタと、これら第
4、第5のトランジスタの共通エミッタに接続された第
4の定電流源と、ベースが前記第5のトランジスタのコ
レクタに接続されエミッタが第5のトランジスタのベー
スに接続された第6のトランジスタと、前記第4及び第
6のトランジスタのコレクタに動作電源を供給する電圧
源と、前記第5のトランジスタのコレクタに接続された
第5の定電流源と、前記第5のトランジスタのベースに
接続された第6の定電流源とを具備した第2のボルテー
ジフォロワ回路と、前記第3のトランジスタのエミッタ
と前記第6のトランジスタのエミッタ間に直列接続され
た第1及び第2の抵抗と、ベースが前記第1及び第2の
抵抗の接続点に接続され、エミッタが出力端に接続され
たエミッタフォロワ構成の第7のトランジスタを具備し
た構成を有する。
(作用) 本発明のアテネート回路において、第1のボルテージ
フォロワ回路は入力された信号と等しい出力信号を第
1、第2の抵抗から成る直列回路に出力する。第1、第
2の抵抗は前記出力信号をこれら抵抗の比でアテネート
してその接続点より前記アテネートした信号を第7のト
ランジスタのベースに出力する。第1のボルテージフォ
ロワ回路の入力段である第1のトランジスタのベース電
圧と等しい電圧が第2のボルテージフォロワ回路の入力
段である第4のトランジスタのベースに与えられれば、
第2のボルテージフォロワ回路は第1のトランジスタの
ベース電圧とほぼ等しいベース電圧を前記直流回路に出
力し、前記接続点の直流電圧は第1のボルテージフォロ
ワ回路の入力端に印加された直流電圧と等しくなる。
又、第3のトランジスタ及び第6のトランジスタには帰
還がかかっているため、その出力インピーダンスは低く
保持される。第7のトランジスタは前記抵抗の接続点の
直流電圧及び信号をエミッタフォロワにて出力する。
フォロワ回路は入力された信号と等しい出力信号を第
1、第2の抵抗から成る直列回路に出力する。第1、第
2の抵抗は前記出力信号をこれら抵抗の比でアテネート
してその接続点より前記アテネートした信号を第7のト
ランジスタのベースに出力する。第1のボルテージフォ
ロワ回路の入力段である第1のトランジスタのベース電
圧と等しい電圧が第2のボルテージフォロワ回路の入力
段である第4のトランジスタのベースに与えられれば、
第2のボルテージフォロワ回路は第1のトランジスタの
ベース電圧とほぼ等しいベース電圧を前記直流回路に出
力し、前記接続点の直流電圧は第1のボルテージフォロ
ワ回路の入力端に印加された直流電圧と等しくなる。
又、第3のトランジスタ及び第6のトランジスタには帰
還がかかっているため、その出力インピーダンスは低く
保持される。第7のトランジスタは前記抵抗の接続点の
直流電圧及び信号をエミッタフォロワにて出力する。
(実施例) 以下、本発明の一実施例を図面を参照して説明する。
第1図は本発明のアテネート回路の一実施例を示した回
路図である。差動対を構成するトランジスタQ11,Q12,及
びトランジスタQ15、更にトランジスタQ13及び抵抗R11
から成る第1の定電流源と、トランジスタQ14及びR13と
から成る第2の定電流源と、トランジスタQ16と抵抗R12
から成る第3の定電流源は、前段の帰還型ボルテージフ
ォロワ回路を構成している。差動対を構成するトランジ
スタQ17,Q18及びトランジスタQ19、更にトランジスタQ2
0及び抵抗R16から成る第4の定電流源と、トランジスタ
Q26及び抵抗R17から成る第5の定電流源と、トランジス
タQ21及び抵抗R18から成る第6の定電流源は、後段の帰
還型ボルテージフォロワ回路を構成している。これら前
段と後段のボルテージフォロワ回路の出力間は2本の抵
抗R14とR15により直列に接続され、抵抗R14、15の接続
点からアテネートされた信号が取り出され、この信号が
トランジスタQ22のベースに印加される。
第1図は本発明のアテネート回路の一実施例を示した回
路図である。差動対を構成するトランジスタQ11,Q12,及
びトランジスタQ15、更にトランジスタQ13及び抵抗R11
から成る第1の定電流源と、トランジスタQ14及びR13と
から成る第2の定電流源と、トランジスタQ16と抵抗R12
から成る第3の定電流源は、前段の帰還型ボルテージフ
ォロワ回路を構成している。差動対を構成するトランジ
スタQ17,Q18及びトランジスタQ19、更にトランジスタQ2
0及び抵抗R16から成る第4の定電流源と、トランジスタ
Q26及び抵抗R17から成る第5の定電流源と、トランジス
タQ21及び抵抗R18から成る第6の定電流源は、後段の帰
還型ボルテージフォロワ回路を構成している。これら前
段と後段のボルテージフォロワ回路の出力間は2本の抵
抗R14とR15により直列に接続され、抵抗R14、15の接続
点からアテネートされた信号が取り出され、この信号が
トランジスタQ22のベースに印加される。
ここで、トランジスタQ22〜Q28は前記アテネートされ
た信号のエミッタフォロワ出力段を構成し、トランジス
タQ28のエミッタから出力信号が取り出される。尚、ト
ランジスタQ23及び抵抗R19は第7の定電流源を、トラン
ジスタQ27及び抵抗R20は第8の定電流源を、トランジス
タQ29及び抵抗R21は第9の定電流源を構成している。
又、前記アテネート比はR15/(R14+R15)となる。
た信号のエミッタフォロワ出力段を構成し、トランジス
タQ28のエミッタから出力信号が取り出される。尚、ト
ランジスタQ23及び抵抗R19は第7の定電流源を、トラン
ジスタQ27及び抵抗R20は第8の定電流源を、トランジス
タQ29及び抵抗R21は第9の定電流源を構成している。
又、前記アテネート比はR15/(R14+R15)となる。
次に本実施例の動作について説明する。トランジスタ
Q11のベースに第2図(A)に示すようなシンクチップ2
V,レベルVp-pのビデオ信号が入力された場合、前段の帰
還型ボルテージフォロワ回路の出力であるトランジスタ
Q15のエミッタにはトランジスタQ11のベースに入力され
た前記ビデオ信号と等しい信号が現れる。これと同時に
後段のボルテージフォロワ回路の出力であるトランジス
タQ19のエミッタにはトランジスタQ17のベース電圧VB2
が生じる。ここで前記VB2として、トランジスタQ11のベ
ースに入力されたビデオ信号のシンクチップDC電圧(2.
0V)と等しい電圧が与えられれば、トランジスタQ28の
エミッタにはシンクチップ2.0Vでレベルが0.5Vp-p(R4
=R5=10KΩの時)のビデオ信号が得られる。尚、入力
信号がシンクチップクランプされていればそのクランプ
DC電圧を用いることにより容易にVB1=VB2が達成でき
る。
Q11のベースに第2図(A)に示すようなシンクチップ2
V,レベルVp-pのビデオ信号が入力された場合、前段の帰
還型ボルテージフォロワ回路の出力であるトランジスタ
Q15のエミッタにはトランジスタQ11のベースに入力され
た前記ビデオ信号と等しい信号が現れる。これと同時に
後段のボルテージフォロワ回路の出力であるトランジス
タQ19のエミッタにはトランジスタQ17のベース電圧VB2
が生じる。ここで前記VB2として、トランジスタQ11のベ
ースに入力されたビデオ信号のシンクチップDC電圧(2.
0V)と等しい電圧が与えられれば、トランジスタQ28の
エミッタにはシンクチップ2.0Vでレベルが0.5Vp-p(R4
=R5=10KΩの時)のビデオ信号が得られる。尚、入力
信号がシンクチップクランプされていればそのクランプ
DC電圧を用いることにより容易にVB1=VB2が達成でき
る。
この場合、抵抗R14と抵抗R15をドライブしているトラ
ンジスタQ15とQ19の出力インピーダンスはかなり減少し
ているため、トランジスタQ15とトランジスタQ19の出力
インピーダンスの変化によるビデオ信号のリニアリティ
が劣化しても、更に信号レベルの変化によりトランジス
タQ15,トランジスタQ19のエミッタ電流が変化して、ト
ランジスタQ15とトランジスタQ19のエミッタ電圧VBEが
変動しても、帰還型ボルテージフォロワ回路であるた
め、トランジスタQ15のエミッタ電圧およびトランジス
タQ19のエミッタ電圧は変動することがない。従って、
抵抗R14と抵抗R15の両端の電圧変化が減少することによ
りリニアリティの劣化も低減させることができる。
ンジスタQ15とQ19の出力インピーダンスはかなり減少し
ているため、トランジスタQ15とトランジスタQ19の出力
インピーダンスの変化によるビデオ信号のリニアリティ
が劣化しても、更に信号レベルの変化によりトランジス
タQ15,トランジスタQ19のエミッタ電流が変化して、ト
ランジスタQ15とトランジスタQ19のエミッタ電圧VBEが
変動しても、帰還型ボルテージフォロワ回路であるた
め、トランジスタQ15のエミッタ電圧およびトランジス
タQ19のエミッタ電圧は変動することがない。従って、
抵抗R14と抵抗R15の両端の電圧変化が減少することによ
りリニアリティの劣化も低減させることができる。
本実施例によれば、トランジスタQ11へ入力される入
力信号のDC電圧はトランジスタQ28から出力される出力
信号側で正確に確保することができる。又、前段、後段
のボルテージフォロワ回路の出力インピーダンスがかな
り小さいため、出力インピーダンスの変動による信号の
リニアリティの劣化及び歪みの増大を防止することがで
き、従って、各部の回路電流を小さくすることもでき
る。しかも、レベルアテネート用の直列抵抗R14、R15の
値も小さくすることができることから、アテネート回路
の周波数特性の劣化を防止でき、広帯域化を可能として
いる。又、上記実施例のアテネート回路の出力信号がシ
ンクチップが2.0Vにクランプされた他のビデオ信号(こ
れは前記アテネート回路に入力されているビデオ信号の
クランプ電圧に同じ)とスイッチされて次段のアンプ回
路へ入力されるような場合、出力DC電圧がずれるため、
上記アテネート回路の入力信号と出力信号のシンクチッ
プ電圧の等しいことが必要となり、このような場合に上
記アテネート回路を有効に利用することができる。
力信号のDC電圧はトランジスタQ28から出力される出力
信号側で正確に確保することができる。又、前段、後段
のボルテージフォロワ回路の出力インピーダンスがかな
り小さいため、出力インピーダンスの変動による信号の
リニアリティの劣化及び歪みの増大を防止することがで
き、従って、各部の回路電流を小さくすることもでき
る。しかも、レベルアテネート用の直列抵抗R14、R15の
値も小さくすることができることから、アテネート回路
の周波数特性の劣化を防止でき、広帯域化を可能として
いる。又、上記実施例のアテネート回路の出力信号がシ
ンクチップが2.0Vにクランプされた他のビデオ信号(こ
れは前記アテネート回路に入力されているビデオ信号の
クランプ電圧に同じ)とスイッチされて次段のアンプ回
路へ入力されるような場合、出力DC電圧がずれるため、
上記アテネート回路の入力信号と出力信号のシンクチッ
プ電圧の等しいことが必要となり、このような場合に上
記アテネート回路を有効に利用することができる。
以上詳述した如く本発明のアテネート回路によれば、
入力信号のDC電圧を出力側で正確に確保でき、且つ消費
電力を増大させることなく出力信号のリニアリティの劣
化および歪みの増大を防止することができると共に、広
帯域化を可能とする効果がある。
入力信号のDC電圧を出力側で正確に確保でき、且つ消費
電力を増大させることなく出力信号のリニアリティの劣
化および歪みの増大を防止することができると共に、広
帯域化を可能とする効果がある。
第1図は本発明のアテネート回路の一実施例を示した回
路図、第2図は第1図に示した回路の入力信号及び出力
信号例を示した図、第3図は従来のアテネート回路の一
例を示した回路図、第4図は従来のアテネートの他の例
を示した回路図、第5図は従来のアテネート回路の更に
他の例を示した回路図、第6図は第5図に示した回路の
入力信号及び出力信号例を示した図である。 Q11〜Q29…トランジスタ R11〜R21…抵抗
路図、第2図は第1図に示した回路の入力信号及び出力
信号例を示した図、第3図は従来のアテネート回路の一
例を示した回路図、第4図は従来のアテネートの他の例
を示した回路図、第5図は従来のアテネート回路の更に
他の例を示した回路図、第6図は第5図に示した回路の
入力信号及び出力信号例を示した図である。 Q11〜Q29…トランジスタ R11〜R21…抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03H 11/24,11/46 H03G 3/00
Claims (1)
- 【請求項1】差動対を構成する第1、第2のトランジス
タと、これら第1、第2のトランジスタの共通エミッタ
に接続された第1の定電流源と、ベースが前記第2のト
ランジスタのコレクタに接続されエミッタが第2のトラ
ンジスタのベースに接続された第3のトランジスタと、
前記第1及び第3のトランジスタのコレクタに動作電源
を供給する電圧源と、前記第2のトランジスタのコレク
タに接続された第2の定電流源と、前記第2のトランジ
スタのベースに接続された第3の定電流源とを具備した
第1のボルテージフォロワ回路と、 差動対を構成する第4、第5のトランジスタと、これら
第4、第5のトランジスタの共通エミッタに接続された
第4の定電流源と、ベースが前記第5のトランジスタの
コレクタに接続されエミッタが第5のトランジスタのベ
ースに接続された第6のトランジスタと、前記第4及び
第6のトランジスタのコレクタに動作電源を供給する電
圧源と、前記第5のトランジスタのコレクタに接続され
た第5の定電流源と、前記第5のトランジスタのベース
に接続された第6の定電流源とを具備した第2のボルテ
ージフォロワ回路と、 前記第3のトランジスタのエミッタと前記第6のトラン
ジスタのエミッタ間に直列接続された第1及び第2の抵
抗と、 ベースが前記第1及び第2の抵抗の接続点に接続された
エミッタフォロワ構成の第7のトランジスタと、 前記第1のトランジスタのベースに接続された信号入力
端と、 前記第7のトランジスタのエミッタに接続された出力端
と を具備したことを特徴とするアテネート回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23714989A JP2883366B2 (ja) | 1989-09-14 | 1989-09-14 | アテネート回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23714989A JP2883366B2 (ja) | 1989-09-14 | 1989-09-14 | アテネート回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03101408A JPH03101408A (ja) | 1991-04-26 |
JP2883366B2 true JP2883366B2 (ja) | 1999-04-19 |
Family
ID=17011131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23714989A Expired - Lifetime JP2883366B2 (ja) | 1989-09-14 | 1989-09-14 | アテネート回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2883366B2 (ja) |
-
1989
- 1989-09-14 JP JP23714989A patent/JP2883366B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03101408A (ja) | 1991-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4335360A (en) | Class AB push-pull amplifiers | |
US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
JPS6333727B2 (ja) | ||
JP2883366B2 (ja) | アテネート回路 | |
US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
JP3312911B2 (ja) | 結合回路 | |
US4504794A (en) | Integrable differential amplifier | |
JPH0454712A (ja) | 基準電圧源回路 | |
US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
US4001731A (en) | Device for optionally realizing two mutually complementary functions | |
JPH10163770A (ja) | 直流制御差動ベース電圧発生回路 | |
JP2504075B2 (ja) | トランジスタ増幅器 | |
JPH0527282B2 (ja) | ||
US4056783A (en) | Linear sound amplifier circuit | |
JPH05102755A (ja) | 差動増幅器 | |
CA1078930A (en) | Amplifier | |
JPS58178615A (ja) | Alc付録音増幅回路 | |
JP3068876B2 (ja) | 周波数調整回路 | |
JP2526478Y2 (ja) | 差動対スイッチ回路 | |
JPH0369210B2 (ja) | ||
JP3290264B2 (ja) | ガンマ補正回路 | |
JP3039174B2 (ja) | スイッチ回路 | |
JP2875364B2 (ja) | 利得制御回路 | |
SU1739475A1 (ru) | Усилитель мощности | |
JPH0515084B2 (ja) |