JP2881270B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JP2881270B2 JP2881270B2 JP3228302A JP22830291A JP2881270B2 JP 2881270 B2 JP2881270 B2 JP 2881270B2 JP 3228302 A JP3228302 A JP 3228302A JP 22830291 A JP22830291 A JP 22830291A JP 2881270 B2 JP2881270 B2 JP 2881270B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide resin
- film
- conductor
- conductive
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 88
- 239000009719 polyimide resin Substances 0.000 claims description 86
- 239000004020 conductor Substances 0.000 claims description 51
- 239000002243 precursor Substances 0.000 claims description 34
- 238000005498 polishing Methods 0.000 claims description 14
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 239000010408 film Substances 0.000 description 68
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 239000000758 substrate Substances 0.000 description 20
- 230000002265 prevention Effects 0.000 description 11
- 239000013522 chelant Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【産業上の利用分野】本発明は、ポリイミド樹脂の絶縁
膜およびCu製の導体柱を備えた多層配線板の製造方法
に関する。
膜およびCu製の導体柱を備えた多層配線板の製造方法
に関する。
【0001】
【従来の技術】多層配線板は、通常、セラミック基板や
Siウェーハの表面に形成されるもので、集積回路用パ
ッケージに使用される。特開平3−108798号公報
にポリイミド樹脂製の絶縁膜と導体膜よりなる積層体を
積層し、Cu製の導体柱を有する多層配線板を形成する
工程において、次の技術が開示されている。 イ)導体柱を備えたポリイミド樹脂の表面を研磨して、
前記ポリイミド樹脂の表面に前記導体柱を露出させる工
程。 ロ)研磨面にポリイミド樹脂の前駆体を塗布して、研磨
面にポリイミド樹脂膜を形成する工程。 ハ)導体柱の端部のポリイミド樹脂膜を除去して導体柱
導通穴を形成する工程.この技術は、ポリイミド樹脂を
研磨したのみでは研磨面が荒いため、研磨面の表面にポ
リイミド樹脂の薄い膜を塗布して、絶縁膜の表面を平滑
にする技術である。なおロ)の工程で形成される導体柱
導通穴は、導体柱の上部に形成される導体膜と、導体柱
とを電気的に接続するために設けられた穴である。
Siウェーハの表面に形成されるもので、集積回路用パ
ッケージに使用される。特開平3−108798号公報
にポリイミド樹脂製の絶縁膜と導体膜よりなる積層体を
積層し、Cu製の導体柱を有する多層配線板を形成する
工程において、次の技術が開示されている。 イ)導体柱を備えたポリイミド樹脂の表面を研磨して、
前記ポリイミド樹脂の表面に前記導体柱を露出させる工
程。 ロ)研磨面にポリイミド樹脂の前駆体を塗布して、研磨
面にポリイミド樹脂膜を形成する工程。 ハ)導体柱の端部のポリイミド樹脂膜を除去して導体柱
導通穴を形成する工程.この技術は、ポリイミド樹脂を
研磨したのみでは研磨面が荒いため、研磨面の表面にポ
リイミド樹脂の薄い膜を塗布して、絶縁膜の表面を平滑
にする技術である。なおロ)の工程で形成される導体柱
導通穴は、導体柱の上部に形成される導体膜と、導体柱
とを電気的に接続するために設けられた穴である。
【0002】
【発明が解決しようとする課題】絶縁膜としては、誘電
率の小さいポリイミド樹脂が適している。また、導体柱
としては、導電性に優れるとともに、加工性、コスト的
にもCuが適している。しかしながら、上記の技術の
ハ)に示すように、研磨面の表面にポリイミド樹脂の前
駆体を塗布すると、ポリイミド樹脂の前駆体とCuとが
反応して、導体柱の研磨面上にキレートが形成されてし
まう。このキレートは、抵抗値が比較的大きい。このた
め、上記に示した技術によって多層配線板を形成する
と、導体柱の接合部分に形成されたキレートによって、
導体柱を介して接続される導通経路の抵抗値が大きくな
ってしまう。本発明の目的は、ポリイミド樹脂の表面を
研磨してポリイミド樹脂の前駆体を塗布する工程を備え
ても、Cu製の導体柱の端部にキレートの形成を防ぐこ
とのできる多層配線板の製造方法の提供にある。
率の小さいポリイミド樹脂が適している。また、導体柱
としては、導電性に優れるとともに、加工性、コスト的
にもCuが適している。しかしながら、上記の技術の
ハ)に示すように、研磨面の表面にポリイミド樹脂の前
駆体を塗布すると、ポリイミド樹脂の前駆体とCuとが
反応して、導体柱の研磨面上にキレートが形成されてし
まう。このキレートは、抵抗値が比較的大きい。このた
め、上記に示した技術によって多層配線板を形成する
と、導体柱の接合部分に形成されたキレートによって、
導体柱を介して接続される導通経路の抵抗値が大きくな
ってしまう。本発明の目的は、ポリイミド樹脂の表面を
研磨してポリイミド樹脂の前駆体を塗布する工程を備え
ても、Cu製の導体柱の端部にキレートの形成を防ぐこ
とのできる多層配線板の製造方法の提供にある。
【0003】
【課題を解決するための手段】第1の手段の多層配線板
の製造方法は、ポリイミド樹脂の絶縁膜およびこの絶縁
膜に施された導電性の導体膜よりなる積層体を多数積層
し、前記絶縁膜を介して対向する2つの前記導体膜を主
としてCuからなる導体柱によって接続する構造を備え
る多層配線板の製造方法であって次の各工程を備える。 (a)前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 (b)研磨によって露出した前記導体柱の表面に、Cu
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 (c)研磨された前記絶縁層上に、前記反応防止膜が露
出した状態の導体柱導通穴を有するポリイミド樹脂膜を
形成する工程と、 (d)前記導体柱導通穴を介して、反応防止膜を取り除
く工程とを備えた多層配線板の製造方法。
の製造方法は、ポリイミド樹脂の絶縁膜およびこの絶縁
膜に施された導電性の導体膜よりなる積層体を多数積層
し、前記絶縁膜を介して対向する2つの前記導体膜を主
としてCuからなる導体柱によって接続する構造を備え
る多層配線板の製造方法であって次の各工程を備える。 (a)前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 (b)研磨によって露出した前記導体柱の表面に、Cu
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 (c)研磨された前記絶縁層上に、前記反応防止膜が露
出した状態の導体柱導通穴を有するポリイミド樹脂膜を
形成する工程と、 (d)前記導体柱導通穴を介して、反応防止膜を取り除
く工程とを備えた多層配線板の製造方法。
【0004】この第1の手段において、前記反応防止膜
が露出した状態のポリイミド樹脂膜を形成するには、ポ
リイミド樹脂の前駆体を塗布後に反応防止膜を露出さ
せ、その後ポリイミド樹脂の前駆体を熱硬化してポリイ
ミド樹脂膜を形成しても良いし、ポリイミド樹脂の前駆
体を塗布後にポリイミド樹脂の前駆体を硬化し、その後
反応防止膜を露出させても良い。次に、第2の手段の多
層配線板の製造方法は、第1の手段の多層配線板と同一
の構造で備える多層配線板の製造方法であって次の各工
程を備える。 (a)前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 (b)研磨によって露出した前記導体柱の表面に、Cu
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 (c)研磨された前記絶縁層上にポリイミド樹脂の前駆
体を塗布した後、導体柱貫通穴を形成して前記反応防止
膜を露出させる工程と、 (d)露出した前記反応防止膜を取り除いた後、前記ポ
リイミド樹脂の前駆体を熱硬化しポリイミド樹脂膜を形
成する工程とを備えた多層配線板の製造方法。ここでポ
リイミド樹脂の前駆体とは、熱硬化後にポリイミド樹脂
になるものであればよい。
が露出した状態のポリイミド樹脂膜を形成するには、ポ
リイミド樹脂の前駆体を塗布後に反応防止膜を露出さ
せ、その後ポリイミド樹脂の前駆体を熱硬化してポリイ
ミド樹脂膜を形成しても良いし、ポリイミド樹脂の前駆
体を塗布後にポリイミド樹脂の前駆体を硬化し、その後
反応防止膜を露出させても良い。次に、第2の手段の多
層配線板の製造方法は、第1の手段の多層配線板と同一
の構造で備える多層配線板の製造方法であって次の各工
程を備える。 (a)前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 (b)研磨によって露出した前記導体柱の表面に、Cu
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 (c)研磨された前記絶縁層上にポリイミド樹脂の前駆
体を塗布した後、導体柱貫通穴を形成して前記反応防止
膜を露出させる工程と、 (d)露出した前記反応防止膜を取り除いた後、前記ポ
リイミド樹脂の前駆体を熱硬化しポリイミド樹脂膜を形
成する工程とを備えた多層配線板の製造方法。ここでポ
リイミド樹脂の前駆体とは、熱硬化後にポリイミド樹脂
になるものであればよい。
【0005】
【作用】ポリイミド樹脂の研磨後に、導体柱の表面に反
応防止膜を形成したため、ポリイミド樹脂の前駆体が研
磨面に塗布されても、導体柱の表面にキレートが形成さ
れるのが防がれる。そして、反応防止膜は、ポリイミド
樹脂膜に形成された導体柱導通穴より取り除かれる。
応防止膜を形成したため、ポリイミド樹脂の前駆体が研
磨面に塗布されても、導体柱の表面にキレートが形成さ
れるのが防がれる。そして、反応防止膜は、ポリイミド
樹脂膜に形成された導体柱導通穴より取り除かれる。
【実施例】次に、本発明の多層配線板の製造方法を、図
に示す一実施例に基づき説明する。 (第1実施例の構成) 図1〜図18は第1実施例の多層配線板の製造工程を示
す説明図である。
に示す一実施例に基づき説明する。 (第1実施例の構成) 図1〜図18は第1実施例の多層配線板の製造工程を示
す説明図である。
【0006】本実施例の多層配線板は、集積回路用パッ
ケージに適用されたもので、セラミックス製の絶縁基板
1の表面に多層配線板が形成されている。なお、絶縁基
板1は、必要に応じて内部に電気的配線6を有し例えば
アルミナや窒化アルミニウム等を主原料として作成され
た複数のグリーンシートを積層して、加湿雰囲気の水素
炉中で、高温焼結して得られた積層基板である。多層配
線板の概略を簡単に説明する。多層配線板は、低誘電率
の絶縁材料であるボリイミド樹脂製の絶縁膜2と、導電
性の導体膜3とからなる積層体4を複数積層したもので
ある。(図1参照)。この多層配線板は、上下する積層
体4の導体膜3同士を接続するCu製の導体柱5を備え
る。この導体柱5は、導体膜3を電気的に接続して導通
経路を形成し、搭載される集積回路と、絶縁基板1に形
成された電気的配線6とを電気的に接続するものであ
る。多層配線板は、次の各工程によって、絶縁基板1の
表面に形成される。 (第1工程)まず、あらかじめ内部に電気的配線6を有
する絶縁基板1の表面を平滑に研磨する(図2)。
ケージに適用されたもので、セラミックス製の絶縁基板
1の表面に多層配線板が形成されている。なお、絶縁基
板1は、必要に応じて内部に電気的配線6を有し例えば
アルミナや窒化アルミニウム等を主原料として作成され
た複数のグリーンシートを積層して、加湿雰囲気の水素
炉中で、高温焼結して得られた積層基板である。多層配
線板の概略を簡単に説明する。多層配線板は、低誘電率
の絶縁材料であるボリイミド樹脂製の絶縁膜2と、導電
性の導体膜3とからなる積層体4を複数積層したもので
ある。(図1参照)。この多層配線板は、上下する積層
体4の導体膜3同士を接続するCu製の導体柱5を備え
る。この導体柱5は、導体膜3を電気的に接続して導通
経路を形成し、搭載される集積回路と、絶縁基板1に形
成された電気的配線6とを電気的に接続するものであ
る。多層配線板は、次の各工程によって、絶縁基板1の
表面に形成される。 (第1工程)まず、あらかじめ内部に電気的配線6を有
する絶縁基板1の表面を平滑に研磨する(図2)。
【0007】(第2工程)その絶縁基板1の表面に、下
層にTi(例えば1000Å)、上層にCu(例えば5
000Å)の2層からなる下地層7を、スパッタリング
により形成する(図2参照)。 (第3工程)下地層7の上に、フォトレジスト8を塗布
し、パターン感光を行った後、現像処理により、導体膜
3(図7参照)が形成される部分のみ、フォトレジスト
8を除去する(図3参照)。 (第4工程)第3工程でフォトレジスト8が除去された
部分に、電解メッキにより下層にCu(5μm)、上層
にNi(1μm)の2層からなる導電層9を形成する
(図4参照)。 (第5工程)導体柱5(図6参照)を形成するために、
フォトレジスト8を除去した後、フォトレジスト10を
塗布し、露光、現像工程を経て、図5に示すように、導
体柱5が形成される部分のみ、フォトレジスト10を除
去する。
層にTi(例えば1000Å)、上層にCu(例えば5
000Å)の2層からなる下地層7を、スパッタリング
により形成する(図2参照)。 (第3工程)下地層7の上に、フォトレジスト8を塗布
し、パターン感光を行った後、現像処理により、導体膜
3(図7参照)が形成される部分のみ、フォトレジスト
8を除去する(図3参照)。 (第4工程)第3工程でフォトレジスト8が除去された
部分に、電解メッキにより下層にCu(5μm)、上層
にNi(1μm)の2層からなる導電層9を形成する
(図4参照)。 (第5工程)導体柱5(図6参照)を形成するために、
フォトレジスト8を除去した後、フォトレジスト10を
塗布し、露光、現像工程を経て、図5に示すように、導
体柱5が形成される部分のみ、フォトレジスト10を除
去する。
【0008】(第6工程)第5工程でフォトレジスト1
0が除去された部分に、電解メッキにより、高さ約20
μm、径が約20〜200μmのCu主体の導体柱5を
形成する(図6参照)。 (第7工程)不要なフォトレジスト10を除去した後、
エッチング処理によって、不要な下地層7を除去する
(図7参照)。この工程によって、残された下地層7お
よび導電層9からなる導体膜3が形成される。 (第8工程)導体柱5を覆うよう、ポリイミド樹脂の前
駆体11aを塗布し(図8参照)、加熱硬化させてポリ
イミド樹脂11を形成する(図9参照)。 (第9工程)硬化したポリイミド樹脂11の表面を研磨
して、導体柱5の頭部を露出させる(図10参照)。 (第10工程)研磨されたポリイミド樹脂11の表面
に、TiやCrなど、反応防止膜12(図14参照)と
なる保護膜13をスパッタリングにより形成する (図11参照)。この反応防止膜12として用いられる
保護膜13の材料は、ポリイミド樹脂の前駆体と導体柱
5のCuとが反応してキレートを形成するのを阻止する
もので、エッチング処理などの加工技術によって容易に
取り除くことのできるものである。
0が除去された部分に、電解メッキにより、高さ約20
μm、径が約20〜200μmのCu主体の導体柱5を
形成する(図6参照)。 (第7工程)不要なフォトレジスト10を除去した後、
エッチング処理によって、不要な下地層7を除去する
(図7参照)。この工程によって、残された下地層7お
よび導電層9からなる導体膜3が形成される。 (第8工程)導体柱5を覆うよう、ポリイミド樹脂の前
駆体11aを塗布し(図8参照)、加熱硬化させてポリ
イミド樹脂11を形成する(図9参照)。 (第9工程)硬化したポリイミド樹脂11の表面を研磨
して、導体柱5の頭部を露出させる(図10参照)。 (第10工程)研磨されたポリイミド樹脂11の表面
に、TiやCrなど、反応防止膜12(図14参照)と
なる保護膜13をスパッタリングにより形成する (図11参照)。この反応防止膜12として用いられる
保護膜13の材料は、ポリイミド樹脂の前駆体と導体柱
5のCuとが反応してキレートを形成するのを阻止する
もので、エッチング処理などの加工技術によって容易に
取り除くことのできるものである。
【0009】(第11工程)保護膜13の表面に、薄く
フォトレジスト14を塗布する(図12参照)。 (第12工程)パターン感光、現像処理により反応防止
膜12が形成される部分を除いてフォトレジスト14を
除去し、エッチング処理によって不要な保護膜13を除
去し(図13参照)、さらにフォトレジスト14を除去
する(図14参照)。これによって、導体柱5の研磨面
に、反応防止膜12が形成される。 (第13工程)研磨されたポリイミド樹脂11の表面
に、ポリイミド樹脂の前駆体を薄く塗布し、約140℃
で30分間ソフトベイキングする(図15参照)。その
結果、塗布されたポリイミド樹脂の前駆体15が120
0cpの粘度を有する。ここでソフトベイキングとは、
ポリイミド樹脂の前駆体が溶解している溶媒の全部ない
し一部を除去することをいう。
フォトレジスト14を塗布する(図12参照)。 (第12工程)パターン感光、現像処理により反応防止
膜12が形成される部分を除いてフォトレジスト14を
除去し、エッチング処理によって不要な保護膜13を除
去し(図13参照)、さらにフォトレジスト14を除去
する(図14参照)。これによって、導体柱5の研磨面
に、反応防止膜12が形成される。 (第13工程)研磨されたポリイミド樹脂11の表面
に、ポリイミド樹脂の前駆体を薄く塗布し、約140℃
で30分間ソフトベイキングする(図15参照)。その
結果、塗布されたポリイミド樹脂の前駆体15が120
0cpの粘度を有する。ここでソフトベイキングとは、
ポリイミド樹脂の前駆体が溶解している溶媒の全部ない
し一部を除去することをいう。
【0010】(第14工程)ポリイミド樹脂の前駆体1
5の表面に、薄くフォトレジスト16を塗布する(図1
6参照)。 (第15工程)パターン感光、現像処理、ポリイミド樹
脂の前駆体のエッチング処理を行って導体柱導通穴17
を形成する(図17参照)。 (第16工程)フォトレジスト16を除去した後、ポリ
イミド樹脂の前駆体15を加熱硬化させる(図18参
照)。 (第17工程)エッチング処理を行って導体柱導通穴1
7を介して反応防止膜12を除去する(図1参照)。す
ると、研磨されたポリイミド樹脂11の表面に、厚さ例
えば2〜5μmのポリイミド樹脂膜15が形成され、研
磨によっても粗かったポリイミド樹脂11の表面に、表
面が平滑なポリイミド樹脂膜15が形成される。なお、
ポリイミド樹脂11とポリイミド樹脂膜15とにより、
1枚の積層体4における1枚の絶縁膜2が形成される。
その後、第2工程以降の工程を繰り返すことにより、絶
縁基板1の表面に積層体4が積層されて、多層配線板が
形成される。尚、第2工程においてTiの代わりにポリ
イミドとの密着性の良いCrを用いても良い。
5の表面に、薄くフォトレジスト16を塗布する(図1
6参照)。 (第15工程)パターン感光、現像処理、ポリイミド樹
脂の前駆体のエッチング処理を行って導体柱導通穴17
を形成する(図17参照)。 (第16工程)フォトレジスト16を除去した後、ポリ
イミド樹脂の前駆体15を加熱硬化させる(図18参
照)。 (第17工程)エッチング処理を行って導体柱導通穴1
7を介して反応防止膜12を除去する(図1参照)。す
ると、研磨されたポリイミド樹脂11の表面に、厚さ例
えば2〜5μmのポリイミド樹脂膜15が形成され、研
磨によっても粗かったポリイミド樹脂11の表面に、表
面が平滑なポリイミド樹脂膜15が形成される。なお、
ポリイミド樹脂11とポリイミド樹脂膜15とにより、
1枚の積層体4における1枚の絶縁膜2が形成される。
その後、第2工程以降の工程を繰り返すことにより、絶
縁基板1の表面に積層体4が積層されて、多層配線板が
形成される。尚、第2工程においてTiの代わりにポリ
イミドとの密着性の良いCrを用いても良い。
【0011】 (第2実施例の構成) 図1〜図17並びに図19は、第2実施例の多層配線板
の製造工程を示す説明図である。また、多層配線板は、
第1実施例の多層配線板の構造と同一である。その製造
工程は、(第1工程)から(第15工程)までは第1実
施例の製造工程と同一であり、(第16工程)より説明
する。(第16工程)エッチング処理を行って導体柱導
通穴17を介して反応防止膜12を除去する(図19参
照)。(第17工程)フォトレジスト16を除去した
後、ポリイミド樹脂の前駆体15を加熱硬化させる(図
1参照)その後、第2工程以降の工程を繰り返すことに
より、絶縁基板1の表面に積層体4が積層されて、多層
配線板が形成される。尚、第2工程においてTiの代わ
りにポリイミドとの密着性の良いCrを用いても良い。
の製造工程を示す説明図である。また、多層配線板は、
第1実施例の多層配線板の構造と同一である。その製造
工程は、(第1工程)から(第15工程)までは第1実
施例の製造工程と同一であり、(第16工程)より説明
する。(第16工程)エッチング処理を行って導体柱導
通穴17を介して反応防止膜12を除去する(図19参
照)。(第17工程)フォトレジスト16を除去した
後、ポリイミド樹脂の前駆体15を加熱硬化させる(図
1参照)その後、第2工程以降の工程を繰り返すことに
より、絶縁基板1の表面に積層体4が積層されて、多層
配線板が形成される。尚、第2工程においてTiの代わ
りにポリイミドとの密着性の良いCrを用いても良い。
【0012】 (実施例の効果) 研磨されたポリイミド樹脂11の表面に、表面が平滑な
ポリイミド樹脂膜15を形成することによって、ポリイ
ミド樹脂膜15の表面にスパッタリングで形成される下
地層7の密着強度を高めることができる。また、研磨し
て露出された導体柱5の研磨面に、反応防止膜12を形
成し、ポリイミド樹脂膜15を形成した後に反応防止膜
12を取り除いたため、導体柱5の端面にキレートが形
成されない。この結果、本実施例の多層配線板は、導体
柱5の接合部分にキレートが形成されないことによっ
て、導体柱5を介して接続される導通経路の抵抗値を小
さくすることができた。 (変形例) なお、絶縁基板を多層配線基板としても良い。具体的に
は、表面に金属膜の形成された複数のグリーンシートを
積層して、高温焼結して形成される。本実施例では、反
応防止膜を、防止膜のスパッタリング、およびフォトレ
ジストの露光、現像処理を用いて導体柱に形成した例を
示したが、電解メッキや、無電解メッキによって、反応
防止膜を導体柱に形成しても良い。また、実施例中に記
載した数値(厚みや、幅、径、高さなど)や材質は、一
例を示したものであって、これらの数値や材質に本発明
が限定されるものではない。
ポリイミド樹脂膜15を形成することによって、ポリイ
ミド樹脂膜15の表面にスパッタリングで形成される下
地層7の密着強度を高めることができる。また、研磨し
て露出された導体柱5の研磨面に、反応防止膜12を形
成し、ポリイミド樹脂膜15を形成した後に反応防止膜
12を取り除いたため、導体柱5の端面にキレートが形
成されない。この結果、本実施例の多層配線板は、導体
柱5の接合部分にキレートが形成されないことによっ
て、導体柱5を介して接続される導通経路の抵抗値を小
さくすることができた。 (変形例) なお、絶縁基板を多層配線基板としても良い。具体的に
は、表面に金属膜の形成された複数のグリーンシートを
積層して、高温焼結して形成される。本実施例では、反
応防止膜を、防止膜のスパッタリング、およびフォトレ
ジストの露光、現像処理を用いて導体柱に形成した例を
示したが、電解メッキや、無電解メッキによって、反応
防止膜を導体柱に形成しても良い。また、実施例中に記
載した数値(厚みや、幅、径、高さなど)や材質は、一
例を示したものであって、これらの数値や材質に本発明
が限定されるものではない。
【0013】
【発明の効果】本発明は、研磨面にポリイミド樹脂の前
駆体を塗布しても、導体柱の表面にキレートが形成され
ない。このため、本発明によって形成された多層配線板
は、導体柱の接合部分にキレートが形成されないことに
よって、導体柱を介して接続される導通経路の抵抗値を
小さくすることができる。
駆体を塗布しても、導体柱の表面にキレートが形成され
ない。このため、本発明によって形成された多層配線板
は、導体柱の接合部分にキレートが形成されないことに
よって、導体柱を介して接続される導通経路の抵抗値を
小さくすることができる。
【図1】絶縁基板上に、低誘電率の絶縁材料であるポリ
イミド樹脂製の絶縁膜2と、導電性の導体膜3とからな
る積層体4を積層した多層配線板を示す断面図である。
イミド樹脂製の絶縁膜2と、導電性の導体膜3とからな
る積層体4を積層した多層配線板を示す断面図である。
【図2】絶縁基板上に、スパッタリングによりTi及び
Cuを形成したことを示す断面図である。
Cuを形成したことを示す断面図である。
【図3】図2の絶縁基板上に導体膜3が形成される部分
のみ、フォトレジストを除去したことを示す断面図であ
る。
のみ、フォトレジストを除去したことを示す断面図であ
る。
【図4】図3の絶縁基板上にフォトレジストを除去され
た部分に、電解メッキにより導電層を形成したことを示
す断面図である。
た部分に、電解メッキにより導電層を形成したことを示
す断面図である。
【図5】図4の絶縁基板上に導体柱が形成される部分の
みフォトレジストを除去したことを示す断面図である。
みフォトレジストを除去したことを示す断面図である。
【図6】図5の絶縁基板上にフォトレジストを除去され
た部分に、電解メッキにより導電層を形成したことを示
す断面図である。
た部分に、電解メッキにより導電層を形成したことを示
す断面図である。
【図7】図6の絶縁基板上の不要なフォトレジスト及び
下地層を除去したことを示す断面図である。
下地層を除去したことを示す断面図である。
【図8】図7の絶縁基板上に導体柱を覆うように、ポリ
イミド樹脂の前駆体を塗布したことを示す断面図であ
る。
イミド樹脂の前駆体を塗布したことを示す断面図であ
る。
【図9】図8のポリイミド樹脂の前駆体を加熱硬化させ
てポリイミド樹脂を形成したことを示す断面図である。
てポリイミド樹脂を形成したことを示す断面図である。
【図10】図9の硬化したポリイミド樹脂11の表面を
研磨して、導体柱5の頭部を露出させたことを示す断面
図である。
研磨して、導体柱5の頭部を露出させたことを示す断面
図である。
【図11】図10の研磨されたポリイミド樹脂11の表
面に、反応防止膜12となる保護膜13をスパッタリン
グにより形成したことを示す断面図である。
面に、反応防止膜12となる保護膜13をスパッタリン
グにより形成したことを示す断面図である。
【図12】図11の保護膜の表面に薄くフォトレジスト
を塗布したことを示す断面図である。
を塗布したことを示す断面図である。
【図13】図12の不要な保護膜及びフォトレジストを
除去したことを示す断面図である。
除去したことを示す断面図である。
【図14】図13の不要なフォトレジストを除去したこ
とを示す断面図である。
とを示す断面図である。
【図15】図14の研磨されたポリイミド樹脂11の表
面に、ポリイミド樹脂の前駆体を薄く塗布したことを示
す断面図である。
面に、ポリイミド樹脂の前駆体を薄く塗布したことを示
す断面図である。
【図16】図15のポリイミド樹脂の前駆体15の表面
に、薄くフォトレジスト16を塗布したことを示す断面
図である。
に、薄くフォトレジスト16を塗布したことを示す断面
図である。
【図17】図16ポリイミド樹脂の前駆体のエッチング
処理を行って導体柱導通穴17を形成したことを示す断
面図である。
処理を行って導体柱導通穴17を形成したことを示す断
面図である。
【図18】図17のフォトレジストを除去した後、ポリ
イミド樹脂の前駆体15を加熱硬化させたことを示す断
面図である。
イミド樹脂の前駆体15を加熱硬化させたことを示す断
面図である。
【図19】図17の反応防止膜12を導体柱導通穴17
を介してエッチング処理を行って除去したことを示す断
面図である。
を介してエッチング処理を行って除去したことを示す断
面図である。
2 絶縁膜 3 導体膜 4 積層体 5 導体柱 6 電気的配線 11 ポリイミド樹脂 12 反応防止膜 15 ポリイミド樹脂膜 17 導体柱導通穴
Claims (3)
- 【請求項1】 ポリイミド樹脂の絶縁膜およびこの絶縁
膜に施された導電性の導体膜よりなる積層体を多数積層
し、前記絶縁膜を介して対向する2つの前記導体膜を主
としてCuからなる導体柱によって接続する多層配線板
の製造方法において、 (a)前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 (b)研磨によって露出した前記導体柱の表面に、Cu
とボリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 (c)研磨された前記絶縁層上に、前記反応防止膜が露
出した状態の導体柱導通穴を有するポリイミド樹脂膜を
形成する工程と、 (d)前記導体柱導通穴を介して、反応防止膜を取り除
く工程とを備えた多層配線板の製造方法。 - 【請求項2】 ポリイミド樹脂の絶縁膜およびこの絶縁
膜に施された導電性の導体膜よりなる積層体を多数積層
し、前記絶縁膜を介して対向する2つの前記導体膜を主
としてCuからなるの導体柱によって接続する多層配線
板の製造方法において、 (a)前記導体柱を備えたボリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 (b)研磨によって露出した前記導体柱の表面に、Cu
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 (c)研磨された前記絶縁層上にポリイミド樹脂の前駆
体を塗布した後、導体柱貫通穴を形成して前記反応防止
膜を露出させる工程と、 (d)露出した前記反応防止膜を取り除いた後、前記ポ
リイミド樹脂の前駆体を熱硬化しポリイミド樹脂膜を形
成する工程とを備えた多層配線板の製造方法。 - 【請求項3】 前記反応防止膜がTi,Crからなるこ
とを特徴とする請求項1または2に記載の多層配線板の
製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3228302A JP2881270B2 (ja) | 1990-08-28 | 1991-08-13 | 多層配線基板の製造方法 |
US07/751,326 US5196089A (en) | 1990-08-28 | 1991-08-28 | Multilayer ceramic substrate for mounting of semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22762790 | 1990-08-28 | ||
JP2-227627 | 1990-08-28 | ||
JP3228302A JP2881270B2 (ja) | 1990-08-28 | 1991-08-13 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0513960A JPH0513960A (ja) | 1993-01-22 |
JP2881270B2 true JP2881270B2 (ja) | 1999-04-12 |
Family
ID=26527787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3228302A Expired - Lifetime JP2881270B2 (ja) | 1990-08-28 | 1991-08-13 | 多層配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5196089A (ja) |
JP (1) | JP2881270B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5432999A (en) * | 1992-08-20 | 1995-07-18 | Capps; David F. | Integrated circuit lamination process |
EP0657932B1 (en) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Chip package assembly and method of production |
TW411741B (en) * | 1997-08-22 | 2000-11-11 | Siemens Ag | Method to produce a conductive transverse-connection between two wiring-areas on a substrate |
US6022485A (en) * | 1997-10-17 | 2000-02-08 | International Business Machines Corporation | Method for controlled removal of material from a solid surface |
US6184463B1 (en) * | 1998-04-13 | 2001-02-06 | Harris Corporation | Integrated circuit package for flip chip |
JPH11307938A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | コア基板、コア基板の製造方法及び多層プリント配線板 |
JPH11307937A (ja) * | 1998-04-18 | 1999-11-05 | Ibiden Co Ltd | コア基板、コア基板の製造方法及び多層プリント配線板 |
KR100536933B1 (ko) * | 2002-05-21 | 2005-12-14 | 가부시키가이샤 다이와 고교 | 층간 접속 구조 및 그 형성 방법 |
KR100889558B1 (ko) * | 2007-09-05 | 2009-03-23 | 주식회사 동부하이텍 | 반도체소자의 층간절연막 형성방법 |
JP2014078622A (ja) * | 2012-10-11 | 2014-05-01 | Hitachi Chemical Co Ltd | プリント配線板及びその製造方法並びに熱硬化性樹脂組成物 |
US9095084B2 (en) * | 2013-03-29 | 2015-07-28 | Kinsus Interconnect Technology Corp. | Stacked multilayer structure |
US9095085B2 (en) * | 2013-03-29 | 2015-07-28 | Kinsus Interconnect Technology Corp. | Method of manufacturing a stacked multilayer structure |
CN110942840A (zh) * | 2019-12-13 | 2020-03-31 | 新昌中国计量大学企业创新研究院有限公司 | 用于氮化铝衬底的无铅铜导体浆料 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55158697A (en) * | 1979-05-30 | 1980-12-10 | Nippon Electric Co | Multilayer wiring substrate |
JPS57193051A (en) * | 1981-05-25 | 1982-11-27 | Nec Corp | Multilayer circuit board |
JPS59198795A (ja) * | 1983-04-26 | 1984-11-10 | 日本電気株式会社 | 回路基板 |
US4622058A (en) * | 1984-06-22 | 1986-11-11 | International Business Machines Corporation | Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate |
JPS61248429A (ja) * | 1985-04-26 | 1986-11-05 | Hitachi Ltd | ウエハ自公転機構 |
JPS63104398A (ja) * | 1986-10-21 | 1988-05-09 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
US4970106A (en) * | 1989-06-02 | 1990-11-13 | International Business Machines Corporation | Thin film multilayer laminate interconnection board |
JPH03108798A (ja) * | 1989-09-22 | 1991-05-08 | Ngk Spark Plug Co Ltd | 多層配線基板およびその製造方法 |
-
1991
- 1991-08-13 JP JP3228302A patent/JP2881270B2/ja not_active Expired - Lifetime
- 1991-08-28 US US07/751,326 patent/US5196089A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5196089A (en) | 1993-03-23 |
JPH0513960A (ja) | 1993-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3112059B2 (ja) | 薄膜多層配線基板及びその製法 | |
TWI392410B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
US7635641B2 (en) | Integrated circuit support structures and their fabrication | |
EP0450381B1 (en) | Multilayer interconnection structure | |
JP2881270B2 (ja) | 多層配線基板の製造方法 | |
JPH06310870A (ja) | 配線基板構造及びその製造方法 | |
WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
JPS6317359B2 (ja) | ||
JPH04283987A (ja) | 電子回路装置とその製造方法 | |
JP4691763B2 (ja) | プリント配線板の製造方法 | |
JP3037662B2 (ja) | 多層配線基板およびその製造方法 | |
JP2000299404A (ja) | 多層配線基板及びその製造方法 | |
JP2001068856A (ja) | 絶縁樹脂シート及びその製造方法 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP7187821B2 (ja) | プリント配線板およびその製造方法 | |
JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
JP2000277913A (ja) | 多層配線基板及びその製造方法 | |
JP2973513B2 (ja) | 多層配線基板の製造方法 | |
JPS63274199A (ja) | 多層配線の形成方法 | |
JP2751678B2 (ja) | ポリイミド多層配線基板およびその製造方法 | |
JP2000269642A (ja) | 多層配線板とその製造方法 | |
JPH05144973A (ja) | ポリイミド多層配線基板およびその製造方法 | |
JP2619164B2 (ja) | プリント配線板の製造方法 | |
JP4274861B2 (ja) | 多層基板およびその製造方法 | |
TW560231B (en) | Fabrication method of circuit board |