JP2881270B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法

Info

Publication number
JP2881270B2
JP2881270B2 JP3228302A JP22830291A JP2881270B2 JP 2881270 B2 JP2881270 B2 JP 2881270B2 JP 3228302 A JP3228302 A JP 3228302A JP 22830291 A JP22830291 A JP 22830291A JP 2881270 B2 JP2881270 B2 JP 2881270B2
Authority
JP
Japan
Prior art keywords
polyimide resin
film
conductor
conductive
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3228302A
Other languages
English (en)
Other versions
JPH0513960A (ja
Inventor
俊克 高田
隆治 今井
六郎 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Tokushu Togyo KK
Original Assignee
Nippon Tokushu Togyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Tokushu Togyo KK filed Critical Nippon Tokushu Togyo KK
Priority to JP3228302A priority Critical patent/JP2881270B2/ja
Priority to US07/751,326 priority patent/US5196089A/en
Publication of JPH0513960A publication Critical patent/JPH0513960A/ja
Application granted granted Critical
Publication of JP2881270B2 publication Critical patent/JP2881270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【産業上の利用分野】本発明は、ポリイミド樹脂の絶縁
膜およびＣｕ製の導体柱を備えた多層配線板の製造方法
に関する。
【０００１】
【従来の技術】多層配線板は、通常、セラミック基板や
Ｓｉウェーハの表面に形成されるもので、集積回路用パ
ッケージに使用される。特開平３−１０８７９８号公報
にポリイミド樹脂製の絶縁膜と導体膜よりなる積層体を
積層し、Ｃｕ製の導体柱を有する多層配線板を形成する
工程において、次の技術が開示されている。 イ）導体柱を備えたポリイミド樹脂の表面を研磨して、
前記ポリイミド樹脂の表面に前記導体柱を露出させる工
程。 ロ）研磨面にポリイミド樹脂の前駆体を塗布して、研磨
面にポリイミド樹脂膜を形成する工程。 ハ）導体柱の端部のポリイミド樹脂膜を除去して導体柱
導通穴を形成する工程．この技術は、ポリイミド樹脂を
研磨したのみでは研磨面が荒いため、研磨面の表面にポ
リイミド樹脂の薄い膜を塗布して、絶縁膜の表面を平滑
にする技術である。なおロ）の工程で形成される導体柱
導通穴は、導体柱の上部に形成される導体膜と、導体柱
とを電気的に接続するために設けられた穴である。
【０００２】
【発明が解決しようとする課題】絶縁膜としては、誘電
率の小さいポリイミド樹脂が適している。また、導体柱
としては、導電性に優れるとともに、加工性、コスト的
にもＣｕが適している。しかしながら、上記の技術の
ハ）に示すように、研磨面の表面にポリイミド樹脂の前
駆体を塗布すると、ポリイミド樹脂の前駆体とＣｕとが
反応して、導体柱の研磨面上にキレートが形成されてし
まう。このキレートは、抵抗値が比較的大きい。このた
め、上記に示した技術によって多層配線板を形成する
と、導体柱の接合部分に形成されたキレートによって、
導体柱を介して接続される導通経路の抵抗値が大きくな
ってしまう。本発明の目的は、ポリイミド樹脂の表面を
研磨してポリイミド樹脂の前駆体を塗布する工程を備え
ても、Ｃｕ製の導体柱の端部にキレートの形成を防ぐこ
とのできる多層配線板の製造方法の提供にある。
【０００３】
【課題を解決するための手段】第１の手段の多層配線板
の製造方法は、ポリイミド樹脂の絶縁膜およびこの絶縁
膜に施された導電性の導体膜よりなる積層体を多数積層
し、前記絶縁膜を介して対向する２つの前記導体膜を主
としてＣｕからなる導体柱によって接続する構造を備え
る多層配線板の製造方法であって次の各工程を備える。 （ａ）前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 （ｂ）研磨によって露出した前記導体柱の表面に、Ｃｕ
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 （ｃ）研磨された前記絶縁層上に、前記反応防止膜が露
出した状態の導体柱導通穴を有するポリイミド樹脂膜を
形成する工程と、 （ｄ）前記導体柱導通穴を介して、反応防止膜を取り除
く工程とを備えた多層配線板の製造方法。
【０００４】この第１の手段において、前記反応防止膜
が露出した状態のポリイミド樹脂膜を形成するには、ポ
リイミド樹脂の前駆体を塗布後に反応防止膜を露出さ
せ、その後ポリイミド樹脂の前駆体を熱硬化してポリイ
ミド樹脂膜を形成しても良いし、ポリイミド樹脂の前駆
体を塗布後にポリイミド樹脂の前駆体を硬化し、その後
反応防止膜を露出させても良い。次に、第２の手段の多
層配線板の製造方法は、第１の手段の多層配線板と同一
の構造で備える多層配線板の製造方法であって次の各工
程を備える。 （ａ）前記導体柱を備えたポリイミド樹脂の表面を研磨
して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
せる工程と、 （ｂ）研磨によって露出した前記導体柱の表面に、Ｃｕ
とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
形成する工程と、 （ｃ）研磨された前記絶縁層上にポリイミド樹脂の前駆
体を塗布した後、導体柱貫通穴を形成して前記反応防止
膜を露出させる工程と、 （ｄ）露出した前記反応防止膜を取り除いた後、前記ポ
リイミド樹脂の前駆体を熱硬化しポリイミド樹脂膜を形
成する工程とを備えた多層配線板の製造方法。ここでポ
リイミド樹脂の前駆体とは、熱硬化後にポリイミド樹脂
になるものであればよい。
【０００５】
【作用】ポリイミド樹脂の研磨後に、導体柱の表面に反
応防止膜を形成したため、ポリイミド樹脂の前駆体が研
磨面に塗布されても、導体柱の表面にキレートが形成さ
れるのが防がれる。そして、反応防止膜は、ポリイミド
樹脂膜に形成された導体柱導通穴より取り除かれる。
【実施例】次に、本発明の多層配線板の製造方法を、図
に示す一実施例に基づき説明する。 （第１実施例の構成） 図１〜図１８は第１実施例の多層配線板の製造工程を示
す説明図である。
【０００６】本実施例の多層配線板は、集積回路用パッ
ケージに適用されたもので、セラミックス製の絶縁基板
１の表面に多層配線板が形成されている。なお、絶縁基
板１は、必要に応じて内部に電気的配線６を有し例えば
アルミナや窒化アルミニウム等を主原料として作成され
た複数のグリーンシートを積層して、加湿雰囲気の水素
炉中で、高温焼結して得られた積層基板である。多層配
線板の概略を簡単に説明する。多層配線板は、低誘電率
の絶縁材料であるボリイミド樹脂製の絶縁膜２と、導電
性の導体膜３とからなる積層体４を複数積層したもので
ある。（図１参照）。この多層配線板は、上下する積層
体４の導体膜３同士を接続するＣｕ製の導体柱５を備え
る。この導体柱５は、導体膜３を電気的に接続して導通
経路を形成し、搭載される集積回路と、絶縁基板１に形
成された電気的配線６とを電気的に接続するものであ
る。多層配線板は、次の各工程によって、絶縁基板１の
表面に形成される。 （第１工程）まず、あらかじめ内部に電気的配線６を有
する絶縁基板１の表面を平滑に研磨する（図２）。
【０００７】（第２工程）その絶縁基板１の表面に、下
層にＴｉ（例えば１０００Å）、上層にＣｕ（例えば５
０００Å）の２層からなる下地層７を、スパッタリング
により形成する（図２参照）。 （第３工程）下地層７の上に、フォトレジスト８を塗布
し、パターン感光を行った後、現像処理により、導体膜
３（図７参照）が形成される部分のみ、フォトレジスト
８を除去する（図３参照）。 （第４工程）第３工程でフォトレジスト８が除去された
部分に、電解メッキにより下層にＣｕ（５μｍ）、上層
にＮｉ（１μｍ）の２層からなる導電層９を形成する
（図４参照）。 （第５工程）導体柱５（図６参照）を形成するために、
フォトレジスト８を除去した後、フォトレジスト１０を
塗布し、露光、現像工程を経て、図５に示すように、導
体柱５が形成される部分のみ、フォトレジスト１０を除
去する。
【０００８】（第６工程）第５工程でフォトレジスト１
０が除去された部分に、電解メッキにより、高さ約２０
μｍ、径が約２０〜２００μｍのＣｕ主体の導体柱５を
形成する（図６参照）。 （第７工程）不要なフォトレジスト１０を除去した後、
エッチング処理によって、不要な下地層７を除去する
（図７参照）。この工程によって、残された下地層７お
よび導電層９からなる導体膜３が形成される。 （第８工程）導体柱５を覆うよう、ポリイミド樹脂の前
駆体１１ａを塗布し（図８参照）、加熱硬化させてポリ
イミド樹脂１１を形成する（図９参照）。 （第９工程）硬化したポリイミド樹脂１１の表面を研磨
して、導体柱５の頭部を露出させる（図１０参照）。 （第１０工程）研磨されたポリイミド樹脂１１の表面
に、ＴｉやＣｒなど、反応防止膜１２（図１４参照）と
なる保護膜１３をスパッタリングにより形成する （図１１参照）。この反応防止膜１２として用いられる
保護膜１３の材料は、ポリイミド樹脂の前駆体と導体柱
５のＣｕとが反応してキレートを形成するのを阻止する
もので、エッチング処理などの加工技術によって容易に
取り除くことのできるものである。
【０００９】（第１１工程）保護膜１３の表面に、薄く
フォトレジスト１４を塗布する（図１２参照）。 （第１２工程）パターン感光、現像処理により反応防止
膜１２が形成される部分を除いてフォトレジスト１４を
除去し、エッチング処理によって不要な保護膜１３を除
去し（図１３参照）、さらにフォトレジスト１４を除去
する（図１４参照）。これによって、導体柱５の研磨面
に、反応防止膜１２が形成される。 （第１３工程）研磨されたポリイミド樹脂１１の表面
に、ポリイミド樹脂の前駆体を薄く塗布し、約１４０℃
で３０分間ソフトベイキングする（図１５参照）。その
結果、塗布されたポリイミド樹脂の前駆体１５が１２０
０ｃｐの粘度を有する。ここでソフトベイキングとは、
ポリイミド樹脂の前駆体が溶解している溶媒の全部ない
し一部を除去することをいう。
【００１０】（第１４工程）ポリイミド樹脂の前駆体１
５の表面に、薄くフォトレジスト１６を塗布する（図１
６参照）。 （第１５工程）パターン感光、現像処理、ポリイミド樹
脂の前駆体のエッチング処理を行って導体柱導通穴１７
を形成する（図１７参照）。 （第１６工程）フォトレジスト１６を除去した後、ポリ
イミド樹脂の前駆体１５を加熱硬化させる（図１８参
照）。 （第１７工程）エッチング処理を行って導体柱導通穴１
７を介して反応防止膜１２を除去する（図１参照）。す
ると、研磨されたポリイミド樹脂１１の表面に、厚さ例
えば２〜５μｍのポリイミド樹脂膜１５が形成され、研
磨によっても粗かったポリイミド樹脂１１の表面に、表
面が平滑なポリイミド樹脂膜１５が形成される。なお、
ポリイミド樹脂１１とポリイミド樹脂膜１５とにより、
１枚の積層体４における１枚の絶縁膜２が形成される。
その後、第２工程以降の工程を繰り返すことにより、絶
縁基板１の表面に積層体４が積層されて、多層配線板が
形成される。尚、第２工程においてＴｉの代わりにポリ
イミドとの密着性の良いＣｒを用いても良い。
【００１１】 （第２実施例の構成） 図１〜図１７並びに図１９は、第２実施例の多層配線板
の製造工程を示す説明図である。また、多層配線板は、
第１実施例の多層配線板の構造と同一である。その製造
工程は、（第１工程）から（第１５工程）までは第１実
施例の製造工程と同一であり、（第１６工程）より説明
する。（第１６工程）エッチング処理を行って導体柱導
通穴１７を介して反応防止膜１２を除去する（図１９参
照）。（第１７工程）フォトレジスト１６を除去した
後、ポリイミド樹脂の前駆体１５を加熱硬化させる（図
１参照）その後、第２工程以降の工程を繰り返すことに
より、絶縁基板１の表面に積層体４が積層されて、多層
配線板が形成される。尚、第２工程においてＴｉの代わ
りにポリイミドとの密着性の良いＣｒを用いても良い。
【００１２】 （実施例の効果） 研磨されたポリイミド樹脂１１の表面に、表面が平滑な
ポリイミド樹脂膜１５を形成することによって、ポリイ
ミド樹脂膜１５の表面にスパッタリングで形成される下
地層７の密着強度を高めることができる。また、研磨し
て露出された導体柱５の研磨面に、反応防止膜１２を形
成し、ポリイミド樹脂膜１５を形成した後に反応防止膜
１２を取り除いたため、導体柱５の端面にキレートが形
成されない。この結果、本実施例の多層配線板は、導体
柱５の接合部分にキレートが形成されないことによっ
て、導体柱５を介して接続される導通経路の抵抗値を小
さくすることができた。 （変形例） なお、絶縁基板を多層配線基板としても良い。具体的に
は、表面に金属膜の形成された複数のグリーンシートを
積層して、高温焼結して形成される。本実施例では、反
応防止膜を、防止膜のスパッタリング、およびフォトレ
ジストの露光、現像処理を用いて導体柱に形成した例を
示したが、電解メッキや、無電解メッキによって、反応
防止膜を導体柱に形成しても良い。また、実施例中に記
載した数値（厚みや、幅、径、高さなど）や材質は、一
例を示したものであって、これらの数値や材質に本発明
が限定されるものではない。
【００１３】
【発明の効果】本発明は、研磨面にポリイミド樹脂の前
駆体を塗布しても、導体柱の表面にキレートが形成され
ない。このため、本発明によって形成された多層配線板
は、導体柱の接合部分にキレートが形成されないことに
よって、導体柱を介して接続される導通経路の抵抗値を
小さくすることができる。
【図面の簡単な説明】
【図１】絶縁基板上に、低誘電率の絶縁材料であるポリ
イミド樹脂製の絶縁膜２と、導電性の導体膜３とからな
る積層体４を積層した多層配線板を示す断面図である。
【図２】絶縁基板上に、スパッタリングによりＴｉ及び
Ｃｕを形成したことを示す断面図である。
【図３】図２の絶縁基板上に導体膜３が形成される部分
のみ、フォトレジストを除去したことを示す断面図であ
る。
【図４】図３の絶縁基板上にフォトレジストを除去され
た部分に、電解メッキにより導電層を形成したことを示
す断面図である。
【図５】図４の絶縁基板上に導体柱が形成される部分の
みフォトレジストを除去したことを示す断面図である。
【図６】図５の絶縁基板上にフォトレジストを除去され
た部分に、電解メッキにより導電層を形成したことを示
す断面図である。
【図７】図６の絶縁基板上の不要なフォトレジスト及び
下地層を除去したことを示す断面図である。
【図８】図７の絶縁基板上に導体柱を覆うように、ポリ
イミド樹脂の前駆体を塗布したことを示す断面図であ
る。
【図９】図８のポリイミド樹脂の前駆体を加熱硬化させ
てポリイミド樹脂を形成したことを示す断面図である。
【図１０】図９の硬化したポリイミド樹脂１１の表面を
研磨して、導体柱５の頭部を露出させたことを示す断面
図である。
【図１１】図１０の研磨されたポリイミド樹脂１１の表
面に、反応防止膜１２となる保護膜１３をスパッタリン
グにより形成したことを示す断面図である。
【図１２】図１１の保護膜の表面に薄くフォトレジスト
を塗布したことを示す断面図である。
【図１３】図１２の不要な保護膜及びフォトレジストを
除去したことを示す断面図である。
【図１４】図１３の不要なフォトレジストを除去したこ
とを示す断面図である。
【図１５】図１４の研磨されたポリイミド樹脂１１の表
面に、ポリイミド樹脂の前駆体を薄く塗布したことを示
す断面図である。
【図１６】図１５のポリイミド樹脂の前駆体１５の表面
に、薄くフォトレジスト１６を塗布したことを示す断面
図である。
【図１７】図１６ポリイミド樹脂の前駆体のエッチング
処理を行って導体柱導通穴１７を形成したことを示す断
面図である。
【図１８】図１７のフォトレジストを除去した後、ポリ
イミド樹脂の前駆体１５を加熱硬化させたことを示す断
面図である。
【図１９】図１７の反応防止膜１２を導体柱導通穴１７
を介してエッチング処理を行って除去したことを示す断
面図である。
【符号の説明】
２ 絶縁膜 ３ 導体膜 ４ 積層体 ５ 導体柱 ６ 電気的配線 １１ ポリイミド樹脂 １２ 反応防止膜 １５ ポリイミド樹脂膜 １７ 導体柱導通穴

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 ポリイミド樹脂の絶縁膜およびこの絶縁
    膜に施された導電性の導体膜よりなる積層体を多数積層
    し、前記絶縁膜を介して対向する２つの前記導体膜を主
    としてＣｕからなる導体柱によって接続する多層配線板
    の製造方法において、 （ａ）前記導体柱を備えたポリイミド樹脂の表面を研磨
    して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
    せる工程と、 （ｂ）研磨によって露出した前記導体柱の表面に、Ｃｕ
    とボリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
    形成する工程と、 （ｃ）研磨された前記絶縁層上に、前記反応防止膜が露
    出した状態の導体柱導通穴を有するポリイミド樹脂膜を
    形成する工程と、 （ｄ）前記導体柱導通穴を介して、反応防止膜を取り除
    く工程とを備えた多層配線板の製造方法。
  2. 【請求項２】 ポリイミド樹脂の絶縁膜およびこの絶縁
    膜に施された導電性の導体膜よりなる積層体を多数積層
    し、前記絶縁膜を介して対向する２つの前記導体膜を主
    としてＣｕからなるの導体柱によって接続する多層配線
    板の製造方法において、 （ａ）前記導体柱を備えたボリイミド樹脂の表面を研磨
    して、前記ポリイミド樹脂の表面に前記導体柱を露出さ
    せる工程と、 （ｂ）研磨によって露出した前記導体柱の表面に、Ｃｕ
    とポリイミド樹脂の前駆体との反応を防ぐ反応防止膜を
    形成する工程と、 （ｃ）研磨された前記絶縁層上にポリイミド樹脂の前駆
    体を塗布した後、導体柱貫通穴を形成して前記反応防止
    膜を露出させる工程と、 （ｄ）露出した前記反応防止膜を取り除いた後、前記ポ
    リイミド樹脂の前駆体を熱硬化しポリイミド樹脂膜を形
    成する工程とを備えた多層配線板の製造方法。
  3. 【請求項３】 前記反応防止膜がＴｉ，Ｃｒからなるこ
    とを特徴とする請求項１または２に記載の多層配線板の
    製造方法。
JP3228302A 1990-08-28 1991-08-13 多層配線基板の製造方法 Expired - Lifetime JP2881270B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3228302A JP2881270B2 (ja) 1990-08-28 1991-08-13 多層配線基板の製造方法
US07/751,326 US5196089A (en) 1990-08-28 1991-08-28 Multilayer ceramic substrate for mounting of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22762790 1990-08-28
JP2-227627 1990-08-28
JP3228302A JP2881270B2 (ja) 1990-08-28 1991-08-13 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0513960A JPH0513960A (ja) 1993-01-22
JP2881270B2 true JP2881270B2 (ja) 1999-04-12

Family

ID=26527787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3228302A Expired - Lifetime JP2881270B2 (ja) 1990-08-28 1991-08-13 多層配線基板の製造方法

Country Status (2)

Country Link
US (1) US5196089A (ja)
JP (1) JP2881270B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
EP0657932B1 (en) * 1993-12-13 2001-09-05 Matsushita Electric Industrial Co., Ltd. Chip package assembly and method of production
TW411741B (en) * 1997-08-22 2000-11-11 Siemens Ag Method to produce a conductive transverse-connection between two wiring-areas on a substrate
US6022485A (en) * 1997-10-17 2000-02-08 International Business Machines Corporation Method for controlled removal of material from a solid surface
US6184463B1 (en) * 1998-04-13 2001-02-06 Harris Corporation Integrated circuit package for flip chip
JPH11307938A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
JPH11307937A (ja) * 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
KR100536933B1 (ko) * 2002-05-21 2005-12-14 가부시키가이샤 다이와 고교 층간 접속 구조 및 그 형성 방법
KR100889558B1 (ko) * 2007-09-05 2009-03-23 주식회사 동부하이텍 반도체소자의 층간절연막 형성방법
JP2014078622A (ja) * 2012-10-11 2014-05-01 Hitachi Chemical Co Ltd プリント配線板及びその製造方法並びに熱硬化性樹脂組成物
US9095084B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Stacked multilayer structure
US9095085B2 (en) * 2013-03-29 2015-07-28 Kinsus Interconnect Technology Corp. Method of manufacturing a stacked multilayer structure
CN110942840A (zh) * 2019-12-13 2020-03-31 新昌中国计量大学企业创新研究院有限公司 用于氮化铝衬底的无铅铜导体浆料

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55158697A (en) * 1979-05-30 1980-12-10 Nippon Electric Co Multilayer wiring substrate
JPS57193051A (en) * 1981-05-25 1982-11-27 Nec Corp Multilayer circuit board
JPS59198795A (ja) * 1983-04-26 1984-11-10 日本電気株式会社 回路基板
US4622058A (en) * 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
JPS61248429A (ja) * 1985-04-26 1986-11-05 Hitachi Ltd ウエハ自公転機構
JPS63104398A (ja) * 1986-10-21 1988-05-09 日本特殊陶業株式会社 多層配線基板の製造方法
US4970106A (en) * 1989-06-02 1990-11-13 International Business Machines Corporation Thin film multilayer laminate interconnection board
JPH03108798A (ja) * 1989-09-22 1991-05-08 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
US5196089A (en) 1993-03-23
JPH0513960A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
US7635641B2 (en) Integrated circuit support structures and their fabrication
EP0450381B1 (en) Multilayer interconnection structure
JP2881270B2 (ja) 多層配線基板の製造方法
JPH06310870A (ja) 配線基板構造及びその製造方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JPS6317359B2 (ja)
JPH04283987A (ja) 電子回路装置とその製造方法
JP4691763B2 (ja) プリント配線板の製造方法
JP3037662B2 (ja) 多層配線基板およびその製造方法
JP2000299404A (ja) 多層配線基板及びその製造方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
JP7187821B2 (ja) プリント配線板およびその製造方法
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP2000277913A (ja) 多層配線基板及びその製造方法
JP2973513B2 (ja) 多層配線基板の製造方法
JPS63274199A (ja) 多層配線の形成方法
JP2751678B2 (ja) ポリイミド多層配線基板およびその製造方法
JP2000269642A (ja) 多層配線板とその製造方法
JPH05144973A (ja) ポリイミド多層配線基板およびその製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JP4274861B2 (ja) 多層基板およびその製造方法
TW560231B (en) Fabrication method of circuit board