JP2880012B2

JP2880012B2 - ディジタルコンバーゼンス装置

Info

Publication number: JP2880012B2
Application number: JP3346063A
Authority: JP
Inventors: 仁志中原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-12-27
Filing date: 1991-12-27
Publication date: 1999-04-05
Anticipated expiration: 2014-04-05
Also published as: JPH05183917A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ブラウン管方式のカラ
ー受像幾の色ずれを補正するディジタルコンバーゼンス
装置に関するものである。

【０００２】

【従来の技術】図１４はマルチスキャン方式の３管式ビ
デオプロジェクターにおけるディジタルコンバーゼンス
装置の一構成例を示し、図において、１は補正データの
入力端子、２はメモリに補正データを書き込むためのア
ドレス入力端子、３はコンバーゼンス補正データを記憶
するメモリ、４はメモリから読み出される６チャンネル
（以下、６ＣＨという）分の直列データを６ＣＨの並列
データに変換する直並列変換回路、５は直並列変換回路
４から出力されたディジタルデータをアナログの補正信
号に変換するＤ／Ａコンバータ、６〜８はローパスフィ
ルタ（以下、ＬＰＦという）、９はＬＰＦ６〜８を選択
するセレクタ、１０は補正信号を増幅するアンプ、１１
は受像機の電子ビームに補正磁界を与えるためのコンバ
ーゼンスヨーク、１２は補正信号１ＣＨあたりのＤ／Ａ
変換ブロック、ブロック１３〜１７はそれぞれＤ／Ａ変
換ブロック１２と同様である。１８〜２２はコンバーゼ
ンスヨーク１１と同じコンバーゼンスヨーク、２３は水
平の帰線期間の消去パルス（以下、Ｈ−ＢＬＫパルスと
いう）の入力端子、２４は水平周波数を計測するための
窓信号の入力端子、２５は垂直帰線期間の消去パルス
（以下、Ｖ−ＢＬＫパルスという）の入力端子、２６は
位相比較器、２７はループフィルター、２８〜３０は電
圧制御型発振器（以下、ＶＣＯという）、３１はＶＣＯ
２８〜３０を選択するセレクタ、３２は入力端子２３か
ら入力されるＨ−ＢＬＫパルスにより入力水平周波数を
検出する水平周波数検出回路、３３は水平周波数検出回
路３２の検出回路で得られた情報にもとづき、３１のセ
レクタを制御する制御信号の作成回路、３４はメモリ３
に記憶されている補正データを読み出すための調整点の
水平アドレス発生回路、３５は同じく垂直アドレス発生
回路である。

【０００３】次に動作について説明する。入力水平周波
数（ｆH ）が１５ＫＨｚ〜１５０ＫＨｚまで変化するよ
うな信号源をブラウン管方式のプロジェクターで映出す
る場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色をスクリ
ーン上で高精度に色合せするためにディジタルコンバー
ゼンス方式がある。

【０００４】図１５に示すように、ディジタルコンバー
ゼンスの調整点を水平方向に３２点、垂直方向に１６点
とすると、１水平走査期間（１Ｈ）に有する補正データ
は１調整点につき、Ｒ、Ｇ、Ｂの３色それぞれの電子ビ
ームを水平方向及び垂直方向に移動させて色合せを行う
ため、合計６ＣＨ（ＲH 、ＲV 、ＧH 、ＧV 、ＢH 、Ｂ
V ）分必要となる。

【０００５】この補正データを直列に処理するために
は、１調整点間隔の６倍のクロックが必要であり、この
クロックをｆｓとするとｆｓは次のようになる。ｆｓ＝ｎH ×６×ｆH （Ｈｚ）式１但し、ｎH ：水平調整点数ｆH ：水平走査周波数図１６は上記の関係を示すタイミングチャートであり、
ｆｓ＝１９２・ｆH である。

【０００６】次に図１４について説明する。入力端子
１、２は外部のデータ書込装置に接続されており、ここ
から色ずれを補正するための補正データがメモリ３に書
き込まれる。メモリ３に記憶されている補正データは、
プロジェクターの水平及び垂直の主偏向に同期して読み
出され、直並列変換回路４で６ＣＨの並列データに変換
され、このうち赤の水平補正データ（ＲH ）について
は、Ｄ／Ａコンバータ５に入り、アナログ信号に変換さ
れた後、ＬＰＦ６〜８を通し調整点間の補間を行い、セ
レクタ９でＬＰＦの出力が選択され、セレクタ９の出力
はアンプ１０で増幅された後、コンバーゼンスヨーク１
１で色ずれの補正を行う。ＲV 、ＧH 、ＧV、ＢH 、ＢV
、についても同様にそれぞれＤ／Ａ変換ブロック１２
と同じブロック１３〜１７を通過した後、ヨンバーゼン
スヨーク１８〜２２で色ずれ補正を行う。

【０００７】次に補正データメモリの読み出しアドレス
制御について説明する。入力端子２３から入力される水
平走査の基準信号とｆｓを１９２分周した比較パルス
（ＨＰ）とを位相比較器２６で位相比較し、誤差が電圧
に変換され出力される。この電圧はループフィルタ２７
を通りＶＣＯ２８〜３０に入力される。ＶＣＯは入力さ
れる誤差電圧（ＶＩ）に対し発振周波数を可変し発振す
る。セレクタ３１で選択されたＶＣＯの出力のみが、水
平アドレス発生回路３４のシステムクロックとなる。水
平アドレス発生回路３４は１９２進のカウンタで構成さ
れ、ｆｓによりカウントアップし、１９２カウントした
後リセットパルス（ＨＰ）を出力しリセットされる。こ
のＨＰと２３から入力されるＨ−ＢＬＫが位相比較され
ているためｆｓは常にＨ−ＢＬＫの１９２倍、即ちｆH
の１９２倍の周波数となる。従って、補正データは常に
ｆH の１９２倍で読み出されることになる。

【０００８】ここで、今、入力水平周波数（ｆＨ）が１
５ＫＨｚ〜１５０ＫＨｚまで変化したとすると、ｆｓは
ｆＨの１９２倍、即ち２．８８ＭＨｚ〜２８．８ＭＨｚ
という広い範囲で制御されなければならず、２６の位相
比較器から出力される誤差電圧に対する発振周波数範囲
が非常に広くなり、発振の安定度の点から見るとあまり
好ましくない。このため、２．８８ＭＨｚ〜２８．８Ｍ
Ｈｚの範囲を３分割し２．８８ＭＨｚ〜１１．５２ＭＨ
ｚに対し２８のＶＣＯ１、１１．５３ＭＨｚ〜２０．１
６ＭＨｚに対し２９のＶＣＯ２、２０．１７ＭＨｚ〜２
８．８ＭＨｚに対し３０のＶＣＯ３を割り当てる。これ
により１つのＶＣＯの発振周波数範囲は８．６４ＭＨｚ
となり許容範囲となる。このＶＣＯの切り替えは、入力
水平周波数を検出して行いｆＨが０Ｈｚ〜５１ＫＨｚ、
５２ＫＨｚ〜１０２ＫＨｚ、１０３ＫＨｚ〜１５３ＫＨ
ｚの範囲で行う。また、前述した通り補正データはｆｓ
のレートで読み出されるため、本来であれば、１２のブ
ロック内のＬＰＦの特性もリニアに可変させる必要があ
るが、ここではＶＣＯの切り替え範囲と同じ範囲で、Ｌ
ＰＦ３種を切り替える。

【０００９】次に、水平周波数の検出回路及び、ＶＣＯ
及びＬＰＦの制御回路について説明する。図１７は入力
水平周波数の検出回路及びＶＣＯの制御回路の１例であ
る。図において、３２は１１ビットのアップカウンタ
で、正極性の窓信号（ＴＷ）の期間にＨ−ＢＬＫの数を
カウントする。上記アップカウンタ３２は最大で２０４
８カウントまで可能で、例えば、ＴＷを１０ｍｓに設定
すれば、ＴＷ期間にカウントした値の１００倍が実際の
周波数となり、ｆH は０Ｈｚ〜２０４．８ＫＨｚまでカ
ウントできる。この出力をデコード回路３３で所定の周
波数範囲をデコードし、セレクト信号（ＳＥＬ１，ＳＥ
Ｌ２，ＳＥＬ３）を出力する。これらの結果を表１にま
とめた。この表において、”Ｈ”は論理１、”Ｌ”はＯ
を示す。

【００１０】

【表１】

【００１１】図１８はＶＣＯ２８〜３０に入力される制
御電圧（ＶＩ）とそれぞれのＶＣＯの発振周波数の関係
を表したグラフである。このグラフから解る通り、１つ
のＶＣＯは約１０ＭＨｚの発振周波数範囲を受け持ち、
例えば発振周波数（ｆｓ）を±１％以内に制御しようと
する場合、制御電圧は、最悪で±１２ｍＶとなり非常に
高精度な電圧制御が必要であり、雑音に対しても弱いシ
ステムである。

【００１２】図１９は前記セレクト信号により切り替え
られるＤ／Ａ変換後のＬＰＦの特性である。ＬＰＦ１，
ＬＰＦ２，ＬＰＦ３の特性はそれぞれＶＣＯ１，ＶＣＯ
２，ＶＣＯ３の発振する中心周波数において理想的な特
性に設定されており、各ＶＣＯの発振周波数範囲が広け
れば広い程、各ＬＰＦは理想特性からずれを生じること
になる。

【００１３】

【発明が解決しようとする課題】従来のマルチスキャン
方式のビデオプロジェクタにおけるディジタルコンバー
ゼンス装置は以上のように構成されており入力水平周波
数に応じてＶＣＯ及びＤ／Ａ後のＬＰＦを切り替えなけ
ればならず、精度的にも不十分でありかつ回路規模が非
常に大きくなるという問題点があった。

【００１４】本発明は上記のような問題点を解消するた
めになされたもので、受像機への入力水平周波数が広範
囲に変化してもＶＣＯ及びＤ／Ａ後のＬＰＦを切り替え
る必要がなく、高精度なディジタルコンバーゼンスを最
小の回路規模と少ない補正データメモリで実現でき、ま
たＬＰＦは常にコンバーゼンス補正データレートに対し
最適となるようなディジタルコンバーゼンス装置を得る
ことを目的とする。

【００１５】

【課題を解決するための手段】本発明に係るディジタル
コンバーゼンス装置は、受像機に入力される水平周波数
の検出手段と、コンバーゼンスの補正データを一水平期
間について実時間で内挿演算する複数個の内挿フィルタ
と、複数個の内挿フィルタを切り替える選択器と、その
選択器を制御する手段を有し、検出した水平周波数に応
じてメモリ上には存在しないディジタルコンバーゼンス
の調整点数を制御するとともに、制御された調整点数が
所定の調整点数の整数倍となった場合に、水平周期の補
正データ補間演算する内挿フィルタを切り替えるように
したものである。

【００１６】

【００１７】さらに、一水平期間の補正データのうち、
水平帰線期間の補正データについては、走査期間の補正
データより、補間して得るようにし、この補間に用いる
内挿フィルタを入力水平周波数に応じて切り替えるもの
である。

【００１８】

【作用】本発明における水平補間フィルタは、メモリに
記憶されたコンバーゼンス補正データから、そのデータ
の間を補間するデータを実時間で演算する。

【００１９】本発明におけるセレクタは、入力水平周波
に応じて、所定の水平補間フィルタの出力を選択する。

【００２０】本発明における水平帰線期間補正データ作
成回路は、入力水平周波数に応じて、水平帰線期間のコ
ンバーゼンス補正データを走査期間の補正データより作
成する。

【００２１】

【実施例】実施例１．以下、本発明の実施例を図面とと
もに説明する。図１はこの実施例によるディジタルコン
バーゼンス装置の構成を示す回路図であり、図におい
て、１は補正データの入力端子、２はメモリに補正デー
タを書き込むためのアドレス入力端子、３はコンバーゼ
ンス補正データを記憶するメモリ、４はメモリから読み
出される６ＣＨの直列データを６ＣＨ分の並列データに
変換する直並列変換回路、５１は直並列変換回路４から
出力された補正データと補正データの間にデータを補間
するための水平補間フィルタ、５２は水平補間フィルタ
の出力を選択するセレクタ、５はセレクタ５２で選択さ
れたディジタルデータをアナログの補正信号に変換する
Ｄ／Ａコンバータ、４０はローパスフィルタ、１０は補
正信号を増幅するアンプ、１１はコンバーゼンスヨー
ク、５３は補正信号１ＣＨあたりの水平補間以降の補正
ブロック、５４〜５８は補正ブロック５３と同じブロッ
クであり、１８〜２２はコンバーゼンスヨーク１１と同
じコンバーゼンスヨーク、２３は水平の帰線期間の映像
消去パルスの入力端子、２４は水平周波数を計測するた
めの窓信号の入力端子、２５は垂直帰線期間の映像消去
パルスの入力端子、４９はＨ−ＢＬＫに同期したクロッ
クを発生するＰＬＬ回路、３４はメモリ３に記憶されて
いる補正データを読み出すための調整点の水平アドレス
発生回路、３５は同じく垂直アドレス発生回路、３２は
水平周波数の検出回路、４８は水平アドレス発生回路の
制御回路、５０は水平補間フィルタの制御回路である。

【００２２】次に動作について説明する。図１につい
て、入力端子１、２は外部のデータ書込装置に接続され
ており、ここから色ずれを補正するための補正データが
メモリ３に書き込まれる。このメモリ３に記憶されてい
る補正データは、プロジェクタの水平及び垂直の主偏向
に同期して読み出され、直並列変換回路４で６ＣＨの並
列データに変換され、このうち赤の水平補正データ（Ｒ
Ｈ）については、水平補間フィルタ５１により、１水平
期間の補正データについて、メモリから読み出された補
正データと次の補正データの間にメモリデータと相関の
ある新たな補正データを内挿する。この内挿フィルタは
プロジェクタへの入力水平周波数に応じた複数の出力を
持っており、セレクタ５２で水平補間フィルタ５１の出
力を選択する。この選択されたディジタルデータはＤ／
Ａコンバータ５に入り、アナログ信号に変換された後、
ＬＰＦ４０を通り、水平の調整点間の補間を行い、アン
プ１０で増幅され、コンバーゼンスヨーク１１で色ずれ
補正を行う。ＲV 、ＧH 、ＧV 、ＢH 、ＢV についても
同様にそれぞれ補正ブロック５３と同じブロック５４〜
５８を通過した後、コンバーゼンスヨーク１８〜２２で
色ずれ補正を行う。

【００２３】次に、補正データメモリの読み出しアドレ
ス制御について説明する。入力端子２３から入力される
水平走査の基準信号（以下、Ｈ−ＢＬＫという）に同期
した水平周波数（ｆＨ）のＮ倍のクロックｆｓをＰＬＬ
回路４９で発生し、水平アドレス発生回路３４のシステ
ムクロックとする。この水平アドレス発生回路３４は、
Ｎ進のカウンタで構成され、ｆｓによりカウントアップ
し、Ｎカウント後ロードパルス（ＨＰ）を出力し、プリ
セットされる。このＨＰと入力端子２３から入力される
Ｈ−ＢＬＫが位相比較されているため、ｆｓは常にｆＨ
のＮ倍の発振周波数となる。従って、補正データは常に
ｆＨのＮ倍のデータレートで読み出されることになる。
このｆｓが入力水平周波数の変化に係らず常に一定であ
るか、または変化の範囲がＰＬＬ回路のＶＣＯ発振の中
心周波数に対して非常に少なければ、ＶＣＯや、Ｄ／Ａ
後のＬＰＦを切り替える必要はない。

【００２４】次に、入力水平周波数に係らず補正データ
の読み出しレートをほぼ一定に保つ方法について述べ
る。今、入力水平周波数が１５ＫＨｚ〜１５０ＫＨｚま
で変化したとすると、３２の水平周波数検出回路で周波
数を計測し、この結果をもとに４８のアドレス制御回路
で３４の水平アドレス発生回路に所定の制御値を渡す。

【００２５】図２は周波数検出回路及びアドレス制御回
路の一例である。図において、３２は１１ビットのアッ
プカウンタで、正極性の窓信号（ＴＷ）の期間にＨ−Ｂ
ＬＫの数をカウントする。カウンタ３２は最大で２０４
８カウントまで可能で、例えば、ＴＷを１０ｍｓに設定
すると、ＴＷ期間にカウントした値の１００倍が実際の
周波数となり、ｆH は０Ｈｚ〜２０４．８ＫＨｚまで計
測できる。この実施例では、ｆｓ＝６×ｎH ×ｆH 、
（但しｎH は水平の調整点数）となっており、ｆｓを一
定に保つためにはｆH の変化に対し、ｎH をｎH ＝ｆｓ
／（６・ｆH ）という値に設定すればよい。

【００２６】水平のアドレス発生回路は１１ビットのカ
ウンタで構成されているため調整点数の制御には、カウ
ンターのスタートオフセット値（Ｐ）を制御することに
よって可能となる。この値（Ｐ）は次式によって与えら
れる。カウンタ３２で計測されたｆＨはラッチ回路４８１で保
持されＲＯＭ４８２にｆＨの値が出力される。ＲＯＭ４
８２では入力されるｆＨに対するｆｓ／ｆＨの反転出力
を出力し加算回路４８３に入る。４８３の加算結果Ｐは
式２を満足する値となり、このＰを用いて、水平の調整
点アドレスを制御する。

【００２７】今、ｆｓ＝２１．６ＭＨｚに設定すると、
所望の制御値ＰはＰ＝２０４７−２１．６×１０⁶ ／ｆ
H （Ｈｚ）となり、図３のグラフに示した値となる。し
かしながら、分周比Ｎ＝６・ｎH は整数であるが故にｆ
ｓは一定でなく、ある幅を持つ。

【００２８】次に、水平のデータ補間について説明す
る。前述のように入力水平周波数ｆＨに応じて設定され
た１Ｈの調整点数のうち最小調整点数を２４点とし最大
調整点数を２４０点とし、３のメモリに記憶されている
１Ｈ期間の調整点数を２４点とすると、調整点が２４点
のｎ倍になるときには、２４×ｎ個の補正データを補間
する。ｎを整数とすると、ｎは１〜９までとなる。この
時のデータの様子を図４に示す。

【００２９】図５はこの水平補間フィルタの構成図であ
る。図において、Ｆ１０１〜Ｆ９１８は内挿フィルタ、
ｆＳＤは１ＣＨ当たりの補正データのデータレートであ
り、ｆＳＤ＝２４・ｆＨの関係にある。ｎ＝１、即ちメ
モリから読み出されたデータの間に１個のデータを補間
する場合、該補間は、内挿フィルタＦ１０１の出力と，
直接の出力と，内挿フィルタＦ１０２の出力とをスイッ
チ５１１で切り替えることにより行う。この切り替えを
２・ｆＳＤのタイミングで行うことによりセレクタ５２
には、データ補間された２・ｆＳＤレートの補正データ
が入力される。

【００３０】以下、ｎ＝２〜９のときも同様にして、ｆ
ＳＤレートの補正データが内挿フィルタＦ２０１〜Ｆ９
１８に入りスイッチ５１２〜５１９を通った後、セレク
タ５２のＢ〜Ｊに入る。

【００３１】上記フィルタのうちｎ＝２のときの内挿フ
ィルタの構成を図６に示す。ｆSDで入力される補正デー
タはＤフリップフロップ５１０１〜５１０３により遅延
され、それぞれの出力は係数ＲＯＭ５０１４〜５０２４
に入り所定の係数を剰じたのち、加算器５０２５〜５０
２８で加算され、その出力は、スイッチ５１２で切り替
えて出力される。

【００３２】次に、水平内挿フィルタを選択するセレク
タ５２について説明する。図７は本実施例における水平
周波数検出回路と、内挿フィルタの制御回路の一例であ
る。図において、３２は１１ビットのアップカウンタ
で、正極性の窓信号（ＴＷ）の期間にＨ−ＢＬＫ信号の
数を計数する。このカウタンは、最大で２０４８カウン
トまで可能で、例えば、ＴＷを１０ｍｓに設定すると、
ＴＷ期間にカウントした１００倍が実際の水平周波数と
なり、ｆH は０Ｈｚ〜２０４．８ＫＨｚまで計測でき
る。カウンタ３２の出力はＤフリップフロップ５０１で
ラッチされ、ＲＯＭ５０２に入力される。ＲＯＭ５０２
では、計測したｆH に対して４ビットの制御信号を出力
しこの出力により前述した内挿フィルタの選択器を切り
替える。この制御信号Ｓと、水平周波数ｆH と、選択さ
れるフィルタの出力（Ｓ）の関係を図８に示す。

【００３３】次に、水平帰線期間の補正データについて
説明する。図９は走査によって作られる画面の様子を示
している。図における斜線部分は走査の帰線期間で映像
信号はない。図１０にこの帰線期間前後の補正データの
様子を示す。第ｎライン目の補正データ（メモリデー
タ）とｎ＋１ライン目の補正データを滑らかに結ぶよう
な補正データを走査期間のデータから内挿する必要があ
るが、一水平期間のメモリデータ数が固定ではなく、入
力水平周波数に応じて、可変させる場合、この帰線期間
内の補正データ数も変わるため、このデータを内挿する
為のフィルタも切り替える必要がある。図１１はメモリ
に書き込む補正データの作成ブロックの簡単な構成を示
しており、端子６０１からは映像期間の補正データが入
力され水平帰線期間補正データ作成回路６０３で、合成
回路６０２から入力される水平走査の基準信号（ＨＤ）
を基に、帰線期間の補正データを作成し、加算器６０４
で、その作成データを端子６０１から入力されるデータ
に内挿し、メモリ書き込みデータとして出力する。

【００３４】以上のようなディジタルコンバーゼンス装
置とすることで、ＰＬＬにおけるＶＣＯの発振周波数、
及び、補正データのデータレートは、図１２に示すよう
な特性となる。図で、ＶＣＯの制御電圧４Ｖに対し、発
振周波数は、センタ周波数の±２％でよく、非常に精度
の高い制御が可能となる。

【００３５】実施例２．図１３に、本発明における他の
実施例を示す。上記実施例では、水平補間フィルタ５１
とセレクタ５２を直並列データ変換回路４の後に設けた
が、補正データメモリの後に設けても良く、この場合、
内挿演算のクロックは、第１の実施例の６倍のレートで
行う。本実施では、水平内挿フィルタは、１組だけで良
く、回路規模上では、第１の実施例より有利である。

【００３６】

【発明の効果】以上のように、本発明によれば、水平入
力周波数に応じて、メモリ上には存在しないコンバーゼ
ンスの調整点数を制御すると共に、水平補間フィルタに
より、補正データを内挿するようにしたため、メモリに
記憶するデータ及び、画面上での調整点の位置が水平水
波数によらず常に一定となる。また、入力水平周波数に
応じて、所定の水平補間フィルタの出力を選択して補間
するようにしたので、Ｄ／Ａ後のＬＤＦの切替を必要と
せず、回路規模の小さいディジタルコンバーゼンス装置
が得られる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例によるディジタルコンバーゼ
ンス装置の構成を示す回路図である。

【図２】本発明における水平周波数検出回路及びアドレ
ス制御回路を示す図である。

【図３】本発明におけるアドレス制御値を表すグラフで
ある。

【図４】本発明における水平補間フィルタのデータ内挿
を表す図である。

【図５】本発明における水平補間フィルタの構成図であ
る。

【図６】補間フィルタの１構成図である。

【図７】本発明におけるセレクタの制御回路を示す図で
ある。

【図８】入力水平周波数、フィルタの選択信号および選
択器の出力の対応関係を示す図である。

【図９】画面の走査期間と帰線期間を説明するための図
である。

【図１０】帰線期間前後の補正データを表す図である。

【図１１】帰線期間の補正データ作成部を表す図であ
る。

【図１２】本発明におけるＶＣＯの制御電圧と発振周波
数の特性を表すグラフである。

【図１３】本発明の他の実施例を示すディジタルコンバ
ーゼンス装置の構成を示す回路図である。

【図１４】従来のディジタルコンバーゼンス装置の構成
を示す回路図である。

【図１５】従来のティジタルコンバーゼンス装置の調整
点を説明するための図である。

【図１６】一水平期間の補間データのタイミングチャー
ト図である。

【図１７】従来のディジタルコンバーゼンス装置におけ
る水平周波数検出回路とＶＣＯ制御回路を示す図であ
る。

【図１８】従来の実施例におけるＶＣＯの制御電圧と各
ＶＣＯの発振周波数特性のグラフである。

【図１９】従来のＬＰＦの特性を示す図である。

【符号の説明】

２４水平周波数検出の窓信号の入力端子３４水平アドレス制御回路５０フィルタ制御回路５１水平補間フィルタ５２セレクタ

Claims

(57)【特許請求の範囲】

【請求項１】カラー受像機の画面を格子状に分割した
点をコンバーゼンス補正の調整点とし、該調整点毎に上
記カラー受像機の色ずれを補正するための補正データを
メモリ上に有し、上記受像機への入力水平周波数を検出
する水平周波数検出手段を有するディジタルコンバーゼ
ンス装置において、上記入力水平周波数が変化しても上記メモリ上の調整点
の補正データの読み出しレートがほぼ一定となるよう
に、該入力水平周波数に応じてメモリ上には存在しない
コンバーゼンス補正の小調整点数を可変設定する可変調
整点設定手段と、実時間で補間演算を行う複数のディジタルフィルタと、
上記可変調整点設定手段による小調整点数の可変設定状
態に応じて上記ディジタルフィルタの切換えを行うセレ
クタとを備え、上記調整点数の整数倍の調整点数を設定
する場合に、上記セレクタによって上記補間演算を行う
ディジタルフィルタを切換え、上記小調整点の補正デー
タを演算することによって補間する補正データ補間手段
とを備えたことを特徴とするディジタルコンバーゼンス
装置。
【請求項２】請求項１記載のディジタルコンバーゼン
ス装置において、上記可変調整点設定手段により小調整点数が可変設定さ
れるのに応じて，帰線期間の小調整点を可変設定する帰
線期間可変調整点設定手段と、上記帰線期間の小調整点の補正データを、該帰線期間前
後における走査期間の調整点の補正データを用いて実時
間で演算し，補間する帰線期間補正データ補間手段とを
さらに備えたことを特徴とするディジタルコンバーゼン
ス装置。
【請求項３】請求項２に記載のディジタルコンバーゼ
ンス装置において、上記帰線期間補正データ補間手段は、実時間で補間演算
する複数のディジタルフィルタと、上記帰線期間可変調
整点設定手段により小調整点数が可変設定されるのに応
じて，該ディジタルフィルタの切り替えを行うセレクタ
とを備えてなるものであることを特徴とするディジタル
コンバーゼンス装置。